JP5920239B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5920239B2 JP5920239B2 JP2013021586A JP2013021586A JP5920239B2 JP 5920239 B2 JP5920239 B2 JP 5920239B2 JP 2013021586 A JP2013021586 A JP 2013021586A JP 2013021586 A JP2013021586 A JP 2013021586A JP 5920239 B2 JP5920239 B2 JP 5920239B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- voltage circuit
- low voltage
- circuit unit
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000002955 isolation Methods 0.000 claims description 33
- 239000011800 void material Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910052744 lithium Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明の第1実施形態にかかる半導体装置について図1〜3を参照して述べる。図1に示すように、半導体装置1は、リードフレーム10、第1のICチップ20、第2のICチップ30、絶縁膜33、ワイヤ61〜63および被覆部80を有した構成とされている。
本発明の第2実施形態について図4〜6を参照して説明する。本実施形態は、第1実施形態に対して、第1のICチップ20の高電圧回路部21および低電圧回路部22の配置を逆にし、第2のICチップ30に配置される回路を高電圧回路部31に変更したものである。その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
20 第1のICチップ
21 高電圧回路部
22 低電圧回路部
24 トレンチ分離構造
30 第2のICチップ
31 高電圧回路部
32 低電圧回路部
33 絶縁膜
80 被覆部
Claims (3)
- 所定電圧で使用される低電圧回路を有する低電圧回路部(22)および前記低電圧回路部より高い電圧で使用される高電圧回路を有する高電圧回路部(21)が配置され、前記低電圧回路部および前記高電圧回路部をそれぞれ電気的に絶縁するためのトレンチ分離構造(24)が構成される第1のICチップ(20)と、
所定電圧で使用される低電圧回路を有する低電圧回路部(32)が配置され、前記第1のICチップの上面の法線方向から見て、前記第1のICチップの低電圧回路部とオーバーラップするように、前記第1のICチップの上面に搭載されている第2のICチップ(30)と、
前記第1のICチップと前記第2のICチップの間に形成される絶縁膜(33)と、
前記第1のICチップ、前記第2のICチップ、および前記絶縁膜を被覆する被覆部(80)と、
を有し、
前記高電圧回路部は、前記第1のICチップの上面の法線方向から見て、第2のICチップの外側に配置され、
前記第2のICチップは、前記第1のICチップの上面の法線方向から見て、前記高電圧回路部と前記トレンチ分離構造との境界位置から離されている
ことを特徴とする半導体装置。 - 所定電圧で使用される低電圧回路を有する低電圧回路部(21)および前記低電圧回路部より高い電圧で使用される高電圧回路を有する高電圧回路部(22)が配置され、前記低電圧回路部および前記高電圧回路部をそれぞれ電気的に絶縁するためのトレンチ分離構造(24)が構成される第1のICチップ(20)と、
前記低電圧回路部より高い電圧で使用される高電圧回路を有する高電圧回路部(31)が配置され、前記第1のICチップの上面の法線方向から見て、前記第1のICチップの高電圧回路部とオーバーラップするように、前記第1のICチップの上面に搭載されている第2のICチップ(30)と、
前記第1のICチップと前記第2のICチップの間に形成される絶縁膜(33)と、
前記第1のICチップ、前記第2のICチップ、および前記絶縁膜を被覆する被覆部(80)と、
を有し、
前記低電圧回路部は、前記第1のICチップの上面の法線方向から見て、第2のICチップの外側に配置され、
前記第2のICチップは、前記第1のICチップの上面の法線方向から見て、前記低電圧回路部と前記トレンチ分離構造との境界位置から離されている
ことを特徴とする半導体装置。 - 前記トレンチ分離構造は、前記第2のICチップの端面と対向する所定幅の辺を有しており、
前記第2のICチップは、前記第1のICチップの上面の法線方向から見て、前記第2のICチップの端面に最も近い前記対向する辺から所定距離を空けて配置されている
ことを特徴とする請求項1または2の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013021586A JP5920239B2 (ja) | 2013-02-06 | 2013-02-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013021586A JP5920239B2 (ja) | 2013-02-06 | 2013-02-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014154639A JP2014154639A (ja) | 2014-08-25 |
JP5920239B2 true JP5920239B2 (ja) | 2016-05-18 |
Family
ID=51576225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013021586A Active JP5920239B2 (ja) | 2013-02-06 | 2013-02-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5920239B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152508A (ja) * | 1991-11-27 | 1993-06-18 | Nec Corp | 半導体装置 |
JP4808979B2 (ja) * | 2005-03-18 | 2011-11-02 | 株式会社リコー | マルチチップ型半導体装置及びその製造方法 |
JP5318927B2 (ja) * | 2011-09-01 | 2013-10-16 | 三菱電機株式会社 | 半導体装置 |
-
2013
- 2013-02-06 JP JP2013021586A patent/JP5920239B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014154639A (ja) | 2014-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4858290B2 (ja) | 負荷駆動装置 | |
JPWO2020065916A1 (ja) | 半導体装置 | |
JP6408857B2 (ja) | ゲートドライバユニットおよびパワーモジュール | |
JP2010153753A (ja) | 半導体装置 | |
JP5884775B2 (ja) | インバータ装置 | |
TW201532162A (zh) | 半導體積體電路裝置 | |
US9673153B2 (en) | Semiconductor device | |
US20150162296A1 (en) | Semiconductor device | |
JP2010135391A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2015050384A (ja) | 半導体装置 | |
JP2023073524A (ja) | 半導体素子及び半導体装置 | |
EP2933841B1 (en) | Semiconductor device | |
JP6013876B2 (ja) | 半導体装置 | |
JP5920239B2 (ja) | 半導体装置 | |
KR101999312B1 (ko) | 반도체 장치 | |
JP5054370B2 (ja) | 半導体チップ | |
JP2005136329A (ja) | 半導体装置 | |
JP2008205332A (ja) | 半導体パッケージ | |
JP7055534B2 (ja) | 半導体装置の製造方法 | |
JP6099985B2 (ja) | 半導体装置 | |
JP2007165693A (ja) | 半導体装置 | |
JP2021015908A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2014064044A (ja) | 半導体集積回路装置 | |
JP2010010653A (ja) | 回路基板、リードフレーム、半導体装置及びその製造方法 | |
JP2018067575A (ja) | 半導体装置および配線基板の設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160328 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5920239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |