[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2018067575A - 半導体装置および配線基板の設計方法 - Google Patents

半導体装置および配線基板の設計方法 Download PDF

Info

Publication number
JP2018067575A
JP2018067575A JP2016203694A JP2016203694A JP2018067575A JP 2018067575 A JP2018067575 A JP 2018067575A JP 2016203694 A JP2016203694 A JP 2016203694A JP 2016203694 A JP2016203694 A JP 2016203694A JP 2018067575 A JP2018067575 A JP 2018067575A
Authority
JP
Japan
Prior art keywords
wiring
region
semiconductor chip
area
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016203694A
Other languages
English (en)
Other versions
JP6806520B2 (ja
Inventor
英昭 町田
Hideaki Machida
英昭 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2016203694A priority Critical patent/JP6806520B2/ja
Priority to US15/782,365 priority patent/US10347573B2/en
Priority to CN201710963118.8A priority patent/CN107958875B/zh
Publication of JP2018067575A publication Critical patent/JP2018067575A/ja
Application granted granted Critical
Publication of JP6806520B2 publication Critical patent/JP6806520B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】半導体チップの搭載領域と、半田バンプ等の外部接続端子の配置領域とがオーバーラップしないフリー領域を有する配線基板を備えた半導体装置において、配線に断線が生じるリスクを低減する。【解決手段】半導体装置1は、半導体チップ10Aと、半導体チップが搭載される側の第1の面S1および第1の面とは反対側の第2の面S2を備えると共に、半導体チップ1が搭載される第1の領域A1および第1の領域から離間した第2の領域A2を備える基体21と、基体の第2の面上に設けられた導電部材24と、導電部材を覆うように基体の第2の面に設けられ、且つ、導電部材の第2の領域に配置された部分を部分的に露出させる開口部を備えたソルダーレジスト23と、開口部を介してソルダーレジストに接続されたハンダバンプ30と、を備える。ソルダーレジストは、第1の領域の外縁に対応する部分において基体と接している。【選択図】図2A

Description

本発明は、半導体装置および配線基板の設計方法に関する。
半導体チップと、半導体チップを搭載した配線基板とを含んで構成される半導体装置において、配線基板に設けられた配線の断線防止に関する技術として、以下の技術が知られている。
例えば、特許文献1には、半導体チップと実装基板との間に設けられる補強樹脂層の端部に相当する部分において、実装基板に設けられる配線を実装基板の表面から遠方の位置に設けることが記載されている。
特許文献2には、一方の主面に配線構造体の一部を構成する配線が設けられている絶縁性基体と、絶縁性基体の一方の主面にソルダーレジスト層を介在させて搭載された半導体チップと、を備えた半導体装置が記載されている。この半導体装置において、半導体チップの外縁下方に該外縁に沿ってその領域内に存在する配線部分の断線を防止する断線防止領域が設定されており、断線防止領域内に存在する配線構造体の配線部分が絶縁性基体の他方の主面側に迂回しており、ソルダーレジスト層から離間するように設けられている。
特許文献3には、基板と、基板の一面に搭載された電子部品と、基板に形成され、平面視で電子部品の外縁の内側から外側に横切るように形成された配線と、を含む電子装置が記載されている。この電子装置において、配線は、電子部品の外縁を横切る配線経路が、電子装置の外縁上の第1の箇所から当該外縁に沿って電子装置の外縁上の第2の箇所まで延在する部分を含み、第1の箇所と第2の箇所との距離が配線の配線幅よりも広くなるように構成されることが記載されている。
特開2002−164385 特開2006−140512 特開2011−192678
半導体チップと、半導体チップを搭載した配線基板とを含んで構成される半導体装置の一般的な構成が、上記の特許文献1および特許文献2に示されている。すなわち、この種の半導体装置においては、配線基板の一方の面に半導体チップが搭載され、配線基板の他方の面に半田バンプ等の外部接続端子が設けられ、且つ半田バンプの配置領域が半導体チップの搭載領域と部分的にオーバーラップしている。このように、半田バンプの配置領域と半導体チップの搭載領域とが部分的にオーバーラップすることにより、配線基板は、全域に亘って半導体チップおよび半田バンプの少なくとも一方によって支持されることになる。これにより、配線基板に熱ストレスが加わった場合でも、半導体装置を構成する各部材の熱膨張係数差に起因して生じる配線基板の撓み(反り)が抑制され、従って、配線基板の撓みに起因する配線の断線は生じにくいものと考えられる。
一方、近年においては、半導体装置の多機能化が進み、配線基板の表面に複数の半導体チップを搭載した半導体装置が実用化されている。配線基板の表面に複数の半導体チップを搭載した半導体装置のうち、実装面積の縮小が要求される製品においては複数の半導体チップが配線基板上に積層され、薄型化が要求される製品においては複数の半導体チップが配線基板上に並置される。複数の半導体チップが配線基板上に並置される構成においては、配線基板の面積が比較的大きくなることから、半導体チップの搭載領域と半田バンプの配置領域とがオーバーラップしない構成がとられる場合がある。この場合、配線基板において半導体チップおよび半田バンプのいずれにも支持されないフリー領域が発生する。
本発明者による鋭意研究によって、半導体チップおよび半田バンプのいずれにも支持されないフリー領域を有する配線基板を備える半導体装置において、以下の事実が明らかとなった。すなわち、半導体チップおよび半田バンプのいずれにも支持されないフリー領域を有する配線基板を備える半導体装置に熱ストレスが加わると、フリー領域を起点として配線基板に撓みが生じること、配線基板の撓みに起因して配線基板に発生する応力が、半導体チップの外縁(エッジ)の直下領域に集中すること、半導体チップの外縁の直下領域内でも配線基板の半導体チップが搭載されている側の第1の面とは反対側の第2の面(すなわち半田バンプが設けられている側の面)において応力が特に大きくなり、配線基板の第2の面上に設けられた配線の、半導体チップの外縁の直下領域に対応する部分において断線を生じるリスクが高くなることが明らかとなった。
配線基板の表面に複数の半導体チップを搭載した半導体装置によれば、ある半導体チップから引き出された配線を他の半導体チップの下方を通す配線レイアウトが適用される場合が多い。この場合、当該配線が、応力が集中する半導体チップの外縁の直下領域を通過することとなるため、当該配線の断線を防止する対策が必要である。
本発明は、上記した点に鑑みてなされたものであり、半導体チップの搭載領域と半田バンプ等の外部接続端子の配置領域とがオーバーラップしないフリー領域を有する配線基板を備えた半導体装置において、配線に断線が生じるリスクを低減することを目的とする。
本発明の第1の観点による半導体装置は、半導体チップと、前記半導体チップが搭載される側の第1の面および前記第1の面とは反対側の第2の面を備えると共に、前記半導体チップが搭載される第1の領域および前記第1の領域から離間した第2の領域を備える基体と、前記基体の前記第2の面上に設けられた導電部材と、前記導電部材を覆うように前記基体の前記第2の面に設けられ且つ前記導電部材の前記第2の領域に配置された部分を部分的に露出させる開口部を備えた保護部材と、前記開口部を介して前記導電部材に接続された外部接続端子と、を備える。前記保護部材は、前記第1の領域の外縁に対応する部分において前記基体と接している。
本発明の第2の観点による半導体装置は、第1の半導体チップと、第1の面および前記第1の面とは反対側の第2の面を有し、前記第1の面の側に前記第1の半導体チップが搭載され且つ前記第2の面上を配線層の1つとして含む複数の配線層の各々に配線を有する配線基板と、前記配線基板の前記第1の半導体チップが搭載された第1の領域から離間した第2の領域内において、前記第2の面上に配置された配線に接続された外部接続端子と、を含む。前記配線基板は、前記第1の半導体チップの外縁に対応する領域を通過する第1の配線を含み、前記第1の配線の、前記第1の半導体チップの外縁に対応する領域内に延在する部分が、前記複数の配線層のうちの前記第2の面上以外の配線層に設けられている。
本発明に係る配線基板の設計方法は、第1の面および前記第1の面とは反対側の第2の面を有し、前記第1の面の側に半導体チップが搭載され、前記第2の面の側に外部接続端子が設けられ、且つ前記第2の面上を配線層の1つとして含む複数の配線層の各々に配線を有する配線基板の設計方法であって、前記半導体チップが搭載されるチップ搭載領域を定める第1のステップと、前記外部接続端子の配置領域を、前記チップ搭載領域から離間した領域内に定める第2のステップと、前記チップ搭載領域の外縁に対応する領域を特定領域として定める第3のステップと、前記複数の配線層の各々に配線を配置する第4のステップと、を含む。前記第4のステップにおいて、前記特定領域を通過する配線の、前記特定領域に延在する部分を、前記複数の配線層のうちの前記第2の面上以外の配線層に配置する。
本発明によれば、半導体チップの搭載領域と半田バンプ等の外部接続端子の配置領域とがオーバーラップしないフリー領域を有する配線基板を備えた半導体装置において、配線に断線が生じるリスクを低減することが可能となる。
本発明の実施形態に係る半導体装置の構成を示す平面透視図である。 図1における2−2線に沿った断面図である。 本発明の実施形態に係る半導体装置の構成を示す断面図である。 実装基板に実装された状態の本発明の実施形態に係る半導体装置の断面図である。 本発明の実施形態に係る半導体装置において、配線基板に撓みが生じた状態を示す図である。 比較例に係る半導体装置の構成を示す平面透視図である。 図4における5−5線に沿った断面図である。 本発明の実施形態に係る配線基板の設計手順を示す設計フロー図である。
以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。
図1は、本発明の実施形態に係る半導体装置1の構成を示す平面透視図、図2Aは、図1における2−2線に沿った断面図である。
半導体装置1は、配線基板20と、配線基板20の第1の面S1の側に搭載された第1の半導体チップ10A、第2の半導体チップ10Bおよび第3の半導体チップ10Cを含んで構成されている。配線基板20は、第1の半導体チップ10A、第2の半導体チップ10Bおよび第3の半導体チップ10Cと、半導体装置1が実装される実装基板(図示せず)との間の電気的接続を中継するインターポーザとして機能する。半導体装置1は、図2Aに示すように、配線基板20の第1の面S1の側に設けられた封止樹脂を更に含んでいてもよい。この場合、第1の半導体チップ10A、第2の半導体チップ10B、第3の半導体チップ10Cおよびこれらの半導体チップの各々と配線基板20とを接続するワイヤー12、41、42は、封止樹脂50内に埋設される。
配線基板20は、一例として、ガラスエポキシ樹脂等の絶縁体で構成されるコア材21bの両面にプリプレグ21aおよび21cを積層して構成される基体21と、基体21の表面および内部に設けられた配線層L1〜L4を備えている。配線基板20において、プリプレグ21aの上面が第1の配線層L1とされ、コア材21bの上面および下面がそれぞれ第2の配線層L2および第3の配線層L3とされ、プリプレグ21cの下面が第4の配線層L4とされており、各配線層には、例えば、銅箔等の導電部材で構成される配線が設けられている。配線層間における配線同士の接続は、ビア25によって行われる。
配線基板20は、基体21の上面である第1の面S1を覆うソルダーレジスト22を備えている。第1の配線層L1に配置された配線は、ソルダーレジスト22によって覆われている。すなわち、ソルダーレジスト22は、外層配線である第1の配線層L1に配置された配線を保護する保護部材として機能する。第1の配線層L1において配線が形成されていない部分は、基体21とソルダーレジスト22とが接触している。
また、配線基板20は、基体21の下面である第2の面S2を覆うソルダーレジスト23を備えている。第4の配線層L4に配置された配線は、ソルダーレジスト23によって覆われている。すなわち、ソルダーレジスト23は、外層配線である第4の配線層L4に配置された配線を保護する保護部材として機能する。第4の配線層L4において配線が形成されていない部分は、基体21とソルダーレジスト23とが接触している。
第1の半導体チップ10A、第2の半導体チップ10Bおよび第3の半導体チップ10Cは、それぞれ、配線基板20の第1の面S1の側に設けられている。第1の半導体チップ10A、第2の半導体チップ10Bおよび第3の半導体チップ10Cは、ソルダーレジスト22の表面に設けられたダイアタッチ材11によって配線基板20に接合されている。ダイアタッチ材11として、例えば、銀ペースト、異方導電性接着フィルム、ダイアタッチフィルムなどを用いることができる。
本実施形態において、第1の半導体チップ10A、第2の半導体チップ10Bおよび第3の半導体チップ10Cは、それぞれ、主面の外形が正方形であり、第1の半導体チップ10Aの大きさは、第2の半導体チップ10Bおよび第3の半導体チップ10Cの大きさよりも大きい。第2の半導体チップ10Bおよび第3の半導体チップ10Cは、互いに同じ機能を有する同種の半導体チップであり、互いに同じ大きさである。
第1の半導体チップ10Aは、配線基板20の中央に配置されている。配線基板20において、第1の半導体チップ10Aの搭載領域を第1の領域A1とする。すなわち、配線基板20の第1の領域A1は、第1の半導体チップ10Aによって支持される領域である。第2の半導体チップ10Bおよび第3の半導体チップ10Cは、配線基板20の第1の領域A1の外側に設けられており、第1の半導体チップ10Aを間に挟むように、第1の半導体チップ10Aの左右に配置されている。
図2Aに示すように、第1の半導体チップ10Aは、ワイヤー12によって配線基板20の第1の配線層L1に配置された配線に電気的に接続されている。ソルダーレジスト22は、第1の配線層L1に配置された配線の、ワイヤー12が接続される部分を露出させる開口部を有している。
また、図1に示すように、第2の半導体チップ10Bおよび第3の半導体チップ10Cは、それぞれ、ワイヤー41および42によって配線基板20の第1の配線層L1に配置された配線に電気的に接続されている。ソルダーレジスト22は、第1の配線層L1に配置された配線の、ワイヤー41および42が接続される部分を露出させる開口部を有している。
配線基板20の第2の面S2の側には、外部接続端子として機能する複数の半田バンプ30が設けられている。半田バンプ30は、配線基板20の第4の配線層L4に配置された配線の一部であるランド部26に接続されている。ソルダーレジスト23は、第4の配線層L4に配置されたランド部26を露出させる開口部を有している。複数の半田バンプ30は、配線基板20の外周領域に設けられている。すなわち複数の半田バンプ30は、第1の半導体チップ10Aの外周を囲むように設けられている。配線基板20において、複数の半田バンプ30が配置される領域を第2の領域A2とする。すなわち配線基板20の第2の領域A2は、複数の半田バンプ30によって支持される領域である。半導体装置1は、最終製品に組み込まれた状態において、図2Cに示すように、実装基板60上に実装される。実装基板60は、複数の半田バンプ30の各々に対応する複数の電極61を有している。複数の電極61に半田バンプ30の各々が接合されることにより、半導体装置1は、実装基板60上に固定される。すなわち、配線基板20の第2の領域A2は、実装基板60に接合された複数の半田バンプ30によって支持される領域である。
配線基板20において、半田バンプ30の配置領域である第2の領域A2は、第1の半導体チップ10Aの搭載領域である第1の領域A1とオーバーラップしていない。すなわち、第2の領域A2は、間隙を隔てて第1の領域A1から離間している。配線基板20は、第1の領域A1と第2の領域A2との間に、第1の半導体チップ10Aおよび半田バンプ30のいずれによっても支持されないフリー領域を有する。このフリー領域を第3の領域A3とする。
フリー領域を有する配線基板20を備えた半導体装置1に熱ストレスが加わると、図3に示すように、フリー領域である第3の領域A3を起点として配線基板20に撓み(反り)が生じる。熱ストレスの印加によって配線基板20に撓みが生じるのは、配線基板20の熱膨張係数が、第1の半導体チップ10Aおよびダイアタッチ材11の熱膨張係数よりも大きいためである。
配線基板20の撓みに起因して配線基板20に発生する応力は、第1の半導体チップ10A、第2の半導体チップ10Bおよび第3の半導体チップ10Cの外縁(エッジ)の直下領域に集中する。以下、この領域を応力集中領域B1とする。応力集中領域B1は、各半導体チップの外縁の投影線を中心として当該半導体チップの外側および内側の所定範囲に及ぶ領域のうち、半田バンプ30の配置領域である第2の領域A2以外の領域である。応力集中領域B1内において応力が特に大きくなるのは、複数の配線層のうち、チップ搭載面である第1の面S1から最も離間した第2の面S2上である第4の配線層L4である。これは、配線基板20の第1の面S1側は、半導体チップが搭載され、半導体チップによる支持力が及ぶことから撓みによる応力が比較的小さくなり、一方、第2の面S2側は、半導体チップによる支持力が及びにくく、撓みによる応力が比較的大きくなるためである。従って、第4の配線層L4に配置された配線が、応力集中領域B1を通過する場合、当該配線は、応力集中領域B1内に延在する部分において断線を生じるリスクが高くなる。
本実施形態に係る配線基板20においては、第4の配線層L4の応力集中領域B1内に延在する領域が配線配置禁止領域C1とされている。すなわち、配線基板20に設けられた配線のうち、応力集中領域B1を通過する配線は、当該配線の応力集中領域B1内に延在する部分が、第4の配線層L4以外の配線層(第1の配線層L1、第2の配線層L2および第3の配線層L3のいずれか)に配置されている。換言すれば、第4の配線層L4の応力集中領域B1内に延在する部分は、配線が配置されておらず、当該部分において配線基板20の基体21は、ソルダーレジスト23と接触している。このように、応力集中領域B1を通過する配線の、応力集中領域B1内に延在する部分を、第4の配線層L4以外の配線層に配置することにより、熱ストレスが加わった場合に、当該配線が断線を生じるリスクを低減することができる。
図1および図2A〜図2Cには、応力集中領域B1を通過する配線の一例として、第2の半導体チップ10Bと第3の半導体チップ10Cとの双方に接続された接続配線24が示されている。接続配線24は、一端が、第4の配線層L4および第1の配線層L1に分岐しており、接続配線24の第4の配線層L4に配置された部分が、ランド部26を介して半田バンプ30に接続され、接続配線24の第1の配線層L1に配置された部分が、ワイヤー41を介して第2の半導体チップ10Bに接続されている。接続配線24は、他端が、第1の配線層L1に配置され、ワイヤー42を介して第3の半導体チップ10Cに接続されている。接続配線24は、一端から第1の半導体チップ10Aの下方を通って他端に至るようにレイアウトされている。すなわち、接続配線24は、応力集中領域B1である第1の半導体チップ10Aの外縁の直下領域を通過する。接続配線24は、応力集中領域B1内に延在する部分が、第4の配線層L4以外の配線層に退避するように設けられている。図2に示す例では、接続配線24の応力集中領域B1内に延在する部分が、第3の配線層L3および第2の配線層L2に配置されている。
ここで、図4は、比較例に係る半導体装置1Xの構成を示す平面透視図、図5は、図4における5−5線に沿った断面図である。比較例に係る半導体装置1Xは、接続配線24Xの配置が、本発明の実施形態に係る半導体装置1における接続配線24の配置と異なる。接続配線24Xは、接続配線24と同様、第2の半導体チップ10Bおよび第3の半導体チップ10Cの双方に接続された配線であり、応力集中領域B1を通過する配線である。
比較例に係る接続配線24Xは、応力集中領域B1内に延在する部分が、第4の配線層L4に配置されている。上記のように、応力集中領域B1内において応力が特に大きくなるのは、複数の配線層のうち、第4の配線層L4であるため、接続配線24Xの応力集中領域B1内に延在する部分を第4の配線層L4に配置すると、当該部分において断線を生じるリスクが高くなる。一方、本発明の実施形態に係る半導体装置1によれば、接続配線24は、応力集中領域B1内に延在する部分が、第4の配線層L4以外の配線層に退避するように設けられているので、熱ストレスが加わった場合に、接続配線24が断線を生じるリスクを低減することができる。
以下において、配線基板20の設計方法について説明する。図6は、配線基板20の設計手順の一例を示す設計フロー図である。
ステップP1において、第1の半導体チップ10A、第2の半導体チップ10Bおよび第3の半導体チップ10Cがそれぞれ搭載される第1のチップ搭載領域、第2のチップ搭載領域、第3のチップ搭載領域を定める。第2のチップ搭載および第3のチップ搭載領域は、第1のチップ搭載領域である第1の領域A1の外側に配置される。
ステップP2において、半田バンプ30の配置領域を、第1のチップ搭載領域から離間した領域内に定める。すなわち、半田バンプ30の配置領域は、第1の領域A1から離間した領域である第2の領域A2内に定められる。
ステップP3において、第1のチップ搭載領域、第2のチップ搭載領域、第3のチップ搭載領域の各々の外縁の投影線を中心として当該半導体チップの外側および内側の所定範囲に及ぶ領域のうち、半田バンプ30の配置領域である第2の領域A2以外の領域を応力集中領域B1として定める。
ステップP4において、第1の配線層L1〜第4の配線層L4に配線を配置する。ステップP3において定められた応力集中領域B1を通過する配線については、当該配線の応力集中領域B1内に延在する部分を、第4の配線層L4以外の配線層に配置する。
以上の説明から明らかなように、本発明の実施形態に係る半導体装置1および配線基板の設計方法によれば、半導体チップの搭載領域と半田バンプ等の外部接続端子の配置領域とがオーバーラップしないフリー領域を有する配線基板を備えた半導体装置において、配線に断線が生じるリスクを低減することが可能である。
なお、本実施形態では、配線基板20が4層の配線層を有する場合を例示しているが配線層の層数は適宜変更することが可能である。
また、本実施形態では、配線基板20上に複数の半導体チップを搭載する場合を例示したが、配線基板上に1つの半導体チップを搭載する構成に本発明を適用することも可能である。
また、本実施形態では、第4の配線層L4に対してのみ配線配置禁止領域C1を設定する場合を例示したが、第3の配線層L3及び第2の配線層L2においても応力集中領域B1において断線を生じるリスクが高い場合には、第4の配線層L4のみならず、第3の配線層L3および第2の配線層L2においても、応力集中領域B1内に延在する領域を、配線配置禁止領域C1として設定してもよい。
1 半導体装置
10A 第1の半導体チップ
10B 第2の半導体チップ
10C 第3の半導体チップ
20 配線基板
21 基体
24 接続配線
30 半田バンプ
A1 第1の領域
A2 第2の領域
A3 第3の領域
B1 応力集中領域
C1 配線配置禁止領域
L1 第1の配線層
L2 第2の配線層
L3 第3の配線層
L4 第4の配線層

Claims (10)

  1. 半導体チップと、
    前記半導体チップが搭載される側の第1の面および前記第1の面とは反対側の第2の面を備えると共に、前記半導体チップが搭載される第1の領域および前記第1の領域から離間した第2の領域を備える基体と、
    前記基体の前記第2の面上に設けられた導電部材と、
    前記導電部材を覆うように前記基体の前記第2の面に設けられ且つ前記導電部材の前記第2の領域に配置された部分を部分的に露出させる開口部を備えた保護部材と、
    前記開口部を介して前記導電部材に接続された外部接続端子と、
    を備え、
    前記保護部材は、前記第1の領域の外縁に対応する部分において前記基体と接している
    半導体装置。
  2. 前記基体の前記第1の面の側の前記第1の領域とは異なる領域に前記半導体チップとは別の半導体チップが搭載されている
    請求項1に記載の半導体装置。
  3. 前記保護部材は、前記第2の領域に対応する領域にのみ前記開口部を有する
    請求項1または請求項2に記載の半導体装置。
  4. 前記導電部材は、
    前記第2の領域に対応する前記第2の面上に形成されると共に前記外部接続端子に接続された第1の導電部材と、
    前記第1の領域に対応する前記第2の面上に形成されると共に前記第1の導電部材に電気的に接続された第2の導電部材と、
    を備える
    請求項1から請求項3のいずれか1項に記載の半導体装置。
  5. 第1の半導体チップと、
    第1の面および前記第1の面とは反対側の第2の面を有し、前記第1の面の側に前記第1の半導体チップが搭載され且つ前記第2の面上を配線層の1つとして含む複数の配線層の各々に配線を有する配線基板と、
    前記配線基板の前記第1の半導体チップが搭載された第1の領域から離間した第2の領域内において、前記第2の面上に配置された配線に接続された外部接続端子と、
    を含み、
    前記配線基板は、前記第1の半導体チップの外縁に対応する領域を通過する第1の配線を含み、前記第1の配線の、前記第1の半導体チップの外縁に対応する領域内に延在する部分が、前記複数の配線層のうちの前記第2の面上以外の配線層に設けられている
    半導体装置。
  6. 前記配線基板の前記第1の領域の外側において前記第1の面の側に搭載された第2の半導体チップを更に含み、
    前記第1の配線は、前記第2の半導体チップに接続されている
    請求項5に記載の半導体装置。
  7. 前記配線基板の前記第1の領域の外側において、前記第1の面の側に搭載され且つ前記第2の半導体チップとの間に前記第1の半導体チップを挟むように設けられた第3の半導体チップを更に含み、
    前記第1の配線は、前記第3の半導体チップに接続されている
    請求項6に記載の半導体装置。
  8. 前記第2の領域は、前記第1の領域との間に間隙を隔てて前記第1の領域を囲む領域であり、前記第2の領域内に複数の外部接続端子が、前記第1の半導体チップの外周を囲むように設けられている
    請求項5から請求項7のいずれか1項に記載の半導体装置。
  9. 第1の面および前記第1の面とは反対側の第2の面を有し、前記第1の面の側に半導体チップが搭載され、前記第2の面の側に外部接続端子が設けられ、且つ前記第2の面上を配線層の1つとして含む複数の配線層の各々に配線を有する配線基板の設計方法であって、
    前記半導体チップが搭載されるチップ搭載領域を定める第1のステップと、
    前記外部接続端子の配置領域を、前記チップ搭載領域から離間した領域内に定める第2のステップと、
    前記チップ搭載領域の外縁に対応する領域を特定領域として定める第3のステップと、
    前記複数の配線層の各々に配線を配置する第4のステップと、
    を含み、
    前記第4のステップにおいて、前記特定領域を通過する配線の、前記特定領域に延在する部分を、前記複数の配線層のうちの前記第2の面上以外の配線層に配置する
    設計方法。
  10. 前記第1のステップにおいて、複数の半導体チップの各々が搭載される複数のチップ搭載領域を設定し、
    前記第2のステップにおいて、前記複数のチップ搭載領域の各々の外縁に対応する領域のうち、前記外部接続端子の配置領域以外の領域を前記特定領域として定める
    請求項9に記載の設計方法。
JP2016203694A 2016-10-17 2016-10-17 半導体装置および配線基板の設計方法 Active JP6806520B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016203694A JP6806520B2 (ja) 2016-10-17 2016-10-17 半導体装置および配線基板の設計方法
US15/782,365 US10347573B2 (en) 2016-10-17 2017-10-12 Semiconductor device and wiring board design method
CN201710963118.8A CN107958875B (zh) 2016-10-17 2017-10-17 半导体装置以及布线基板的设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016203694A JP6806520B2 (ja) 2016-10-17 2016-10-17 半導体装置および配線基板の設計方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020201934A Division JP7020629B2 (ja) 2020-12-04 2020-12-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2018067575A true JP2018067575A (ja) 2018-04-26
JP6806520B2 JP6806520B2 (ja) 2021-01-06

Family

ID=61904698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016203694A Active JP6806520B2 (ja) 2016-10-17 2016-10-17 半導体装置および配線基板の設計方法

Country Status (3)

Country Link
US (1) US10347573B2 (ja)
JP (1) JP6806520B2 (ja)
CN (1) CN107958875B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7058772B2 (ja) * 2019-01-28 2022-04-22 三菱電機株式会社 基板アセンブリ及び空気調和装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294750A (en) * 1990-09-18 1994-03-15 Ngk Insulators, Ltd. Ceramic packages and ceramic wiring board
US5763947A (en) * 1996-01-31 1998-06-09 International Business Machines Corporation Integrated circuit chip package having configurable contacts and a removable connector
US6255599B1 (en) * 1997-08-18 2001-07-03 Ibm Relocating the neutral plane in a PBGA substrate to eliminate chip crack and interfacial delamination
JP3497464B2 (ja) 2000-11-24 2004-02-16 沖電気工業株式会社 半導体装置を実装する実装基板および実装構造
JP3841079B2 (ja) * 2002-11-12 2006-11-01 日本電気株式会社 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
US20040099958A1 (en) * 2002-11-21 2004-05-27 Schildgen William R. Crack resistant interconnect module
JP4355313B2 (ja) 2005-12-14 2009-10-28 Okiセミコンダクタ株式会社 半導体装置
JP2007184414A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd 半導体素子実装用基板、半導体装置及び電子機器
US8119924B2 (en) * 2006-03-31 2012-02-21 Nec Corporation Wiring board, packaging board and electronic device
JP2010050150A (ja) * 2008-08-19 2010-03-04 Panasonic Corp 半導体装置及び半導体モジュール
JP2011192678A (ja) 2010-03-11 2011-09-29 Renesas Electronics Corp 電子装置および基板
JP5993248B2 (ja) * 2012-08-27 2016-09-14 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
JP5762376B2 (ja) * 2012-09-21 2015-08-12 日本特殊陶業株式会社 配線基板及びその製造方法
JP6197619B2 (ja) * 2013-12-09 2017-09-20 富士通株式会社 電子装置及び電子装置の製造方法
US20160111380A1 (en) * 2014-10-21 2016-04-21 Georgia Tech Research Corporation New structure of microelectronic packages with edge protection by coating
US20160174365A1 (en) * 2014-12-15 2016-06-16 Bridge Semiconductor Corporation Wiring board with dual wiring structures integrated together and method of making the same

Also Published As

Publication number Publication date
CN107958875A (zh) 2018-04-24
US10347573B2 (en) 2019-07-09
US20180108603A1 (en) 2018-04-19
JP6806520B2 (ja) 2021-01-06
CN107958875B (zh) 2023-12-05

Similar Documents

Publication Publication Date Title
JP5942951B2 (ja) 電子装置
JP5185885B2 (ja) 配線基板および半導体装置
JP5522077B2 (ja) 半導体装置
JP2016213308A (ja) プリント回路板及びプリント配線板
JP4844216B2 (ja) 多層回路配線基板及び半導体装置
JP6160308B2 (ja) 積層基板
JP2010278133A (ja) 回路基板
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
JP6102770B2 (ja) 高周波モジュール
JP6806520B2 (ja) 半導体装置および配線基板の設計方法
US10085353B2 (en) Solder bridging prevention structures for circuit boards and semiconductor packages
TWI501370B (zh) 半導體封裝件及其製法
JP6323622B2 (ja) 部品実装基板
JP7020629B2 (ja) 半導体装置
JP2014167987A (ja) 半導体装置
JP2008098251A (ja) 配線基板
WO2017150060A1 (ja) 実装構造及びモジュール
JP2007005452A (ja) 半導体装置
JP2019040903A (ja) 回路基板及び半導体モジュール
JP6089557B2 (ja) 電子部品モジュール
JP6256575B2 (ja) 高周波モジュール
KR101320973B1 (ko) 집적회로 소자 패키지 및 이의 제조 방법
KR20180021955A (ko) 수직 적층된 칩들을 포함하는 팬 아웃 패키지 및 제조 방법
KR20160004106A (ko) 패키지 구조체 및 그 제조 방법
JP5601430B2 (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201204

R150 Certificate of patent or registration of utility model

Ref document number: 6806520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150