[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5765174B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP5765174B2
JP5765174B2 JP2011217484A JP2011217484A JP5765174B2 JP 5765174 B2 JP5765174 B2 JP 5765174B2 JP 2011217484 A JP2011217484 A JP 2011217484A JP 2011217484 A JP2011217484 A JP 2011217484A JP 5765174 B2 JP5765174 B2 JP 5765174B2
Authority
JP
Japan
Prior art keywords
ground conductor
insulating layer
electronic device
layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011217484A
Other languages
English (en)
Other versions
JP2013077746A (ja
Inventor
増田　哲
哲 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011217484A priority Critical patent/JP5765174B2/ja
Priority to US13/571,145 priority patent/US8829362B2/en
Priority to EP12180754.9A priority patent/EP2575167B1/en
Publication of JP2013077746A publication Critical patent/JP2013077746A/ja
Application granted granted Critical
Publication of JP5765174B2 publication Critical patent/JP5765174B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子装置に関する。
大電力の高周波を扱う電子装置においては、増幅器等から発せられる熱を効果的に放熱することが重要である。
そこで、基板に形成した開口部内に金属部材を配し、かかる金属部材上に増幅器等を配することにより、増幅器等から発せられる熱を効果的に放熱することが提案されている。
特開２００３−１７９１８１号公報 特開平１０−２４２３７７号公報
しかしながら、提案されている電子装置では、必ずしも十分な信頼性、製造歩留り、電気的特性等が得られるとは限らない。
本発明の目的は、信頼性や製造歩留り等を損なうことなく、電気的特性を向上し得る電子装置を提供することにある。
実施形態の一観点によれば、第１の絶縁層の下層側に位置する第１の接地導体層と、前記第１の絶縁層の上層側に位置する第２の接地導体層と、前記第２の接地導体層の上層側に位置する第２の絶縁層と、前記第１の絶縁層と前記第２の絶縁層とを貫く第１の開口部の内壁に形成され、前記第１の接地導体層と前記第２の接地導体層とを接続する第１の接続パターンと、前記第１の開口部に配され、前記第１の接地導体層に接続された導電性の部材と、前記部材上に配され、前記部材に接地された電子素子とを有することを特徴とする電子装置が提供される。
開示の電子装置によれば、第１の絶縁層の下層側に位置する第１の接地導体層と、第１の絶縁層の上層側に位置する第２の接地導体層とが、第１の開口部の内壁に形成された第１の接続パターンにより接続されている。そして、第１の開口部に配された導電性の部材が、第１の接地導体層に接続されている。導電性の部材が接続される第１の接地導体層上に複数の絶縁層が存在するため、十分な機械的強度が得られ、信頼性や製造歩留りが損なわれることはない。しかも、第１の接続パターンが第１の開口部内に形成されているため、電子素子の接地導体と第２の接地導体層との間の接続経路の引き回しは比較的短く、電子素子の接地導体と第２の接地導体層との間のインピーダンスは比較的小さい。このため、信頼性や製造歩留りを損なうことなく、広帯域化、低損失化等、電気的特性の向上を図ることができる。
図１は、第１実施形態による電子装置を示す断面図及び平面図である。 図２は、第１実施形態による電子装置の各部を示す平面図（その１）である。 図３は、第１実施形態による電子装置の各部を示す平面図（その２）である。 図４は、第１実施形態による電子装置の各部を示す平面図（その３）である。 図５は、第１実施形態による電子装置の接続パターンの側面図である。 図６は、接地導体及び放熱体として機能する部材を示す平面図及び側面図である。 図７は、参考例（その１）による電子装置を示す断面図及び平面図である。 図８は、参考例（その２）による電子装置を示す断面図及び平面図である。 図９は、反射特性の測定結果を示すグラフである。 図１０は、第２実施形態による電子装置を示す断面図及び平面図である。 図１１は、第２実施形態による電子装置の各部を示す平面図（その１）である。 図１２は、第２実施形態による電子装置の各部を示す平面図（その２）である。 図１３は、第２実施形態による電子装置の各部を示す平面図（その３）である。 図１４は、第２実施形態による電子装置の各部を示す平面図（その４）である。 図１５は、第２実施形態による電子装置の接続パターンの側面図である。 図１６は、第３実施形態による電子装置を示す断面図及び平面図である。 図１７は、第３実施形態による電子装置の各部を示す平面図（その１）である。 図１８は、第３実施形態による電子装置の各部を示す平面図（その２）である。 図１９は、第３実施形態による電子装置の各部を示す平面図（その３）である。 図２０は、第３実施形態による電子装置の各部を示す平面図（その４）である。 図２１は、第３実施形態による電子装置の接続パターンの側面図（その１）である。 図２２は、第３実施形態による電子装置の接続パターンの側面図（その２）である。 図２３は、第４実施形態による電子装置の回路構成を示すブロック図である。 図２４は、第４実施形態による電子装置を示す断面図である。 図２５は、第４実施形態による電子装置を示す平面図である。
［第１実施形態］
第１実施形態による電子装置を図１乃至図６を用いて説明する。図１は、本実施形態による電子装置を示す断面図及び平面図である。図１（ｂ）は平面図であり、図１（ａ）は図１（ｂ）のＡ−Ａ′線断面図である。図２乃至図４は、本実施形態による電子装置の各部を示す平面図である。図２（ａ）は、最上層の絶縁層の上面側に位置するパターンを示している。図２（ｂ）は、最上層の絶縁層の下面側に位置するパターンを示している。図３（ａ）は、第２層目の絶縁層の主面に平行な面における第２層目の絶縁層と接続パターンの断面を示している。図３（ｂ）は、第２層目の絶縁層の下面側に位置するパターンを示している。図４（ａ）は、第１層目の絶縁層を示している。図４（ｂ）は、基体を示している。図５は、開口部内から見たときの本実施形態による電子装置の接続パターンの側面図である。図６は、接地導体及び放熱体として機能する部材を示す平面図及び側面図である。図６（ａ）は、かかる部材の平面図であり、図６（ｂ）は、かかる部材の側面図である。
本実施形態による電子装置は、高周波用の電子装置（高周波パッケージ）である。本実施形態による電子装置は、例えば、通信、レーダ、センサ、電波妨害器等に適宜適用し得る。
なお、ここでは、高周波用の電子装置を例に説明するが、高周波用の電子装置に限定されるものではなく、様々な電子装置に適用可能である。
図１に示すように、基体（基板、支持体、支持基板）１０上には、複数の絶縁層１２，１４，１６が形成されている。基体１０の四隅には、基体１０をねじ止めにより固定するための固定部（突出部）１１が形成されている。突出部１１には、ねじ止め用の孔１３が形成されている。基体１０を接地導体に固定することにより、基体１０を接地電位に接続し得る。基体１０の材料としては、複数の絶縁層１２，１４，１６よりも熱伝導率が高く、導電性を有する材料が用いられている。より具体的には、基体１０の材料として、例えば金属が用いられている。ここでは、基体１０の材料として、例えばコバールが用いられている。基体１０の厚さは、例えば０．５ｍｍ程度とする。
絶縁層１２，１４，１６の材料としては、例えばセラミックスが用いられている。ここでは、絶縁層１２，１４，１６の材料として、例えばアルミナセラミックスが用いられている。絶縁層１２，１４，１６の厚さは、例えば０．２５ｍｍ程度とする。
高温焼成を要するアルミナセラミックス等を絶縁層として用い、高温焼成を行うことにより形成される多層配線基板は、高温焼成セラミックス多層基板、即ち、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板と称される。
基体１０及び絶縁層１２，１４，１６には、基体１０と複数の絶縁層１２，１４，１６とを貫く開口部（貫通孔）２２が形成されている。即ち、開口部２２は、基体１０及び複数の絶縁層１２，１４，１６を含むセラミックス多層基板２を貫いている。
開口部２２は、基体１０と第１層目の絶縁層１２とを貫く部分開口部（第１の開口部）２２ａと、第２層目の絶縁層１４と第３層目の絶縁層１６とを貫く部分開口部（第２の開口部）２２ｂとを有している。部分開口部２２ｂは部分開口部２２ａ上に位置しており、部分開口部２２ａと部分開口部２２ｂとは繋がっている。部分開口部２２ｂの径（開口寸法）は、部分開口部２２ａの径（開口寸法）より小さく設定されている。
図１（ａ）及び図３（ｂ）に示すように、第２層目の絶縁層１４の下面側（下層側）には、接地導体層（グラウンド層、グラウンドパターン、接地パターン）２４と電源配線３３ａ，３３ｂとが形成されている。なお、図３（ｂ）は、接地導体層２４及び電源配線３３ａ，３３ｂを下面側から見た図である。接地導体層２４の下面は、部分開口部２２ａ内に露出している。電源配線３３ａ，３３ｂの一方の端部は、絶縁層１４の縁部の近傍に位置している。電源配線３３ａ，３３ｂの他方の端部は、部分開口部２２ｂの近傍に位置している。接地導体層２４及び電源配線３３ａ，３３ｂの材料としては、例えばタングステンが用いられている。
図１（ａ）及び図２（ｂ）に示すように、第３層目（最上層）の絶縁層１６の下面側（下層側）、即ち、第２層目の絶縁層１４の上面側（上層側）には、接地導体層（グラウンド層）２６が形成されている。接地導体層２６は、ビア３１を配するための領域を除く領域の全面に形成されている。接地導体層２６の材料としては、例えばタングステンが用いられている。
図１（ｂ）及び図２（ａ）に示すように、最上層の絶縁層１６の上面側（上層側）には、信号パターン（信号線）２８ａ，２８ｂ、電源端子２７ａ，２７ｂ、及び、電源配線２９ａ，２９ｂが形成されている。信号パターン２８ａ，２８ｂ、電源端子２７ａ，２７ｂ、及び、電源配線２９ａ，２９ｂの材料としては、例えば金めっきが施されたタングステンが用いられている。信号パターン２８ａ，２８ｂの一方の端部は、開口部２２の近傍に位置している。信号パターン２８ａ，２８ｂの他方の端部は、絶縁層１６の縁部の近傍に位置している。電源端子２７ａ，２７ｂは、絶縁層１６の縁部の近傍に位置している。電源端子２７ａは、例えば電子素子３７ａ，３７ｂにゲート電源を印加するためのものである。電源端子２７ｂは、例えば電子素子３７ａ，３７ｂにドレイン電源を印加するためのものである。電源配線２９ａ，２９ｂは、部分開口部２２ｂの近傍に位置している。
信号パターン２８ａ，２８ｂと接地導体層２６とにより伝送線路（マイクロストリップ線路）３０ａ，３０ｂがそれぞれ形成されている。
最上層の絶縁層１６の上面側に形成された電源端子２７ａ，２７ｂと第２層目の絶縁層１４の下面側に形成された電源配線３３ａ，３３ｂの一方の端部とは、第２層目の絶縁層１４及び最上層の絶縁層１６に埋め込まれたビア３１を介して電気的に接続されている。第２層目の絶縁層１４の下面側に形成された電源配線３３ａ，３３ｂの他方の端部と最上層の絶縁層１６の上面側に形成された電源配線２９ａ，２９ｂの一方の端部とは、絶縁層１４，１６に埋め込まれたビア３１を介して電気的に接続されている。
こうして、最上層の絶縁層１６の上面側に形成された電源端子２７ａ，２７ｂと電源配線２９ａ，２９ｂとが電気的に接続されている。
図３及び図５に示すように、開口部２２の内壁（側壁）には、溝３２が形成されている。溝３２の長手方向は、絶縁層１４の主面に対して垂直な方向となっている。溝３２は、絶縁層１４に形成されている。
図１（ａ）、図３（ａ）及び図５に示すように、溝３２には、接続パターン（キャスタレーション、接地配線）３４が形成されている。接続パターン３４は、第２層目の絶縁層１４の下面側に形成された接地導体層２４と最上層の絶縁層１６の下面側に形成された接地導体層２６とを接続している。接続パターン３４の材料としては、例えばタングステンが用いられている。
開口部２２内には、絶縁層１２，１４，１６よりも熱伝導率が高く、導電性を有する部材（ステージ、ブロック）３６が配されている。部材３６は、接地導体として機能するとともに、放熱体（ヒートシンク、放熱器、放熱板、熱伝導体）としても機能する。部材３６が接地導体として機能するため、部材３６上に配される電子素子（電子部品、半導体素子、半導体装置）３７ａ，３７ｂの接地導体を、部材３６を介して接地電位に接続し得る。また、部材３６が放熱体としても機能するため、電子素子３７ａ，３７ｂから発せられる熱を、部材３６を介して効率的に放熱し得る。部材３６の材料としては、例えば金属が用いられている。ここでは、部材３６の材料として、例えばＣｕＷ（銅タングステン）が用いられている。
図６に示すように、部材３６は、径が比較的大きい部分３５ａと、かかる部分３５ａ上に位置し、かかる部分３５ａより径が小さい部分３５ｂとを有している。径が比較的大きい部分３５ａは、径が比較的大きい部分開口部２２ａ内に位置している。径が比較的小さい部分３５ｂは、径が比較的小さい部分開口部２２ｂ内に位置している。基材１０の主面に対して垂直な方向における部材３６の断面の形状は、凸形状となっている。部材３６のうちの径が比較的大きい部分３５ａの上面は、接地導体層２４の下面に接続されている。部材３６のうちの径が比較的大きい部分３５ａの上面と接地導体層２４の下面とは、例えば半田付け等により接合されている。部材３６のうちの径が比較的大きい部分３５ａの上面と接地導体層２４の下面とを接合する半田材料としては、例えばＡｕＳｎ等が用いられている。
接地導体及び放熱体として機能する部材３６は、第２層目の絶縁層１４の下面側に位置する接地導体層２４と、開口部２２の内壁に形成された接続パターン３４とを介して、最上層の絶縁層１６の下面側に位置する接地導体層２６に電気的に接続されている。
図７は、参考例（その１）による電子装置を示す断面図及び平面図である。図７（ｂ）は平面図であり、図７（ａ）は図７（ｂ）のＡ−Ａ′線断面図である。
参考例（その１）による電子装置では、開口寸法が比較的大きい部分開口部２２ａが基体１０を貫いており、開口寸法が比較的小さい部分開口部２２ｂが絶縁層１２，１４，１６を貫いている。そして、接地導体及び放熱体として機能する部材３６ａと基体１０とが、部分開口部２２ａの内壁において銀ろう等により接続されている。そして、最上層の絶縁層１６の下面側に位置する接地導体層２６と基体１０とが、絶縁層１２，１４に埋め込まれたビア５４により電気的に接続されている。このような参考例（その１）による電子装置では、電子素子３７ａ，３７ｂと接地導体層２６とが、部材３６ａ，基体１０及びビア５４を介して電気的に接続される。より具体的には、電子素子３７ａ，３７ｂの接地導体（図示せず）と接地導体層２６とが、部材３６ａ，基体１０及びビア５４を介して電気的に接続される。このため、参考例（その１）による電子装置では、電子素子３７ａ，３７ｂと接地導体層２６との接続経路の引き回しが比較的長くなり、電子素子３７ａ，３７ｂと接地導体層２６との間のインダクタンスは比較的大きくなる。電子素子３７ａ，３７ｂと接地導体層２６との間のインダクタンスが比較的大きいため、参考例（その１）による電子装置では、必ずしも十分に広い帯域幅が得られず、伝送損失も比較的大きい。
図８は、参考例（その２）による電子装置を示す断面図及び平面図である。図８（ｂ）は平面図であり、図８（ａ）は図８（ｂ）のＡ−Ａ′線断面図である。
参考例（その２）による電子装置では、開口寸法の比較的大きい部分開口部２２ａが基体１０及び絶縁層１２，１４を貫いており、開口寸法の比較的小さい部分開口部２２ｂが絶縁層１６を貫いている。そして、接地導体及び放熱体として機能する部材３６ｂが最上層の絶縁層１６の下面側に位置する接地導体層２６に直接接続されている。また、接地導体及び放熱体として機能する部材３６ｂと基体１０とが、部分開口部２２ａの内壁において銀ろう等により接続されている。参考例（その２）による電子装置によれば、部材３６ｂが接地導体層２６に直接接続されているため、電子素子３７ａ，３７ｂと接地導体層２６とは部材３６ｂを介して接続され、電子素子３７ａ，３７ｂと接地導体層２６との間の接続経路の引き回しは比較的短い。
しかしながら、参考例（その２）による電子装置では、部材３６ｂが当接する接地導体層２６上に存在する絶縁層１６は１層のみである。部材３６ｂが当接する接地導体層２６上に１層の絶縁層１６しか存在しないため、参考例（その２）による電子装置では、十分な機械的強度が得られず、絶縁層１６が破損する虞がある。
絶縁層１６の厚さを厚く設定すれば、絶縁層１６の機械的強度を向上させることは可能であるが、高周波化の観点からは、絶縁層１６の厚さを厚くすることは好ましくない。むしろ、更なる高周波化を実現すべく、絶縁層１６の厚さを更に薄くすることも要求され得る。
そこで、本実施形態では、最上層の絶縁層１６の下面側に位置する接地導体層２６と第２層目の絶縁層１４の下面側に位置する接地導体層２４とを、開口部２２の内壁に形成した接続パターン３４により接続し、部材３６を接地導体層２４に接続している。
本実施形態では、２層目の絶縁層１４の下面側に位置する接地導体層２４に部材３６を当接するため、部材３６が当接する接地導体層２４上には複数の絶縁層１４，１６が存在する。部材３６が当接する接地導体層２４上に複数の絶縁層１４，１６が存在するため、本実施形態による電子装置では、十分な機械的強度が得られ、絶縁層１４，１６は破損しにくい。
しかも、本実施形態では、開口部２２の内壁に形成された接続パターン３４を介して部材３６と接地導体層２６とを電気的に接続するため、部材３６と接地導体層２６との接続経路の引き回しは比較的短い。このため、本実施形態によれば、電子回路３７ａ，３７ｂと接地導体層２６との間のインダクタンスを十分に小さくすることができる。
従って、本実施形態によれば、信頼性や製造歩留り等を損なうことなく、帯域幅の向上や伝送損失の低減等、電気的特性の向上を図ることができる。
接地導体及び放熱体として機能する部材３６上には、電子素子３７ａ，３７ｂ及びキャパシタ４３が配されている。電子素子３７ａは、例えば前置増幅器である。電子装置３７ｂは、例えば高出力増幅器である。電子素子３７ａ，３７ｂは、部材３６に固定されている。電子素子３７ａ，３７ｂの接地導体（図示せず）は、部材３６と電気的に接続されている。より具体的には、電子素子３７ａ，３７ｂの接地導体（図示せず）が、電子素子３７ａ，３７ｂの基板（図示せず）の下面側に形成された導電膜（接地導体）（図示せず）に電気的に接続されており、かかる導電膜が部材３６に接続されている。電子素子３７ａ，３７ｂの基板の下面側に形成された導電膜と部材３６とは、例えば、半田付け等により接合されている。電子部品３７ａ，３７ｂと部材３６とを接合する半田材料としては、例えばＡｕＳｎ等が用いられている。
キャパシタ４３は、下部電極（図示せず）と、下部電極上に形成された誘電体膜（図示せず）と、誘電体膜上に形成された上部電極３９とを有している。キャパシタ４３の下部電極は、部材３６と電気的に接続されている。キャパシタ４３の下部電極と部材３６とは、例えば半田付け等により接合されている。キャパシタ４３の下部電極と部材３６とを接合する半田材料としては、例えばＡｕＳｎ等が用いられている。
開口部２２内に配された部材３６と基体１０とは、例えば、銀ろう等を用いて接合されている。銀ろう等を用いて接合することにより、気密性を確保するとともに、部材３６と基体１０とを電気的に接続し得る。
信号パターン２８ａと電子素子３７ａの信号入力端子３８ａとは、例えばボンディングワイヤ（電線）４０により接続されている。また、電子素子３７ａの信号出力端子３８ｂと電子素子３７ｂの信号入力端子３８ｃとは、例えばボンディングワイヤ４０により接続されている。また、電子素子３７ｂの信号出力端子３８ｄと信号パターン２８ｂとは、例えばボンディングワイヤ４０により接続されている。
電源配線２９ａ，２９ｂの他方の端部とキャパシタ４３の上部電極とは、例えばボンディングワイヤ４０によりそれぞれ接続されている。また、キャパシタ４３の上部電極３９と電子素子３７ａ，３７ｂの電源端子４１ａ〜４１ｄとは、例えばボンディングワイヤ４０によりそれぞれ接続されている。
信号パターン２８ａ，２８ｂが形成された最上層の絶縁層１６上には、最上層の絶縁層１６上の所定領域を囲む封止用構造物４２が形成されている。封止用構造物４２は、枠状に形成されている。封止用構造物４２の材料としては、例えば絶縁性の材料が用いられている。封止用構造物４２の材料として絶縁性の材料を用いるのは、封止用構造物４２と信号パターン２８ａ，２８ｂとが短絡するのを防止するためである。ここでは、封止用構造物４２の材料として、例えばアルミナセラミックスが用いられている。信号パターン２８ａ，２８ｂが形成された最上層の絶縁層１６上に絶縁性の封止用構造物４２を設けることにより、フィードスルーが形成されている。即ち、気密状態を保持した状態で信号の入出力を行うことが可能となっている。
封止用構造物４２上には、封止用構造物４４が更に形成されている。封止用構造物４４も、封止用構造物４２と同様に、枠状に形成されている。封止用構造物４４の材料としては、金属が用いられている。ここでは、封止用構造物４４の材料として、例えばコバールが用いられている。封止用構造物４２と封止用構造物４４とは、例えば銀ろう等を用いて固定されている。
封止用構造物４４上には、封止用の蓋部４６が配されている。蓋部４６は、例えば、半田付け等により封止用構造物４４に接合されている。蓋部４６と封止用構造物４４とを接合する半田材料としては、例えばＡｕＳｎ半田が用いられている。蓋部４６の厚さは、例えば０．３ｍｍ程度とする。
封止用構造物４２，４４と封止用の蓋部４６とにより、気密封止が為されている。
こうして本実施形態による電子装置が形成されている。
（評価結果）
次に、本実施形態による電子装置の評価結果について説明する。図９は、反射特性の測定結果を示すグラフである。図９における横軸は周波数を示しており、図９における縦軸は反射量を示している。図９（ａ）は、実施例の場合、即ち、本実施形態による電子装置の場合の測定結果を示している。図９（ｂ）は、比較例の場合、即ち、図７に示す参考例（その１）による電子装置の場合の測定結果を示している。反射特性の測定を行う際には、図１，図７においてそれぞれ破線で囲まれている部分を、高周波プローブを用いてオン・ウェハにてそれぞれ測定した。
図７に示すように、比較例、即ち、参考例（その１）による電子装置には、開口部２２の内壁に接続パターン３４（図１参照）は設けられていない。比較例では、接地導体及び放熱体として機能する部材３６ａと接地導体層２６とは、基体１０及びビア５４を介して電気的に接続されている。
図９（ｂ）に示すように、比較例の場合には、反射量が−１５ｄＢ以下となる帯域幅は、８ＧＨｚ程度と比較的狭かった。比較例の場合において帯域幅が狭くなるのは、伝送線路の接地の連続性が不十分なためと考えられる。
これに対し、図９（ａ）に示すように、実施例、即ち、本実施形態による電子装置の場合には、反射量が−１５ｄＢ以下となる帯域幅は２５ＧＨｚ程度と極めて広かった。実施例において帯域幅が極めて広くなるのは、伝送線路の接地が十分に連続的になるためと考えられる。
このことから、本実施形態によれば、帯域幅の大幅な向上を実現し得ることが分かる。
このように、本実施形態によれば、第２層目の絶縁層１４の下面側に形成された接地導体層２４と最上層の絶縁層１６の下面側に形成された接地導体層２６とが、開口部２２の内壁に形成された接続パターン３４により接続されている。そして、接地導体及び放熱体として機能する部材３６が、接地導体層２４の下面側に接続されている。本実施形態によれば、部材３６が当接する接地導体層２４上に複数の絶縁層１４，１６が存在するため、十分な機械的強度が得られ、信頼性や製造歩留りが損なわれることはない。しかも、接続パターン３４が開口部２２内に形成されているため、電子素子３７ａ，３７ｂと接地導体層２６との間の接続経路の引き回しは比較的短く、電子素子３７ａ，３７ｂと接地導体層２６との間のインピーダンスは比較的小さい。このため、本実施形態によれば、信頼性や製造歩留りを損なうことなく、広帯域化、低損失化等、電気的特性の向上を図ることができる。
［第２実施形態］
第２実施形態による電子装置を図１０乃至図１５を用いて説明する。図１０は、本実施形態による電子装置を示す断面図及び平面図である。図１０（ｂ）は平面図であり、図１０（ａ）は図１０（ｂ）のＡ−Ａ′線断面図である。図１１乃至図１４は、本実施形態による電子装置の各部を示す平面図である。図１１（ａ）は、最上層の絶縁層の上面側に位置するパターンを示している。図１１（ｂ）は、最上層の絶縁層の主面に平行な面における最上層の絶縁層と接続パターンの断面を示している。図１２（ａ）は、最上層の絶縁層の下面側に位置するパターンを示している。図１２（ｂ）は、第２層目の絶縁層の主面に平行な面における第２層目の絶縁層と接続パターンの断面を示している。図１３（ａ）は、第２層目の絶縁層の下面側に位置するパターンを示している。図１３（ｂ）は、第１層目の絶縁層を示している。図１４は、基体を示している。図１５は、開口部内から見たときの本実施形態による電子装置の接続パターンの側面図である。図１乃至図９に示す第１実施形態による電子装置と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による電子装置は、最上層の絶縁層１６上に接地導体パターン４８ａ〜４８ｄが形成されており、開口部２２の内壁に形成された接続パターン３４ａが接地導体パターン４８ａ〜４８ｄに更に接続されているものである。
図１０（ｂ）及び図１１（ａ）に示すように、信号パターン２８ａの両側には、接地導体パターン（接地パターン、グラウンドパターン）４８ａ，４８ｂが形成されている。接地導体パターン４８ａ，４８ｂは、開口部２２の近傍において、信号パターン２８ａの一部に沿うように形成されている。接地導体パターン４８ａ，４８ｂは、信号パターン２８ａと同様に、最上層の絶縁層１６の上面側（上層側）に位置している。信号パターン２８ａと接地導体パターン４８ａ，４８ｂとにより、伝送線路（コプレーナ線路）５０ａが形成されている。
信号パターン２８ｂの両側には、接地導体パターン４８ｃ，４８ｄが形成されている。接地導体パターン４８ｃ，４８ｄは、開口部２２の近傍において、信号パターン２８ｂの一部に沿うように形成されている。接地導体パターン４８ｃ，４８ｄは、信号パターン２８ｂと同様に、最上層の絶縁層１６の上面側（上層側）に位置している。信号パターン２８ｂと接地導体パターン４８ｃ，４８ｄとにより、伝送線路（コプレーナ線路）５０ｂが形成されている。
信号パターン２８ａの一方の端部と電子素子３７ａの信号入力端子３８ａとは、例えばボンディングワイヤ４０を用いて接続されている。接地導体パターン４８ｃ，４８ｄと電子素子３７ａの接地端子５２ａ，５２ｂとは、例えばボンディングワイヤ４０を用いてそれぞれ接続されている。
電子素子３７ａの信号出力端子３８ｂと電子素子３７ｂの信号入力端子３８ｃとは、例えばボンディングワイヤ４０を用いて接続されている。電子素子３７ａの接地端子５２ｃ，５２ｄと電子素子３７ｂの接地端子５２ｅ，５２ｆとは、例えばボンディングワイヤ４０を用いてそれぞれ接続されている。
信号パターン２８ｂの一方の端部と電子素子３７ｂの信号出力端子３８ｄとは、例えばボンディングワイヤ４０を用いて接続されている。接地導体パターン４８ｃ，４８ｄと電子素子３７ｂの接地端子５２ｇ，５２ｈとは、例えばボンディングワイヤ４０を用いてそれぞれ接続されている。
図１０乃至図１３及び図１５に示すように、開口部２２内の内壁には、溝３２ａが形成されている。溝３２ａは、絶縁層１４と絶縁層１６とに形成されている。溝３２ａのうちの絶縁層１４に形成された部分と、溝３２ｂのうちの絶縁層１６に形成された部分とは、繋がっている。溝３２ａの長手方向は、絶縁層１４，１６の主面に対して垂直な方向となっている。なお、図１３（ａ）は、接地導体層２４及び電源配線３３ａ，３３ｂを下面側から見た図である。
溝３２ａには、接続パターン（キャスタレーション、接地配線）３４ａが形成されている。接続パターン３４ａは、接地導体層２６と接地導体層２４とを接続するのみならず、接地導体パターン４８ａ〜４８ｄにもそれぞれ接続されている。
こうして、本実施形態による電子装置が形成されている。
このように、最上層の絶縁層１６上に接地導体パターン４８ａ〜４８ｄを形成し、開口部２２の内壁に形成された接続パターン３４ａを接地導体パターン４８ａ〜４８ｄに更に接続するようにしてもよい。本実施形態によれば、電子素子３７ａ、３７ｂの接地端子５２ａ，５２ｂ，５２ｇ，５２ｈが、接地導体パターン４８ａ〜４８ｄ及び接続パターン３４ａを介して接地導体層２６等に電気的に接続されているため、伝送線路３０ａ，３０ｂ，５０ａ，５０ｂの接地電位と電子素子３７ａ，３７ｂの接地電位とを、互いにより安定化することができる。このため、本実施形態によれば、広帯域化、低損失化等、電気的特性の更なる向上を図ることができる。
［第３実施形態］
第３実施形態による電子装置を図１６乃至図２２を用いて説明する。図１６は、本実施形態による電子装置を示す断面図及び平面図である。図１６（ｂ）は平面図であり、図１６（ａ）は図１６（ｂ）のＡ−Ａ′線断面図である。図１７乃至図２０は、本実施形態による電子装置の各部を示す平面図である。図１７（ａ）は、最上層の絶縁層の上面側に位置するパターンを示している。図１７（ｂ）は、最上層の絶縁層の主面に平行な面における最上層の絶縁層と接続パターンの断面を示している。図１８（ａ）は、最上層の絶縁層の下面側に位置するパターンを示している。図１８（ｂ）は、第２層目の絶縁層の主面に平行な面における第２層目の絶縁層と接続パターンの断面を示している。図１９（ａ）は、第２層目の絶縁層の下面側に位置するパターンを示している。図１９（ｂ）は、第１層目の絶縁層の主面に平行な面における第１層目の絶縁層と接続パターンの断面を示している。図２０は、基体を示している。図２１は、開口部内から見たときの本実施形態による電子装置の接続パターンの側面図（その１）である。図２２は、本実施形態による電子装置の接続パターンの側面図（その２）である。図１乃至図１５に示す第１又は第２実施形態による電子装置と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による電子装置は、絶縁層１６の縁部の近傍に接地導体パターン５８ａ〜５８ｄが形成され、接地導体パターン５８ａ〜５８ｄが絶縁層１２，１４，１６の縁部の側壁に形成された接続パターン５６により接地導体層２６等に接続されているものである。また、本実施形態による電子装置は、最上層の絶縁層１６の下面側に位置する接地導体層２６と、第２層目の絶縁層１４の下面側に位置する接地導体層２４ａとが、ビア５４により基体１０に更に接続されているものである。
図１９（ａ）に示すように、第２層目の絶縁層１４の下面側（下層側）には、接地導体層２４ａ及び電源配線３３ａ，３３ｂが形成されている。接地導体層２４ａは、電源配線３３ａ，３３ｂが配される領域を除く領域の全面に形成されている。なお、図１９（ａ）は、接地導体層２４ａ及び電源配線３３ａ，３３ｂを下面側から見た図である。
図１８（ｂ）及び図１９（ｂ）に示すように、絶縁層１２と絶縁層１４には、複数のビア５４が形成されている。最上層の絶縁層１６の下面側に位置する接地導体層２６と、第２層目の絶縁層１４の下面側に位置する接地導体層２４ａとは、ビア５４により基体１０に接続されている。
図１６乃至図１９及び図２１に示すように、開口部２２の内壁には、第２実施形態による電子装置と同様に、接続パターン３４ａが形成されている。即ち、開口部２２内の内壁には、溝３２ａが形成されている。溝３２ａは、第４層目の絶縁層１４と第５層目の絶縁層１６とに形成されている。溝３２ａのうちの絶縁層１４に形成された部分と、溝３２ｂのうちの絶縁層１６に形成された部分とは、繋がっている。溝３２ａの長手方向は、絶縁層１４，１６の主面に対して垂直な方向となっている。溝３２ａには、接続パターン（キャスタレーション、接地配線）３４ａが形成されている。接続パターン３４ａは、接地導体層２６と接地導体層２４ａとを接続するのみならず、接地導体パターン４８ａ〜４８ｄにもそれぞれ接続されている。
図１６に示すように、信号パターン２８ａの両側には、接地導体パターン５８ａ，５８ｂが形成されている。接地導体パターン５８ａ，５８ｂは、外部の接地線を接続するためのものである。接地導体パターン５８ａ，５８ｂは、絶縁層１２，１４，１６の縁部（外縁部）の近傍において、信号パターン２８ａの一部に沿うように形成されている。接地導体パターン５８ａ，５８ｂは、信号パターン２８ａと同様に、最上層の絶縁層１６の上面側（上層側）に位置している。信号パターン２８ａと接地導体パターン４８ａ，４８ｂとにより、伝送線路（コプレーナ線路）５０ｃが形成されている。
信号パターン２８ｂの両側には、接地導体パターン５８ｃ，５８ｄが形成されている。接地導体パターン５８ｃ，５８ｄは、外部の接地線を接続するためのものである。接地導体パターン５８ｃ，５８ｄは、絶縁層１２，１４，１６の縁部の近傍において、信号パターン２８ｂの一部に沿うように形成されている。接地導体パターン５８ｃ，５８ｄは、信号パターン２８ｂと同様に、最上層の絶縁層１６の上面側（上層側）に位置している。信号パターン２８ｂと接地導体パターン４８ｃ，４８ｄとにより、伝送線路（コプレーナ線路）５０ｄが形成されている。
図１６乃至図１９及び図２２に示すように、絶縁層１２，１４，１６の縁部には、溝６０が形成されている。溝６０の長手方向は、絶縁層１２，１４，１６の主面に対して垂直な方向となっている。溝６０は、絶縁層１２、絶縁層１４及び絶縁層１６に形成されている。溝６０のうちの絶縁層１２に形成されている部分と、溝６０のうちの絶縁層１４に形成されている部分と、溝６０のうちの絶縁層１６に形成されている部分とは繋がっている。溝６０には、接続パターン（キャスタレーション）５６が形成されている。接続パターン５６は、接地導体パターン５８ａ〜５８ｄと接地導体層２６と接地導体層２４ａと基体１０とを互いに接続している。
こうして、本実施形態による電子装置が形成されている。
このように、本実施形態によれば、絶縁層１６の縁部の近傍における絶縁層１６上に接地導体パターン５８ａ〜５８ｄが形成されている。そして、接地導体パターン５８ａ〜５８ｄが、絶縁層１２，１４，１６の縁部の側壁に形成された接続パターン５６により、接地導体層２６等に接続されている。このため、本実施形態によれば、接続経路を大きく引き回すことなく、外部からの接地線（図示せず）を接地導体層２６等に電気的に接続することができる。このため、広帯域化、低損失化等の電気的特性の向上により寄与することができる。
また、本実施形態による電子装置は、最上層の絶縁層１６の下面側に位置する接地導体層２６と、第２層目の絶縁層１４の下面側に位置する接地導体層２４ａとが、ビア５４により基体１０に接続されている。このため、本実施形態によれば、接地導体層２６等の電位をより安定化することができ、広帯域化、低損失化等の電気的特性の向上により寄与することができる。
［第４実施形態］
第４実施形態による電子装置を図２３乃至図２５を用いて説明する。図２３は、本実施形態による電子装置の回路構成を示すブロック図である。図２４は、本実施形態による電子装置を示す断面図である。図２５は、本実施形態による電子装置を示す平面図である。図２４は、図２５のＢ−Ｂ′線断面に対応している。図１乃至図２２に示す第１乃至第３実施形態による電子装置と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による電子装置は、モノリシックマイクロ波集積回路（Monolithic Microwave Integrated Circuit、ＭＭＩＣ）モジュールに適用したものである。
図２３に示すように、本実施形態による電子装置は、電力増幅器６２と低雑音増幅器６４と送受切替器６６と信号制御回路（位相器、可変減衰器、スイッチ、制御回路、信号制御部）６８とを有している。送受切替器６６は、送信と受信とを切り替えるためのものである。
送受切替器６６が送信側に設定されている場合には、端子７０を介して入力され、信号制御回路６８により処理された信号は、電力増幅器６２により増幅され、送受信切替器６６を介して端子７２に達する。端子７２は例えばアンテナ（図示せず）に接続されており、電力増幅器６２により増幅された信号は、例えばアンテナを介して送信される。
送受切替器６６が受信側に設定されている場合には、外部出力端子７２を介して入力された受信信号は、送受切替器６６を介し、低雑音増幅器６４により増幅され、信号制御回路６８により信号処理され、端子７０に達する。端子７０は、例えば図示しない信号処理回路（信号処理部）に接続されており、信号制御回路６８により信号処理された信号は、例えば信号処理回路に入力される。
電力増幅器６２は、信号制御回路６８から出力された信号を増幅する前置増幅器７４と、前置増幅器７４により増幅された信号を更に増幅する増幅器（電子素子）３７ａと、増幅器７６により増幅された信号を更に増幅する高出力増幅器（電子素子）３７ｂとを有している。
低雑音増幅器６４は、受信信号を増幅する低雑音増幅器７６と、低雑音増幅器７６により増幅された信号を更に増幅する高利得増幅器７８とを有している。
図２４に示すように、基体１０上には、複数の絶縁層８０，８２，１２，１４，１６が形成されている。絶縁層８０，８２の材料としては、絶縁層１２，１４，１６の材料と同様に、例えばセラミックスが用いられている。
第１層目の絶縁層８０の上面側には、接地導体層８４及び電源配線（図示せず）が形成されている。接地導体層８４は、電源配線を形成するための領域を除く領域の全面に形成されている。
第２層目の絶縁層８２の上面側には、接地導体層８６が形成されている。接地導体層８６は、電源配線用のビア（図示せず）を配するための領域を除く領域の全面に形成されている。
第４層目の絶縁層１４の下面側（下層側）には、接地導体層２４ａ及び電源配線（図示せず）が形成されている。接地導体層２４ａは、開口部２２が形成された領域を含む所定領域内に形成されている。
第５層目の絶縁層１６の下面側（下層側）には、接地導体層２６が形成されている。接地導体層２６は、電源配線用のビア（図示せず）を配するための領域を除く領域の全面に形成されている。
図２４及び図２５に示すように、第５層目、即ち、最上層の絶縁層１６の上面側（上層側）には、信号パターン２８ｃ〜２８ｊ及び電源端子（図示せず）が形成されている。
また、開口部２２の近傍における絶縁層１６の上には、第２実施形態による電子装置と同様に、接地導体パターン４８ａ〜４８ｄが形成されている。
比較的径の大きい部分開口部２２ａは、絶縁層８０、絶縁層８２及び絶縁層１２を貫いている。
比較的径の小さい部分開口部２２ｂは、絶縁層１４及び絶縁層１６を貫いている
第４層目の絶縁層１４の下面側に位置する接地導体層２４ａの一部は、開口部２２内に露出している。
開口部２２内の内壁には、第３実施形態による電子装置と同様に、溝３２ａが形成されている（図２１参照）。本実施形態では、第４層目の絶縁層１４と第５層目の絶縁層１６とに溝３２ａが形成されている。溝３２ａのうちの絶縁層１４に形成された部分と、溝３２ｂのうちの絶縁層１６に形成された部分とは、繋がっている。溝３２ａの長手方向は、絶縁層１４，１６の主面に対して垂直な方向となっている。溝３２ａには、第２実施形態による電子装置と同様に、接続パターン（キャスタレーション、接地配線）３４ａが形成されている。接続パターン３４ａは、接地導体層２６と接地導体層２４ａとを接続するのみならず、接地導体パターン４８ａ〜４８ｄにもそれぞれ接続されている。
接地導体及び放熱体として機能する部材３６は、第４層目の絶縁層１４の下面側に位置する接地導体層２４ａの下面側に接続されている。
また、基体１０を貫く開口部２２ａ内において、部材３６と基体１０とが銀ろう等により接続されている。
また、絶縁層１２，１４，１６には、接地導体層８６を露出する開口部８４が形成されている。開口部８４内における接地導体層８６上には、送受切替器（電子素子）６６が配されている。送受切替器６６の下面は、例えば半田付け等により接地導体層８６に接続されている。より具体的には、送受切替器６６の接地導体（図示せず）が送受切替器６６の基板（図示せず）の下面に形成された導電膜（図示せず）に電気的に接続されており、かかる導電膜の下面と接地導体層８６の上面とが半田付け等により接合されている。送受切替器６６の下面と接地導体層８６とを接合する半田材料としては、例えばＡｕＳｎ等が用いられている。
絶縁層８０，８２，１２，１４には、ビア５４が埋め込まれている。ビア５４は、基体１０と接地導体層８４と接地導体層８６と接地導体層２４ａと接地導体層２６とを電気的に接続している。なお、送受切替器６６の下方に位置するビア５４は、基体１０と接地導体層８４と接地導体層８６とを電気的に接続している。
信号パターン２８ｃの一方の端部と信号制御回路６８の信号入出力端子８７ａとは、例えばボンディングワイヤ４０により接続されている。また、信号制御回路６８の信号出力端子８７ｂと信号パターン２８ｄの一方の端部とは、例えばボンディングワイヤ４０により接続されている。
また、信号パターン２８ｄの他方の端部と前置増幅器７４の信号入力端子８８ａとは、例えばボンディングワイヤ４０により接続されている。また、前置増幅器７４の信号出力端子８８ｂと信号パターン２８ｅの一方の端部とは、例えばボンディングワイヤ４０により接続されている。
信号パターン２８ｅの他方の端部と増幅器３７ａの信号入力端子３８ａとは、例えばボンディングワイヤ４０により接続されている。また、増幅器３７ｂの信号出力端子３８ｂと信号パターン２８ｆの一方の端部とは、例えばボンディングワイヤ４０により接続されている。
信号パターン２８ｆの他方の端部と送受切替器６６の信号入力端子９０ａとは、例えばボンディングワイヤ４０により接続されている。送受切替器６６の信号入出力端子９０ｂと信号パターン２８ｇの一方の端部とは、例えばボンディングワイヤ４０により接続されている。送受切替器６６の信号出力端子９０ｃと信号パターン２８ｈの一方の端部とは、例えばボンディングワイヤ４０により接続されている。
信号パターン２８ｈの他方の端部と増幅器７６の信号入力端子９２ａとは、例えばボンディングワイヤ４０により接続されている。また、増幅器７６の信号出力端子９２ｂと信号パターン２８ｉの一方の端部とは、例えばボンディングワイヤ４０により接続されている。
信号パターン２８ｉの他方の端部と増幅器７８の信号入力端子９２ａとは、例えばボンディングワイヤ４０により接続されている。また、増幅器７８の信号出力端子９４ｂと信号パターン２８ｊの一方の端部とは、例えばボンディングワイヤ４０により接続されている。
信号パターン２８ｊの他方の端部と信号制御回路６８の信号入力端子８７ｃとは、例えばボンディングワイヤ４０により接続されている。
なお、本実施形態においても、第１乃至第３実施形態において上述した電源端子２７ａ，２７ｂ、電源配線２９ａ，２９ｂ，３３ａ，３３ｂ、キャパシタ４３、及び、ビア３１等は形成されているが、図示を省略している。
こうして本実施形態による電子装置が形成されている。
このように、ＭＭＩＣモジュール等の送受信装置等に適用するようにしてもよい。本実施形態によれば、信頼性や製造歩留りを損なうことなく、広帯域化、低損失化等の電気的特性の向上を実現し得る送受信装置等を提供することができる。
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
例えば、第１乃至第３実施形態では、基体１０上に３層の絶縁層１２，１４，１６が設けられた基板２を用いる場合を例に説明したが、絶縁層の総数は３層に限定されるものではない。例えば、絶縁層の総数が４層以上であってもよい。例えば、第１実施形態において絶縁層の総数を４層とする場合、基体１０と絶縁層１２との間、又は、絶縁層１２と絶縁層１４との間に、絶縁層を更に形成すればよい。
また、上記実施形態では、接地導体及び放熱体として機能する部材３６の材料としてＣｕＷを用いる場合を例に説明したが、かかる部材３６の材料はＣｕＷに限定されるものではない。例えば、ＣｕやＣｕＭｏ（銅モリブデン）等を部材３６の材料として用いてもよい。また、ダイヤモンドを混入させたＣｕ、Ａｇを混入させたＣｕ、又は、Ａｌを混入させたＣｕ等を、部材３６の材料として用いてもよい。また、カーボンナノチューブ等を、部材３６の材料として用いることも可能である。
また、上記実施形態では、電子素子３７ａ，３７ｂやキャパシタ４３を半田付けにより部材３６に接合する場合を例に説明したが、これに限定されるものではない。例えば、導電性の接着剤等を用いて電子素子３７ａ，３７ｂやキャパシタ４３を部材３６に接続するようにしてもよい。
また、上記実施形態では、送受切替器６６を半田付けにより接地導体層８６に接合する場合を例に説明したが、これに限定されるものではない。例えば、導電性の接着剤等を用いて送受切替器６６を接地導体層８６に接続するようにしてもよい。
また、上記実施形態では、部材３６と基体１０とを銀ろうを用いて接続する場合を例に説明したが、これに限定されるものではない。例えば、導電性の接着剤等を用いて部材３６と基体１０とを接続するようにしてもよい。
また、上記実施形態では、絶縁層１２，１４，１６，８０，８２の材料としてアルミナセラミックスを用いる場合を例に説明したが、これに限定されるものではない。例えば、絶縁層１２，１４，１６，８０，８２の材料としてガラスセラミックス等を用いてもよい。ガラスセラミックス等を用いて低温焼成された多層配線基板は、低温焼成セラミックス多層基板、即ち、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板と称される。
また、第４実施形態では、ＭＭＩＣモジュールに適用する場合を例に説明したが、これに限定されるものではない。例えば、ハイブリッドＩＣ等に適用するようにしてもよい。
また、上記実施形態では、ボンディングワイヤ４０を用いて接続する場合を例に説明したが、これに限定されるものではなく、ボンディングリボン等を用いて接続するようにしてもよい。
上記実施形態に関し、更に以下の付記を開示する。
（付記１）
第１の絶縁層の下層側に位置する第１の接地導体層と、
前記第１の絶縁層の上層側に位置する第２の接地導体層と、
前記第２の接地導体層の上層側に位置する第２の絶縁層と、
前記第１の絶縁層と前記第２の絶縁層とを貫く第１の開口部の内壁に形成され、前記第１の接地導体層と前記第２の接地導体層とを接続する第１の接続パターンと、
前記第１の開口部に配され、前記第１の接地導体層に接続された導電性の部材と、
前記部材上に配され、前記部材に接地された電子素子と
を有することを特徴とする電子装置。
（付記２）
付記１記載の電子装置において、
前記第１の開口部の近傍における前記第２の絶縁層上に形成された第１の接地導体パターンを更に有し、
前記第１の接続パターンは、前記第１の接地導体パターンに更に接続されている
ことを特徴とする電子装置。
（付記３）
付記１又は２記載の電子装置において、
前記第２の絶縁層の縁部における前記第２の絶縁層上に形成された第２の接地導体パターンと、
前記第１の絶縁層及び前記第２の絶縁層の側壁に形成され、前記第２の接地導体層と前記第２の接地導体パターンとを接続する第２の接続パターンとを更に有する
ことを特徴とする電子装置。
（付記４）
付記１乃至３のいずれかに記載の電子装置において、
前記第１の接地導体層の下層側に位置する第３の絶縁層であって、前記第１の開口部より開口寸法が大きい第２の開口部が形成された第３の絶縁層を更に有し、
前記部材は、前記第１の開口部内及び前記第２の開口部内に位置しており、
前記部材のうちの前記第２の開口部内に位置する部分の径は、前記部材のうちの前記第１の開口部内に位置する部分の径より大きく、
前記部材のうちの前記第２の開口部内に位置する部分の上面が、前記第１の接地導体層の下面に接続されている
ことを特徴とする電子装置。
（付記５）
付記２記載の電子装置において、
前記第２の絶縁層上に形成された信号パターンを更に有し、
前記第１の接地導体パターンは、前記信号パターンの一部に沿うように形成されている
ことを特徴とする電子装置。
（付記６）
付記１乃至５のいずれかに記載の電子装置において、
前記第１の接地導体層と前記第２の接地導体層とを接続するビアを更に有する
ことを特徴とする電子装置。
（付記７）
付記３記載の電子装置において、
前記第１の絶縁層の下方に位置する導電性の基体を更に有し、
前記第２の接続パターンは、前記基体に更に接続されている
ことを特徴とする電子装置。
（付記８）
付記６記載の電子装置において、
前記複数の絶縁層の下方に位置する導電性の基体を更に有し、
前記ビアは、前記基体に接続されている
ことを特徴とする電子装置。
（付記９）
付記１乃至８のいずれかに記載の電子装置において、
前記第１の接続パターンは、前記第１の開口部の前記内壁に形成された溝に形成されている
ことを特徴とする電子装置。
（付記１０）
付記３又は７記載の電子装置において、
前記第２の接続パターンは、前記第１の絶縁層及び前記第２の絶縁層の前記側壁に形成された溝に形成されている
ことを特徴とする電子装置。
（付記１１）
付記１乃至１０のいずれかに記載の電子装置において、
前記部材は、金属により形成されている
ことを特徴とする電子装置。
（付記１２）
付記７又は８記載の電子装置において、
前記基体は、金属により形成されている
ことを特徴とする電子装置。
（付記１３）
付記１乃至１２のいずれかに記載の電子装置において、
前記複数の絶縁層は、セラミックスにより形成されている
ことを特徴とする電子装置。
２…基板
１０…基体
１１…固定部
１２…絶縁層
１３…孔
１４…絶縁層
１６…絶縁層
２２…開口部
２２ａ…部分開口部、第１の開口部
２２ｂ…部分開口部、第２の開口部
２４…接地導体層
２６…接地導体層
２７ａ，２７ｂ…電源端子
２８ａ〜２８ｊ…信号パターン
２９ａ，２９ｂ…電源配線
３０ａ，３０ｂ…伝送線路
３１…ビア
３２…溝
３３ａ，３３ｂ…電源配線
３４、３４ａ…接続パターン
３５ａ、３６ｂ…部分
３６，３６ａ，３６ｂ…部材
３７ａ，３７ｂ…電子素子、増幅器
３８ａ，３８ｃ…信号入力端子
３８ｃ，３８ｄ…信号出力端子
３９…上部電極
４０…ボンディングワイヤ
４１ａ〜４１ｄ…電源端子
４２…封止用構造物
４３…キャパシタ
４４…封止用構造物
４６…蓋部
４８ａ〜４８ｄ…接地導体パターン
５０ａ，５０ｂ…伝送線路
５２ａ〜５２ｈ…接地端子
５４…ビア
５６…接続パターン
５８ａ〜５８ｄ…接地導体パターン
６０…溝
６２…電力増幅器
６４…低雑音増幅器
６６…送受切替器
６８…信号制御回路
７０…端子
７２…端子
７４…前置増幅器
７６…低雑音増幅器
７８…高利得増幅器
８０…絶縁層
８２…絶縁層
８４…接地導体層
８６…接地導体層
８７ａ…信号入出力端子
８７ｂ…信号出力端子
８７ｃ…信号入力端子
８８ａ…信号入力端子
８８ｂ…信号出力端子
９０ａ…信号入力端子
９０ｂ…信号入出力端子
９０ｃ…信号出力端子
９２ａ…信号入力端子
９２ｂ…信号出力端子
９４ａ…信号入力端子
９４ｂ…信号出力端子

Claims (9)

  1. 第１の絶縁層の下層側に位置する第１の接地導体層と、
    前記第１の絶縁層の上層側に位置する第２の接地導体層と、
    前記第２の接地導体層の上層側に位置する第２の絶縁層と、
    前記第１の絶縁層と前記第２の絶縁層とを貫く第１の開口部の内壁に形成され、前記第１の接地導体層と前記第２の接地導体層とを接続する第１の接続パターンと、
    前記第１の接地導体層の下層側に位置し、前記第１の開口部より開口寸法が大きい第２の開口部が形成された第３の絶縁層と、
    前記第１の開口部内及び前記第２の開口部内に形成された導電性の部材と
    を有し、
    前記部材のうちの前記第２の開口部内に位置する部分の開口寸法は、前記部材のうちの前記第１の開口部内に位置する部分の開口寸法より大きく、
    前記部材のうちの前記第２の開口部内に位置する部分の上面が、前記第１の接地導体層の下面に当接されていることを特徴とする電子装置。
  2. 請求項１記載の電子装置において、
    前記第１の開口部の近傍における前記第２の絶縁層上に形成された第１の接地導体パターンを更に有し、
    前記第１の接続パターンは、前記第１の接地導体パターンに更に接続されている
    ことを特徴とする電子装置。
  3. 請求項１又は２記載の電子装置において、
    前記第２の絶縁層の縁部における前記第２の絶縁層上に形成された第２の接地導体パターンと、
    前記第１の絶縁層及び前記第２の絶縁層の側壁に形成され、前記第２の接地導体層と前記第２の接地導体パターンとを接続する第２の接続パターンとを更に有する
    ことを特徴とする電子装置。
  4. 請求項２記載の電子装置において、
    前記第２の絶縁層上に形成された信号パターンを更に有し、
    前記第１の接地導体パターンは、前記信号パターンの一部に沿うように形成されている
    ことを特徴とする電子装置。
  5. 請求項１乃至４のいずれか１項に記載の電子装置において、
    前記第１の接地導体層と前記第２の接地導体層とを接続するビアを更に有する
    ことを特徴とする電子装置。
  6. 請求項３記載の電子装置において、
    前記第１の絶縁層の下方に位置する導電性の基体を更に有し、
    前記第２の接続パターンは、前記基体に更に接続されている
    ことを特徴とする電子装置。
  7. 請求項５記載の電子装置において、
    前記複数の絶縁層の下方に位置する導電性の基体を更に有し、
    前記ビアは、前記基体に接続されている
    ことを特徴とする電子装置。
  8. 請求項１乃至７のいずれか１項に記載の電子装置において、
    前記第１の接続パターンは、前記第１の開口部の前記内壁に形成された溝に形成されている
    ことを特徴とする電子装置。
  9. 請求項３又は６記載の電子装置において、
    前記第２の接続パターンは、前記第１の絶縁層及び前記第２の絶縁層の前記側壁に形成された溝に形成されている
    ことを特徴とする電子装置。
JP2011217484A 2011-09-30 2011-09-30 電子装置 Active JP5765174B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011217484A JP5765174B2 (ja) 2011-09-30 2011-09-30 電子装置
US13/571,145 US8829362B2 (en) 2011-09-30 2012-08-09 Electronic device having member which functions as ground conductor and radiator
EP12180754.9A EP2575167B1 (en) 2011-09-30 2012-08-16 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011217484A JP5765174B2 (ja) 2011-09-30 2011-09-30 電子装置

Publications (2)

Publication Number Publication Date
JP2013077746A JP2013077746A (ja) 2013-04-25
JP5765174B2 true JP5765174B2 (ja) 2015-08-19

Family

ID=47142894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011217484A Active JP5765174B2 (ja) 2011-09-30 2011-09-30 電子装置

Country Status (3)

Country Link
US (1) US8829362B2 (ja)
EP (1) EP2575167B1 (ja)
JP (1) JP5765174B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056890A1 (de) * 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anschlussträger, optoelektronische Bauelementanordnung und Beleuchtungsvorrichtung
US8907467B2 (en) 2012-03-28 2014-12-09 Infineon Technologies Ag PCB based RF-power package window frame
US10366936B2 (en) 2014-06-18 2019-07-30 Element Six Technologies Limited Electronic device component with an integral diamond heat spreader
KR102374256B1 (ko) 2015-02-23 2022-03-15 삼성전기주식회사 회로기판 및 회로기판 제조방법
US10468399B2 (en) 2015-03-31 2019-11-05 Cree, Inc. Multi-cavity package having single metal flange
TWI533233B (zh) * 2015-07-13 2016-05-11 晨星半導體股份有限公司 電容式感測器結構、具電容式感測器之電路板結構以及電容式感測器之封裝結構
US9629246B2 (en) 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
US9997476B2 (en) 2015-10-30 2018-06-12 Infineon Technologies Ag Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange
US10225922B2 (en) 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
JP6769830B2 (ja) * 2016-10-27 2020-10-14 京セラ株式会社 半導体パッケージおよび半導体装置
EP3358917A1 (de) * 2017-02-07 2018-08-08 Siemens Aktiengesellschaft Leiterplatte mit einer kühlfunktion
US10510694B2 (en) * 2018-04-18 2019-12-17 Analog Devices, Inc. Radio frequency communication systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242377A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 高周波電力増幅器モジュール
JP3537626B2 (ja) * 1997-04-22 2004-06-14 京セラ株式会社 高周波用パッケージ
JP3725983B2 (ja) * 1998-12-17 2005-12-14 京セラ株式会社 高周波回路用パッケージ
JP3455498B2 (ja) * 2000-05-31 2003-10-14 株式会社東芝 プリント基板および情報処理装置
US20030085055A1 (en) * 2001-11-05 2003-05-08 Skinner Harry G Substrate design and process for reducing electromagnetic emission
US6818477B2 (en) * 2001-11-26 2004-11-16 Powerwave Technologies, Inc. Method of mounting a component in an edge-plated hole formed in a printed circuit board
JP2003179181A (ja) * 2001-12-11 2003-06-27 Ngk Spark Plug Co Ltd 樹脂製配線基板
JP5740107B2 (ja) * 2010-07-08 2015-06-24 株式会社東芝 信号伝送回路及び多層基板

Also Published As

Publication number Publication date
EP2575167A2 (en) 2013-04-03
US8829362B2 (en) 2014-09-09
EP2575167B1 (en) 2017-09-27
US20130081867A1 (en) 2013-04-04
EP2575167A3 (en) 2016-09-14
JP2013077746A (ja) 2013-04-25

Similar Documents

Publication Publication Date Title
JP5765174B2 (ja) 電子装置
US10790245B2 (en) High-frequency ceramic board and high-frequency semiconductor element package
JP5636834B2 (ja) 高周波回路用パッケージ及び高周波回路装置
JP5589428B2 (ja) 伝送線路、インピーダンス変換器、集積回路搭載装置および通信機モジュール
JP6015508B2 (ja) 高周波モジュール
US8035994B2 (en) High frequency storing case and high frequency module
US6936921B2 (en) High-frequency package
JP5812158B2 (ja) 伝送線路、インピーダンス変換器、集積回路搭載装置および通信機モジュール
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
US6762493B2 (en) Microwave integrated circuit
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP2010028800A (ja) 構造体，接続端子，パッケージ、並びに電子装置
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP3704440B2 (ja) 高周波用配線基板の接続構造
JP4206185B2 (ja) 高周波半導体装置
JP6579396B2 (ja) 半導体装置、及び基板
JP3181036B2 (ja) 高周波用パッケージの実装構造
JP2004349568A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2023170889A (ja) 高周波モジュール
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2011171576A (ja) 集積回路装置、増幅器および通信機モジュール
JP2001177012A (ja) 高周波用配線基板
JP2000040771A (ja) 高周波パッケージ
JP2005236826A (ja) 高周波回路装置および高周波回路装置の測定方法
JP2002222885A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150601

R150 Certificate of patent or registration of utility model

Ref document number: 5765174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150