[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6015508B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP6015508B2
JP6015508B2 JP2013055668A JP2013055668A JP6015508B2 JP 6015508 B2 JP6015508 B2 JP 6015508B2 JP 2013055668 A JP2013055668 A JP 2013055668A JP 2013055668 A JP2013055668 A JP 2013055668A JP 6015508 B2 JP6015508 B2 JP 6015508B2
Authority
JP
Japan
Prior art keywords
ground
wiring
upper substrate
frequency module
metal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013055668A
Other languages
English (en)
Other versions
JP2014183126A (ja
Inventor
増田　哲
哲 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013055668A priority Critical patent/JP6015508B2/ja
Priority to US14/090,560 priority patent/US9287224B2/en
Priority to EP13195878.7A priority patent/EP2782133B1/en
Publication of JP2014183126A publication Critical patent/JP2014183126A/ja
Priority to US15/016,915 priority patent/US9532475B2/en
Application granted granted Critical
Publication of JP6015508B2 publication Critical patent/JP6015508B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/026—Multiple connections subassemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20509—Multiple-component heat spreaders; Multi-component heat-conducting support plates; Multi-component non-closed heat-conducting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguide Connection Structure (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、高周波モジュールに関するものである。
近年のブロードバンドの進展により、大容量の高速無線通信の要求が高まっている。大容量化に向けて、携帯電話の基地局用増幅器は第３世代が普及し、今後さらに第４世代へと進展していくものと思われる。また、ＬＴＥ（Long Term Evolution）等の新通信方式も実用化され、今後更に大容量化が進むものと思われる。そのため、より一層の高出力、高効率、小型化、低コスト化が求められている。一方、レーダー用送受信モジュールには、検知距離の拡大や分解能向上等の高性能化に向けた高出力化、広帯域化が求められており、さらに運用コストの削減や冷却器の小型化に向けた高効率化が求められている。また、フェースドアレイレーダーでは、増幅器を含むレーダーモジュールを狭い空間にアレイ状に配置する必要があり、レーダーモジュールの一層の小型化が要求されている。
従来の送受信モジュールは、複数のパッケージに収められた増幅器等の半導体素子が金属により形成された筐体内に実装されている構造のものであり、このため、送受信モジュールが大型化してしまう。一方、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板やＬＴＣＣ（Low Temperature Co-fired Ceramics）基板を用いた高周波パッケージの開発もなされている。また、このような誘電体多層基板に増幅器やフィルター等の半導体素子である電子部品を搭載した高周波モジュールについても開示がなされている。
特開２０１１−１７１５７６号公報 特開２００３−３１８３１９号公報
ところで、高周波モジュールにおいては小型化の要求が高いため、半導体素子である電子部品を３次元的に積層する必要があるが、この場合、高周波における接地不良が生じやすく、低損失で広帯域な性能を確保することは困難であった。
よって、広帯域において低損失な高周波モジュールが求められている。
本実施の形態の一観点によれば、一方の面には凹状部が形成されており、他方の面には接地されるベース金属部が形成されている下層基材部と、前記下層基材部の凹状部の内側に設置される上層基板と、前記上層基板の一方の面に搭載される半導体素子と、を有し、前記上層基板には、前記半導体素子における接地端子と接続されている接地配線が形成されており、前記下層基材部には、前記ベース金属部と接続されている接地金属部が設けられており、前記接地金属部は、前記上層基板における前記接地配線と接続されていることを特徴とする。
また、本実施の形態の他の一観点によれば、一方の面には凹状部が形成されており、他方の面には接地されるベース金属部が形成されている下層基材部と、前記下層基材部の凹状部の内側に設置される上層基板と、半導体素子と、を有し、前記下層基材部には、前記ベース金属部と接続されている第１の接地金属部が設けられており、前記上層基板には、前記第１の接地金属部に対応する領域に、前記上層基板を貫通する第１の貫通孔が設けられており、前記半導体素子は、前記第１の貫通孔における前記第１の接地金属部の上に設置されていることを特徴とする。
開示の半導体装置によれば、広帯域において低損失な高周波モジュールを提供することができる。
高周波モジュールの断面図 高周波モジュールの構造の説明図 第１の実施の形態における高周波モジュールの断面図 シミュレーションに用いられたモデルの説明図（１） シミュレーションに用いられたモデルの説明図（２） シミュレーションにより得られた通過・反射特性図 第２の実施の形態における高周波モジュールの断面図 第３の実施の形態における高周波モジュールの断面図 第３の実施の形態における高周波モジュールの説明図（１） 第３の実施の形態における高周波モジュールの説明図（２） 第４の実施の形態における高周波モジュールの断面図 第４の実施の形態における他の高周波モジュールの断面図（１） 第４の実施の形態における他の高周波モジュールの断面図（２）
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
最初に、図１及び図２に基づき積層型パッケージに半導体素子である電子部品等を３次元的に積層した構造の高周波モジュールについて説明する。図１は、この高周波モジュールの構造を示す断面図であり、図２は、この高周波モジュールを分解した斜視図である。この高周波モジュールは、下層基材部９１０、上層基板９２０、金属蓋部９３０等を有している。
下層基材部９１０は、絶縁体である酸化アルミニウム等のセラミックスにより形成されており、内部には高融点金属であるＷやＭｏ等により形成された配線及びビア配線が設けられている。下層基材部９１０には、一方の面に凹状部９１０ａが形成されており、凹状部９１０ａの内側には上層基板９２０が設置されている。また、下層基材部９１０の一方の面とは反対側の他方の面には、ベース金属部９１１が形成されている。下層基材部９１０において、半導体素子である半導体チップ９１３が搭載される領域には、貫通孔９１２が設けられており、貫通孔９１２において露出しているベース金属部９１１の面上には、半導体チップ９１３が搭載されている。ベース金属部９１１は、銅または銅を含む合金等の材料により形成されており、接地されている。このベース金属部９１１は、グランドとしての機能と半導体チップ９１３より生じた熱を放熱する機能とを有している。下層基材部９１０には、ベース金属部９１１に接続されている接地ビア配線９１４及び接地ビア配線９１４に接続されている接地配線９１５が形成されている。尚、下層基材部９１０の一方の面の最上部には、金属蓋部９３０と接続されるメタルフレーム９１７が形成されている。
上層基板９２０は、絶縁体である酸化アルミニウム等のセラミックスにより形成されており、両面に金属材料等により配線が形成されている。また、上層基板９２０の一方の面には、半導体素子である半導体チップ９４０が搭載されている。半導体チップ９４０には信号の入出力のための不図示の電極端子が設けられており、この電極端子と上層基板９２０の一方の面に設けられた配線９２１とは、ボンディングワイヤ９２２により接続されている。従って、上層基板９２０の一方の面に形成された配線９２１には、半導体チップ９４０に入出力される高周波信号等が伝播している。
また、上層基板９２０の一方の面には接地配線９２３が設けられており、他方の面には接地配線９２４が設けられており、接地配線９２３と接地配線９２４とは、上層基板９２０を貫通する貫通配線９２５により接続されている。また、接地配線９２４は、下層基材部９１０に設けられている接地配線９１５と接続されている。
尚、上層基板９２０の一方の面に形成されている配線９２１は、下層基材部９１０に形成された配線９１６とボンディングワイヤ９２６により接続されている。半導体チップ９４０は、上層基板９２０の一方の面に形成された接地電極９２７の上に設置されており、半導体チップ９４０における不図示のグランド端子（接地端子）と接地電極９２７とが接続されている。尚、接地電極９２７は、貫通配線９２８により、上層基板９２０の他方の面に形成された接地配線９２４と接続されている。
金属蓋部９３０は、コバール等の金属材料により形成されており、下層基材部９１０におけるメタルフレーム９１７と接合されている。このように、金属蓋部９３０と下層基材部９１０におけるメタルフレーム９１７とを接合することにより、下層基材部９１０と金属蓋部９３０により上層基板９２０を覆うことができる。
このような構造の高周波モジュールにおいては、上層基板９２０の一方の面に搭載された半導体チップ９４０は、接地電極９２７、貫通配線９２８、接地配線９２４、接地配線９１５、接地ビア配線９１４、ベース金属部９１１を介し接地される。
下層基材部９１０は、ＨＴＣＣやＬＴＣＣである場合、セラミックを焼結させることにより形成されるため、接地ビア配線９１４や接地配線９１５は、高融点金属であるＷやＭｏ等を含む材料により形成されている。しかしながら、このような高融点金属は、一般的な配線材料である銅等と比べて抵抗が高い。また、下層基材部９１０に形成される接地ビア配線９１４や接地配線９１５は、比較的細く長く形成される場合が多い。このため、半導体チップ９４０におけるグランド（接地端子）と接地電位が印加されるベース金属部９１１との間における抵抗が高くなるため、半導体チップ９４０のグランドの電位が不安定になり、高周波特性が低下してしまう。
（高周波モジュール）
次に、第１の実施の形態における高周波モジュールについて説明する。図３は、本実施の形態における高周波モジュールの構造を示す断面図である。本実施の形態における高周波モジュールは、下層基材部１０、上層基板２０、金属蓋部３０等を有している。
下層基材部１０は、絶縁体である酸化アルミニウム（アルミナ）等のセラミックスにより形成されており、内部には高融点金属であるＷやＭｏ等により形成された配線及びビア配線が設けられている。下層基材部１０には、一方の面に凹状部１０ａが形成されており、凹状部１０ａの内側には上層基板２０が設置されている。また、下層基材部１０の一方の面とは反対側の他方の面には、ベース金属部１１が形成されている。下層基材部１０において、半導体素子である半導体チップ１３が搭載される領域には、貫通孔１２が設けられており、貫通孔１２において露出しているベース金属部１１の面上には、半導体チップ１３が搭載されている。ベース金属部１１は、銅または銅を含む合金等の材料により形成されており、接地されている。ベース金属部１１は、グランドとしての機能と半導体チップ１３より生じた熱を放熱する機能とを有している。下層基材部１０には、ベース金属部１１に接続されている接地ビア配線１４及び接地ビア配線１４に接続されている接地配線１５が形成されている。尚、下層基材部１０の一方の面の最上部には、金属蓋部３０と接続されるメタルフレーム１７が形成されている。
本実施の形態においては、下層基材部１０には、ベース金属部１１と接続されている接地金属部５０が設けられており、この接地金属部５０は、後述する上層基板２０における接地配線２４と接続されている。接地金属部５０は、銅等の導電性の高い材料により形成されており、接地ビア配線１４等よりも幅が太く形成されている。
本実施の形態においては、下層基材部１０は、０．２５ｍｍ厚のアルミナセラミックスを５層積層することにより形成されており、このアルミナセラミックスの最上層には、メタルフレーム１７が、凹状部１０ａの周囲を囲むように形成されている。ベース金属部１１は、ＣｕＷ等の材料により形成されており、下層基材部１０に搭載される半導体チップ１３としては、ＭＭＩＣ（monolithic microwave integrated circuits）等の集積回路チップが挙げられる。尚、ベース金属部１１の上には、その他機能素子が搭載されていてもよい。
上層基板２０は、絶縁体である酸化アルミニウム等のセラミックスにより形成されており、両面に金属材料等により配線が形成されている。また、上層基板２０の一方の面には、半導体素子である半導体チップ４０が搭載されている。半導体チップ４０には信号の入出力のための不図示の電極端子が設けられており、この電極端子と上層基板２０の一方の面に設けられた配線２１とは、ボンディングワイヤ２２により接続されている。従って、上層基板２０の一方の面に形成されている配線２１には、半導体チップ４０に入出力される高周波信号等が伝播している。
また、上層基板２０の一方の面には接地配線２３が設けられており、他方の面には接地配線２４が設けられており、接地配線２３と接地配線２４とは、上層基板２０を貫通する貫通配線２５により接続されている。また、接地配線２４は、下層基材部１０に設けられている接地配線１５と接続されている。
尚、上層基板２０の一方の面に形成されている配線２１は、下層基材部１０に形成された配線１６とボンディングワイヤ２６により接続されている。半導体チップ４０は、上層基板２０の一方の面に形成された接地電極２７の上に設置されており、半導体チップ４０における不図示のグランド端子（接地端子）と接地電極２７とが接続されている。尚、接地電極２７は、貫通配線２８により、上層基板２０の他方の面に形成された接地配線２４と接続されている。
金属蓋部３０は、コバール等の金属材料により形成されており、下層基材部１０におけるメタルフレーム１７と接合されている。このように、金属蓋部３０と下層基材部１０におけるメタルフレーム１７とを接合することにより、下層基材部１０と金属蓋部３０により、上層基板２０を覆うことができる。
金属蓋部３０は、例えば、厚さが約０．３ｍｍであって、メタルフレーム１７と略同じ大きさで形成されている。メタルフレーム１７と金属蓋部３０とは、窒素雰囲気中において、約３００℃の温度まで加熱することにより、ＡｕＳｎにより接合することができ、下層基材部１０と金属蓋部３０とに被われた領域を気密封止することができる。尚、この領域の内部の端子と外部の端子とは、フィードスルー構造により接続されている。
本実施の形態における高周波モジュールにおいては、上層基板２０の一方の面に搭載された半導体チップ４０は、接地電極２７、貫通配線２８、接地配線２４、接地金属部５０、ベース金属部１１を介し接地されている。このため、図２に示す構造の高周波モジュールよりも、接地されるまでの距離が短く、接地金属部５０の幅等は、接地ビア配線９１４と比較して太い。また、接地金属部５０は、銅又は銅を含む材料により形成されており、接地ビア配線９１４や接地配線９１５を形成しているＷやＭｏよりも抵抗が低い。このため、半導体チップ４０のグランドと接地電位が印加されているベース金属部１１との間における抵抗を図２に示される高周波モジュールよりも低くすることができる。よって、半導体チップ４０におけるグランドの電位が不安定になることを防ぎ、高周波特性が低下することを抑制することができる。従って、本実施の形態における高周波モジュールは、広帯域において低損失となる。
（通過・反射特性）
次に、図３に示される構造の本実施の形態における高周波モジュールと、図２に示される構造の高周波モジュールとの通過・反射特性について説明する。
図４は、図３に示される本実施の形態における高周波モジュールのモデルである。尚、図４（ａ）は、このモデルの上面図であり、図４（ｂ）は、図４（ａ）における一点鎖線４Ａ−４Ｂにおいて切断された断面図であり、図４（ｃ）は、図４（ａ）における一点鎖線４Ｃ−４Ｄにおいて切断された断面図である。
図４に示されるモデルは、絶縁体により形成された基板１２０の一方の面には、信号が伝播する配線１３０が形成されており、一方の面とは反対側の他方の面には、接地配線１４０が形成されている。図４に示されるモデルには、入力側のポート（port１）となる電極１３１と出力側のポート（port２）となる電極１３２が設けられている。配線１３０と電極１３１とはボンディングワイヤ１３３により接続されており、配線１３０と電極１３２とはボンディングワイヤ１３４により接続されている。よって、入力側のポート（port１）となる電極１３１より入力した信号は、ボンディングワイヤ１３３を介し、配線１３０を伝播し、ボンディングワイヤ１３４を介し、出力側のポート（port２）となる電極１３２より出力される。
基板１２０の他方の面に形成された接地配線１４０は、入力側に設けられた接地電極１４１と出力側に設けられた接地電極１４２に接続されている。また、図４に示されるモデルでは、基板１２０を貫通する接地電極１５０が設けられている。尚、接地電極１４１、１４２、１５０は接地されている。図４に示されるモデルにおいて、接地電極１５０は、図３に示される本実施の形態における高周波モジュールにおける接地金属部５０に対応するものであり、接地配線１４０は、接地配線２４に対応するものであり、配線１３０は、配線２１等に対応するものである。
図５は、図２に示される高周波モジュールのモデルである。尚、図５（ａ）は、このモデルの上面図であり、図５（ｂ）は、図５（ａ）における一点鎖線５Ａ−５Ｂにおいて切断された断面図であり、図５（ｃ）は、図５（ａ）における一点鎖線５Ｃ−５Ｄにおいて切断された断面図である。
図５に示されるモデルは、接地電極１５０が設けられていないことを除き、図４に示されるモデルと略同じである。尚、図５に示されるモデルでは、接地電極１４１、１４２は接地されている。接地配線１４０は、図２に示される高周波モジュールにおいて、接地配線９２４に対応するものであり、配線１３０は、配線９２１等に対応するものである。
図６は、図４に示すモデルと図５に示すモデルについてシミュレーションを行った結果を示す。図６において、６Ａｔは、図４に示す本実施の形態における高周波モジュールのモデルにおける通過特性（Ｓ２１）を示し、６Ａｒは、反射特性（Ｓ１１）を示す。また、６Ｂｔは、図５に示すモデルにおける通過特性（Ｓ２１）を示し、６Ｂｒは、反射特性（Ｓ１１）を示す。尚、このシミュレーションは、基板１２０の長さを８ｍｍ、厚さを０．２５ｍｍ、比誘電率を９．９として行った。
図６に示されるように、図５に示すモデルでは、通過特性６Ｂｔ（Ｓ２１）に示されるように、周波数が８ＧＨｚ近傍において、通過損失が急激に低下しており、これに対応して、反射特性６Ｂｒ（Ｓ１１）に示されるように反射が増大している。これに対し、図４に示される本実施の形態における高周波モジュールのモデルにおいては、通過特性６Ａｔ（Ｓ２１）に示されるように、周波数が２０ＧＨｚ以下において、通過損失は０．２ｄＢ以下である。また、反射特性６Ａｒ（Ｓ１１）に示されるように、反射も−２０ｄＢ以下である。よって、図２に示される高周波モジュールのモデルである図５に示されるモデルに比べて、図３に示される本実施の形態における高周波モジュールのモデルである図４に示されるモデルの方が、広帯域において低損失となる。従って、本実施の形態における高周波モジュールは、広帯域において低損失なものとなる。
これは、図２に示される高周波モジュールに対応した図５に示されるモデルでは、基板１２０の中心部の接地インダクタンスが、高周波において大きく、高インピーダンスになるからである。よって、特に、接地電極１４１、１４２から信号波長の１／４波長離れた点は、接地インピーダンスが無限大にまで大きくなり、理想的な接地特性と大きな乖離が発生する。一方、図３に示される高周波モジュールに対応した図４に示されるモデルでは、接地電極１４１、１４２の他、接地電極１５０を基板１２０の中心部に配置することにより、理想的な接地特性と大きな乖離が発生することを抑制している。尚、接地電極の間隔は、１／２波長以下となるように配置することがより好ましい。つまり、接地電極１４１、１４２が設けられている基板１２０の端部から接地電極１５０までの距離が１／２波長以下となるように接地電極１５０が配置されていることが好ましい。また、ここにおいて記載されている波長とは、実効波長を意味するものであり、例えば、誘電体中の場合では、真空中の波長／（実効誘電率）１／２が、実効波長となる。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態における高周波モジュールは、図７に示されるように、上層基板２２０に貫通孔２２１が設けられており、接地金属部２５０が上層基板２２０における貫通孔２２１に入り込んでいる構造のものである。接地金属部２５０は、上層基板２０の一方の面に設けられた接地配線２３とボンディングワイヤ２５１により接続されている。尚、下層基材部１０において、接地金属部２５０は、ベース金属部１１と接続されている。
本実施の形態においては、図７に示される構造にすることにより、より一層、接地抵抗を低くすることができる。よって、半導体チップ４０等における接地電位が不安定になることを抑制することができ、より一層、広帯域において低損失な高周波モジュールを得ることができる。尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態における高周波モジュールは、図８から図１０に示されるように、半導体チップ４０の下に接地金属部３５０が設けられている構造のものである。即ち、下層基材部１０に設けられた接地金属部３５０の上に、半導体チップ４０が設置されている構造のものである。図８は、本実施の形態における高周波モジュールの断面図である。図９は、本実施の形態における高周波モジュールにおいて、金属蓋部３０及び上層基板３２０を透過した上面図であり、図１０は、本実施の形態における高周波モジュールにおいて、金属蓋部３０を透過した上面図である。尚、図８に示される断面図は、図９における一点鎖線９Ａ−９Ｂにおいて切断された断面及び図１０における一点鎖線１０Ａ−１０Ｂにおいて切断された断面に対応するものである。
本実施の形態における高周波モジュールにおいては、貫通孔２２１及び３２１が形成されている上層基板３２０が用いられている。また、下層基材部１０には、ベース金属部１１と接続される接地金属部２５０及び３５０が設けられており、上層基板３２０における貫通孔２２１には接地金属部２５０が入り込んでおり、貫通孔３２１には接地金属部３５０が入り込んでいる。本実施の形態においては、第２の実施の形態と同様、接地金属部２５０は、上層基板２０の一方の面に設けられた接地配線２３とボンディングワイヤ２５１により接続されている。また、上層基板３２０の貫通孔３２１においては、接地金属部３５０の上に、半導体チップ４０が設置されており、半導体チップ４０における不図示のグランド端子と接地金属部３５０とが接続されている。
本実施の形態においては、半導体チップ４０における不図示のグランド端子と接地金属部３５０とが接続されているため、上層基板３２０の一方の面に搭載された半導体チップ４０は、接地金属部３５０、ベース金属部１１を介し接地されている。よって、半導体チップ４０のグランドと接地電位が印加されているベース金属部１１との間における抵抗をより接地抵抗を低くすることができる。また、接地金属部３５０は銅または銅を含む材料により形成されているためは、半導体チップ４０において生じた熱を効率よく放熱することができる。
尚、本実施の形態においては、接地金属部３５０を第１の接地金属部と、接地金属部２５０を第２の接地金属部と記載する場合がある。また、上層基板３２０に形成されている貫通孔３２１を第１の貫通孔と、貫通孔２２１を第２の貫通孔と記載する場合がある。
また、上記以外の内容については、第２の実施の形態と同様である。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態における高周波モジュールは、図１１に示されるように、接地金属部２６０及び３６０と上層基板３２０の他方の面に形成されている接地配線２４とが接続されている構造のものである。尚、本実施の形態においては、接地金属部３６０を第１の接地金属部と、接地金属部２６０を第２の接地金属部と記載する場合がある。また、上層基板３２０に形成されている貫通孔３２１を第１の貫通孔と、貫通孔２２１を第２の貫通孔と記載する場合がある。
本実施の形態における高周波モジュールにおいては、下層基材部１０には、ベース金属部１１と接続される接地金属部２６０及び３６０が設けられている。接地金属部２６０には、上層基板３２０に形成されている接地配線２４と接続するための段部２６０ａと、段部２６０ａよりも高い位置に表面が略平らに形成された先端部２６０ｂが形成されている。また、接地金属部３６０には、上層基板３２０に形成されている接地配線２４と接続するための段部３６０ａと、段部３６０ａよりも高い位置に表面が略平らに形成された先端部３６０ｂが形成されている。
上層基板３２０における貫通孔２２１には接地金属部２６０における先端部２６０ｂが入り込んでおり、貫通孔３２１には接地金属部３６０における先端部３６０ｂが入り込んでいる。尚、上層基板３２０の他方の面に形成された接地配線２４と接地金属部２６０とは、接地金属部２６０に形成されている段部２６０ａにおいて接続されている。また、上層基板３２０の他方の面に形成された接地配線２４と接地金属部３６０とは、接地金属部３６０に形成されている段部３６０ａにおいて接続されている。
本実施の形態においては、接地金属部２６０は、先端部２６０ｂにおいて、上層基板２０の一方の面に設けられた接地配線２３とボンディングワイヤ２５１により接続されている。また、上層基板３２０の貫通孔３２１においては、接地金属部３６０における先端部３６０ｂの上に、半導体チップ４０が設置されており、半導体チップ４０における不図示のグランド端子は、接地金属部３６０における先端部３６０ｂと接続されている。
本実施の形態においては、上層基板３２０の他方の面に形成された接地配線２４と接地金属部２６０及び３６０とが接続されているため、より一層、接地抵抗を低くすることができる。また、尚に、本実施の形態においては、上層基板３２０の他方の面に形成された接地配線２４と接地金属部２６０及び３６０とが接続されているため、上層基板３２０には、貫通配線２５等が形成されていない基板を用いてもよい。
また、本実施の形態における高周波モジュールは、図１２に示されるように、接地金属部２６０に代えて、第２の実施の形態または第３の実施の形態における接地金属部２５０を用いた構造のものであってもよい。
更に、本実施の形態における高周波モジュールは、図１３に示されるように、接地金属部２６０が形成されていない構造のものであってもよい。この場合、貫通孔２２１が形成されることなく貫通孔３２１が形成されている上層基板４２０が用いられる。
また、図示はしないが、接地金属部３６０を形成することなく、接地金属部２６０が形成されている構造のものであってもよい。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
一方の面には凹状部が形成されており、他方の面には接地されるベース金属部が形成されている下層基材部と、
前記下層基材部の凹状部の内側に設置される上層基板と、
前記上層基板の一方の面に搭載される半導体素子と、
を有し、
前記上層基板には、前記半導体素子における接地端子と接続されている接地配線が形成されており、
前記下層基材部には、前記ベース金属部と接続されている接地金属部が設けられており、
前記接地金属部は、前記上層基板における前記接地配線と接続されていることを特徴とする高周波モジュール。
（付記２）
前記上層基板の一方の面及び他方の面には、接地配線が形成されており、
前記上層基板の一方の面及び他方の面に形成された接地配線は、前記上層基板を貫通する貫通配線により接続されており、
前記半導体素子における接地端子は、貫通配線を介し前記上層基板の他方の面における接地配線と接続されており、
前記上層基板の他方の面における接地配線は、前記接地金属部と接続されていることを特徴とする付記１に記載の高周波モジュール。
（付記３）
前記上層基板の一方の面及び他方の面には、接地配線が形成されており、
前記上層基板の一方の面及び他方の面に形成された接地配線は、前記上層基板を貫通する貫通配線により接続されており、
前記半導体素子における接地端子は、貫通配線を介し前記上層基板の他方の面における接地配線と接続されており、
前記上層基板には、前記接地金属部が入り込む、前記上層基板を貫通している貫通孔が設けられており、
前記上層基板の一方の面における接地配線は、前記貫通孔に入り込んでいる前記接地金属部と接続されていることを特徴とする付記１に記載の高周波モジュール。
（付記４）
前記接地金属部には段部が設けられており、
前記接地金属部の段部において、前記上層基板の他方の面に形成された接地配線は、前記接地金属部と接続されていることを特徴とする付記３に記載の高周波モジュール。
（付記５）
前記接地金属部は、銅を含む材料により形成されていることを特徴とする付記１から４のいずれかに記載の高周波モジュール。
（付記６）
一方の面には凹状部が形成されており、他方の面には接地されるベース金属部が形成されている下層基材部と、
前記下層基材部の凹状部の内側に設置される上層基板と、
半導体素子と、
を有し、
前記下層基材部には、前記ベース金属部と接続されている第１の接地金属部が設けられており、
前記上層基板には、前記第１の接地金属部に対応する領域に、前記上層基板を貫通する第１の貫通孔が設けられており、前記半導体素子は、前記第１の貫通孔における前記第１の接地金属部の上に設置されていることを特徴とする高周波モジュール。
（付記７）
前記半導体素子における接地端子は、前記第１の接地金属部と接続されており、
前記下層基材部には、前記ベース金属部と接続されている第２の接地金属部が設けられており、
前記上層基板には、前記第２の接地金属部が入り込む、前記上層基板を貫通している第２の貫通孔が設けられており、
前記上層基板の一方の面における接地配線は、前記第２の貫通孔に入り込んでいる前記第２の接地金属部と接続されていることを特徴とする付記６に記載の高周波モジュール。
（付記８）
前記第２の接地金属部には段部が設けられており、
前記第２の接地金属部の段部において、前記上層基板の他方の面に形成された接地配線は、前記第２の接地金属部と接続されていることを特徴とする付記７に記載の高周波モジュール。
（付記９）
前記第１の接地金属部には段部が設けられており、
前記第１の接地金属部の段部において、前記上層基板の他方の面に形成された接地配線は、前記第１の接地金属部と接続されていることを特徴とする付記６から８のいずれかに記載の高周波モジュール。
（付記１０）
前記第１の接地金属部及び第２の接地金属部は、銅を含む材料により形成されていることを特徴とする付記６から９のいずれかに記載の高周波モジュール。
（付記１１）
前記上層基板の一方の面には、前記半導体素子に入出力する信号が伝播される配線が形成されていることを特徴とする付記１から１０のいずれかに記載の高周波モジュール。
（付記１２）
前記下層基材部の一方の面に接合される金属蓋部を有しており、
前記下層基材部と前記金属蓋部とが接合されることにより、前記上層基板は、前記下層基材部と前記金属蓋部とにより囲まれることを特徴とする付記１から１１のいずれかに記載の高周波モジュール。
（付記１３）
前記下層基材部と前記金属蓋部とは、前記下層基材部の一方の面に設けられたメタルフレームを介し接合されていることを特徴とする付記１２に記載の高周波モジュール。
１０ 下層基材部
１０ａ 凹状部
１１ ベース金属部
１２ 貫通孔
１３ 半導体チップ
１４ 接地ビア配線
１５ 接地配線
１６ 配線
１７ メタルフレーム
２０ 下層基板
２１ 配線
２２ ボンディングワイヤ
２３ 接地配線
２４ 接地配線
２５ 貫通配線
２６ ボンディングワイヤ
２７ 接地電極
２８ 貫通配線
３０ 金属蓋部
４０ 半導体チップ
５０ 接地金属部
１２０ 基板
１３０ 配線
１３１ 電極（port１）
１３２ 電極（port２）
１３３ ボンディングワイヤ
１３４ ボンディングワイヤ
１４０ 接地配線
１４１ 接地電極
１４２ 接地電極
１５０ 接地電極

Claims (7)

  1. 一方の面には凹状部が形成されており、他方の面には接地されるベース金属部が形成されている下層基材部と、
    前記下層基材部の凹状部の内側に設置される上層基板と、
    前記上層基板の一方の面に搭載される半導体素子と、
    を有し、
    前記上層基板には、前記半導体素子における接地端子と接続されている接地配線が形成されており、
    前記下層基材部には、前記ベース金属部と接続されている接地金属部が設けられており、
    前記接地金属部は、前記上層基板における前記接地配線と接続されていることを特徴とする高周波モジュール。
  2. 前記上層基板の一方の面及び他方の面には、接地配線が形成されており、
    前記上層基板の一方の面及び他方の面に形成された接地配線は、前記上層基板を貫通する貫通配線により接続されており、
    前記半導体素子における接地端子は、貫通配線を介し前記上層基板の他方の面における接地配線と接続されており、
    前記上層基板の他方の面における接地配線は、前記接地金属部と接続されていることを特徴とする請求項１に記載の高周波モジュール。
  3. 前記上層基板の一方の面及び他方の面には、接地配線が形成されており、
    前記上層基板の一方の面及び他方の面に形成された接地配線は、前記上層基板を貫通する貫通配線により接続されており、
    前記半導体素子における接地端子は、貫通配線を介し前記上層基板の他方の面における接地配線と接続されており、
    前記上層基板には、前記接地金属部が入り込む、前記上層基板を貫通している貫通孔が設けられており、
    前記上層基板の一方の面における接地配線は、前記貫通孔に入り込んでいる前記接地金属部と接続されていることを特徴とする請求項１に記載の高周波モジュール。
  4. 一方の面には凹状部が形成されており、他方の面には接地されるベース金属部が形成されている下層基材部と、
    前記下層基材部の凹状部の内側に設置される上層基板と、
    半導体素子と、
    を有し、
    前記下層基材部には、前記ベース金属部と接続されている第１の接地金属部が設けられており、
    前記上層基板には、前記第１の接地金属部に対応する領域に、前記上層基板を貫通する第１の貫通孔が設けられており、前記半導体素子は、前記第１の貫通孔における前記第１の接地金属部の上に設置されていることを特徴とする高周波モジュール。
  5. 前記半導体素子における接地端子は、前記第１の接地金属部と接続されており、
    前記下層基材部には、前記ベース金属部と接続されている第２の接地金属部が設けられており、
    前記上層基板には、前記第２の接地金属部が入り込む、前記上層基板を貫通している第２の貫通孔が設けられており、
    前記上層基板の一方の面における接地配線は、前記第２の貫通孔に入り込んでいる前記第２の接地金属部と接続されていることを特徴とする請求項４に記載の高周波モジュール。
  6. 前記第２の接地金属部には段部が設けられており、
    前記第２の接地金属部の段部において、前記上層基板の他方の面に形成された接地配線は、前記第２の接地金属部と接続されていることを特徴とする請求項５に記載の高周波モジュール。
  7. 前記第１の接地金属部には段部が設けられており、
    前記第１の接地金属部の段部において、前記上層基板の他方の面に形成された接地配線は、前記第１の接地金属部と接続されていることを特徴とする請求項４から６のいずれかに記載の高周波モジュール。
JP2013055668A 2013-03-18 2013-03-18 高周波モジュール Active JP6015508B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013055668A JP6015508B2 (ja) 2013-03-18 2013-03-18 高周波モジュール
US14/090,560 US9287224B2 (en) 2013-03-18 2013-11-26 High-frequency module
EP13195878.7A EP2782133B1 (en) 2013-03-18 2013-12-05 High-frequency module
US15/016,915 US9532475B2 (en) 2013-03-18 2016-02-05 High-frequency module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013055668A JP6015508B2 (ja) 2013-03-18 2013-03-18 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2014183126A JP2014183126A (ja) 2014-09-29
JP6015508B2 true JP6015508B2 (ja) 2016-10-26

Family

ID=50033302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013055668A Active JP6015508B2 (ja) 2013-03-18 2013-03-18 高周波モジュール

Country Status (3)

Country Link
US (2) US9287224B2 (ja)
EP (1) EP2782133B1 (ja)
JP (1) JP6015508B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102350499B1 (ko) * 2015-02-17 2022-01-14 삼성전자주식회사 전자장치용 전자기 쉴드 구조
JP6139585B2 (ja) * 2015-03-05 2017-05-31 株式会社東芝 高周波モジュール及びマイクロ波送受信装置
JP6828576B2 (ja) * 2017-04-26 2021-02-10 富士通株式会社 高周波モジュール、無線装置、及び高周波モジュールの製造方法
CN108990274A (zh) * 2018-08-27 2018-12-11 生益电子股份有限公司 一种具有多级阶梯槽的pcb
CN108882511B (zh) * 2018-08-27 2020-11-13 生益电子股份有限公司 一种具有多级阶梯槽的pcb
CN109041459B (zh) * 2018-08-31 2020-01-17 生益电子股份有限公司 一种槽底图形阶梯槽的制作方法及pcb
CN109219255A (zh) * 2018-11-14 2019-01-15 生益电子股份有限公司 一种非金属化阶梯槽的制作方法及pcb
KR102624300B1 (ko) * 2019-05-23 2024-01-15 삼성전자주식회사 인쇄 회로 기판 및 하우징을 전기적으로 연결시키기 위한 연결 구조를 포함하는 전자 장치

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5386576A (en) 1977-01-10 1978-07-31 Nec Corp Package for semiconductor element
JPS6068661U (ja) * 1983-10-18 1985-05-15 日本電気株式会社 混成集積回路装置
JPH0666408B2 (ja) * 1987-12-04 1994-08-24 富士電機株式会社 多層形半導体装置
JPH0397958U (ja) * 1990-01-29 1991-10-09
JPH04322452A (ja) * 1991-04-23 1992-11-12 Mitsubishi Electric Corp 半導体装置、半導体素子収納容器および半導体装置の製造方法
JPH10135406A (ja) * 1996-11-01 1998-05-22 Nec Corp 半導体装置の実装構造
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
JP3538045B2 (ja) * 1998-12-09 2004-06-14 三菱電機株式会社 Ｒｆ回路モジュール
US6890798B2 (en) * 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
SE514426C2 (sv) * 1999-06-17 2001-02-19 Ericsson Telefon Ab L M Anordning för chipmontering i kavitet i flerlagers mönsterkort
JP2002016176A (ja) * 2000-06-29 2002-01-18 Kyocera Corp 配線基板およびその接続構造
JP3444420B2 (ja) 2001-03-26 2003-09-08 セイコーエプソン株式会社 弾性表面波装置及びその製造方法
JP3796192B2 (ja) 2002-04-23 2006-07-12 京セラ株式会社 高周波モジュール
US6873529B2 (en) 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP3737446B2 (ja) * 2002-04-10 2006-01-18 三菱電機株式会社 マイクロ波大電力増幅回路
JP2004071597A (ja) * 2002-08-01 2004-03-04 Renesas Technology Corp 半導体モジュール
JP4218434B2 (ja) * 2003-06-16 2009-02-04 株式会社日立製作所 電子装置
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
US7102220B2 (en) * 2003-08-19 2006-09-05 Delaware Capital Formation, Inc. Multiple cavity/compartment package
JP2005109005A (ja) * 2003-09-29 2005-04-21 Murata Mfg Co Ltd モジュールの放熱構造
JP2009176996A (ja) * 2008-01-25 2009-08-06 Toshiba Corp 高周波回路基板
JP2011171576A (ja) 2010-02-19 2011-09-01 Fujitsu Ltd 集積回路装置、増幅器および通信機モジュール
JP5736716B2 (ja) 2010-10-15 2015-06-17 富士通株式会社 電子装置及びその製造方法、送受信装置
US10061412B2 (en) * 2011-12-29 2018-08-28 Sony Mobile Communications Inc. Mobile information display terminal
TWI462266B (zh) * 2012-03-20 2014-11-21 Chipmos Technologies Inc 晶片堆疊結構及其製造方法
JP5870808B2 (ja) * 2012-03-28 2016-03-01 富士通株式会社 積層モジュール

Also Published As

Publication number Publication date
EP2782133B1 (en) 2020-06-17
EP2782133A2 (en) 2014-09-24
EP2782133A3 (en) 2014-11-26
US20160157373A1 (en) 2016-06-02
US9532475B2 (en) 2016-12-27
JP2014183126A (ja) 2014-09-29
US20140264788A1 (en) 2014-09-18
US9287224B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
JP6015508B2 (ja) 高周波モジュール
US6794961B2 (en) High frequency circuit module
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5765174B2 (ja) 電子装置
JP5870808B2 (ja) 積層モジュール
JP5636834B2 (ja) 高周波回路用パッケージ及び高周波回路装置
JP6397127B2 (ja) 半導体素子パッケージ、半導体装置および実装構造体
JP5736716B2 (ja) 電子装置及びその製造方法、送受信装置
JP6633656B2 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
JP2017059680A (ja) 配線基板、半導体素子パッケージおよび半導体装置
WO2013094684A1 (ja) 電子部品収納用パッケージおよび電子装置
JP6181777B2 (ja) 素子収納用パッケージおよび実装構造体
JP2003204211A (ja) マイクロ波・ミリ波回路装置
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
JP2015023194A (ja) 半導体装置
JP2003152124A (ja) 高周波用パッケージ
JPWO2020111257A1 (ja) 配線基板、電子部品搭載用パッケージおよび電子装置
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2001053508A (ja) 高周波回路部品の実装構造
JP2011171576A (ja) 集積回路装置、増幅器および通信機モジュール
JP2011066695A (ja) 高周波回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160912

R150 Certificate of patent or registration of utility model

Ref document number: 6015508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150