[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3704440B2 - 高周波用配線基板の接続構造 - Google Patents

高周波用配線基板の接続構造 Download PDF

Info

Publication number
JP3704440B2
JP3704440B2 JP12136899A JP12136899A JP3704440B2 JP 3704440 B2 JP3704440 B2 JP 3704440B2 JP 12136899 A JP12136899 A JP 12136899A JP 12136899 A JP12136899 A JP 12136899A JP 3704440 B2 JP3704440 B2 JP 3704440B2
Authority
JP
Japan
Prior art keywords
frequency
line
dielectric substrate
substrate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12136899A
Other languages
English (en)
Other versions
JPH11345910A (ja
Inventor
公一 永田
謙治 北澤
慎一 郡山
滋生 森岡
貴則 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP12136899A priority Critical patent/JP3704440B2/ja
Publication of JPH11345910A publication Critical patent/JPH11345910A/ja
Application granted granted Critical
Publication of JP3704440B2 publication Critical patent/JP3704440B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Waveguides (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、マイクロ波帯からミリ波帯領域の高周波素子を搭載した高周波用配線基板に関し、特に、高周波信号の特性を劣化させることなく高周波素子間での信号の伝達を行うことのできる高周波用配線基板の接続構造に関する。
【0002】
【従来技術】
従来、マイクロ波やミリ波を取り扱う高周波回路素子を搭載した高周波用パッケージにおいては、誘電体基板と、誘電体基板の表面に接続された壁体や蓋体によって形成されるキャビティ内に気密封止されている高周波素子が収納されており、高周波素子と電気的に接続された信号伝送線路と外部回路基板に形成された信号伝送線路を電気的に接続して高周波信号の入出力が行われている。
【0003】
そこで、従来から、この種の高周波配線基板の応用例である高周波用モジュールでは、図9(a)に示すように、誘電体からなる誘電体基板41と蓋42、42’により形成されたキャビティ43、43’内にそれぞれ高周波素子44、44’を搭載して気密に封止されている。そして高周波信号の入出力は、誘電体基板41表面に高周波素子44、44’と接続されるストリップ線路等の高周波用伝送線路45、45’がそれぞれ形成されている。この伝送線路45と45’とを、蓋42、42’に形成された絶縁体46により絶縁された導体層47を介してワイヤボンディングやリボン等により接続されている。
【0004】
また、図9(b)に示すように、誘電体基板41の内部に信号伝送線路49を形成し、この信号伝送線路49と伝送線路45と45’とをスル−ホ−ル導体50を通じて接続した半導体パッケージが提案されている。さらに、図9(c)に示すように、複数の高周波素子を、それぞれ独立して導電性蓋体にて電磁的に封止して、各高周波素子の入出力端に、それぞれ誘電体基板の主表面から金属板51の裏面にかけて貫通するスルーホールを形成し、該スルーホールの内部に、同軸伝送路52、53を配し、該同軸伝送路52、53の主表面側の入出力端と、回路ブロックの入出力端とを電気的に接続する同軸伝送路接続部54、54’を介し、回路ブロックの入力端に接続される同軸伝送路52、53と、他の回路ブロックの出力端に接続される同軸伝送路52’、53’とを接続し、さらに、裏面側にて接続部材55を介して接続する構成が平7−263887号等にて提案されている。
【0005】
このような高周波用モジュールにおいては、高周波信号の伝送特性を劣化させることなく、高周波素子間で信号の入出力が可能であり、さらには、製造が容易であることも要求される。
【0006】
【発明が解決しようとする課題】
しかしながら、図9(a)においては、高周波信号が導体層47中を通り、壁体42、42’を通過する場合、壁体通過部で信号伝送線路がマイクロストリップ線路からストリップ線路へと変換されるため、インピーダンス整合をとるために信号伝送線路幅を狭くする必要がある。その結果、この通過部で反射損、放射損が発生しやすく高周波信号の伝送特性が劣化するという問題がある。しかも、信号伝送線路45、45’をキャビティ42、42’の外側に引出すために、壁体の少なくとも線路通過部は誘電体によって形成する必要があり、構造が複雑になり、モジュール全体のコストを高める要因にもなっていた。
【0007】
これに対して、図9(b)は、スルーホール導体50によって壁体を通過しないために、信号の特性劣化は小さいが、伝送する信号の使用周波数が40GHz以上になると信号伝送線路49とスルーホール導体50との接続部が曲折するために、曲折部での透過損失が急激に大きくなり、高周波信号を伝送することが困難であった。
【0008】
また、図9(c)においても、スルーホール導体52、52’の内部の同軸伝送路54、54’により、高周波信号の伝送損失を小さくすることはできるが、スルーホール内に同軸伝送路を形成することが難しく、また、接続部の信頼性が劣るという問題があった。
【0009】
従って、本発明は、誘電体基板表面に形成された高周波素子を電磁的に封止するとともに、高周波素子間の信号伝達時の伝送損失が小さく、且つ簡略した構造からなる小型で高信頼性の高周波用配線基板を提供することを目的とするものである。
【0010】
【課題を解決するための手段】
本発明者等は、高周波用配線基板の接続構造において、低損失化、小型化が可能な構造について検討を重ねた結果、蓋体によるキャビティ内の誘電体基板表面に形成され、一方の端部が前記高周波素子と電気的に接続された第1の高周波伝送線路を、前記キャビティ外の領域に形成された第2の高周波伝送線路との電磁結合によって接続することにより、前記高周波素子間を伝送特性を劣化させることなく電気的に接続することができるとともに、かつ単純で小型化が可能な配線基板の接続が可能となることを見いだした。
【0011】
即ち、本発明の高周波用配線基板の接続構造は、第1の誘電体基板および該第1の誘電体基板表面に実装された高周波素子ならびに前記第1の誘電体基板の表面に形成され、一方の端部が前記高周波素子と電気的に接続された第1の高周波伝送線路を具備する高周波用配線基板と、表面または内部にスロット孔が設けられたグランド層が形成され、内部または裏面に第2の高周波伝送線路が形成された第2の誘電体基板とを具備してなり、前記第2の誘電体基板は前記第1の誘電体基板よりも低誘電率の材料からなるとともに、前記高周波用配線基板における前記第1の高周波伝送線路と、前記第2の誘電体基板における前記第2の高周波伝送線路とを、前記グランド層内に設けられた前記スロット孔を介して電磁的に接続してなることを特徴とするものである。
【0012】
また、本発明の高周波用配線基板の他の接続構造は、第1の誘電体基板および該第1の誘電体基板表面に実装された高周波素子ならびに前記第1の誘電体基板の表面に形成され、一方の端部が前記高周波素子と電気的に接続された第1の高周波伝送線路ならびに前記第1の誘電体基板の裏面に形成され、且つスロット孔が設けられたグランド層を具備する高周波用配線基板と、内部または裏面に第2の高周波伝送線路が形成された第2の誘電体基板とを具備してなり、
前記第2の誘電体基板は前記第1の誘電体基板よりも低誘電率の材料からなるとともに、前記高周波用配線基板における前記第1の高周波伝送線路と、前記第2の誘電体基板における前記第2の高周波伝送線路とを、前記グランド層内に設けられた前記スロット孔を介して電磁的に接続してなることを特徴とするものである。
【0013】
また、前記第1の高周波伝送線路は、マイクロストリップ線路、コプレーナ線路、グランド付きコプレーナ線路から選ばれる1種から構成され、前記第2の高周波伝送線路が、マイクロストリップ線路、コプレーナ線路、グランド付きコプレーナ線路およびトリプレート線路から選ばれる1種から構成されることが望ましい。
【0014】
【作用】
本発明の上記構成によれば、特に第1の高周波伝送線路の他方の端部と、第2の高周波伝送線路の端部とを、例えば、グランド層に形成されたスロット孔を介して電磁的に結合することにより、伝送線路が誘電体からなる壁体内を通過したり、スルーホール導体や同軸線路等を経由することがないために、高周波信号が壁体内や曲折部を通過する際に生じる反射損や放射損の発生を極力抑制することができ、また同軸線路等の形成の必要がなく、低伝送損失で且つ小型化が可能な配線基板の接続が可能となる。
【0015】
【発明の実施の形態】
本発明における高周波用配線基板の接続構造の応用例である高周波用モジュールについてその第1の実施態様における概略断面図を図1に示した。
図1の高周波用モジュール1によれば、誘電体材料からなる誘電体基板2の表面には、2つ以上の蓋体3、3’が接合されており、誘電体基板2とそれらの蓋体3、3’によってキャビティ4、4’が形成されている。そして、そのキャビティ4、4’内の誘電体基板2表面には、それぞれMMIC、MIC等の高周波用の高周波素子5、5’が実装されている。また、上記のモジュールのキャビティ4、4’内には、高周波素子5、5’に信号を伝送するための線路として、マイクロストリップ線路、ストリップ線路、グランド付コプレーナ線路のうちから選ばれる1種からなる第1の高周波伝送線路(以下、第1の線路と略す。)6、6’がキャビティ4、4’内の誘電体基板2表面に被着形成され、高周波素子5、5’と電気的に接続されている。
【0016】
この誘電体基板2は、誘電率が20以下のアルミナ、ムライト、窒化珪素、炭化珪素、窒化アルミニウム等のセラミックス、ガラスセラミックス、セラミック金属複合材料、ガラス有機樹脂系複合材料および石英等の誘電体材料からなることが望ましい。
【0017】
蓋体3、3’は、キャビティ4、4’からの電磁波が外部に漏洩したり、電磁波が外部にもれるのを防止できる電磁波遮蔽性を有する材料から構成され、例えば、金属、導電性セラミックス、セラミック金属複合材料等が使用できるが、絶縁基板の表面に導電性物質を塗布したものであってもよいが、コストの点から考慮すれば金属であるのがよい。
【0018】
第1の線路6、6’は、Ag、Cu、Au等の低抵抗導体からなることが望ましく、この点から前記誘電体基板2は、焼成温度が800〜1000℃程度のガラスセラミックスが最適であり、この組み合わせにより誘電体基板2と信号伝送線路との同時焼成が可能となる。
【0019】
高周波素子5、5’は第1の線路6、6’上に直接搭載するプリップチップ実装により、小さな伝送損失で接続することができるが、本発明はこれに限定されるものではなく、例えば、金リボンや複数のワイヤボンディングで接続したり、ポリイミド等の基板にCu等の導体を形成した導体板等により接続することもできる。
【0020】
本発明によれば、図1に示すように他の部材であり誘電体材料からなる第2の誘電体基板(以下第2の基板と略す)13の表面にはほぼ全面にわたりグランド層8が形成され、グランド層8内には、スロット孔9、9’が形成されている。
【0021】
なお、図1によれば、マイクロストリップ線路、ストリップ線路、グランド付コプレーナ線路およびトリプレートのうちから選ばれる1種からなる第2の高周波伝送線路(以下第2の線路と略す)7が第2の基板13の内部に形成されている。
【0022】
そして、高周波素子5と一端が電気的に接続された第1の線路6の他端部と第2の基板13内部に形成された第2の線路7の一端とを図1で示すように、スロット孔9を介して対峙する位置関係になるように第1の基板2と第2の基板13との貼り合わせることにより、第1の線路6と第2の線路7間を電磁的に結合することが可能となり、損失の小さい信号の伝達が行われる。
【0023】
同様に、高周波素子5’と一端が電気的に接続された第1の線路6’の他端部と第2の基板13内部に形成された第2の線路7の一端とが図1で示すように、スロット孔9’を介して対峙する位置関係になるように形成することにより、第1の線路6、6’と第2の線路7間を電磁的に結合することが可能となり、第1の線路6’と第2の線路7間で損失の小さい信号の伝達が行われる。
【0024】
その結果、高周波素子5と高周波素子5’とを、第1の線路6、第2の線路7および第1の線路6’を経由して、低損失で接続することができる。
【0025】
なお、前記電磁結合の具体的構造について説明すると、第1の線路6および第2の線路7は、各線路の端部がそれぞれスロット孔9の中心直上位置から必要な周波数の伝送信号の1/4波長相当の長さに突出させた対峙位置に形成されることが望ましく、スロット孔9の形状は、長辺と短辺とからなる長方形の孔であり、そのサイズは、使用周波数や周波数の帯域幅により適宜設定される。特に、スロット孔9の長辺は信号周波数の1/2波長相当長さにするのが望ましく、スロット孔9の短辺は1/5波長相当長さから1/50波長相当長さに設定することが望ましい。また、第1の線路6’と第2の線路7も同様に配置される。
【0026】
また、第1の基板2と第2の基板13とは、接着剤やネジ止めにより貼り合わせ固定することができる他、接着剤を用いずに単に重畳しても問題はない。
【0027】
また、図1においてはグランド層8が第2の基板13の表面に形成される場合について示したが、本発明の構成によればこれに限られるものではなく、グランド層8は第2の基板13の内部に形成されてもよく、また、この場合、第2の線路7は第2の基板13の内部または裏面に形成される。
【0028】
また、図1に示すように第1の基板2と電磁波遮蔽性の蓋体3、3’との接合部にグランド層10を形成し、ビアホール11を通じてグランド層8と電気的に接続することにより、キャビティ4、4’内の電磁波がシールドできるため高周波素子5、5’および第1の線路6、6’に発生する電磁波が外部に漏洩および外部の電磁界による悪影響を防止し、回路の誤作動を防止することができるため、配線基板の信頼性を高めることができる。さらに信号伝送線路からの共振が他の回路等に影響を及ぼさないようにするため、蓋体3、3’の内面に電磁波吸収体をとりつけてもかまわない。
【0029】
さらに、第1の基板2のキャビティ4、4’内の表面には、高周波素子5、5’への電源供給線路や1GHz以下の低周波信号が伝送される低周波信号伝送線路(図示せず)などが設けられ、さらには、他の電子部品等が実装されていてもよく、これらは通常の多層配線基板技術によってビアホールまたはスルーホールを介してキャビティ4、4’外に導出され、さらに高周波用モジュール1の外部へと導出される。
【0030】
さらに、図1においてはグランド層8が第2の基板13に形成される場合について示したが、本発明の構成によればこれに限られるものではなく、グランド層8は必ずしも第2の基板13に設けられる必要はない。そこで、グランド層8を第1の基板2に形成した第2の実施態様を図2に示した。図2は、その第2の実施態様の分解断面図である。
【0031】
図2によれば、高周波用配線基板14においては、第1の基板2、蓋体3、3’、キャビティ4、4’、高周波素子5、5’、第1の線路6、6’は高周波用配線基板1と同様の構成であるが、図3によれば、第1の基板2の裏面に前記第1の線路6、6’と平行になるようにほぼ全面にわたりグランド層8が形成され、グランド層8内には、スロット孔9、9’が形成され、また、マイクロストリップ線路、ストリップ線路、グランド付コプレーナ線路およびトリプレートのうちから選ばれる1種からなる第2の線路7が誘電体材料からなる第2の基板13の内部に形成されている。
【0032】
そして、第1の線路6、6’と第2の基板13内部に形成された第2の線路7の終端部が図1で説明したのと同様にスロット孔9、9’を介して所定の位置関係になるように第1の基板2と第2の基板13とを貼り合わせることにより、第1の線路6、6’と第2の線路7間を電磁的に結合することが可能となり、損失の小さい信号の伝達が行われる。
【0033】
なお、第1の基板2と第2の基板13とは、図2の高周波用配線基板14と同様に貼り合わせ固定することができる。
【0034】
図2の高周波用モジュール14においては、第2の線路7が第2の基板13内に設けられたものであるが、第2の線路は必ずしも第2の基板13内に設けられる必要はない。そこで、第2の線路7を他の部材である第2の基板13の裏面に形成した第3の実施態様を図3に示した。図2は第2の実施態様の分解断面図である。
図3によれば、高周波用配線基板15においては、第1の基板2、蓋体3、3’、キャビティ4、4’、高周波素子5、5’、第1の線路6、6’、スロット孔9, 9’およびグランド層8は高周波用配線基板1と同様の構成であるが、図2によれば、第2の基板13の裏面に第2の線路7が形成されている。
【0035】
そして、第1の線路6の終端部と第2の基板13裏面に形成された第2の線路7の終端部とが図1で説明したのと同様にスロット孔9を介して所定の位置関係になるように第1の基板2と第2の基板13との貼り合わせることにより、第1の線路6と第2の線路7間を電磁的に結合することが可能となり、損失の小さい信号の伝達が行われる。
【0036】
なお、第1の基板2と第2の基板13とは、図1並びに図2の高周波用モジュール1、14と同様に貼り合わせ固定することができる。
【0037】
また、図1〜3に示した第2の基板13は、第1の基板2よりも低誘電率の材料、特に樹脂製であることが、電磁結合性を高める上で重要である。また、この第2の基板13は、ヒートシンク、ハウジングなどを兼ね備えてもよく、もちろんこれと独立した部材であってもよい。
【0038】
本発明においては、図1乃至図3の実施態様において、第2の線路7は電磁気的にシールドされていることが望ましい。
【0039】
また、本発明の高周波用モジュールにおいては、図1〜3のモジュールでは、いずれも蓋体3、3’、キャビティ4、4’、高周波素子5、5’、第1の線路6、6’が同一の誘電体基板2に形成されているが、本発明はこれに限られるものではなく、蓋体3、キャビティ4、高周波素子5、第1の線路6が誘電体基板2に、蓋体3’、キャビティ4’、高周波素子5’、第1の線路6’が他の誘電体基板2’に形成される構造であってもよい。
【0040】
また、蓋体3、3’については、別体として説明したが、蓋体3、3’は高周波素子5、5’を個々に電磁的にシールドできる構造であればよく、例えば、蓋体3、3’が完全に一体化され、壁部3aによって第1、第2のキャビティに分別されるもの、あるいは、蓋体3、3’が壁部3aの開口部を蓋部3bで覆う構造の壁部3aと蓋部3bによって構成され、壁部3aによって第1、第2のキャビティに分別されるような一体型の蓋体であってもよい。
【0041】
さらに、キャビティ4、4’内においては、1つの高周波素子以外に他の高周波素子や低周波素子が内蔵されていてもよく、また、1つのキャビティ内に電磁結合部が3つ以上存在していてもなんら差し支えない。
【0042】
なお、本発明によれば、誘電体基板の表面に3つ以上のキャビティが設けられ、それぞれのキャビティ内に高周波素子が収納される場合において、3つ以上の高周波素子間が上記と同様な構造によって相互接続されてもよく、また、相互接続されない独立した高周波素子が存在していてもよい。
【0043】
また、本発明の高周波用モジュールにおいては、第2の線路7内の第1の線路6、6’との接続端間において、整合用回路が設けられたり、線路に電子部品等が接続、介在していてもよい。
【0044】
さらに、本発明においては、モジュールの末端の高周波素子に対しては、第1の線路6からスロット孔9を介して導波管等を接続することにより、直接アンテナ素子等に信号を伝達することが可能である。
【0045】
【発明の効果】
以上詳述した通り、本発明の高周波用配線基板の接続構造は、例えば高周波用モジュール等において高周波素子をそれぞれ内蔵する各々のキャビティ内の第1の線路とキャビティ外に形成された第2の線路との電磁的な結合によって接続することにより、高周波信号伝送線路がキャビティ形成のための壁体等を通過することがないために、線路間及び高周波回路素子間を低伝送損失で信号を伝達することが可能となり、また容易にかつ低コストに作製することができる。しかも、高周波素子、第1の線路が収納されるキャビティを導電性層等により電磁的にシールドすることにより、非常に簡単な構造で、外部からの電磁波による影響および素子や線路間に及ぼす影響を防止することができ、高信頼性の小型化が可能な高周波用モジュールを提供することができる。
【図面の簡単な説明】
【図1】本発明の高周波用配線基板の接続構造の応用例である高周波用モジュールの第1の実施態様を示す分解断面図である。
【図2】本発明の高周波用配線基板の接続構造の応用例である高周波用モジュールの第2の実施態様を示す分解断面図である。
【図3】本発明の高周波用配線基板の接続構造の応用例である高周波用モジュールの第3の実施態様を示す分解断面図である。
【図4】従来の高周波用モジュールの構造を示す概略断面図である。
【符号の説明】
1、14、15 高周波用モジュール
2 第1の誘電体基板
3 蓋体
4 キャビティ
5 高周波素子
6 第1の高周波伝送線路
7 第2の高周波伝送線路
8、10 グランド層
9 スロット孔
11 ビアホール
12 第2の誘電体基板

Claims (4)

  1. 第1の誘電体基板および該第1の誘電体基板表面に実装された高周波素子ならびに前記第1の誘電体基板の表面に形成され、一方の端部が前記高周波素子と電気的に接続された第1の高周波伝送線路を具備する高周波用配線基板と、
    表面または内部にスロット孔が設けられたグランド層が形成され、内部または裏面に第2の高周波伝送線路が形成された第2の誘電体基板とを具備してなり、
    前記第2の誘電体基板は前記第1の誘電体基板よりも低誘電率の材料からなるとともに、前記高周波用配線基板における前記第1の高周波伝送線路と、前記第2の誘電体基板における前記第2の高周波伝送線路とを、前記グランド層内に設けられた前記スロット孔を介して電磁的に接続してなることを特徴とする高周波用配線基板の接続構造。
  2. 第1の誘電体基板および該第1の誘電体基板表面に実装された高周波素子ならびに前記第1の誘電体基板の表面に形成され、一方の端部が前記高周波素子と電気的に接続された第1の高周波伝送線路ならびに前記第1の誘電体基板の裏面に形成され、且つスロット孔が設けられたグランド層を具備する高周波用配線基板と、
    内部または裏面に第2の高周波伝送線路が形成された第2の誘電体基板とを具備してなり、
    前記第2の誘電体基板は前記第1の誘電体基板よりも低誘電率の材料からなるとともに、前記高周波用配線基板における前記第1の高周波伝送線路と、前記第2の誘電体基板における前記第2の高周波伝送線路とを、前記グランド層内に設けられた前記スロット孔を介して電磁的に接続してなることを特徴とする高周波用配線基板の接続構造。
  3. 前記第1の高周波伝送線路が、マイクロストリップ線路、コプレーナ線路、グランド付きコプレーナ線路から選ばれる1種から構成される請求項1または2記載の高周波用配線基板の接続構造。
  4. 前記第2の高周波伝送線路が、マイクロストリップ線路、コプレーナ線路、グランド付きコプレーナ線路およびトリプレート線路から選ばれる1種から構成される請求項1または2記載の高周波用配線基板の接続構造
JP12136899A 1999-04-28 1999-04-28 高周波用配線基板の接続構造 Expired - Fee Related JP3704440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12136899A JP3704440B2 (ja) 1999-04-28 1999-04-28 高周波用配線基板の接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12136899A JP3704440B2 (ja) 1999-04-28 1999-04-28 高周波用配線基板の接続構造

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14937898A Division JP3556470B2 (ja) 1998-05-29 1998-05-29 高周波用モジュール

Publications (2)

Publication Number Publication Date
JPH11345910A JPH11345910A (ja) 1999-12-14
JP3704440B2 true JP3704440B2 (ja) 2005-10-12

Family

ID=14809521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12136899A Expired - Fee Related JP3704440B2 (ja) 1999-04-28 1999-04-28 高周波用配線基板の接続構造

Country Status (1)

Country Link
JP (1) JP3704440B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3850275B2 (ja) * 2001-11-29 2006-11-29 京セラ株式会社 電子部品装置
JP3842201B2 (ja) * 2002-10-29 2006-11-08 三菱電機株式会社 高周波回路基板の接続構造体、その製造方法および高周波回路装置
KR101288211B1 (ko) * 2011-09-02 2013-07-19 삼성전기주식회사 전자 부품 모듈의 제조 방법
JP7355613B2 (ja) * 2019-11-18 2023-10-03 アズビル株式会社 電磁流量計

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0732227B2 (ja) * 1987-02-09 1995-04-10 富士通株式会社 マイクロ波回路
JP2878043B2 (ja) * 1992-09-28 1999-04-05 三菱電機株式会社 マイクロ波パッケージ
JP3305589B2 (ja) * 1996-08-30 2002-07-22 京セラ株式会社 高周波用半導体装置の実装構造
JP3398282B2 (ja) * 1996-06-28 2003-04-21 京セラ株式会社 高周波用半導体装置
JP3266491B2 (ja) * 1996-02-29 2002-03-18 京セラ株式会社 高周波用パッケージ
JP3426842B2 (ja) * 1996-04-16 2003-07-14 京セラ株式会社 高周波用電力増幅器
JPH11214580A (ja) * 1998-01-21 1999-08-06 Kyocera Corp 高周波素子収納用パッケージ

Also Published As

Publication number Publication date
JPH11345910A (ja) 1999-12-14

Similar Documents

Publication Publication Date Title
JP3266491B2 (ja) 高周波用パッケージ
US7239222B2 (en) High frequency circuit module
US6483406B1 (en) High-frequency module using slot coupling
US8829362B2 (en) Electronic device having member which functions as ground conductor and radiator
JP3427040B2 (ja) 高周波用パッケージ
JP3457802B2 (ja) 高周波用半導体装置
JP3537626B2 (ja) 高周波用パッケージ
JP2004153415A (ja) 高周波線路−導波管変換器
JP3704440B2 (ja) 高周波用配線基板の接続構造
JP3556470B2 (ja) 高周波用モジュール
JP3631667B2 (ja) 配線基板およびその導波管との接続構造
JP3217677B2 (ja) 高周波用半導体装置
JP3570887B2 (ja) 高周波用配線基板
JP3398282B2 (ja) 高周波用半導体装置
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP3181036B2 (ja) 高周波用パッケージの実装構造
JP2004297465A (ja) 高周波用パッケージ
JP3145670B2 (ja) 高周波用半導体パッケージの実装構造
JP3610238B2 (ja) 高周波用パッケージ
JP3176337B2 (ja) 高周波用半導体パッケージの実装構造
JP3071761B2 (ja) 高周波用半導体装置の実装構造
JP3112253B2 (ja) 高周波用半導体装置
JP2000164764A (ja) 高周波用配線基板の実装構造
JP3261094B2 (ja) 高周波用配線基板の実装構造
JP2000022042A (ja) 高周波用パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050719

A61 First payment of annual fees (during grant procedure)

Effective date: 20050725

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees