[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5742962B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5742962B2
JP5742962B2 JP2013542751A JP2013542751A JP5742962B2 JP 5742962 B2 JP5742962 B2 JP 5742962B2 JP 2013542751 A JP2013542751 A JP 2013542751A JP 2013542751 A JP2013542751 A JP 2013542751A JP 5742962 B2 JP5742962 B2 JP 5742962B2
Authority
JP
Japan
Prior art keywords
layer
conductivity type
igbt
semiconductor device
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013542751A
Other languages
English (en)
Other versions
JPWO2013069113A1 (ja
Inventor
亀山　悟
悟 亀山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of JPWO2013069113A1 publication Critical patent/JPWO2013069113A1/ja
Application granted granted Critical
Publication of JP5742962B2 publication Critical patent/JP5742962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本明細書に記載の技術は、半導体装置およびその製造方法に関する。
ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されている半導体装置が知られている。ダイオード領域では、半導体基板の裏面側にｎ型のカソード層が形成されており、ＩＧＢＴ領域では、半導体基板の裏面側にｐ型のコレクタ層が形成されている。コレクタ層およびカソード層は、一般に、半導体基板の裏面側に不純物イオンを注入することによって形成される。例えば、半導体基板の裏面全体にｐ型の不純物イオンを注入した後、裏面のコレクタ層となる領域をマスクで覆ってｎ型の不純物イオンを注入し、アニール工程によって不純物を拡散させる。この場合、カソード層において、ｎ型の不純物イオンのドーズ量がｐ型の不純物イオンのドーズ量を補償する程度に高くないと、半導体装置の電圧電流特性（ＶＩ特性）が悪化し、スナップバック現象が発生し易くなる。
この問題を回避するために、日本国特許公表公報２０１１−５０７２９９号（特許文献１）では、半導体基板の裏面のカソード層を形成する領域をマスクで覆って、コレクタ層となるｐ型の半導体層をマスクの開口部に堆積させ、さらにその裏面に金属膜を形成する。その後、マスクを除去して、金属膜をマスクとして利用して半導体基板の裏面のカソード層を形成する領域にｎ型の不純物イオンを注入する。
また、日本国特許公表公報２０１１−５０７３００号（特許文献２）では、半導体基板の裏面全体にｐ型の不純物イオンを注入した後に、マスクを用いて、カソード層を形成する領域の半導体基板をエッチング等によって除去する。ｐ型の不純物イオンが注入された層を除去した後に、ｎ型の不純物イオンを注入し、カソード層を形成する。
特表２０１１−５０７２９９号公報 特表２０１１−５０７３００号公報
特許文献１および特許文献２では、カソード層とコレクタ層のいずれか一方が他方に対して窪み、半導体基板の裏面に段差が生じる。半導体基板の裏面の段差は、裏面電極等を形成する際に不具合が生じる要因となり得る。また、半導体基板の裏面に段差を形成する工程が増えて、製造工程が複雑する。
本明細書が開示する第１の半導体装置は、ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されている。ダイオード領域は、半導体基板の表面に露出している第１導電型のアノード層と、アノード層の裏面側に形成されている第２導電型のダイオードドリフト層と、ダイオードドリフト層の裏面側に形成されている第２導電型のカソード層と、を備えている。ＩＧＢＴ領域は、半導体基板の表面に露出している第２導電型のエミッタ層と、エミッタ層の裏面側に形成されている、第１導電型のＩＧＢＴボディ層と、ＩＧＢＴボディ層の裏面側に形成されている第２導電型のＩＧＢＴドリフト層と、ＩＧＢＴドリフト層の裏面側に形成されている第１導電型のコレクタ層と、エミッタ層とＩＧＢＴドリフト層を分離している範囲のＩＧＢＴボディ層に絶縁膜を介して対向しているＩＧＢＴゲート電極と、を備えている。カソード層の第２導電型の不純物濃度は、半導体装置の深さ方向に少なくとも２以上のピークを有する曲線状に分布しており、カソード層の第１導電型の不純物濃度は、半導体装置の深さ方向に少なくとも１つのピークを有する曲線状に分布しており、カソード層のいずれの深さにおいても、第２導電型の不純物濃度は第１導電型の不純物濃度よりも高くなっている。
上記の第１の半導体装置では、カソード層の第２導電型の不純物濃度が、半導体装置の深さ方向に少なくとも２以上のピークを有する曲線状に分布している。２以上のピークを有する不純物濃度の分布は、２回以上のイオン注入を注入深さを変えて行うことによって形成できる。これによって、より確実に、カソード層のいずれの深さにおいても第２導電型の不純物濃度は第１導電型の不純物濃度よりも高い状態を実現できる。上記の半導体装置は、半導体装置のＶＩ特性の悪化や、スナップバック発生が抑制されており、かつ、半導体基板の裏面の形状を変える必要がなく、簡易な製造工程で製造することができる。
また、上記の第１の半導体装置に係る技術（カソード層の不純物濃度分布に関する技術）は、コレクタ層に用いることもできる。すなわち、本明細書は、ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されており、コレクタ層の第１導電型の不純物濃度は、半導体装置の深さ方向に少なくとも２以上のピークを有する曲線状に分布しており、コレクタ層の第２導電型の不純物濃度は、半導体装置の深さ方向に少なくとも１つのピークを有する曲線状に分布しており、コレクタ層のいずれの深さにおいても、第１導電型の不純物濃度は第２導電型の不純物濃度よりも高くなっている半導体装置についても開示する。
本明細書が開示する第２の半導体装置は、ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されている。ダイオード領域は、半導体基板の表面に露出している第１導電型のアノード層と、アノード層の裏面側に形成されている第２導電型のダイオードドリフト層と、ダイオードドリフト層の裏面側に形成されている第２導電型のカソード層と、を備えている。ＩＧＢＴ領域は、半導体基板の表面に露出している第２導電型のエミッタ層と、エミッタ層の裏面側に形成されている、第１導電型のＩＧＢＴボディ層と、ＩＧＢＴボディ層の裏面側に形成されている第２導電型のＩＧＢＴドリフト層と、ＩＧＢＴドリフト層の裏面側に形成されている第１導電型のコレクタ層と、エミッタ層とＩＧＢＴドリフト層を分離している範囲のＩＧＢＴボディ層に絶縁膜を介して対向しているＩＧＢＴゲート電極と、を備えている。カソード層の第１導電型の不純物濃度は、半導体基板の裏面から第１深さまで一定の濃度で分布するとともに、第１深さより深い位置ではダイオードドリフト層に近づくに従って濃度が低下しており、カソード層の第２導電型の不純物濃度は、半導体基板の裏面から第２深さまで一定の濃度で分布しており、第２深さは、第１深さよりも深くなっており、カソード層のいずれの深さにおいても、第２導電型の不純物濃度は第１導電型の不純物濃度よりも高くなっている。
上記の第２の半導体装置では、カソード層の第１導電型の不純物濃度と、第２導電型の不純物濃度の双方が半導体基板の裏面から一定の濃度で分布している。不純物濃度が一定の濃度で分布しているので、第２深さを第１深さよりも深くすることによって、より確実に、カソード層のいずれの深さにおいても第２導電型の不純物濃度は第１導電型の不純物濃度よりも高い状態を実現できる。上記の半導体装置は、半導体装置のＶＩ特性の悪化や、スナップバック発生が抑制されており、かつ、半導体基板の裏面の形状を変える必要がなく、簡易な製造工程で製造することができる。
また、上記の第２の半導体装置に係る技術（カソード層の不純物濃度分布に関する技術）は、コレクタ層に用いることもできる。すなわち、本明細書は、ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されており、コレクタ層の第１導電型の不純物濃度は、半導体基板の裏面から第３深さまで一定の濃度で分布しており、コレクタ層の第２導電型の不純物濃度は、半導体基板の裏面から第４深さまで一定の濃度で分布するとともに、第４深さより深い位置ではＩＧＢＴドリフト層に近づくに従って濃度が低下しており、第３深さは、第４深さよりも深くなっており、コレクタ層のいずれの深さにおいても、第１導電型の不純物濃度は第２導電型の不純物濃度よりも高くなっている半導体装置についても開示する。
本明細書は、第１の半導体装置の製造方法についても開示する。本明細書が開示する第１の半導体装置の製造方法では、半導体装置のカソード層を形成する工程は、半導体ウェハの裏面に第１導電型の不純物イオンを注入する工程と、半導体ウェハの裏面に第２導電型の不純物イオンを注入深さを変えて少なくとも２回注入する工程と、第１導電型の不純物イオンおよび第２導電型の不純物イオンが注入された半導体ウェハをアニールする工程とを含む。第１の半導体装置に係る技術がコレクタ層に用いられている場合には、半導体装置のコレクタ層を形成する工程は、半導体ウェハの裏面に第２導電型の不純物イオンを注入する工程と、半導体ウェハの裏面に第１導電型の不純物イオンを注入深さを変えて少なくとも２回注入する工程と、第１導電型の不純物イオンおよび第２導電型の不純物イオンが注入された半導体ウェハをアニールする工程とを含む。
本明細書は、第２の半導体装置の製造方法についても開示する。本明細書が開示する第２の半導体装置の製造方法では、半導体装置のカソード層を形成する工程は、半導体ウェハの裏面に第２導電型の不純物イオンを注入する工程と、第２導電型の不純物イオンを注入した後に、半導体ウェハの第２深さまでレーザーアニールする工程と、半導体ウェハの裏面に第１導電型の不純物イオンを注入する工程と、第１導電型の不純物イオンを注入した後に、半導体ウェハの第１深さまでレーザーアニールする工程とを含む。第２の半導体装置に係る技術がコレクタ層に用いられている場合には、半導体装置のコレクタ層を形成する工程は、半導体ウェハの裏面に第１導電型の不純物イオンを注入する工程と、第１導電型の不純物イオンを注入した後に、半導体ウェハの第３深さまでレーザーアニールする工程と、半導体ウェハの裏面に第２導電型の不純物イオンを注入する工程と、第２導電型の不純物イオンを注入した後に、半導体ウェハの第４深さまでレーザーアニールする工程とを含む。
実施例１に係る半導体装置の断面図である。 実施例１に係る半導体装置のダイオード領域の裏面近傍の不純物濃度分布を示す図である。 実施例１に係る半導体装置の特性について説明する図である。 実施例１に係る半導体装置の製造工程を説明する図である。 実施例１に係る半導体装置の製造工程を説明する図である。 実施例１に係る半導体装置の製造工程を説明する図である。 図４に示す製造工程におけるダイオード領域の裏面近傍の不純物濃度分布を示す図である。 図５に示す製造工程におけるダイオード領域の裏面近傍の不純物濃度分布を示す図である。 図６に示す製造工程におけるダイオード領域の裏面近傍の不純物濃度分布を示す図である。 実施例２に係る半導体装置の断面図である。 実施例２に係る半導体装置のダイオード領域の裏面近傍の不純物濃度分布を示す図である。 レーザーアニールにおけるレーザーエネルギー強度とアニールされる半導体基板の深さの関係を示す図である。 実施例２に係る半導体装置の製造工程を説明する図である。 実施例２に係る半導体装置の製造工程を説明する図である。 実施例２に係る半導体装置の製造工程を説明する図である。 実施例２に係る半導体装置の製造工程を説明する図である。 実施例２に係る半導体装置の製造工程を説明する図である。 図１４に示す製造工程におけるダイオード領域の裏面近傍の不純物濃度分布を示す図である。 図１５に示す製造工程におけるダイオード領域の裏面近傍の不純物濃度分布を示す図である。 図１６に示す製造工程におけるダイオード領域の裏面近傍の不純物濃度分布を示す図である。 図１７に示す製造工程におけるダイオード領域の裏面近傍の不純物濃度分布を示す図である。
本明細書が開示する第１の半導体装置および第２の半導体装置は、ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されている。ダイオード領域は、半導体基板の表面に露出している第１導電型のアノード層と、アノード層の裏面側に形成されている第２導電型のダイオードドリフト層と、ダイオードドリフト層の裏面側に形成されている第２導電型のカソード層と、を備えている。ＩＧＢＴ領域は、半導体基板の表面に露出している第２導電型のエミッタ層と、エミッタ層の裏面側に形成されている、第１導電型のＩＧＢＴボディ層と、ＩＧＢＴボディ層の裏面側に形成されている第２導電型のＩＧＢＴドリフト層と、ＩＧＢＴドリフト層の裏面側に形成されている第１導電型のコレクタ層と、エミッタ層とＩＧＢＴドリフト層を分離している範囲のＩＧＢＴボディ層に絶縁膜を介して対向しているＩＧＢＴゲート電極と、を備えている。
第１の半導体装置および第２の半導体装置は、ダイオード領域とＩＧＢＴ領域の表面構造が同じであり、裏面構造のみが相違する半導体装置であってもよい。また、第１の半導体装置および第２の半導体装置は、ダイオード領域の表面構造と、ＩＧＢＴ領域の表面構造が相違する半導体装置であってもよい。さらに、ダイオード領域とＩＧＢＴ領域の間に、分離領域が形成されていてもよい。分離領域は、例えば、表面電極と接していない不活性領域であり、半導体基板内には、例えば、半導体基板内の表面側に、ダイオードボディ層およびＩＧＢＴボディ層よりも深い第１導電型の半導体層が形成されていてもよい。また、例えば、半導体基板内の表面側に、ダイオードボディ層およびＩＧＢＴボディ層よりも深い分離トレンチが形成されていてもよい。また、ドリフト層の裏面に接してバッファ層を備えており、バッファ層の裏面に接してコレクタ層、カソード層が形成されていてもよい。
第１の半導体装置に係る技術は、半導体装置のカソード層とコレクタ層のいずれか一方または双方に用いることができる。第１の半導体装置に係る技術がカソード層に用いられている場合には、第１の半導体装置では、カソード層の第２導電型の不純物濃度は、少なくとも２以上のピークを有する曲線状に分布しており、カソード層のいずれの深さにおいても、第２導電型の不純物濃度は第１導電型の不純物濃度よりも高くなっている。第１の半導体装置に係る技術がコレクタ層に用いられている場合には、コレクタ層の第１導電型の不純物濃度は、少なくとも２以上のピークを有する曲線状に分布しており、コレクタ層のいずれの深さにおいても、第１導電型の不純物濃度は第２導電型の不純物濃度よりも高くなっている。また、第１の半導体装置では、カソード層およびコレクタ層の双方が上記の構成を有していてもよい。
同様に、第２の半導体装置に係る技術は、半導体装置のカソード層とコレクタ層のいずれか一方または双方に用いることができる。第２の半導体装置に係る技術がカソード層に用いられている場合には、第２の半導体装置では、カソード層の第１導電型の不純物濃度は、半導体基板の裏面から第１深さまで一定の濃度で分布しており、カソード層の第２導電型の不純物濃度は、半導体基板の裏面から第２深さまで一定の濃度で分布しており、第２深さは、第１深さよりも深くなっており、カソード層のいずれの深さにおいても、第２導電型の不純物濃度は第１導電型の不純物濃度よりも高くなっている。第２の半導体装置に係る技術がコレクタ層に用いられている場合には、コレクタ層の第１導電型の不純物濃度は、半導体基板の裏面から第３深さまで一定の濃度で分布しており、コレクタ層の第２導電型の不純物濃度は、半導体基板の裏面から第４深さまで一定の濃度で分布しており、第３深さは、第４深さよりも深くなっており、コレクタ層のいずれの深さにおいても、第１導電型の不純物濃度は第２導電型の不純物濃度よりも高くなっている。また、第２の半導体装置では、カソード層およびコレクタ層の双方が上記の構成を有していてもよい。なお、本明細書において、不純物濃度が「一定の濃度で分布する」とは、略一定の濃度で分布していればよく、熱拡散によって得られるガウス分布形状のように明確なピークを有する分布形状ではなく、レーザーアニール処理によって得られるような略一定の分布形状であればよいことを意味する。
コレクタ層を形成するために、半導体ウェハの裏面全体に第１導電型の不純物イオンを照射する製造工程を行う場合に、第１および第２の半導体装置に係る技術をカソード層に用いることが有効である。この場合、コレクタ層を形成するために照射された第１導電型の不純物イオンが、カソード層にも注入される。すなわち、カソード層を形成する工程において、半導体ウェハの裏面に第１導電型の不純物イオンを注入する工程は、半導体装置のコレクタ層を形成するために第１導電型の不純物イオンを注入する工程と同一工程である。第１および第２の半導体装置に係る技術によれば、カソード層において、第２導電型の不純物濃度が、第１導電型の不純物濃度よりも半導体基板の深さ方向に広い範囲に分布するようにできる。このため、第１導電型の不純物イオンおよび第２導電型の不純物イオンの注入位置や半値幅に誤差やずれが生じた場合であっても、より確実に、カソード層のいずれの深さにおいても第２導電型の不純物濃度は第１導電型の不純物濃度よりも高い状態を実現できる。
また、カソード層を形成するために、半導体ウェハの裏面全体に第２導電型の不純物イオンを照射する製造工程を行う場合に、第１および第２の半導体装置に係る技術をコレクタ層に用いることが有効である。この場合、カソード層を形成するために照射された第２導電型の不純物イオンが、コレクタ層にも注入される。すなわち、コレクタ層を形成する工程において、半導体ウェハの裏面に第１導電型の不純物イオンを注入する工程は、半導体装置のカソード層を形成するために第２導電型の不純物イオンを注入する工程と同一工程である。第１および第２の半導体装置に係る技術によれば、コレクタ層において、第１導電型の不純物濃度が、第２導電型の不純物濃度よりも半導体基板の深さ方向に広い範囲に分布するようにできる。このため、第１導電型の不純物イオンおよび第２導電型の不純物イオンの注入位置や半値幅に誤差やずれが生じた場合であっても、より確実に、コレクタ層のいずれの深さにおいても第１導電型の不純物濃度は第２導電型の不純物濃度よりも高い状態を実現できる。
本明細書が開示する第１および第２の半導体装置の製造方法では、第１導電型の不純物イオンおよび第２導電型の不純物イオンとして、従来公知の不純物イオンを用いることができる。また、カソード層、コレクタ層を形成する順序については、適宜変更することができる。
第１の半導体装置の製造方法において、不純物イオンが注入された半導体ウェハをアニールする工程では、従来公知のアニール方法を用いることができる。限定されないが、例えば、アニール炉内で半導体ウェハ全体を加熱する方法を用いてもよいし、レーザーアニール等の局所的なアニールが可能な方法を用いてもよい。
第２の半導体装置の製造方法では、不純物イオンが注入された半導体ウェハのカソード層またはコレクタ層をアニールする工程では、レーザーアニール法が用いられる。レーザーアニール法を用いることによって、不純物濃度の分布を一定にすることができる。レーザーアニール法を用いるに際して、マスクを用いることによって、半導体ウェハの裏面を選択的にアニールする（例えば、ダイオード領域のみをアニールする）ことも可能である。レーザーアニールに用いるレーザーのエネルギー強度を調整することによって、照射面である半導体ウェハの裏面から所望の深さまでアニールを行うことができる。なお、半導体ウェハの裏面からより深い深さまでレーザーアニールを行う工程は、より浅い深さまでレーザーアニールを行う工程よりも先に行うことが好ましい。
（第１の半導体装置）
実施例１では、図１および図２に示す第１の半導体装置１０を例示して説明する。半導体装置１０は、ダイオードとＩＧＢＴが同一基板上に形成されたＲＣ−ＩＧＢＴである。
半導体装置１０は、半導体基板１００と、半導体基板１００の表面側に形成された絶縁ゲート１３７および表面絶縁膜１２８，１３８と、半導体基板１００の表面に接する表面電極１０１，１０２と、半導体基板１００の裏面に接する裏面電極１０３とを備えている。半導体基板１００は、ダイオード領域１１と、ＩＧＢＴ領域１３とを備えている。表面電極１０１は、ダイオード領域１１の表面に形成されており、表面電極１０２は、ＩＧＢＴ領域１３の表面に形成されている。
半導体基板１００は、ｎ＋型のカソード層１１１およびｐ＋型のコレクタ層１３１と、ｎ型のバッファ層１１２と、ｎ型のドリフト層１１３と、ｐ型のダイオードボディ層１１４およびＩＧＢＴボディ層１３４と、ｐ＋型のアノード層１１５と、ｐ＋型のボディコンタクト層１３５と、ｎ＋型のエミッタ層１３６とを備えている。ＩＧＢＴ領域１３では、半導体基板１００の表面側からＩＧＢＴボディ層１３４を貫通し、ドリフト層１１３に達する絶縁ゲート１３７が形成されている。カソード層１１１とコレクタ層１３１との境界に対して、半導体基板の表面側にｐ型の分離層１２１が形成されている。
図２は、半導体基板１００のダイオード領域１１の裏面側の不純物濃度分布を示している。参照番号３１１ａ，３１１ｂおよび３１２は、ガウス分布形状のｎ型の不純物濃度分布を示しており、参照番号３３１は、ガウス分布形状のｐ型の不純物濃度分布を示している。分布３１２のピークは、バッファ層１１２内に位置している。分布３１１ａおよび３１１ｂのピークは、カソード層１１１内に位置している。分布３３１のピークは、カソード層１１１内に位置している。分布３３１のピーク位置は、分布３１１ａのピーク位置よりも裏面から深い位置にあり、分布３１１ｂよりも裏面から浅い位置にある。
次に、半導体装置１０の動作について説明する。
（ＩＧＢＴ動作時）
裏面電極１０３の電位Ｖａを表面電極１０１の電位Ｖｂおよび表面電極１０２の電位Ｖｃよりも高電位とし（Ｖａ＞Ｖｂ，Ｖｃ）、絶縁ゲート１３７に正電圧（正バイアス）を印加すると、ＩＧＢＴボディ層１３４において、絶縁ゲート１３７の近傍にチャネルが形成される。このチャネルを通って、多数キャリアである電子がエミッタ層１３６からドリフト層１１３に注入される。また、コレクタ層１３１からドリフト層１１３へ正孔が注入される。少数キャリアである正孔がドリフト層１１３に注入されると、ドリフト層１１３において伝導率変調が起こり、ドリフト層１１３の抵抗が低くなる。このように電子と正孔が移動することによって、半導体基板１００の裏面側（コレクタ層１３１側）から表面側（エミッタ層１３６側）に向かうＩＧＢＴ電流が流れる。
（ダイオード動作時）
次に、裏面電極１０３の電位Ｖａを表面電極１０１の電位Ｖｂおよび表面電極１０２の電位Ｖｃよりも低くすると（Ｖａ＜Ｖｂ，Ｖｃ）、ダイオード領域１１では、アノード層１１５から、ダイオードボディ層１１４を介して、ドリフト層１１３に正孔が注入される。これによって、アノード層１１５側からカソード層１１１側へダイオード電流（還流電流）が流れる。
半導体装置１０では、カソード層１１１内の全域において、分布３１１ａのｎ型の不純物濃度が分布３３１のｐ型の不純物濃度よりも高くなっていることが好ましいが、図２に示すように、分布３３１のｐ型の不純物濃度が、分布３１１ａのｎ型の不純物濃度より高くなる領域３５０が形成されることがある。カソード層１１１内に分布３１１ｂが存在しない場合には、領域３５０では、ｐ型の不純物濃度は、ｎ型の不純物濃度よりも高くなり、半導体装置１０のダイオード動作時のＶＩ特性が悪化し、スナップバックが発生し易くなる。
図３の参照番号３６７は、半導体装置１０のダイオード領域１１のＶＩ特性を概念的に示した図である。縦軸のＩＦは電流値を示しており、横軸のＶＦは電圧値を示している。比較のため、カソード層内に、ｐ型の不純物濃度がｎ型の不純物濃度よりも高くなる領域を有する半導体装置のＶＩ特性を参照番号３６５および３６６に例示する。
カソード層内に、ｐ型の不純物濃度がｎ型の不純物濃度よりも高くなる領域を有していると、参照番号３６５および３６６に示すように、ＶＩ特性が悪化する。さらには、参照番号３６５に示すように、スナップバックが発生する場合がある。スナップバックが発生すると、参照番号３６５に示すように、半導体装置のオン時に、印加電圧の上昇に伴い、その初期には電流が増加するものの、印加電圧が特定のスイッチング電圧に達すると、印加電圧の上昇に対して電流値が減少する現象（負性抵抗）を一旦示す。そして、この後に印加電圧が更に上昇して特定のホールディング電圧に達すると、電流が再び増加する。
半導体装置１０では、領域３５０に分布３１１ｂが存在しており、領域３５０において、分布３１１ｂのｎ型の不純物濃度は、分布３３１のｐ型の不純物濃度よりも高い。カソード層１１１内に、分布３１１ａのピークと分布３１１ｂのピークが位置していることにより、カソード層１１１において、ｎ型の不純物濃度が、ｐ型の不純物濃度よりも半導体基板１００の深さ方向に広い範囲に分布するようにできる。このため、分布３１１ａ，３１１ｂ，３３１のドーズ量を適切に設計しておけば、分布３１１ａ，３１１ｂ，３３１のピーク位置や半値幅に誤差やずれが生じた場合であっても、確実に、カソード層１１１内のいずれの深さにおいてもｐ型の不純物濃度がｎ型の不純物濃度よりも高い状態を容易に実現することが可能となる。半導体装置１０によれば、ＶＩ特性の悪化およびスナップバック発生の抑制を容易に実現することができる。
（第１の半導体装置の製造方法）
次に、半導体装置１０の製造方法について説明する。図４に示すように、半導体基板１００の表面側の構造が形成されたｎ型の半導体ウェハ５００を準備し、半導体ウェハ５００の裏面（カソード層１１１およびコレクタ層１３１を形成する面）にｎ型の不純物イオンを注入し、バッファ層１１２となるｎ型イオン注入層５１２を形成する。次に、半導体ウェハ５００の裏面にｐ型の不純物イオンを注入し、その一部がコレクタ層１３１となるｐ型イオン注入層５３１を形成する。図７は、ｐ型イオン注入層５３１とｎ型イオン注入層５１２の不純物濃度分布を示している。ｐ型イオン注入層５３１のピーク位置は、ｎ型イオン注入層５１２のピーク位置よりも、裏面から浅い領域に位置している。なお、上記に説明した順序とは逆に、ｐ型イオン注入層５３１を形成した後に、ｎ型イオン注入層５１２を形成してもよい。また、半導体基板１００の表面側の構造を形成する工程は、裏面側の構造を形成する工程の後に行ってもよい。
次に、図５に示すように、フォトエッチングを行って、半導体ウェハ５００のＩＧＢＴ領域の裏面に選択的にマスク７０１を形成する。マスク７０１を介して半導体ウェハ５００のダイオード領域の裏面のｐ型イオン注入層５３１に選択的にｎ型の不純物イオンを注入する。これによって、ｐ型イオン注入層５３１にｎ型イオン注入層５１１ｂを形成する。図８に示すように、ｎ型イオン注入層５１１ｂのピーク位置は、ｐ型イオン注入層５３１のピーク位置よりも、裏面から深い領域に位置するように、ｎ型の不純物イオンの注入が行われる。
次に、図６に示すように、マスク７０１が存在したままの状態で、半導体ウェハ５００のダイオード領域の裏面のｐ型イオン注入層５３１に、さらにｎ型の不純物イオンを注入する。これによって、ｐ型イオン注入層５３１にｎ型イオン注入層５１１ａを形成する。図９に示すように、ｎ型イオン注入層５１１ａのピーク位置は、ｐ型イオン注入層５３１のピーク位置よりも、裏面から浅い領域に位置するように、ｎ型の不純物イオンの注入が行われる。また、ダイオード領域の裏面において、ｎ型イオン注入層５１１ａおよび５１１ｂのｎ型の不純物濃度が、ｐ型イオン注入層５３１のｐ型の不純物濃度よりも高くなるように、ｐ型およびｎ型のイオン注入の条件が調整される。なお、上記に説明した順序とは逆に、ｎ型イオン注入層５１１ａを形成した後に、ｎ型イオン注入層５１１ｂを形成してもよい。また、ｎ型の不純物イオンを２回注入することによって、カソード層１１１となるｎ型イオン注入層を２つ形成したが、これに限定されない。ｎ型の不純物イオンを３回以上注入することによって、カソード層１１１となるｎ型イオン注入層を３つ以上形成してもよい。
次に、アッシング等によってマスク７０１を除去した後の半導体ウェハ５００を、アニール炉を用いる等によってアニールする。これによって、半導体基板１００の裏面側の構造を形成することができる。さらに、表面電極１０１および１０２、裏面電極１０３等のその他の半導体装置１０の構造を形成することによって、半導体装置１０を製造することができる。なお、ｐ型イオン注入層５３１とｎ型イオン注入層５１２は、ｎ型イオン注入層５１１ａおよび５１１ｂを形成し、マスク７０１を除去した後に形成してもよい。
上記のとおり、半導体装置１０は、日本国特許公表公報２０１１−５０７２９９号および日本国特許公表公報２０１１−５０７３００号のような複雑な製造工程を行って半導体基板の裏面に凹凸を設けることなく、製造することができる。ｎ型の不純物イオンを注入する回数を増やすことは容易であり、複雑な製造工程を行う必要がない。上記の製造方法によれば、ＶＩ特性の悪化およびスナップバック発生が抑制された半導体装置を容易に製造することができる。
（第２の半導体装置）
実施例２では、図１０および図１１に示す第２の半導体装置２０を例示して説明する。半導体装置２０の断面構造は、図１に示す半導体装置１０と同様の構造であるので、説明を省略する。半導体装置２０は、ダイオード領域１１の裏面近傍の不純物濃度分布において、半導体装置１０と相違している。図１１に示すように、半導体装置２０では、カソード層１１１のｎ型の不純物濃度の分布４１１と、ｐ型の不純物濃度の分布４３１の双方が半導体基板１００の裏面から一定の深さまで一定の濃度で分布している。バッファ層１１２のｎ型の不純物濃度の分布４１２は、曲線状に分布している。分布４３１は、半導体基板１００の裏面から第１深さｄ１まで一定の濃度を有している。分布４１１は、半導体基板１００の裏面から第２深さｄ２まで一定の濃度を有している。深さｄ１は、深さｄ２よりも浅い（ｄ１＜ｄ２）。レーザーアニールを行うことによって、不純物濃度分布を一定にすることが可能である。図１２に示すように、レーザーアニールに用いるレーザーエネルギー強度が大きいほど、第１深さｄ１および第２深さｄ２を深くすることができる。レーザーエネルギー強度を調整して、レーザーアニールを行うことによって、第１深さｄ１および第２深さｄ２の深さを調整することができる。
上記の第２の半導体装置２０では、カソード層１１１のｎ型の不純物濃度と、ｐ型の不純物濃度の双方が半導体基板１００の裏面から一定の深さまで一定の濃度で分布している。不純物濃度が一定の濃度で分布しているので、第２深さｄ２を第１深さｄ１よりも深くすることによって、カソード層１１１において、ｎ型の不純物濃度が、ｐ型の不純物濃度よりも半導体基板１００の深さ方向に広い範囲に分布するようにできる。このため、ｎ型の不純物およびｐ型の不純物のドーズ量を適切に設計すれば、確実に、カソード層１１１のいずれの深さにおいてもｎ型の不純物濃度をｐ型の不純物濃度よりも高い状態を容易に実現することが可能となる。半導体装置２０によれば、図３に示すように、ＶＩ特性の悪化およびスナップバック発生の抑制を容易に実現することができる。なお、半導体装置２０の動作については、半導体装置１０と同様であるため、説明を省略する。
（第２の半導体装置の製造方法）
半導体装置２０の製造方法について説明する。図１３に示すように、半導体基板１００の表面側の構造が形成されたｎ型の半導体ウェハ６００を準備し、半導体ウェハ６００の裏面（カソード層１１１およびコレクタ層１３１を形成する面）にｎ型の不純物イオンを注入し、バッファ層１１２となるｎ型イオン注入層６１２ａを形成する。
次に、図１４に示すように、フォトエッチングを行って、半導体ウェハ６００のＩＧＢＴ領域の裏面に選択的にマスク７０２を形成する。なお、マスク７０２は、後述するレーザーアニールにおけるマスクとして利用するために、酸化膜等のマスク材を用いる。マスク７０２を介して半導体ウェハ６００のダイオード領域の裏面のｎ型イオン注入層６１２ａに選択的にｎ型の不純物イオンを注入する。これによって、ｎ型イオン注入層６１２ａにｎ型イオン注入層６１１ａを形成する。図１８に示すように、ｎ型イオン注入層６１２ａのピーク位置は、ｎ型イオン注入層６１１ａのピーク位置よりも、裏面から深い領域に位置するように、ｎ型の不純物イオンの注入が行われる。なお、ｎ型の不純物イオンを１回注入することによって、カソード層１１１となるｎ型イオン注入層を１つ形成したが、これに限定されない。ｎ型の不純物イオンを２回以上注入することによって、カソード層１１１となるｎ型イオン注入層を２つ以上形成してもよい。また、ｎ型イオン注入層６１２ａを形成する工程をｎ型イオン注入層６１１ａを形成する工程の後に行ってもよい。
次に、マスク７０２が存在したままの状態で、半導体ウェハ６００のダイオード領域の裏面のｎ型イオン注入層６１２ａおよび６１１ａにレーザーを照射し、レーザーアニールを行う。照射するレーザーのエネルギー強度は、図１２に示す関係を利用して、第２深さｄ２までアニールできるように調整する。これによって、図１５に示すように、ｎ層６１１ｂおよびｎ層６１２ｂを形成する。図１９に示すように、ｎ層６１１ｂのｎ型の不純物濃度分布は、半導体基板１００の裏面から第２深さｄ２まで一定の濃度を有している。なお、上記においてはマスク７０２が存在した状態でレーザー照射を行ったが、マスク７０２を除去した後に、半導体ウェハ６００の裏面全体のｎ型イオン注入層６２１ａおよび６１１ａにレーザーを照射してもよい。
次に、図１６に示すように、アッシング等によってマスク７０２を除去した後で、半導体ウェハ６００に、ｐ型の不純物イオンを注入する。これによって、ダイオード領域１１内ではｎ層６１１ｂ内に、ＩＧＢＴ領域１３内ではｎ層６１２ｂ内に、ｐ型イオン注入層６３１ａを形成する。図２０に示すように、ｐ型イオン注入層６３１ａのｐ型の不純物濃度は、ｎ層６１１ｂおよび６１２ｂにおいて、ｎ型の不純物濃度よりも低い濃度になっている。なお、ｎ型イオン注入層６１１ａを形成する工程を、ｐ型イオン注入層６３１ａを形成する工程の前（ｎ型イオン注入層６１１ａにレーザーを照射する工程の後）もしくは後に行ってもよい。この場合、ｎ型イオン注入層６１１ａのアニールは、ｐ型イオン注入層６３１ａのアニールと同時に行ってもよい。
次に、半導体ウェハ６００のダイオード領域の裏面のｐ型イオン注入層６３１ａにレーザーを照射し、レーザーアニールを行う。照射するレーザーのエネルギー強度は、図１２に示す関係を利用して、第１深さｄ１までアニールできるように調整する。これによって、図１７に示すように、ｐ層６３１、ｎ層６１１およびｎ層６１２を形成する。図２０に示すように、ｎ層６１１のｐ型の不純物濃度分布は、半導体基板１００の裏面から第１深さｄ１まで一定の濃度を有している。さらに、表面電極１０１および１０２、裏面電極１０３等のその他の半導体装置２０の構造を形成することによって、半導体装置１０を製造することができる。
上記のとおり、半導体装置２０は、日本国特許公表公報２０１１−５０７２９９号および日本国特許公表公報２０１１−５０７３００号のような複雑な製造工程を行って、半導体基板の裏面に凹凸を設けることなく、製造することができる。また、レーザ強度を変えてレーザーアニールを複数回行うことは容易であり、複雑な製造工程を行う必要がない。上記の製造方法によれば、ＶＩ特性の悪化およびスナップバック発生が抑制された半導体装置を容易に製造することができる。
なお、上記の実施例では、コレクタ層を形成するために、半導体ウェハの裏面全体に第１導電型の不純物イオンを照射する製造工程を行うに際し、第１および第２の半導体装置に係る技術をカソード層に用いる場合について説明したが、これに限定されない。カソード層を形成するために、半導体ウェハの裏面全体に第２導電型の不純物イオンを照射する製造工程を行うに際し、第１および第２の半導体装置に係る技術をコレクタ層に用いる場合においても、上記の実施例を適宜変更して同様に実施することができる。実施例１および２におけるカソード層の第２導電型の不純物濃度分布を、コレクタ層の第１導電型の不純物濃度分布に置き換え、カソード層の第１導電型の不純物濃度分布を、コレクタ層の第２導電型の不純物濃度分布に置き換えることによって、同様に実施が可能であり、本願に係る作用効果が得られることは、当然に理解できる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (8)

  1. ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されている半導体装置であって、
    ダイオード領域は、
    半導体基板の表面に露出している第１導電型のアノード層と、
    アノード層の裏面側に形成されている第２導電型のダイオードドリフト層と、
    ダイオードドリフト層の裏面側に形成されている第２導電型のカソード層と、
    を備えており、
    ＩＧＢＴ領域は、
    半導体基板の表面に露出している第２導電型のエミッタ層と、
    エミッタ層の裏面側に形成されている、第１導電型のＩＧＢＴボディ層と、
    ＩＧＢＴボディ層の裏面側に形成されている第２導電型のＩＧＢＴドリフト層と、
    ＩＧＢＴドリフト層の裏面側に形成されている第１導電型のコレクタ層と、
    エミッタ層とＩＧＢＴドリフト層を分離している範囲のＩＧＢＴボディ層に絶縁膜を介して対向しているＩＧＢＴゲート電極と、
    を備えており、
    カソード層の第２導電型の不純物濃度は、半導体装置の深さ方向に少なくとも２以上のピークを有する曲線状に分布しており、
    カソード層の第１導電型の不純物濃度は、半導体装置の深さ方向に少なくとも１つのピークを有する曲線状に分布しており、
    カソード層のいずれの深さにおいても、第２導電型の不純物濃度は第１導電型の不純物濃度よりも高くなっている、半導体装置。
  2. ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されている半導体装置であって、
    ダイオード領域は、
    半導体基板の表面に露出している第１導電型のアノード層と、
    アノード層の裏面側に形成されている第２導電型のダイオードドリフト層と、
    ダイオードドリフト層の裏面側に形成されている第２導電型のカソード層と、
    を備えており、
    ＩＧＢＴ領域は、
    半導体基板の表面に露出している第２導電型のエミッタ層と、
    エミッタ層の裏面側に形成されている、第１導電型のＩＧＢＴボディ層と、
    ＩＧＢＴボディ層の裏面側に形成されている第２導電型のＩＧＢＴドリフト層と、
    ＩＧＢＴドリフト層の裏面側に形成されている第１導電型のコレクタ層と、
    エミッタ層とＩＧＢＴドリフト層を分離している範囲のＩＧＢＴボディ層に絶縁膜を介して対向しているＩＧＢＴゲート電極と、
    を備えており、
    コレクタ層の第１導電型の不純物濃度は、半導体装置の深さ方向に少なくとも２以上のピークを有する曲線状に分布しており、
    コレクタ層の第２導電型の不純物濃度は、半導体装置の深さ方向に少なくとも１つのピークを有する曲線状に分布しており、
    コレクタ層のいずれの深さにおいても、第１導電型の不純物濃度は第２導電型の不純物濃度よりも高くなっている、半導体装置。
  3. ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されている半導体装置であって、
    ダイオード領域は、
    半導体基板の表面に露出している第１導電型のアノード層と、
    アノード層の裏面側に形成されている第２導電型のダイオードドリフト層と、
    ダイオードドリフト層の裏面側に形成されている第２導電型のカソード層と、
    を備えており、
    ＩＧＢＴ領域は、
    半導体基板の表面に露出している第２導電型のエミッタ層と、
    エミッタ層の裏面側に形成されている、第１導電型のＩＧＢＴボディ層と、
    ＩＧＢＴボディ層の裏面側に形成されている第２導電型のＩＧＢＴドリフト層と、
    ＩＧＢＴドリフト層の裏面側に形成されている第１導電型のコレクタ層と、
    エミッタ層とＩＧＢＴドリフト層を分離している範囲のＩＧＢＴボディ層に絶縁膜を介して対向しているＩＧＢＴゲート電極と、
    を備えており、
    カソード層の第１導電型の不純物濃度は、半導体基板の裏面から第１深さまで一定の濃度で分布するとともに、第１深さより深い位置ではダイオードドリフト層に近づくに従って濃度が低下しており、
    カソード層の第２導電型の不純物濃度は、半導体基板の裏面から第２深さまで一定の濃度で分布しており、
    第２深さは、第１深さよりも深くなっており、
    カソード層のいずれの深さにおいても、第２導電型の不純物濃度は第１導電型の不純物濃度よりも高くなっている、半導体装置。
  4. ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されている半導体装置であって、
    ダイオード領域は、
    半導体基板の表面に露出している第１導電型のアノード層と、
    アノード層の裏面側に形成されている第２導電型のダイオードドリフト層と、
    ダイオードドリフト層の裏面側に形成されている第２導電型のカソード層と、
    を備えており、
    ＩＧＢＴ領域は、
    半導体基板の表面に露出している第２導電型のエミッタ層と、
    エミッタ層の裏面側に形成されている、第１導電型のＩＧＢＴボディ層と、
    ＩＧＢＴボディ層の裏面側に形成されている第２導電型のＩＧＢＴドリフト層と、
    ＩＧＢＴドリフト層の裏面側に形成されている第１導電型のコレクタ層と、
    エミッタ層とＩＧＢＴドリフト層を分離している範囲のＩＧＢＴボディ層に絶縁膜を介して対向しているＩＧＢＴゲート電極と、
    を備えており、
    コレクタ層の第１導電型の不純物濃度は、半導体基板の裏面から第３深さまで一定の濃度で分布しており、
    コレクタ層の第２導電型の不純物濃度は、半導体基板の裏面から第４深さまで一定の濃度で分布するとともに、第４深さより深い位置ではＩＧＢＴドリフト層に近づくに従って濃度が低下しており、
    第３深さは、第４深さよりも深くなっており、
    コレクタ層のいずれの深さにおいても、第１導電型の不純物濃度は第２導電型の不純物濃度よりも高くなっている、半導体装置。
  5. 半導体ウェハから請求項１に記載の半導体装置を製造する方法であって、
    半導体装置のカソード層を形成する工程は、
    半導体ウェハの裏面に第１導電型の不純物イオンを注入する工程と、
    半導体ウェハの裏面に第２導電型の不純物イオンを注入深さを変えて少なくとも２回注入する工程と、
    第１導電型の不純物イオンおよび第２導電型の不純物イオンが注入された半導体ウェハをアニールする工程とを含む、方法。
  6. 半導体ウェハから請求項２に記載の半導体装置を製造する方法であって、
    半導体装置のコレクタ層を形成する工程は、
    半導体ウェハの裏面に第２導電型の不純物イオンを注入する工程と、
    半導体ウェハの裏面に第１導電型の不純物イオンを注入深さを変えて少なくとも２回注入する工程と、
    第１導電型の不純物イオンおよび第２導電型の不純物イオンが注入された半導体ウェハをアニールする工程とを含む、方法。
  7. 半導体ウェハから請求項３に記載の半導体装置を製造する方法であって、
    半導体装置のカソード層を形成する工程は、
    半導体ウェハの裏面に第２導電型の不純物イオンを注入する工程と、
    第２導電型の不純物イオンを注入した後に、半導体ウェハの第２深さまでレーザーアニールする工程と、
    半導体ウェハの裏面に第１導電型の不純物イオンを注入する工程と、
    第１導電型の不純物イオンを注入した後に、半導体ウェハの第１深さまでレーザーアニールする工程とを含む、製造方法。
  8. 半導体ウェハから請求項４に記載の半導体装置を製造する方法であって、
    半導体装置のコレクタ層を形成する工程は、
    半導体ウェハの裏面に第１導電型の不純物イオンを注入する工程と、
    第１導電型の不純物イオンを注入した後に、半導体ウェハの第３深さまでレーザーアニールする工程と、
    半導体ウェハの裏面に第２導電型の不純物イオンを注入する工程と、
    第２導電型の不純物イオンを注入した後に、半導体ウェハの第４深さまでレーザーアニールする工程とを含む、製造方法。
JP2013542751A 2011-11-09 2011-11-09 半導体装置およびその製造方法 Active JP5742962B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/075838 WO2013069113A1 (ja) 2011-11-09 2011-11-09 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013069113A1 JPWO2013069113A1 (ja) 2015-04-02
JP5742962B2 true JP5742962B2 (ja) 2015-07-01

Family

ID=48288706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013542751A Active JP5742962B2 (ja) 2011-11-09 2011-11-09 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US9397206B2 (ja)
JP (1) JP5742962B2 (ja)
CN (1) CN103918078B (ja)
DE (1) DE112011105826B8 (ja)
WO (1) WO2013069113A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633997B2 (en) 2014-02-10 2017-04-25 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
JP2015008235A (ja) * 2013-06-25 2015-01-15 富士電機株式会社 半導体装置の製造方法
JP6268767B2 (ja) * 2013-06-25 2018-01-31 富士電機株式会社 半導体装置の製造方法
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
JP6804379B2 (ja) 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP7334407B2 (ja) * 2017-12-28 2023-08-29 富士電機株式会社 半導体装置および半導体装置の製造方法
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US11349061B2 (en) * 2020-06-08 2022-05-31 International Business Machines Corporation Glassy carbon mask for immersion implant and selective laser anneal
JP7479315B2 (ja) 2021-03-08 2024-05-08 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02309676A (ja) * 1989-05-24 1990-12-25 Meidensha Corp 逆導通形インシュレティッドゲートバイポーラトランジスタ
JP4031209B2 (ja) * 2000-03-14 2008-01-09 株式会社東芝 半導体装置
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
EP2045844A1 (en) 2007-10-03 2009-04-08 ABB Technology AG Semiconductor Module
JP2009111188A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体装置
EP2073271A1 (en) 2007-12-19 2009-06-24 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
EP2086012A1 (en) * 2007-12-19 2009-08-05 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP5332376B2 (ja) * 2008-07-28 2013-11-06 富士電機株式会社 半導体装置とその製造方法
JP5309360B2 (ja) 2008-07-31 2013-10-09 三菱電機株式会社 半導体装置およびその製造方法
KR101218459B1 (ko) 2010-04-02 2013-01-22 도요타 지도샤（주） 다이오드 영역과 ｉｇｂｔ 영역을 갖는 반도체 기판을 구비하는 반도체 장치
JP5621621B2 (ja) * 2011-01-24 2014-11-12 三菱電機株式会社 半導体装置と半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633997B2 (en) 2014-02-10 2017-04-25 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US9887190B2 (en) 2018-02-06
CN103918078A (zh) 2014-07-09
WO2013069113A1 (ja) 2013-05-16
US9397206B2 (en) 2016-07-19
US20140306267A1 (en) 2014-10-16
DE112011105826B4 (de) 2019-09-26
US20160284693A1 (en) 2016-09-29
CN103918078B (zh) 2016-09-14
JPWO2013069113A1 (ja) 2015-04-02
DE112011105826B8 (de) 2019-11-28
DE112011105826T5 (de) 2014-08-14

Similar Documents

Publication Publication Date Title
JP5742962B2 (ja) 半導体装置およびその製造方法
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6508372B2 (ja) 半導体装置および半導体装置の製造方法
JP6078961B2 (ja) 半導体装置の製造方法
US9620499B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US20130075783A1 (en) Semiconductor device and method for manufacturing the same
JP5505498B2 (ja) 半導体装置とその製造方法
JP6547724B2 (ja) 半導体装置の製造方法
JPWO2012137659A1 (ja) 半導体装置およびその製造方法
JP2020031155A (ja) 半導体装置
WO2014087499A1 (ja) 半導体装置
US10181513B2 (en) Power device configured to reduce electromagnetic interference (EMI) noise
JP5621493B2 (ja) 半導体装置の製造方法
US6762080B2 (en) Method of manufacturing a semiconductor device having a cathode and an anode from a wafer
JP5992216B2 (ja) バイポーラ・パンチ・スルー半導体デバイス及びそのような半導体デバイスを製造するための方法
JP6665713B2 (ja) 半導体装置
WO2015037101A1 (ja) 半導体装置とその製造方法
WO2014086075A1 (zh) 一种igbt结构及其制备方法
WO2015186428A1 (ja) 半導体装置、及び、半導体装置の製造方法
US9786763B2 (en) Semiconductor device and manufacturing method thereof
JP7107284B2 (ja) 半導体装置とその製造方法
JP2015090953A (ja) Ｍｏｓ型半導体装置の製造方法
JP2023176902A (ja) 半導体装置の製造方法
JP2024154232A (ja) ダイオードを有する半導体装置の製造方法
JPH0432263A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150420

R151 Written notification of patent or utility model registration

Ref document number: 5742962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250