[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7479315B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7479315B2
JP7479315B2 JP2021036331A JP2021036331A JP7479315B2 JP 7479315 B2 JP7479315 B2 JP 7479315B2 JP 2021036331 A JP2021036331 A JP 2021036331A JP 2021036331 A JP2021036331 A JP 2021036331A JP 7479315 B2 JP7479315 B2 JP 7479315B2
Authority
JP
Japan
Prior art keywords
layer
type
main surface
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021036331A
Other languages
English (en)
Other versions
JP2022136627A (ja
Inventor
勝光 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021036331A priority Critical patent/JP7479315B2/ja
Priority to US17/457,320 priority patent/US12009413B2/en
Priority to DE102022102521.7A priority patent/DE102022102521A1/de
Priority to CN202210208592.0A priority patent/CN115050826A/zh
Publication of JP2022136627A publication Critical patent/JP2022136627A/ja
Priority to US18/625,604 priority patent/US20240274699A1/en
Application granted granted Critical
Publication of JP7479315B2 publication Critical patent/JP7479315B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示は、半導体装置および半導体装置の製造方法に関する。
ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体装置は、ＯＮ電圧とスイッチングロスとの関係についてトレードオフの特性を示す。そのトレードオフの関係を制御するため、半導体基板内に再結合中心を意図的に生成するキャリアライフタイム制御手法が知られている。再結合中心は、例えば，電子線、プロトン、ヘリウムなどの荷電粒子、または、白金などの重金属が半導体基板内に注入されることで生成される。
一方で、特許文献１には、Ｎバッファ層と同程度の濃度のＰ－層と、そのＰ－層と接する高濃度のＰ＋層とを有するＰエミッタ層と、を備えるＩＧＢＴが開示されている。その特許文献１に記載のＩＧＢＴは、逆方向耐圧を大きくしながら、ターンオフ損失を増大させずに、ＯＮ電圧の低減を実現している。
特開２００４－３１１４８１号公報
特許文献１に記載のＰ－層は、欠陥等に起因するコレクタショートを防止しＰ＋層をサポートする機能を有する。そのため、上記のＯＮ電圧とスイッチングロスの関係を任意の特性に制御することが困難である。
本開示は、上記の課題を解決するためのものであり、ＯＮ電圧とスイッチングロスとのトレードオフ特性を制御することができる半導体装置を提供する。
本開示に係る半導体装置は、半導体基板、第１導電型のドリフト層、第１導電型のバッファ層、第１半導体層および第２半導体層を備える。半導体基板は、第１主面と、第１主面に対向する第２主面と、を含む。第１導電型のドリフト層は、半導体基板の第１主面と第２主面との間に設けられる。第１導電型のバッファ層は、ドリフト層よりも第２主面側に設けられる。第１導電型のバッファ層は、ドリフト層よりも単位体積あたりの不純物のアトム数が多い。第１半導体層および第２半導体層は、バッファ層よりも第２主面側に設けられる。第１半導体層および第２半導体層は、第２主面から第１主面に向かう方向に順に並んで配置されている。第１半導体層と第２半導体層とは、互いに同一の導電型を有する。第２半導体層は、第１半導体層よりも単位体積あたりの不純物のアトム数が多く、第１半導体層は、第２主面から第１主面に向かう方向における単位体積あたりの不純物のアトム数についてピークを有し、第２半導体層は、第２主面から第１主面に向かう方向における単位体積あたりの不純物のアトム数についてピークを有し、第１半導体層における単位体積あたりのアトム数のピークが位置する第２主面からの深さ（Ｒ １ ）と、第２半導体層における単位体積あたりのアトム数のピークが位置する第２主面からの深さ（Ｒ ２ ）とは、Ｒ ２ ／Ｒ １ ＝５．０の関係式を満たす。
本開示の半導体装置は、ＯＮ電圧とスイッチングロスとのトレードオフ特性を制御することを可能にする。
本開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
実施の形態１における半導体装置の構成を示す平面図である。 実施の形態１における半導体装置の構成を示す断面図である。 図２に示されたＢ－Ｂにおける不純物濃度のプロファイルを示す図である。 ＯＮ電圧とｐ型コレクタ層における単位面積あたりの不純物のアトム数の比との関係を示す図である。 短絡エネルギー密度とＯＮ電圧との関係を示す図である。 ＯＮ電圧とターンオフスイッチングロスとの関係を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の第２主面側の構造を形成する工程の一覧を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 半導体装置の製造方法を示す図である。 実施の形態３における半導体装置の構成を示す図である。 半導体装置の第２主面側の構造を形成する工程の一覧を示す図である。 半導体装置の出力特性を示す図である。 ＯＮ電圧およびクロスポイントとｎ＋型第２カソード層における単位面積あたりの不純物のアトム数との関係を示す図である。 ＯＮ電圧とターンオフスイッチングロスとの関係を示す図である。 実施の形態４における半導体装置の構成を示す断面図である。 半導体装置の第２主面側の構造を形成する工程の一覧を示す図である。 実施の形態５における半導体装置の構成を示す断面図である。 半導体装置の第２主面側の構造を形成する工程の一覧を示す図である。 実施の形態６における半導体装置の構成を示す断面図である。 実施の形態７における半導体装置の構成を示す断面図である。 金属の種類と拡散層の導電型とコンタクト抵抗率とを示す図である。 アニール温度とＮｉを含む第１金属層のシート抵抗との関係を示す図である。 Ｘ線回折法によって解析された第１金属層のスペクトルを示す図である。 ＩＧＢＴにおけるＯＮ電圧と測定温度との関係を示す図である。
＜実施の形態１＞
以下の説明において、ｎおよびｐは半導体の導電型を示す。ｎ－は不純物濃度がｎよりも低濃度であることを示す。ｎ＋は不純物濃度がｎよりも高濃度であることを示す。同様に、ｐ－は不純物濃度がｐよりも低濃度であることを示す。ｐ＋は不純物濃度がｐよりも高濃度であることを示す。以下に示す各層のｐ型およびｎ型は、互いに入れ替わってもよい。ここで、不純物濃度とは、単位体積あたりの不純物のアトム数を示し、その単位は「atoms／ｃｍ３」で表される。以下の実施の形態において、「atoms／ｃｍ３」の単位の他に、「atoms／ｃｍ２」が使用される。「atoms／ｃｍ２」は、単位面積あたりのアトム数を示す。単位面積あたりのアトム数（atoms／ｃｍ２）は、単位体積あたりのアトム数（atoms／ｃｍ３）を深さ方向に積分した値に対応する。単位体積あたりのアトム数（atoms／ｃｍ３）は、例えば、二次イオン質量分析法（Secondary Ion Mass Spectrometry，SIMS）によって求められる。
図１は、実施の形態１における半導体装置１０１の構成を示す平面図である。半導体装置１０１は、１つの半導体基板内に、アクティブセル領域４１、インターフェース領域４２、エッジ終端領域４３、ゲート配線４４およびゲートパッド４５を備える。半導体基板は、例えば、Ｓｉ等の半導体によって、または、ＳｉＣ、ＧａＮ、酸化ガリウム等のいわゆるワイドバンドギャップ半導体によって形成されている。実施の形態１においては、半導体基板がＳｉウエハである例を示すが、上記のように半導体基板の種類はそれに限定されるものではない。実施の形態１における半導体装置１０１は、トレンチゲート構造を有するＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
アクティブセル領域４１には、複数のＩＧＢＴセル（図示せず）が配置されている。アクティブセル領域４１は、半導体装置１０１の基本性能を保証する領域である。
インターフェース領域４２は、アクティブセル領域４１とエッジ終端領域４３との間の領域であり、ＩＧＢＴのダイナミック動作時の破壊耐量向上をサポートする役割を担う領域である。インターフェース領域４２は、アクティブセル領域４１の本来の性能をサポートする領域である。
エッジ終端領域４３は、スタティック状態における耐圧を保持する。エッジ終端領域４３は、耐圧特性の安定性と信頼性の保証と、ダイナミック動作時の破壊耐量の保証をする役割を担う領域である。エッジ終端領域４３は、アクティブセル領域４１の本来の性能をサポートする領域である。
図２は、実施の形態１における半導体装置１０１のアクティブセル領域４１の構成を示す断面図である。図２は、図１に示されたＡ－Ａにおける断面を示す。図３は、図２に示されたＢ－Ｂ、つまり深さ方向における不純物濃度のプロファイルを示す図である。図３においては、不純物の濃度は、単位体積あたりの不純物のアトム数（atoms／ｃｍ３）で示されている。
半導体装置１０１は、ｎ＋型エミッタ層１３、ｐ＋型コンタクト層１４、ｐ型ベース層１５、ｎ型キャリア蓄積層２、ｎ－型ドリフト層１、ｎ型第１バッファ層３Ａ、ｎ型第２バッファ層３Ｂ、ｐ型第１コレクタ層１６Ａ、ｐ型第２コレクタ層１６Ｂ、シリサイド層９、層間絶縁膜４、バリアメタル５、エミッタ電極６、コレクタ電極７、アクティブトレンチゲート１１およびダミートレンチゲート１２を含む。ＩＧＢＴセルは、例えば、アクティブトレンチゲート１１ごとに区分けされた領域に対応する。
上記の構造のうち、ｎ＋型エミッタ層１３、ｐ＋型コンタクト層１４、ｐ型ベース層１５、ｎ型キャリア蓄積層２、ｎ－型ドリフト層１、ｎ型第１バッファ層３Ａ、ｎ型第２バッファ層３Ｂ、ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂは、半導体基板の第１主面と第２主面との間に設けられている。第１主面は、半導体基板の上面に対応し、第２主面は、第１主面とは反対側の面であって半導体基板の下面に対応する。第１主面側および第２主面側は、いわゆるフロントサイドおよびバックサイドにそれぞれ対応する。
実施の形態１において、第１主面は、ｎ＋型エミッタ層１３およびｐ＋型コンタクト層１４の表面（上面）に対応する。第２主面は、ｐ型第１コレクタ層１６Ａの表面（下面）に対応する。言い換えると、ＩＧＢＴセルにおいて、半導体基板はｎ＋型エミッタ層１３またはｐ＋型コンタクト層１４の上面からｐ型第１コレクタ層１６Ａの下面までの範囲に対応する。その半導体基板の厚み（tdevice）は、４０μｍ以上、７００μｍ以下である。
ｎ－型ドリフト層１は、半導体基板の内層として形成されている。ｎ－型ドリフト層１は、ｎ型不純物として、例えばヒ素（Ａｓ）またはリン（Ｐ）等を含む半導体層である。そのｎ型不純物の濃度（Cn-）は、好ましくは、１．０Ｅ＋１２atoms／ｃｍ３以上、５．０Ｅ＋１４atoms／ｃｍ３以下である。
ｎ型キャリア蓄積層２は、ｎ－型ドリフト層１に対して半導体基板の第１主面側に設けられている。ｎ型キャリア蓄積層２は、ｎ型不純物として、例えばヒ素またはリン等を含む半導体層である。ｎ型キャリア蓄積層２は、ｎ－型ドリフト層１よりもｎ型不純物の濃度が高い。そのｎ型不純物のピーク濃度は、好ましくは、１．０Ｅ＋１５atoms／ｃｍ３以上、１．０Ｅ＋１７atoms／ｃｍ３以下である。
ｐ型ベース層１５は、ｎ型キャリア蓄積層２に対して半導体基板の第１主面側に設けられている。ｐ型ベース層１５とｎ型キャリア蓄積層２との間の主接合面は、好ましくは、第１主面からｎ＋型エミッタ層１３より深くｎ型キャリア蓄積層２より浅い深さに位置する。ｐ型ベース層１５は、ｐ型不純物として、例えばボロン（Ｂ）またはアルミニウム（Ａｌ）等を含む半導体層である。そのｐ型不純物のピーク濃度は、好ましくは、１．０Ｅ＋１６atoms／ｃｍ３以上、１．０Ｅ＋１８atoms／ｃｍ３以下である。
ｎ＋型エミッタ層１３は、ｐ型ベース層１５に対して半導体基板の第１主面側に設けられている。そのｎ＋型エミッタ層１３は、半導体基板の表層として、ｐ型ベース層１５の上面側に選択的に設けられている。実施の形態１におけるｎ＋型エミッタ層１３は、アクティブトレンチゲート１１の両側に選択的に設けられている。ｎ＋型エミッタ層１３とｐ型ベース層１５との接合面は、好ましくは、第１主面から０．２μｍ以上、１．０μｍ以下の深さに位置する。ｎ＋型エミッタ層１３は、ｎ型不純物として、例えばヒ素またはリン等を含む半導体層である。そのｎ型不純物のピーク濃度は、好ましくは、１．０Ｅ＋１８atoms／ｃｍ３以上、１．０Ｅ＋２１atoms／ｃｍ３以下である。
ｐ＋型コンタクト層１４は、ｐ型ベース層１５に対して半導体基板の第１主面側に設けられている。そのｐ＋型コンタクト層１４は、半導体基板の表層として、ｐ型ベース層１５の上面側に選択的に設けられている。実施の形態１におけるｐ＋型コンタクト層１４は、ｎ＋型エミッタ層１３に挟まれるように配置されている。ｐ＋型コンタクト層１４は、ｎ＋型エミッタ層１３と同じ深さまたはｎ＋型エミッタ層１３よりも深い位置まで設けられている。ｐ＋型コンタクト層１４は、ｐ型不純物として、例えばボロンまたはアルミニウム等を含む半導体層である。ｐ型不純物のピーク濃度は、好ましくは、１．０Ｅ＋１８atoms／ｃｍ３以上、１．０Ｅ＋２１atoms／ｃｍ３以下である。
ｎ型第１バッファ層３Ａおよびｎ型第２バッファ層３Ｂは、ｎ－型ドリフト層１に対して半導体基板の第２主面側に設けられている。ｎ型第１バッファ層３Ａおよびｎ型第２バッファ層３Ｂは、第２主面から第１主面に向かう方向（図２において上方向）に順に並んで配置されている。ｎ型第１バッファ層３Ａとｎ型第２バッファ層３Ｂとの界面（Xj,nb1）は、好ましくは、第２主面から１．２μｍ以上、５．０μｍ以下の深さに位置する。ｎ型第２バッファ層３Ｂとｎ－型ドリフト層１との界面（Xj,nb2）は、好ましくは、第２主面から４．０μｍ以上、５０μｍ以下の深さに位置する。
ｎ型第１バッファ層３Ａは、ｎ型不純物として、リンまたはヒ素を含む半導体層である。ｎ型第２バッファ層３Ｂは、ｎ型不純物として、リンおよびヒ素以外の元素を含む半導体層である。ｎ型第２バッファ層３Ｂは、例えばセレン、硫黄、プロトン（Ｈ＋）またはヘリウムを含む半導体層である。ｎ型第１バッファ層３Ａおよびｎ型第２バッファ層３Ｂのｎ型不純物の濃度は、ｎ－型ドリフト層１のそれよりも高い。ｎ型第１バッファ層３Ａにおけるｎ型不純物のピーク濃度（Cnb1,p）は、好ましくは、１．０Ｅ＋１６atoms／ｃｍ３以上、５．０Ｅ＋１６atoms／ｃｍ３以下である。ｎ型第２バッファ層３Ｂにおけるｎ型不純物の最大ピーク濃度（(Cnb2~n,p)max）は、ｎ－型ドリフト層１におけるｎ型不純物の濃度（Cn-）よりも高濃度であり、かつ、１．０Ｅ＋１５atoms／ｃｍ３以下である。
ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂは、ｎ型第１バッファ層３Ａに対して半導体基板の第２主面側に設けられている。ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂは、第２主面から第１主面に向かう方向に順に並んで配置されている。ｐ型第１コレクタ層１６Ａとｐ型第２コレクタ層１６Ｂとの界面は、好ましくは、第２主面から０．１μｍの深さに位置する。ｐ型第２コレクタ層１６Ｂとｎ型第１バッファ層３Ａとの界面は、好ましくは、第２主面から０．３μｍ以上、０．８μｍ以下の深さに位置する。
ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂは、ｐ型不純物として、例えばボロン、アルミニウム、ＢＦ２等を含む半導体層である。ｐ型第１コレクタ層１６Ａの表面つまり第２主面におけるｐ型不純物の濃度は、好ましくは、１．０Ｅ＋１７atoms／ｃｍ３以上、１．０Ｅ＋１８atoms／ｃｍ３以下である。ｐ型第２コレクタ層１６Ｂにおけるｐ型不純物のピーク濃度は、好ましくは、１．０Ｅ＋１６atoms／ｃｍ３以上、１．０Ｅ＋２０atoms／ｃｍ３以下である。
ｎ型第１バッファ層３Ａにおけるｎ型不純物のピーク濃度（Cnb1,p）は、ｐ型第２コレクタ層１６Ｂにおけるｐ型不純物のピーク濃度、および、ｐ型第１コレクタ層１６Ａにおけるｐ型不純物のピーク濃度よりも低い。
ｐ型第１コレクタ層１６Ａにおけるｐ型不純物の濃度のピークが位置する第２主面からの深さ（ＲＰ１）と、ｐ型第２コレクタ層１６Ｂにおけるｐ型不純物の濃度のピークが位置する第２主面からの深さ（ＲＰ２）とは、以下の式（１）を満足することが好ましい。
ＲＰ２／ＲＰ１＝５．０ （１）
ｐ型第１コレクタ層１６Ａにおける単位面積あたりのｐ型不純物のアトム数（ＤＰ１）と、ｐ型第２コレクタ層１６Ｂにおける単位面積あたりのｐ型不純物のアトム数（ＤＰ２）とは、以下の式（２）を満足することが好ましい。
ＤＰ２／ＤＰ１≧０．０７ （２）
ｐ型第１コレクタ層１６Ａは、コレクタ電極７とのコンタクト性を向上させる機能を有する。ｐ型第２コレクタ層１６Ｂは、その単位面積あたりのｐ型不純物のアトム数によって第２主面側からのキャリア注入効率(図２におけるγp,active)を制御する機能を有する。ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂが、式（１）および（２）を満たすことにより、互いが干渉することを防止し、それぞれの機能が実現される。ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂの不純物プロファイルと深さとは、後述するイオン注入時の飛程およびアニール温度等で制御される。
アクティブトレンチゲート１１およびダミートレンチゲート１２は、図２における奥行方向に延在している。
アクティブトレンチゲート１１は、半導体基板の第１主面からｎ＋型エミッタ層１３、ｐ型ベース層１５およびｎ型キャリア蓄積層２を貫通し、ｎ－型ドリフト層１に達している。アクティブトレンチゲート１１の深さは、例えば、第１主面から２．０μｍ以上である。アクティブトレンチゲート１１は、ゲートトレンチ絶縁膜１１ｂおよびゲートトレンチ電極１１ａを含む。
ゲートトレンチ絶縁膜１１ｂは、半導体基板の第１主面（上面）から深さ方向に形成されたトレンチの内壁に沿って形成されている。ゲートトレンチ絶縁膜１１ｂは、例えば、酸化膜である。
ゲートトレンチ電極１１ａは、そのゲートトレンチ絶縁膜１１ｂを介してトレンチの内部に形成されている。ゲートトレンチ電極１１ａは、例えば、導電性のポリシリコンで形成されている。ゲートトレンチ電極１１ａは、ゲート配線４４によってゲートパッド４５に電気的に接続されている。ゲートトレンチ電極１１ａにゲート駆動電圧が印加された場合、ゲートトレンチ絶縁膜１１ｂに接するｐ型ベース層１５にチャネルが形成される。
ダミートレンチゲート１２は、半導体基板の第１主面からｐ型ベース層１５およびｎ型キャリア蓄積層２を貫通し、ｎ－型ドリフト層１に達している。ダミートレンチゲート１２の深さは、アクティブトレンチゲート１１と同じである。ダミートレンチゲート１２は、ダミートレンチ絶縁膜１２ｂおよびダミートレンチ電極１２ａを含む。
ダミートレンチ絶縁膜１２ｂおよびダミートレンチ電極１２ａの構成は、ゲートトレンチ絶縁膜１１ｂおよびゲートトレンチ電極１１ａの構成とそれぞれ同様である。ただし、ダミートレンチ電極１２ａは、半導体装置１０１の第１主面の上方に設けられるエミッタ電極６に電気的に接続されている。
ダミートレンチゲート１２が形成されている領域においては、ダミートレンチ電極１２ａとエミッタ電極６とは同電位である。この領域は、ＩＧＢＴの飽和電流密度を抑制する。また、この領域は、容量特性制御による無負荷の短絡状態下での発振を抑制する。よって、短絡耐量が向上する。ＩＧＢＴのＯＮ状態でのエミッタ電極６側のキャリア濃度が向上し、ＯＮ電圧が低下する。
層間絶縁膜４は、アクティブトレンチゲート１１のゲートトレンチ電極１１ａ上に設けられている。
バリアメタル５は、半導体基板の第１主面のうち層間絶縁膜４が設けられていない領域、および、層間絶縁膜４を覆うように形成されている。バリアメタル５は、例えば、Ｔｉ，ＴｉＮ，ＴｉＷなど、チタンを含む金属で形成されている。ただし、バリアメタル５に用いられる金属は、チタンを含む金属に限定されるものではない。バリアメタル５は、タングステン（Ｗ）、コバルト（Ｃｏ）、白金（Ｐｔ）、ニッケル（Ｎｉ）等の金属で形成されていてもよい。バリアメタル５は、シリサイド層９を介して、ｎ＋型エミッタ層１３、ｐ＋型コンタクト層１４およびダミートレンチ電極１２ａにオーミック接触し、それらに電気的に接続されている。
シリサイド層９は、半導体基板の第１主面のうち層間絶縁膜４が設けられていない領域の表層に形成されている。シリサイド層９は、例えば、その製造工程においてバリアメタル５を構成する金属と反応して形成される。バリアメタル５がＴｉ、Ｃｏ、Ｗ、Ｐｔ、Ｎｉである場合、シリサイド層９は、それぞれ、ＴｉＳｉ２、ＣｏＳｉ２、ＷＳｉ、ＰｔＳｉ、ＮｉＳｉ、ＮｉＳｉ２として形成される。
エミッタ電極６は、バリアメタル５上に設けられる。エミッタ電極６は、例えば、アルミニウムとシリコンとを含むアルミニウム合金（Ａｌ―Ｓｉ系合金）で形成されることが好ましい。エミッタ電極６は、バリアメタル５を介して、ｎ＋型エミッタ層１３、ｐ＋型コンタクト層１４およびダミートレンチ電極１２ａに電気的に接続されている。
コレクタ電極７は、ｐ型第１コレクタ層１６Ａ上に設けられる。コレクタ電極７は、例えば、複数の金属層が積層された構成（図示せず）を有する。複数の金属層のうち、ｐ型第１コレクタ層１６Ａに接触する金属層は、ＡｌＳｉまたはＮｉＳｉで形成されている。金属層がＡｌＳｉで形成されている場合、そのＡｌＳｉに含まれるＳｉの濃度は、１％以上、３％以下であることが好ましい。コレクタ電極７は、ｐ型第１コレクタ層１６Ａにオーミック接触して、電気的に接続されている。
図４は、実施の形態１における半導体装置１０１のＯＮ電圧（VCE(sat)）とｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂにおける単位面積あたりのｐ型不純物のアトム数の比（ＤＰ２／ＤＰ１）との関係を示す図である。ｐ型不純物のアトム数の比（ＤＰ２／ＤＰ１）が０．７以上である場合、半導体装置１０１のＯＮ電圧はそのアトム数の比（ＤＰ２／ＤＰ１）によって様々な値に制御可能であることが示されている。よって、このようなアトム数の比が実現されるように、ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂを形成するためのイオン注入工程において、ｐ型不純物の飛程が設定される。
図５は、実施の形態１における半導体装置１０１の短絡エネルギー密度（ESC）とＯＮ電圧（VCE(sat)）との関係を示す図である。短絡エネルギー密度は、短絡状態での最大遮断エネルギーを示す。「con. IGBT」は、比較例としてのＩＧＢＴを示す。比較例のＩＧＢＴにはキャリアライフタイム制御手法が適用されている。また、比較例のＩＧＢＴのｐ型コンタクト層は単層（つまりｐ型不純物濃度のピークが１つ）である。「new IGBT」は、実施の形態１における半導体装置１０１を示す。つまり「new IGBT」は、上記のｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂを備え、「new IGBT」には、キャリアライフタイム制御手法が適用されていない。
半導体装置１０１が短絡状態にある場合、第２主面側（バックサイド側）のキャリア濃度が増加する。ｐ型ベース層１５とｎ型キャリア蓄積層２との間の主接合面から第２主面側へ伸びる電界強度が、バックサイド側で緩和される。そのため、あるＯＮ電圧に対する半導体装置１０１の短絡エネルギー密度は、比較例のＩＧＢＴの短絡エネルギー密度よりも向上する。
図６は、ＯＮ電圧（VCE(sat)）とターンオフスイッチングロス（EOFF）との関係を示す図である。ＯＮ電圧とターンオフスイッチングロスとは、トレードオフ特性を示す。「con. IGBT」および「new IGBT」は、図５と同様に比較例としてのＩＧＢＴおよび実施の形態としての半導体装置１０１をそれぞれ示す。「thin new IGBT」は、半導体基板の厚み（tdevice）が薄い場合の半導体装置１０１の特性を示す。「con. IGBT」のトレードオフ特性は、キャリアライフタイム制御手法によって制御される。「new IGBT」および「thin new IGBT」の各トレードオフ特性は、ｐ型コレクタ層を構成するｐ型第２コレクタ層１６Ｂの単位面積あたりのｐ型不純物のアトム数(ＤＰ２)によって制御される。
半導体装置１０１におけるＯＮ電圧に対するターンオフスイッチングロスの特性は、比較例におけるその特性と同様の特性を示している。すなわち、半導体装置１０１は、キャリアライフタイム制御手法を適用せずとも、ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂによって、そのトレードオフ特性を制御可能である。トレードオフ特性の制御とは、例えば、所望のＯＮ電圧を実現するために、ターンオフスイッチングロスを調整すること、または、所望のターンオフスイッチングロスを実現するために、ＯＮ電圧を調整することである。
図５に示されるように、「new IGBT」においてはESCが向上するという効果を奏する。その効果は、基板の厚み(tdevice)のシュリンクに活用することができる。ＩＧＢＴのＯＮ電圧、ターンオフスイッチングロスおよびESCは、基板の厚み(tdevice)に依存する。基板の厚み(tdevice)がシュリンクした場合、ＯＮ電圧およびターンオフスイッチングロスは低下するものの、ESCは低下する。よって、ESCを向上する効果があれば、その効果を基板の厚み(tdevice)のシュリンクへ活用し、ＯＮ電圧およびターンオフスイッチングロス低減効果へ転用することができる。その結果、半導体基板の厚み（tdevice)を薄くした場合、ＯＮ電圧およびターンオフスイッチングロスがともに低下し、半導体装置１０１の性能が向上している。言い換えると、半導体基板の厚み（tdevice)を薄くした場合、ＯＮ電圧とターンオフスイッチングロスとの関係が、ｐ型第２コレクタ層１６Ｂの単位面積あたりのアトム数により制御でき、そのトレードオフ特性の制御が可能である。
以上をまとめると、実施の形態１における半導体装置１０１は、半導体基板、ｎ型第１バッファ層３Ａ、ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂを備える。半導体基板は、第１主面と、第１主面に対向する第２主面と、第１主面と第２主面との間に設けられたｎ－型ドリフト層１と、を含む。ｎ型第１バッファ層３Ａは、ｎ－型ドリフト層１よりも第２主面側に設けられる。ｎ型第１バッファ層３Ａは、ｎ－型ドリフト層１よりも単位体積あたりのｎ型不純物のアトム数が多い。ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂは、ｎ型第１バッファ層３Ａよりも第２主面側に設けられる。ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂは、第２主面から第１主面に向かう方向に順に並んで配置されている。ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂは、互いに同一の導電型を有する。ｐ型第２コレクタ層１６Ｂは、ｐ型第１コレクタ層１６Ａよりも単位体積あたりのｐ型不純物のアトム数が多い。ｐ型第１コレクタ層１６Ａにおける単位面積あたりのｐ型不純物のアトム数（ＤＰ１）と、ｐ型第２コレクタ層１６Ｂにおける単位面積あたりのｐ型不純物のアトム数（ＤＰ２）とは、式（２）を満足することが好ましい。
このような半導体装置１０１は、ＯＮ電圧とスイッチングロスとのトレードオフ特性を制御可能である。
キャリアライフタイム制御手法が適用された場合、半導体基板内に荷電粒子、重金属等が注入される。それら荷電粒子、重金属等は、半導体基板に含まれる不純物と複合欠陥を形成する。ここで、半導体基板に含まれる不純物とは、半導体基板の製造工程においてその半導体基板内に入り込む原子である。例えば、半導体基板がＦＺ（Floating Zone）法またはＭＣＺ（Magnetic field applied Czochralski）法で製造されるＳｉウエハである場合、酸素または炭素が欠陥として入り込む。例えば、ＭＣＺ法で製造されるＳｉウエハは、１．０Ｅ＋１７から７．０Ｅ＋１７atoms/ｃｍ３程度の酸素原子と、１．０Ｅ＋１４から５．０Ｅ＋１５atoms／ｃｍ３程度の炭素原子と、を含む。
実施の形態１における半導体装置１０１においては、ＯＮ電圧とスイッチングロスとのトレードオフ特性を制御するにあたり、キャリアライフタイム制御手法が不要である。よって、キャリアライフタイム制御手法に起因する複合欠陥が半導体基板内に形成されることがない。Ｓｉウエハの種類によらず、式(２)の関係を満足するように形成されたｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂによって、ＯＮ電圧とスイッチングロスとのトレードオフ特性は正確に制御される。よって、高性能なＩＧＢＴが実現される。
既に述べたように、半導体基板はＳｉウエハに限定されるものではない。ＳｉＣ、ＧａＮ、酸化ガリウム等の化合物半導体基板に対しても上記の効果を奏する。
実施の形態１においては、半導体装置１０１がｎ型第１バッファ層３Ａおよびｎ型第２バッファ層３Ｂを備える例が示された。そのｎ型第１バッファ層３Ａおよびｎ型第２バッファ層３Ｂは、１つのｎ型バッファ層と定義されてもよい。言い換えると、１つのｎ型バッファ層におけるｎ型不純物の濃度プロファイルが、深さ方向つまり第２主面から第１主面に向かう方向において２つのピークを有してもよい。ピークの数は、２つに限定されるものではなく、３つ以上であってもよい。それら複数のピークは、第２主面に近づくにつれて高くなることが好ましい。
実施の形態１においては、半導体装置１０１がｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂを備える例が示された。そのｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂは、１つのｐ型コレクタ層と定義されてもよい。言い換えると、１つのｐ型コレクタ層におけるｐ型不純物の濃度プロファイルが、深さ方向つまり第２主面から第１主面に向かう方向において、２つのピークを有してもよい。
＜実施の形態２＞
実施の形態２においては、実施の形態１に示された半導体装置１０１の製造方法を説明する。
図７は、ｎ型キャリア蓄積層２とｐ型ベース層１５とを形成する工程を示す図である。半導体基板として、ｎ－型ドリフト層１が形成されたＳｉウエハを準備する。その半導体基板の第１主面側からｎ型キャリア蓄積層２の形成のためのｎ型不純物がｎ－型ドリフト層１の表層にイオン注入される。さらにｐ型ベース層１５の形成のためのｐ型不純物が半導体基板の第１主面にイオン注入される。イオン注入後にアニール処理が施される。その熱処理によってｎ型不純物およびｐ型不純物は拡散し、ｎ型キャリア蓄積層２およびｐ型ベース層１５が形成される。
図８は、ｎ＋型エミッタ層１３を形成する工程を示す図である。ｎ＋型エミッタ層１３の形成のためのｎ型不純物が、半導体基板の第１主面側からｐ型ベース層１５の表層にイオン注入される。ｎ型不純物は、開口を有するマスクによって所定の領域に注入される。イオン注入後、アニール処理が施され、ｎ＋型エミッタ層１３が、ｐ型ベース層１５の表層に選択的に形成される。
図９は、トレンチ８を形成する工程を示す図である。トレンチ８は、フォトリソグラフィー、エッチング等によって形成される。トレンチ８は、半導体基板の第１主面からｐ型ベース層１５およびｎ型キャリア蓄積層２を貫通し、ｎ－型ドリフト層１に達する。また、図示は省略するが、この工程において、エッチング技術および酸化技術を併用して、トレンチ８の内壁のクリーニング、スムージング、ラウンディング等が施されてもよい。
図１０は、アクティブトレンチゲート１１およびダミートレンチゲート１２を形成する工程を示す図である。半導体基板が、酸素を含む雰囲気中で加熱される。酸化膜がトレンチ８の内壁および半導体基板の第１主面に形成される。ｎ＋型エミッタ層１３を貫通しているトレンチ８の内壁に形成される酸化膜が、ゲートトレンチ絶縁膜１１ｂに対応する。ｎ＋型エミッタ層１３が形成されていない領域に設けられたトレンチ８の内壁に形成される酸化膜が、ダミートレンチ絶縁膜１２ｂに対応する。
次に、ｎ型またはｐ型の不純物がドープされたポリシリコン（d-poly Si）が、ＣＶＤ（Chemical Vapor Deposition）などによってトレンチ８の内部に堆積される。ポリシリコンの不純物濃度は、例えば、１．０Ｅ＋１９atoms／ｃｍ３以上である。この工程により、ゲートトレンチ電極１１ａが、ゲートトレンチ絶縁膜１１ｂを介してトレンチ８の内部に形成される。ダミートレンチ電極１２ａが、ダミートレンチ絶縁膜１２ｂを介してトレンチ８の内部に形成される。
図１１は、層間絶縁膜４およびｐ＋型コンタクト層１４を形成する工程を示す図である。半導体基板の第１主面側に、後に層間絶縁膜４となる絶縁材料膜が形成された後、所定の領域の絶縁材料膜および酸化膜が選択的にエッチングされる。その結果、ｎ＋型エミッタ層１３、ｐ＋型コンタクト層１４およびダミートレンチ電極１２ａが露出する。マスクで覆われていたアクティブトレンチゲート１１上には、層間絶縁膜４が形成される。また、ｐ＋型コンタクト層１４が、ｐ型ベース層１５の表層に選択的に形成される。
図１２は、シリサイド層９、バリアメタル５およびエミッタ電極６を形成する工程を示す図である。バリアメタル５が、半導体基板の第１主面および層間絶縁膜４上に形成される。バリアメタル５は、メタル膜がスパッタリング等のＰＶＤ（Physical Vapor Deposition）またはＣＶＤによって成膜され、そのメタル膜が熱処理されて形成される。シリサイド層９は、そのメタル膜が熱処理される際に、Ｓｉとメタルとが反応して形成される。なお、説明の都合上、図中のシリサイド層９の厚みは拡大して記載している。実際のシリサイド層９は、半導体基板の表層に薄く形成される。さらに、エミッタ電極６がバリアメタル５上に形成される。エミッタ電極６は、例えば、アルミシリコン合金（Ａｌ－Ｓｉ系合金）を含む。エミッタ電極６は、スパッタリング、蒸着等のＰＶＤによって形成される。また、エミッタ電極６として、アルミシリコン合金の上にニッケル合金（Ｎｉ合金）が、無電解めっきあるいは電解めっきによって形成されてもよい。
図１３は、半導体基板を薄板化する工程を示す図である。半導体基板の第２主面が研削およびエッチングされ、半導体装置１０１の設計に応じた所定の厚さに薄板化される。研削後の半導体基板の厚さは、例えば、４０μｍ以上、７００μｍ以下である。図１４は、半導体装置１０１の第２主面側の構造を形成する工程の一覧を示す図である。各工程が上から順番に実行される。
図１５は、ｎ型第１バッファ層３Ａ、ｎ型第２バッファ層３Ｂ、ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂを形成する工程を示す図である。
まず、ｎ型第１バッファ層３Ａが形成される。具体的には、ｎ型第１バッファ層３Ａの形成のためのｎ型不純物が、半導体基板の第２主面側からイオン注入される。ｎ型不純物として、例えば、リンまたはヒ素である。イオン注入後、半導体基板をアニールする。この工程を第１アニール工程という。第１アニール工程は、例えば、レーザーアニールが適用される。
第１アニール工程後、ｎ型第２バッファ層３Ｂが形成される。具体的には、ｎ型第２バッファ層３Ｂの形成のためのｎ型不純物が、半導体基板の第２主面側からイオン注入される。ｎ型不純物として、例えば、セレン、硫黄、プロトン（Ｈ＋）またはヘリウムである。イオン注入後、半導体基板をアニールする。この工程を第２アニール工程という。第２アニール工程におけるアニール温度は、第１アニール工程におけるアニール温度よりも低い。第２アニール工程において、半導体基板は、例えば、３７５～４２５℃で、９０ｍｉｎ以上加熱される。ｎ型第１バッファ層３Ａおよびｎ型第２バッファ層３Ｂは、それぞれ異なるアニーリング手法で活性化してもよい。
以上の工程で、図２に示されるｎ型第１バッファ層３Ａおよびｎ型第２バッファ層３Ｂが形成される。ここで、ｎ型第１バッファ層３Ａを形成するための第１アニール工程後に、ｎ型第２バッファ層３Ｂを形成するためのイオン注入が行われる点が重要である。上記のように、第１アニール工程におけるアニール温度は、第２アニール工程におけるアニール温度よりも高い。そのため、ｎ型第２バッファ層３Ｂを形成するためのｎ型不純物が、第１アニール工程前に注入された場合、ｎ型第２バッファ層３Ｂの活性化後の不純物プロファイルが乱れる。また、ｎ型第２バッファ層３Ｂの形成のために導入される格子欠陥の種類に影響を与え、デバイスＯＮ状態のキャリア（電子もしくはホール）にも悪影響を及ぼす。そのため、ｎ型第１バッファ層３Ａを形成するための第１アニール工程後に、ｎ型第２バッファ層３Ｂのためのイオン注入工程が行われる。
また、これらの工程において、ｎ型第１バッファ層３Ａとｎ型第２バッファ層３Ｂとは、以下の関係を満足するように形成される。図３に示されるように、ｎ型第２バッファ層３Ｂにおけるｎ型不純物のピーク位置は、ｎ型第１バッファ層３Ａとｎ型第２バッファ層３Ｂとの接合部（Xj,nb1）よりも、ｎ型第２バッファ層３Ｂとｎ－型ドリフト層１との接合部（Xj,nb2）に近い。このようなプロファイルは、ｎ型第１バッファ層３Ａとｎ型第２バッファ層３Ｂとが互いに干渉することを防ぐ。言い換えると、ｎ型第１バッファ層３Ａとｎ型第２バッファ層３Ｂとが精度良く形成される。
ｎ型第２バッファ層３Ｂの形成のためのｎ型不純物は、高加速エネルギーで第２主面から半導体基板内に導入する。プロトン（Ｈ＋）およびヘリウムは、イオン注入以外にもサイクロトロンを利用した照射技術によっても導入可能である。
プロトン（Ｈ＋）がＳｉウエハ内に導入された場合、Ｓｉウエハ内の空孔（ｖ）とＳｉ結晶内の不純物とが結合した複合欠陥が生成される。その複合欠陥には、水素が含まれる。そのため、複合欠陥は、電子供給源（ドナー）として機能する。上記のアニーリングによって、複合欠陥の密度は増加することから、ドナー濃度が増加する。イオン注入または照射プロセス起因のサーマルドナー化現象が促進され、ドナー濃度が増加する。この結果、ｎ－型ドリフト層１よりも高い不純物濃度を有するｎ型半導体層がｎ型第２バッファ層３Ｂとして、半導体装置１０１の動作に寄与する。言い換えると、ｎ型第２バッファ層３Ｂ中に形成される複合欠陥によって、デバイスの性能が向上する。
一方で、ｎ型第２バッファ層３Ｂにおける複合欠陥には、キャリアのライフタイムを低下させるライフタイムキラーとなる欠陥も含む。ｎ型第１バッファ層３Ａの形成後にｎ型第２バッファ層３Ｂを形成するという順序は、ライフタイムキラーとして機能する欠陥の除去、および、ｎ型第２バッファ層３Ｂの不純物濃度のプロファイルの安定性の観点から重要である。
第２アニール工程後、ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂが形成される。まず、半導体基板の第２主面から深い位置へｐ型第２コレクタ層１６Ｂを形成するためのｐ型不純物がイオン注入される。その後、半導体基板の第２主面から浅い位置へｐ型第１コレクタ層１６Ａを形成するためのｐ型不純物がイオン注入される。
この際、ｐ型第１コレクタ層１６Ａにおけるｐ型不純物の濃度のピーク位置（ＲＰ１）と、ｐ型第２コレクタ層１６Ｂにおけるｐ型不純物の濃度のピーク位置（ＲＰ２）とが、式（１）を満足するように、イオン注入時の加速エネルギーが設定される。ｐ型第１コレクタ層１６Ａにおけるピーク位置（ＲＰ１）とｐ型第２コレクタ層１６Ｂにおけるピーク位置（ＲＰ２）とは、イオン注入時の飛程に対応する。さらに、ｐ型第１コレクタ層１６Ａにおける単位面積あたりのｐ型不純物のアトム数（ＤＰ１）と、ｐ型第２コレクタ層１６Ｂにおける単位面積あたりのｐ型不純物のアトム数（ＤＰ２）とが、式（２）を満足するように、イオン注入時のドーズ量が設定される。
イオン注入後、半導体基板をアニールする。この工程は、第３アニール工程である。第３アニール工程には、レーザーアニールまたは低温アニールが適用される。低温アニールとは、メタル融点以下の温度でアニールする技術である。第３アニール工程によって、ｐ型不純物が活性化し、ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂが形成される。
このような第３アニール工程は、イオン注入時のｐ型不純物のプロファイルを活性化後にも再現する。その結果、ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂが互いに干渉しない層構成が形成される。ここで、第２アニール工程は、ｎ型第２バッファ層用のイオン注入工程直後ではなく、第３アニール工程後に行っても、上記のｎ型第２バッファ層３Ｂの効果が得られる。
図１６は、コレクタ電極７を形成する工程を示す図である。コレクタ電極７は、半導体基板の第２主面、すなわちｐ型第１コレクタ層１６Ａの表面に形成される。コレクタ電極７は、複数の金属層が積層された構成（図示せず）を有する。複数の金属層のうち、ｐ型第１コレクタ層１６Ａに接触する金属層は、ＡｌＳｉまたはＮｉＳｉで形成されることが好ましい。コレクタ電極７は、スパッタリング、蒸着等のＰＶＤによって形成される。また、ＰＶＤによって形成された金属膜上に、無電解めっきあるいは電解めっきによってさらなる金属膜が、コレクタ電極７として形成されてもよい。金属層の堆積の前に、ｐ型第１コレクタ層１６Ａの表面にエッチングを適用してもよい（ライトエッチ工程）。
コレクタ電極７は、複数の金属層が形成された後、アニールされる。これを第４アニール工程という。第４アニール工程によって、第１金属層とｐ型第１コレクタ層１６Ａとの間には、合金層またはシリサイド層が形成される。それにより、コレクタ電極７は、ｐ型第１コレクタ層１６Ａにオーミック接触して、電気的に接続される。
以上のような方法によって、半導体装置１０１が製造される。実施の形態２においては、半導体基板の表層のｎ＋型エミッタ層１３に挟まれるｐ＋型コンタクト層１４は省略したが、図２と同様に、ｐ＋型コンタクト層１４がｎ＋型エミッタ層１３に挟まれるように配置されていてもよい。
（実施の形態２の変形例）
本変形例における半導体装置１０１の製造方法は、ＩＧＢＴが、以下に示す式（３）にて算出されるキャリアライフタイム以上の値を満足するように、Ｓｉウエハのバックサイドつまり第２主面側にゲッターサイトを形成する工程を含む。式（３）において、ｔＮ－は、図２に示される厚み（単位：ｍ）である。τｔは、ｎ－型ドリフト層１のキャリアライフタイム（単位：sec）である。
τｔ＝１．５×１０－５exp（５．４×１０３ｔＮ－） （３）
ＩＧＢＴおよびＦＷＤ（Free Wheeling Diode）のＯＮ電圧は、ｎ－型ドリフト層１のキャリアライフタイムに依存する。式（３）は、その依存性を最小化するための指標となる式である。キャリアライフタイムが式（３）を満足する場合、スイッチングロスへのキャリアライフの影響が制御でき、オフロスもキャリアライフタイムの影響を受け、低オフロス化およびや熱暴走の抑制に効果的である。
ゲッターサイトは、以下のプロセスによって、Ｓｉウエハのバックサイドに形成される。
図１７は、Ｓｉウエハの裏面におけるＳｉ面を露出させる工程を示す図である。この工程においては、Ｓｉウエハの裏面のみが選択的にエッチングされる。例えば、Ｓｉウエハの裏面は、フッ酸または混酸（例えば、フッ酸、硝酸または酢酸の混合液）によってエッチングされる。
図１８は、ポリシリコン層３１を形成する工程を示す図である。高濃度ｎ＋層を形成するためのｎ型不純物を含むポリシリコン（d-poly Si）層３１が、Ｓｉウエハの裏面に、ＬＰＣＶＤ法によって形成される。高濃度ｎ＋層を形成するためのｎ型不純物は、例えばリン、ヒ素、アンチモン等である。そのポリシリコン層３１におけるｎ型不純物の濃度は、１．０Ｅ＋１９atoms／ｃｍ３以上である。またそのポリシリコン層３１の膜厚は、５００ｎｍ以上である。ポリシリコン層３１は、ウエハの裏面を構成するＳｉ面に直接接している。
図１９は、ゲッターサイトを形成する工程を示す図である。ポリシリコン層３１の形成後、高温アニール処理が施される。高温アニール処理は、窒素雰囲気下において、９００℃以上、１０００℃以下の温度で行われる。この高温アニール処理によって、ポリシリコン層３１に含まれるｎ型不純物が、Ｓｉウエハの裏面からＳｉウエハの内部へ拡散し、高濃度ｎ＋層３２が形成される。高濃度ｎ＋層３２の表面（下面）はＳｉウエハの裏面つまり半導体基板の第２主面を構成している。高濃度ｎ＋層３２の下面におけるｎ型不純物の濃度は、１．０Ｅ＋２０以上、１．０Ｅ＋２２atoms／ｃｍ３以下である。また、高濃度ｎ＋層３２の幅つまり深さは、Ｓｉウエハの裏面から１．０以上、１０μｍ以下である。
その高濃度ｎ＋層３２が形成される際、二次的に結晶欠陥が生成される。その結晶欠陥が形成された層を高結晶欠陥密度層３３という。
Ｓｉウエハ、ポリシリコン層３１、高濃度ｎ＋層３２および高結晶欠陥密度層３３は、互いに熱膨張係数が異なる。よって、上記の高温アニール処理により、Ｓｉウエハとポリシリコン層３１との界面すなわち高濃度ｎ＋層３２の表層に歪が生じる。その歪層（図示せず）には欠陥が生成される。
これら、高濃度ｎ＋層３２の表層の歪層と高結晶欠陥密度層３３とがゲッターサイトとして機能する。
高温アニール処理の後、低温アニール処理が施される。低温アニール処理は、窒素雰囲気下において、５００℃以上、７００℃以下の温度で行われる。高温アニール処理から低温アニール処理への降温スピードは任意である。その降温の際、６００～７００℃において、Ｓｉウエハ内に存在する重金属または汚染原子が拡散し、ゲッターサイトに捕獲される。
この技術により、ウエハプロセス中で低下したｎ－ドリフト層におけるキャリアライフタイムが回復する。種々の耐圧クラスのＩＧＢＴ、ＦＷＤの電気特性の仕様を満足するような、十分に長いキャリアライフタイムを有するｎ－ドリフト層が実現される。
本変形例では、高結晶欠陥密度層３３がポリシリコン層３１によって形成される例が示されたが、高結晶欠陥密度層３３は、レーザーアニーリングによっても形成可能である。例えば、波長５００～１０００ｎｍのレーザーによって、Ｓｉウエハの裏面を局所的に急速加熱した後、急速冷却することでも、高結晶欠陥密度層３３が形成される。その場合、レーザーのパワー密度は、４Ｊ／ｃｍ２以上であることが好ましい。
重金属または汚染原子が捕獲されたゲッターサイトは、ｎ型第１バッファ層３Ａ、ｎ型第２バッファ層３Ｂ、ｐ型第１コレクタ層１６Ａおよびｐ型第２コレクタ層１６Ｂが形成される前に、すなわち、図１３に示される工程で除去される。
＜実施の形態３＞
実施の形態３における半導体装置を説明する。実施の形態３において、実施の形態１または２と同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。
図２０は、実施の形態３における半導体装置１０３の構成を示す図である。半導体装置１０３の平面構成は図１に示される半導体装置１０１のそれと同様である。図２０は、図１に示されたＡ－Ａにおける断面を示している。半導体装置１０３は、ＰＩＮダイオードである。
半導体装置１０３は、ｐ型アノード層２５、ｎ－型ドリフト層１、ｎ型第１バッファ層３Ａ、ｎ型第２バッファ層３Ｂ、ｎ＋型第１カソード層２６Ａ、ｎ＋型第２カソード層２６Ｂ、アノード電極６Ａおよびカソード電極７Ａを含む。
実施の形態３において、第１主面は、ｐ型アノード層２５の表面（上面）に対応する。第２主面は、ｎ＋型第１カソード層２６Ａの表面（下面）に対応する。言い換えると、半導体基板はｐ型アノード層２５の上面からｎ＋型第１カソード層２６Ａの下面までの範囲に対応する。半導体基板の厚みは、４０μｍ以上、７００μｍ以下である。図２０に示されたＣ－Ｃにおける不純物濃度のプロファイルは、図３に示されるプロファイルと同様である。
ｎ－型ドリフト層１は、実施の形態１におけるｎ－型ドリフト層１と同様の構成を有する。ｎ－型ドリフト層１のｎ型不純物の濃度（Cn-）は、好ましくは、１．０Ｅ＋１２atoms／ｃｍ３以上、１．０Ｅ＋１５atoms／ｃｍ３以下である。
ｐ型アノード層２５は、ｎ－型ドリフト層１に対して半導体基板の第１主面側に設けられている。ｐ型アノード層２５とｎ－型ドリフト層１との主接合面は、好ましくは、第１主面から２．０μｍ以上、１０μｍ以下の深さに位置する。ｐ型アノード層２５は、ｐ型不純物として、例えばボロンまたはアルミニウム等を含む半導体層である。ｐ型アノード層２５の上面におけるｐ型不純物の濃度は、好ましくは、１．０Ｅ＋１６atoms／ｃｍ３以上である。ｐ型アノード層２５におけるｐ型不純物のピーク濃度は、好ましくは、２．０Ｅ＋１６atoms／ｃｍ３以上、１．０Ｅ＋１８atoms／ｃｍ３以下である。
ｎ型第１バッファ層３Ａおよびｎ型第２バッファ層３Ｂは、実施の形態１におけるそれらと同様の構成を有する。すなわち、ｎ型第１バッファ層３Ａおよびｎ型第２バッファ層３Ｂは、ｎ－型ドリフト層１に対して半導体基板の第２主面側に設けられている。ｎ型第１バッファ層３Ａおよびｎ型第２バッファ層３Ｂは、第２主面から第１主面に向かう方向に順に並んで配置されている。ｎ型第１バッファ層３Ａとｎ型第２バッファ層３Ｂとの界面（Xj,nb1）は、好ましくは、第２主面から１．２μｍ以上、５．０μｍ以下の深さに位置する。ｎ型第２バッファ層３Ｂとｎ－型ドリフト層１との界面（Xj,nb2）は、好ましくは、第２主面から４．０μｍ以上、５０μｍ以下の深さに位置する。
ｎ型第１バッファ層３Ａにおけるｎ型不純物のピーク濃度（Cnb1,p）は、好ましくは、１．０Ｅ＋１６atoms／ｃｍ３以上、５．０Ｅ＋１６atoms／ｃｍ３以下である。ｎ型第２バッファ層３Ｂにおけるｎ型不純物の最大ピーク濃度（(Cnb2~n,p)max）は、ｎ－型ドリフト層１におけるｎ型不純物の濃度（Cn-）よりも高濃度であり、かつ、１．０Ｅ＋１５atoms／ｃｍ３以下である。
ｎ＋型第１カソード層２６Ａおよびｎ＋型第２カソード層２６Ｂは、ｎ型第１バッファ層３Ａに対して半導体基板の第２主面側に設けられている。ｎ＋型第１カソード層２６Ａおよびｎ＋型第２カソード層２６Ｂは、第２主面から第１主面に向かう方向に順に並んで配置されている。ｎ＋型第１カソード層２６Ａとｎ＋型第２カソード層２６Ｂとの界面は、好ましくは、第２主面から０．１μｍの深さに位置する。ｎ＋型第２カソード層２６Ｂとｎ型第１バッファ層３Ａとの界面は、好ましくは、第２主面から０．３μｍ以上、０．８μｍ以下の深さに位置する。
ｎ＋型第１カソード層２６Ａおよびｎ＋型第２カソード層２６Ｂは、ｎ型不純物として、例えばヒ素またはリン等を含む半導体層である。ｎ＋型第１カソード層２６Ａの表面つまり第２主面におけるｎ型不純物の濃度は、好ましくは、１．０Ｅ＋１７atoms／ｃｍ３以上、１．０Ｅ＋１８atoms／ｃｍ３以下である。ｎ＋型第２カソード層２６Ｂにおけるｎ型不純物のピーク濃度は、好ましくは、１．０Ｅ＋１６atoms／ｃｍ３以上、１．０Ｅ＋２０atoms／ｃｍ３以下である。
ｎ＋型第１カソード層２６Ａにおけるｎ型不純物の濃度のピークが位置する第２主面からの深さ（ＲＮ１）と、ｎ＋型第２カソード層２６Ｂにおけるｎ型不純物の濃度のピークが位置する第２主面からの深さ（ＲＮ２）とは、以下の式（４）を満足することが好ましい。ｎ＋型第１カソード層２６Ａは、カソード電極７Ａとのコンタクト性を向上させる機能を有する。ｎ＋型第２カソード層２６Ｂは、その単位面積あたりのｎ型不純物のアトム数によって第２主面側からのキャリア注入効率(図２０におけるγn,active)を制御する機能を有する。
ＲＮ２／ＲＮ１＝５．０ （４）
ｎ＋型第１カソード層２６Ａにおける単位面積あたりのｎ型不純物のアトム数（ＤＮ１）と、ｎ＋型第２カソード層２６Ｂにおける単位面積あたりのｎ型不純物のアトム数（ＤＮ２）とは、以下の式（５）を満足することが好ましい。
ＤＮ２／ＤＮ１≧０．０７ （５）
アノード電極６Ａは、ｐ型アノード層２５上に設けられる。アノード電極６Ａは、例えば、アルミニウムとシリコンとを含むアルミニウム合金（Ａｌ―Ｓｉ系合金）で形成されることが好ましい。アノード電極６Ａは、ｐ型アノード層２５に電気的に接続されている。
カソード電極７Ａは、実施の形態１のコレクタ電極７と同様の構成を有する。すなわち、カソード電極７Ａは、ｎ＋型第１カソード層２６Ａ上に設けられ、複数の金属層が積層された構成を有する。複数の金属層のうち、ｎ＋型第１カソード層２６Ａに接触する金属層は、Ｔｉ、ＡｌＳｉおよびＮｉＳｉのうちいずれかの金属で形成されている。ｎ＋型第１カソード層２６Ａに接触する金属層がＡｌＳｉを含む場合、そのＡｌＳｉに含まれるＳｉの濃度は、好ましくは、１％以上、３％以下である。カソード電極７Ａは、ｎ＋型第１カソード層２６Ａにオーミック接触して、電気的に接続されている。
図２１は、実施の形態３における半導体装置１０３の第２主面側の構造を形成する工程の一覧を示す図である。第２アニール工程までは、実施の形態２に示された半導体装置１０１の製造方法と同様である。
第２アニール工程後、まず、半導体基板の第２主面から深い位置へｎ＋型第２カソード層２６Ｂを形成するためのｎ型不純物がイオン注入される。その後、半導体基板の第２主面から浅い位置へｎ＋型第１カソード層２６Ａを形成するためのｎ型不純物がイオン注入される。イオン注入後、第３アニール工程にて半導体基板をアニールする。以上により、ｎ＋型第１カソード層２６Ａおよびｎ＋型第２カソード層２６Ｂが形成される。その後の工程は、実施の形態２に示された半導体装置１０１の製造方法と同様である。ここで、第２アニール工程は、ｎ型第２バッファ層用のイオン注入工程直後ではなく、第３アニール工程後に行っても、上記のｎ型第２バッファ層３Ｂの効果が得られる。
図２２には、実施の形態３における半導体装置１０３の出力特性を示す図である。「p-i-n diode (n+2 layer only)」は、比較例としてのＰＩＮダイオードを示す。ここで、「p-i-n diode (n+2 layer only)」のＰＩＮダイオードのｎ＋型カソード層は単層（つまりｎ型不純物濃度のピークが１つ）である。「p-i-n diode (n+2 layer only)」のＰＩＮダイオードには、ｎ＋型第２カソード層２６Ｂは設けられているが、ｎ＋型第１カソード層２６Ａは設けられていない。「new p-i-n diode」は、実施の形態３における半導体装置１０３を示す。つまり「new p-i-n diode」は、上記のｎ＋型第１カソード層２６Ａおよびｎ＋型第２カソード層２６Ｂを備える。また、図２２には、２９８Ｋおよび４２３Ｋの環境下におけるそれぞれの出力特性が示されている。ｎ＋型第１カソード層２６Ａが設けられた「p-i-n diode」の出力特性は、低電圧にて立ち上がっており、低ＯＮ電圧(VF)が実現されている。ＯＮ電圧(VF)とは、図２２における縦軸の任意の電流密度(JA)(ここでは、定格電流密度と定義)でのVAK値である。例えば、定格電流密度が337A/cm2のVAK値がＯＮ電圧(VF)に設定された場合、「new pi-i-n diode」のＯＮ電圧の方が、「p-i-n diode (n+2 layer only)」のＯＮ電圧よりも、約１／３程度小さい。
図２３は、２９８Ｋおよび４２３Ｋの環境下におけるＯＮ電圧（VF）とｎ＋型第２カソード層２６Ｂにおける単位面積あたりのｎ型不純物のアトム数（ＤＮ２）との関係を示す図である。また、図２３には、２９８Ｋおよび４２３Ｋの環境下における出力特性が互いにクロスする電流密度（以下、クロスポイントという。）とｎ＋型第２カソード層２６Ｂにおける単位面積あたりのｎ型不純物のアトム数（ＤＮ２）との関係も示している。
図２３において「new p-i-n diode」で示される半導体装置１０３は、ｎ＋型第２カソード層２６Ｂの単位面積あたりのｎ型不純物のアトム数（ＤＮ２）の減少に対して、ＯＮ電圧の急激な上昇を抑制し、かつ、クロスポイントの電流密度を低下させる。このような特性は、複数の半導体装置が並列に実装されたモジュールがＯＮ状態である場合に、特定の半導体装置への電流集中を避ける観点から効果的である。
図２４は、ＯＮ電圧（VF）とターンオフスイッチングロス（EREC）とのトレードオフ特性を示す図である。ターンオフスイッチングロスは、リカバリーロスに対応する。「con. p-i-n diode」は、比較例としてのＰＩＮダイオードを示す。「con. p-i-n diode」のＰＩＮダイオードには、キャリアライフタイム制御手法が適用されている。「p-i-n diode (n+2 layer only)」および「new p-i-n diode」は、図２２と同様である。「con. p-i-n diode」のトレードオフ特性は、キャリアライフタイム制御手法によって制御される。「new p-i-n diode」および「p-i-n diode (n+2 layer only)」の各トレードオフ特性は、ｎ＋型カソード層を構成するｎ＋型第２カソード層２８Ｂの単位面積あたりのｎ型不純物のアトム数(ＤＮ２)によって制御される。
「new p-i-n diode」で示される半導体装置１０３においては、ＯＮ電圧とターンオフスイッチングロスとのトレードオフ特性が、「con. p-i-n diode」および「p-i-n diode (n+2 layer only)」で示される２つの比較例のトレードオフ特性よりも向上している。これは、ｎ＋型第１カソード層２６Ａおよびｎ＋型第２カソード層２６Ｂを形成する際に、イオン注入のドーズ量を少なくしたことによって、キャリアライフタイムが向上したためである。また、「p-i-n diode (n+2 layer only)」においては、カソード層とカソード電極７Ａとのコンタクト性が低下する。そのため、「p-i-n diode (n+2 layer only)」のトレードオフ特性は、「con. p-i-n diode」および「new p-i-n diode」のトレードオフ特性とは異なっている。
以上のような半導体装置１０３においても、つまりＰＩＮダイオードにおいても、ＯＮ電圧とスイッチングロスとのトレードオフ特性を制御可能である。キャリアライフタイム制御手法の適用なしに、ＯＮ電圧とスイッチングロスとのトレードオフ特性が正確に制御可能となる。
＜実施の形態４＞
実施の形態４における半導体装置を説明する。実施の形態４において、実施の形態１から３のいずれかと同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。
図２５は、実施の形態４における半導体装置１０４の構成を示す断面図である。半導体装置１０４の平面構成は図１に示される半導体装置１０１のそれと同様である。図２５は、図１に示されたＡ－Ａにおける断面を示している。半導体装置１０４は、ＲＦＣ（Relaxed Field of Cathode）ダイオードである。
半導体装置１０４は、ｐ型アノード層２５、ｎ－型ドリフト層１、ｎ型第１バッファ層３Ａ、ｎ型第２バッファ層３Ｂ、ｎ＋型第１カソード層２６Ａ、ｎ＋型第２カソード層２６Ｂ、ｐ型第１カソード層２７Ａ、ｐ型第２カソード層２７Ｂ、アノード電極６Ａおよびカソード電極７Ａを含む。
ｎ＋型第１カソード層２６Ａおよびｎ＋型第２カソード層２６Ｂを含むｎ＋型カソード層２６と、ｐ型第１カソード層２７Ａおよびｐ型第２カソード層２７Ｂを含むｐ型カソード層２７とは、第２主面が延在する方向（図２５において左右方向）に交互に配置される。ｎ＋型カソード層２６とｐ型カソード層２７とが交互に配置されたダイオードをＲＦＣダイオードという。ＲＦＣダイオードにおいて、ｎ＋型カソード層２６を含む領域をＰＩＮダイオード領域、ｐ型カソード層２７を含む領域をトランジスタ領域ともいう。
実施の形態４において、第１主面は、ｐ型アノード層２５の表面（上面）に対応する。第２主面は、ｎ＋型第１カソード層２６Ａの表面（下面）およびｐ型第１カソード層２７Ａの表面（下面）に対応する。言い換えると、半導体基板はｐ型アノード層２５の上面からｎ＋型第１カソード層２６Ａまたはｐ型第１カソード層２７Ａの下面までの範囲に対応する。半導体基板の厚みは、４０μｍ以上、７００μｍ以下である。図２５に示されたＣ－ＣおよびＤ－Ｄにおける不純物濃度のプロファイルは、図３に示されるプロファイルと同様である。
ｎ－型ドリフト層１のｎ型不純物の濃度（Cn-）は、好ましくは、１．０Ｅ＋１２atoms／ｃｍ３以上、５．０Ｅ＋１４atoms／ｃｍ３以下である。
ｐ型アノード層２５は、ｎ－型ドリフト層１に対して半導体基板の第１主面側に設けられている。ｐ型アノード層２５とｎ－型ドリフト層１との間の主接合面は、好ましくは、第１主面から２．０μｍ以上、１０μｍ以下の深さに位置する。ｐ型アノード層２５の上面におけるｐ型不純物の濃度は、好ましくは、１．０Ｅ＋１６atoms／ｃｍ３以上である。ｐ型アノード層２５におけるｐ型不純物のピーク濃度は、好ましくは、２．０Ｅ＋１６atoms／ｃｍ３以上、１．０Ｅ＋１８atoms／ｃｍ３以下である。
ｎ型第１バッファ層３Ａおよびｎ型第２バッファ層３Ｂは、実施の形態１および３に示されたそれらと同様の構成を有する。
ｎ＋型第１カソード層２６Ａおよびｎ＋型第２カソード層２６Ｂは、実施の形態３に示されたそれらと同様の構成を有する。ｎ＋型第１カソード層２６Ａとｎ＋型第２カソード層２６Ｂとの界面は、好ましくは、第２主面から０．１μｍの深さに位置する。ｎ＋型第２カソード層２６Ｂとｎ型第１バッファ層３Ａとの界面は、好ましくは、第２主面から０．３μｍ以上、０．８μｍ以下の深さに位置する。
ｎ＋型第１カソード層２６Ａの表面つまり第２主面におけるｎ型不純物の濃度は、好ましくは、１．０Ｅ＋１７atoms／ｃｍ３以上、１．０Ｅ＋１８atoms／ｃｍ３以下である。ｎ＋型第２カソード層２６Ｂにおけるｎ型不純物のピーク濃度は、好ましくは、１．０Ｅ＋１６atoms／ｃｍ３以上、１．０Ｅ＋２０atoms／ｃｍ３以下である。
ｎ＋型第１カソード層２６Ａおよびｎ＋型第２カソード層２６Ｂは、式（４）を満足することが好ましい。さらに、ｎ＋型第１カソード層２６Ａおよびｎ＋型第２カソード層２６Ｂは、式（５）を満足する。
ｐ型第１カソード層２７Ａおよびｐ型第２カソード層２７Ｂは、ｎ型第１バッファ層３Ａに対して半導体基板の第２主面側に設けられている。ｐ型第１カソード層２７Ａおよびｐ型第２カソード層２７Ｂは、第２主面から第１主面に向かう方向に順に並んで配置されている。ｐ型第１カソード層２７Ａとｐ型第２カソード層２７Ｂとの界面は、好ましくは、第２主面から０．１μｍの深さに位置する。ｐ型第２カソード層２７Ｂとｎ型第１バッファ層３Ａとの界面は、好ましくは、第２主面から０．３μｍ以上、０．８μｍ以下の深さに位置する。
ｐ型第１カソード層２７Ａおよびｐ型第２カソード層２７Ｂは、ｐ型不純物として、例えばボロンまたはアルミニウム等を含む半導体層である。ｐ型第１カソード層２７Ａの表面つまり第２主面におけるｐ型不純物の濃度は、好ましくは、１．０Ｅ＋１７atoms／ｃｍ３以上、１．０Ｅ＋１８atoms／ｃｍ３以下である。ｐ型第２カソード層２７Ｂにおけるｐ型不純物のピーク濃度は、好ましくは、１．０Ｅ＋１６atoms／ｃｍ３以上、１．０Ｅ＋２０atoms／ｃｍ３以下である。
ｐ型第１カソード層２７Ａにおけるｐ型不純物の濃度のピークが位置する第２主面からの深さ（ＲＰ１）と、ｐ型第２カソード層２７Ｂにおけるｐ型不純物の濃度のピークが位置する第２主面からの深さ（ＲＰ２）とは、式（１）を満足することが好ましい。ｐ型第１カソード層２７Ａにおける単位面積あたりのｐ型不純物のアトム数（ＤＰ１）と、ｐ型第２カソード層２７Ｂにおける単位面積あたりのｐ型不純物のアトム数（ＤＰ２）とは、式（２）を満足する。
アノード電極６Ａおよびカソード電極７Ａは、実施の形態３に示されたそれらと同様の構成を有する。
図２６は、実施の形態４における半導体装置１０４の第２主面側の構造を形成する工程の一覧を示す図である。第２アニール工程までは、実施の形態２に示された半導体装置１０１の製造方法と同様である。
第２アニール工程後、まず、半導体基板の所定の領域に、第２主面から深い位置へｐ型第２カソード層２７Ｂを形成するためのｐ型不純物がイオン注入される。その後、同じ所定の領域に第２主面から浅い位置へｐ型第１カソード層２７Ａを形成するためのｐ型不純物がイオン注入される。次に、上記のｐ型不純物が注入された所定の領域の隣に位置する別の所定の領域に、第２主面から深い位置へｎ＋型第２カソード層２６Ｂを形成するためのｎ型不純物がイオン注入される。その後、その所定の領域に、第２主面から浅い位置へｎ＋型第１カソード層２６Ａを形成するためのｎ型不純物がイオン注入される。イオン注入後、第３アニール工程にて半導体基板をアニールする。以上で、ｎ＋型第１カソード層２６Ａ、ｎ＋型第２カソード層２６Ｂ、ｐ型第１カソード層２７Ａおよびｐ型第２カソード層２７Ｂが形成される。その後の工程は、実施の形態２に示された半導体装置１０１の製造方法と同様である。ここで、第２アニール工程は、ｎ型第２バッファ層用のイオン注入工程直後ではなく、第３アニール工程後に行っても、上記のｎ型第２バッファ層３Ｂの効果が得られる。
このような半導体装置１０４においても、実施の形態１から３に示される効果と同様の効果を奏する。
＜実施の形態５＞
実施の形態５における半導体装置を説明する。実施の形態５において、実施の形態１から４のいずれかと同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。
図２７は、実施の形態５における半導体装置１０５の構成を示す断面図である。半導体装置１０５の平面構成は図１に示される半導体装置１０１のそれと同様である。図２７は、図１に示されたＡ－Ａにおける断面を示している。半導体装置１０５は、ＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）である。半導体装置１０５は、互いに隣接するＩＧＢＴ領域１０とダイオード領域２０とを有する。
ＩＧＢＴ領域１０において、半導体装置１０５は、ｎ＋型エミッタ層１３、ｐ型ベース層１５、ｎ型キャリア蓄積層２、ｎ－型ドリフト層１、ｎ型第１バッファ層３Ａ、ｎ型第２バッファ層３Ｂ、ｐ型第１コレクタ層１６Ａ、ｐ型第２コレクタ層１６Ｂ、層間絶縁膜４、バリアメタル５、エミッタ電極６、コレクタ電極７およびアクティブトレンチゲート１１を含む。このＩＧＢＴ領域１０における層構成は、図２に示されるＩＧＢＴの層構成と同じであってもよい。
ダイオード領域２０において、半導体装置１０５は、ｐ＋型コンタクト層１４、ｐ型ベース層１５、ｎ型キャリア蓄積層２、ｎ－型ドリフト層１、ｎ型第１バッファ層３Ａ、ｎ型第２バッファ層３Ｂ、ｎ＋型第１カソード層２６Ａ、ｎ＋型第２カソード層２６Ｂ、バリアメタル５、アノード電極６Ａ、カソード電極７Ａおよびダイオードトレンチゲート２１を含む。アノード電極６Ａおよびカソード電極７Ａの構成は、それぞれエミッタ電極６およびコレクタ電極７の構成と同様である。ダイオードトレンチゲート２１の構成は、ダミートレンチゲート１２の構成と同様である。ダイオード領域２０においては、第１主面側および第２主面側の層構成が、ＩＧＢＴ領域１０のそれと異なる。
実施の形態５において、第１主面は、ｎ＋型エミッタ層１３およびｐ＋型コンタクト層１４の表面（上面）に対応する。第２主面は、ｎ＋型第１カソード層２６Ａの表面（下面）およびｐ型第１カソード層２７Ａの表面（下面）に対応する。言い換えると、半導体基板はｎ＋型エミッタ層１３およびｐ＋型コンタクト層１４の上面からｐ型第１コレクタ層１６Ａおよびｎ＋型第１カソード層２６Ａの下面までの範囲に対応する。半導体基板の厚みは、４０μｍ以上、７００μｍ以下である。
ｎ－型ドリフト層１のｎ型不純物の濃度（Cn-）は、好ましくは、１．０Ｅ＋１２atoms／ｃｍ３以上、５．０Ｅ＋１４atoms／ｃｍ３以下である。
ｎ型キャリア蓄積層２のｎ型不純物のピーク濃度は、好ましくは、１．０Ｅ＋１５atoms／ｃｍ３以上、１．０Ｅ＋１７atoms／ｃｍ３以下である。
ｐ型ベース層１５とｎ型キャリア蓄積層２との接合面は、好ましくは、第１主面からｎ＋型エミッタ層１３より深くｎ型キャリア蓄積層２より浅い深さに位置する。ｐ型ベース層１５のｐ型不純物のピーク濃度は、好ましくは、１．０Ｅ＋１６atoms／ｃｍ３以上、１．０Ｅ＋１８atoms／ｃｍ３以下である。実施の形態５においては、ダイオード領域２０におけるｐ型ベース層１５は、いわゆるｐ型アノード層に対応する。
ｎ＋型エミッタ層１３は、ＩＧＢＴ領域１０において、ｐ型ベース層１５に対して半導体基板の第１主面側に設けられている。ｎ＋型エミッタ層１３とｐ型ベース層１５との接合面は、好ましくは、第１主面から０．２μｍ以上、１．０μｍ以下の深さに位置する。ｎ＋型エミッタ層１３のｎ型不純物のピーク濃度は、好ましくは、１．０Ｅ＋１８atoms／ｃｍ３以上、１．０Ｅ＋２１atoms／ｃｍ３以下である。
ｐ＋型コンタクト層１４は、ダイオード領域２０において、ｐ型ベース層１５に対して半導体基板の第１主面側に設けられている。ｐ＋型コンタクト層１４は、ｎ＋型エミッタ層１３と同じ深さまたはｎ＋型エミッタ層１３よりも深い位置まで設けられている。ｐ＋型コンタクト層１４のｐ型不純物のピーク濃度は、好ましくは、１．０Ｅ＋１８atoms／ｃｍ３以上、１．０Ｅ＋２１atoms／ｃｍ３以下である。
ｎ型第１バッファ層３Ａとｎ型第２バッファ層３Ｂとの界面（Xj,nb1）は、好ましくは、第２主面から１．２μｍ以上、５．０μｍ以下の深さに位置する。ｎ型第２バッファ層３Ｂとｎ－型ドリフト層１との界面（Xj,nb2）は、好ましくは、第２主面から４．０μｍ以上、５０μｍ以下の深さに位置する。
ｎ型第１バッファ層３Ａにおけるｎ型不純物のピーク濃度（Cnb1,p）は、好ましくは、１．０Ｅ＋１６atoms／ｃｍ３以上、５．０Ｅ＋１６atoms／ｃｍ３以下である。ｎ型第２バッファ層３Ｂにおけるｎ型不純物の最大ピーク濃度（(Cnb2~n,p)max）は、ｎ－型ドリフト層１におけるｎ型不純物の濃度（Cn-）よりも高濃度であり、かつ、１．０Ｅ＋１５atoms／ｃｍ３以下である。
ｐ型第１コレクタ層１６Ａとｐ型第２コレクタ層１６Ｂとの界面は、好ましくは、第２主面から０．１μｍの深さに位置する。ｐ型第２コレクタ層１６Ｂとｎ型第１バッファ層３Ａとの界面は、好ましくは、第２主面から０．３μｍ以上、０．８μｍ以下の深さに位置する。
ｐ型第１コレクタ層１６Ａの表面つまり第２主面におけるｐ型不純物の濃度は、好ましくは、１．０Ｅ＋１７atoms／ｃｍ３以上、１．０Ｅ＋１８atoms／ｃｍ３以下である。ｐ型第２コレクタ層１６Ｂにおけるｐ型不純物のピーク濃度は、好ましくは、１．０Ｅ＋１６atoms／ｃｍ３以上、１．０Ｅ＋２０atoms／ｃｍ３以下である。
ｐ型第１コレクタ層１６Ａにおけるｐ型不純物の濃度のピークが位置する第２主面からの深さ（ＲＰ１）と、ｐ型第２コレクタ層１６Ｂにおけるｐ型不純物の濃度のピークが位置する第２主面からの深さ（ＲＰ２）とは、式（１）を満足することが好ましい。ｐ型第１コレクタ層１６Ａにおける単位面積あたりのｐ型不純物のアトム数（ＤＰ１）と、ｐ型第２コレクタ層１６Ｂにおける単位面積あたりのｐ型不純物のアトム数（ＤＰ２）とは、式（２）を満足することが好ましい。
ｎ＋型第１カソード層２６Ａとｎ＋型第２カソード層２６Ｂとの界面は、好ましくは、第２主面から０．１μｍの深さに位置する。ｎ＋型第２カソード層２６Ｂとｎ型第１バッファ層３Ａとの界面は、好ましくは、第２主面から０．３μｍ以上、０．８μｍ以下の深さに位置する。ｎ＋型第１カソード層２６Ａの表面つまり第２主面におけるｎ型不純物の濃度は、好ましくは、１．０Ｅ＋１７atoms／ｃｍ３以上、１．０Ｅ＋１８atoms／ｃｍ３以下である。ｎ＋型第２カソード層２６Ｂにおけるｎ型不純物のピーク濃度は、好ましくは、１．０Ｅ＋１６atoms／ｃｍ３以上、１．０Ｅ＋２０atoms／ｃｍ３以下である。
ｎ＋型第１カソード層２６Ａにおけるｎ型不純物の濃度のピークが位置する第２主面からの深さ（ＲＮ１）と、ｎ＋型第２カソード層２６Ｂにおけるｎ型不純物の濃度のピークが位置する第２主面からの深さ（ＲＮ２）とは、式（４）を満足することが好ましい。ｎ＋型第１カソード層２６Ａにおける単位面積あたりのｎ型不純物のアトム数（ＤＮ１）と、ｎ＋型第２カソード層２６Ｂにおける単位面積あたりのｎ型不純物のアトム数（ＤＮ２）とは、式（５）を満足することが好ましい。
エミッタ電極６、コレクタ電極７、アノード電極６Ａおよびカソード電極７Ａは、実施の形態１または３に示されたそれらと同様の構成を有する。
図２８は、実施の形態５における半導体装置１０５の第２主面側の構造を形成する工程の一覧を示す図である。第２アニール工程までは、実施の形態２に示された半導体装置１０１の製造方法と同様である。
第２アニール工程後、まず、ＩＧＢＴ領域１０の第２主面から深い位置へｐ型第２コレクタ層１６Ｂを形成するためのｐ型不純物がイオン注入される。その後、ＩＧＢＴ領域１０の第２主面から浅い位置へｐ型第１コレクタ層１６Ａを形成するためのｐ型不純物がイオン注入される。次に、ダイオード領域２０の第２主面から深い位置へｎ＋型第２カソード層２６Ｂを形成するためのｎ型不純物がイオン注入される。その後、ダイオード領域２０の第２主面から浅い位置へｎ＋型第１カソード層２６Ａを形成するためのｎ型不純物がイオン注入される。イオン注入後、第３アニール工程にて半導体基板をアニールする。以上で、ｐ型第１コレクタ層１６Ａ、ｐ型第２コレクタ層１６Ｂ、ｎ＋型第１カソード層２６Ａおよびｎ＋型第２カソード層２６Ｂが形成される。その後の工程は、実施の形態２に示された半導体装置１０１の製造方法と同様である。ここで、第２アニール工程は、ｎ型第２バッファ層用のイオン注入工程直後ではなく、第３アニール工程後に行っても、上記のｎ型第２バッファ層３Ｂの効果が得られる。
このような半導体装置１０５においても、実施の形態１から５に示される効果と同様の効果を奏する。
＜実施の形態６＞
実施の形態６における半導体装置を説明する。実施の形態６において、実施の形態１から５のいずれかと同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。
図２９は、実施の形態６における半導体装置１０６の構成を示す断面図である。半導体装置１０６の平面構成は図１に示される半導体装置１０１のそれと同様である。図２９は、図１に示されたＡ－Ａにおける断面を示している。半導体装置１０６は、ＲＣ－ＩＧＢＴである。
半導体装置１０６のＩＧＢＴ領域１０における構成は、実施の形態５の半導体装置１０５のＩＧＢＴ領域１０における構成と同じである。半導体装置１０６のダイオード領域２０における構成は、半導体装置１０５のダイオード領域２０における構成とは異なる。半導体装置１０６は、ｐ＋型コンタクト層１４およびｐ型ベース層１５に代えて、ｐ型アノード層２５を備える。
ｐ型アノード層２５は、ｎ－型ドリフト層１に対して半導体基板の第１主面側に設けられている。ｐ型アノード層２５は、ＩＧＢＴ領域１０におけるｎ＋型エミッタ層１３よりも深くまで形成されている。ｐ型アノード層２５とｎ型キャリア蓄積層２との接合面は、好ましくは、第１主面から０．５μｍ以上、１．０μｍ以下の深さに位置する。ｐ型アノード層２５の上面におけるｐ型不純物の濃度は、好ましくは、１．０Ｅ＋１６atoms／ｃｍ３以上である。ｐ型アノード層２５におけるｐ型不純物のピーク濃度は、好ましくは、２．０Ｅ＋１６atoms／ｃｍ３以上、１．０Ｅ＋１８atoms／ｃｍ３以下である。
半導体装置１０６のその他の構成は、半導体装置１０５と同様である。このような半導体装置１０６においても、実施の形態１から５に示される効果と同様の効果を奏する。
＜実施の形態７＞
実施の形態７における半導体装置を説明する。実施の形態７において、実施の形態１から６のいずれかと同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。
図３０は、実施の形態７における半導体装置１０７の構成を示す断面図である。半導体装置１０７の平面構成は図１に示される半導体装置１０１のそれと同様である。図３０は、図１に示されたＡ－Ａにおける断面を示している。
半導体装置１０７は、半導体装置１０６のダイオード領域２０における第２主面側（バックサイド側）の構造を、実施の形態４に示されたＲＦＣ（Relaxed Field of Cathode）構造に変形したものである。つまり、半導体装置１０７は、ＲＣ－ＩＧＢＴにＲＦＣが適用された構成を有する。半導体装置１０７のＩＧＢＴ領域１０における構成は、半導体装置１０５および半導体装置１０６のそれらと同じである。
ダイオード領域２０においては、ｎ＋型第１カソード層２６Ａおよびｎ＋型第２カソード層２６Ｂを含むｎ＋型カソード層２６と、ｐ型第１カソード層２７Ａおよびｐ型第２カソード層２７Ｂを含むｐ型カソード層２７とが、第２主面が延在する方向に、交互に配置されている。ｎ＋型第１カソード層２６Ａ、ｎ＋型第２カソード層２６Ｂ、ｐ型第１カソード層２７Ａおよびｐ型第２カソード層２７Ｂの構成は、実施の形態４に示された構成と同じである。また、それらの製造方法も実施の形態４に示された方法と同じである。
このような半導体装置１０７においても、実施の形態１から６に示される効果を奏する。
＜実施の形態８＞
実施の形態８における半導体装置を説明する。実施の形態８において、実施の形態１から７のいずれかと同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。以下、半導体基板はＳｉウエハであり、Ｓｉウエハの第２主面を構成する半導体層を拡散層という。すなわち、拡散層は、ｐ型第１コレクタ層１６Ａ、ｎ＋型第１カソード層２６Ａおよびｐ型第１カソード層２７Ａのうちいずれかの半導体層である。
上記のようにコレクタ電極７は、複数の金属層が積層された構成を有する。複数の金属層のうち、拡散層に接触する金属層は、Ｔｉ、ＡｌＳｉおよびＮｉＳｉのうちいずれかの金属で形成されている。例えば、ｐ型第１コレクタ層１６Ａに接触する金属層は、ＡｌＳｉまたはＮｉＳｉで形成されている。
図３１は、第１金属層を構成する金属の種類と第１金属層に接触する拡散層の導電型とそのコンタクト抵抗率とを示す図である。ｎ型およびｐ型のいずれの拡散層に対しても良好なコンタクト特性を示す材料は、ＮｉＳｉおよびＡｌＳｉである。
ＮｉＳｉは、Ｎｉをスパッタリング法にて成膜したあと、第４アニール工程においてそのＮｉがＳｉと反応して形成される。特に、ＮｉＳｉはＡｌＳｉよりもコンタクト性に優れる。なお、ｎ型拡散層およびｐ型拡散層は、イオン注入の際、それぞれ１．０Ｅ＋１５atoms／ｃｍ２のドーズ量にて形成された層である。
図３２は、第４アニール工程におけるアニール温度とＮｉを含む第１金属層のシート抵抗との関係を示す図である。Ｎｉは、アニール温度によって種々のシリサイド層を形成する。アニール温度が３００℃以上である場合、シート抵抗が低いモノシリサイド（ＮｉＳｉ）層が形成される。例えば、実施の形態１に示された半導体装置１０１において、第１金属層が形成されない領域には、アルミ配線が存在することから、第４アニール工程のアニール温度は、３００℃以上、かつ、第２アニール工程の温度より低い温度に設定する必要がある。
図３３は、Ｘ線回折法（X-ray diffraction）によって解析された第１金属層のスペクトルを示す。３００℃以上でアニールされた第１金属層においては、モノシリサイド（ＮｉＳｉ）が検出されている。
ＮｉＳｉは、図３１に示されるように、ｎ型拡散層およびｐ型拡散層のいずれにも良好なコンタクト性を示す。つまり、ＮｉＳｉは、実施の形態１に示されたｐ型第１コレクタ層１６Ａに対しても良好なコンタクト性を示し、実施の形態２に示されたｎ＋型第１カソード層２６Ａに対しても良好なコンタクト性を示す。その結果、ｐ型第２コレクタ層１６Ｂまたはｎ＋型第２カソード層２６Ｂにおける単位面積あたりの不純物のアトム数（それぞれＤＰ２またはＤＮ２）の制御によって、第２主面側からのキャリア注入効率（図２におけるγp,activeまたは図２０におけるγn,active)を制御することが可能になる。このような半導体装置は、キャリアライフタイム制御手法を適用しなくても、ＯＮ電圧とスイッチングロスとのトレードオフ特性を正確に制御することを可能する。
図３４は、Ａｌを含む第１金属層を備えるＩＧＢＴにおけるＯＮ電圧（VCE(sat)）と測定温度との関係を示す図である。その図３４には、第１金属層がＡｌである場合のＯＮ電圧と、第１金属層がＡｌＳｉ（Ｓｉ添加量：１～３％）である場合のＯＮ電圧とがそれぞれ示されている。また、図３４には、Ｓｉと第１金属層との界面におけるＳｉの表面の写真が掲載されている。
第４アニール工程によって、ＡｌがＳｉと反応して、Ｓｉ表面にスパイクが発生する。スパイクとは、ＳｉがＡｌ中に拡散して、ＡｌがＳｉ中にくさび状に突出した状態をいう。このようなスパイクは、第２主面すなわちバックサイドからのキャリア注入効率を低下させる。特に、低温下においてその効率は低下する。図３４に示されるように、３００Ｋ以下の低温において、第１金属層がＡｌ膜である場合のＯＮ電圧特性は、第１金属層がＡｌＳｉ膜である場合のＯＮ電圧特性とは異なる。Ｓｉ表面にスパイクが発生していないＡｌＳｉ膜におけるＯＮ電圧特性は、測定温度に対して「正」の挙動（温度上昇に伴ってＯＮ電圧も上昇する挙動）を示している。ＩＧＢＴ、ＦＷＤ等の半導体装置において、測定温度に対するＯＮ電圧特性は、「正」の挙動を示すことが好ましい。パワー半導体モジュールには、複数の半導体装置が多並列状態で実装されることから、そのような「正」の挙動は、デバイスＯＮ状態時に、特定のチップに電流が集中することを防ぐ。よって、ＡｌＳｉ膜を有するＩＧＢＴは、パワー半導体として求められる性能を有する。
また、ＡｌＳｉ膜はｐ型第１コレクタ層１６Ａまたはｎ＋型第１カソード層２６Ａと、良好なコンタクト性を示す。その結果、ｐ型第２コレクタ層１６Ｂまたはｎ＋型第２カソード層２６Ｂにおける単位面積あたりの不純物のアトム数（それぞれＤＰ２またはＤＮ２）の制御によって、第２主面側からのキャリア注入効率（図２におけるγp,activeまたは図２０におけるγn,active)を制御することが可能になる。このような半導体装置は、キャリアライフタイム制御手法を適用しなくても、ＯＮ電圧とスイッチングロスとのトレードオフ特性を正確に制御することを可能する。
本開示は、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ ｎ－型ドリフト層、２ ｎ型キャリア蓄積層、３Ａ ｎ型第１バッファ層、３Ｂ ｎ型第２バッファ層、４ 層間絶縁膜、５ バリアメタル、６ エミッタ電極、６Ａ アノード電極、７ コレクタ電極、７Ａ カソード電極、８ トレンチ、９ シリサイド層、１０ ＩＧＢＴ領域、１１ アクティブトレンチゲート、１１ａ ゲートトレンチ電極、１１ｂ ゲートトレンチ絶縁膜、１２ ダミートレンチゲート、１２ａ ダミートレンチ電極、１２ｂ ダミートレンチ絶縁膜、１３ ｎ＋型エミッタ層、１４ ｐ＋型コンタクト層、１５ ｐ型ベース層、１６Ａ ｐ型第１コレクタ層、１６Ｂ ｐ型第２コレクタ層、２０ ダイオード領域、２１ ダイオードトレンチゲート、２５ ｐ型アノード層、２６ ｎ＋型カソード層、２６Ａ ｎ＋型第１カソード層、２６Ｂ ｎ＋型第２カソード層、２７ ｐ型カソード層、２７Ａ ｐ型第１カソード層、２７Ｂ ｐ型第２カソード層、３１ ポリシリコン層、３２ 高濃度ｎ＋層、３３ 高結晶欠陥密度層、４１ アクティブセル領域、４２ インターフェース領域、４３ エッジ終端領域、４４ ゲート配線、４５ ゲートパッド、１０１ 半導体装置、１０３～１０７ 半導体装置。

Claims (18)

  1. 第１主面と、前記第１主面に対向する第２主面と、を含む半導体基板と、
    前記半導体基板の前記第１主面と前記第２主面との間に設けられた第１導電型のドリフト層と、
    前記ドリフト層よりも第２主面側に設けられ、前記ドリフト層よりも単位体積あたりの不純物のアトム数が多い第１導電型のバッファ層と、
    前記バッファ層よりも前記第２主面側に設けられ、前記第２主面から前記第１主面に向かう方向に順に並んで配置された第１半導体層と、第２半導体層と、を備え、
    前記第１半導体層と前記第２半導体層とは、互いに同一の導電型を有し、
    前記第２半導体層は、前記第１半導体層よりも単位体積あたりの不純物のアトム数が多く、
    前記第１半導体層は、前記第２主面から前記第１主面に向かう前記方向における単位体積あたりの不純物のアトム数についてピークを有し、
    前記第２半導体層は、前記第２主面から前記第１主面に向かう前記方向における単位体積あたりの不純物のアトム数についてピークを有し、
    前記第１半導体層における単位体積あたりの前記アトム数の前記ピークが位置する前記第２主面からの深さ（Ｒ １ ）と、前記第２半導体層における単位体積あたりの前記アトム数の前記ピークが位置する前記第２主面からの深さ（Ｒ ２ ）とは、
    Ｒ ２ ／Ｒ １ ＝５．０
    の関係式を満たす、半導体装置。
  2. 前記半導体基板の前記第２主面上に複数の金属層が積層された電極を、さらに備える、請求項１に記載の半導体装置。
  3. 前記複数の金属層のうち前記半導体基板の前記第２主面に接触する金属層は、ＮｉＳｉを含む、請求項２に記載の半導体装置。
  4. 前記複数の金属層のうち前記半導体基板の前記第２主面に接触する金属層は、ＡｌＳｉを含み、
    前記ＡｌＳｉに含まれるＳｉの濃度は、１％以上、３％以下である、請求項２に記載の半導体装置。
  5. 前記第１半導体層における単位面積あたりの不純物のアトム数（Ｄ１）と、前記第２半導体層における単位面積あたりの不純物のアトム数（Ｄ２）とは、
    Ｄ２／Ｄ１≧０．０７
    の関係式を満たす、請求項１から請求項４のうちいずれか一項に記載の半導体装置。
  6. 前記バッファ層は、前記第２主面から前記第１主面に向かう前記方向における単位体積あたりの不純物のアトム数について複数のピークを有し、
    前記複数のピークは、前記第２主面に近づくにつれて高くなる、請求項１から請求項５のうちいずれか一項に記載の半導体装置。
  7. 前記バッファ層における前記複数のピークのうち前記第２主面に近いピークに対応する前記不純物は、リンまたはヒ素であり、
    前記バッファ層における前記複数のピークのうち前記第２主面に近い前記ピークよりも前記第１主面に近いピークに対応する前記不純物は、リンおよびヒ素以外の元素である、請求項６に記載の半導体装置。
  8. 前記バッファ層における前記複数のピークのうち最大のピークは、前記第２半導体層の前記第２主面から前記第１主面に向かう前記方向における単位体積あたりの不純物のアトム数についてのピークよりも低い、請求項６または請求項７に記載の半導体装置。
  9. 前記バッファ層における前記複数のピークのうち最大のピークは、前記第１半導体層の前記第２主面から前記第１主面に向かう前記方向における単位体積あたりの不純物のアトム数についてのピークよりも低い、請求項６から請求項８のうちいずれか一項に記載の半導体装置。
  10. 前記ドリフト層よりも第１主面側に設けられた第２導電型のベース層と、
    前記ベース層よりも前記第１主面側に前記半導体基板の表層として設けられ、前記第１主面を形成する第１導電型のエミッタ層と、
    前記エミッタ層と前記ベース層とを前記第１主面から貫通しているトレンチの内部に、絶縁膜を介して設けられたゲート電極と、をさらに備え、
    前記第１半導体層と前記第２半導体層とは、第２導電型を有し、
    前記エミッタ層と前記ベース層と前記ドリフト層と前記バッファ層と前記第１半導体層と前記第２半導体層と前記ゲート電極とは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を形成している、請求項１から請求項９のうちいずれか一項に記載の半導体装置。
  11. 前記ドリフト層よりも第１主面側に設けられる第２導電型のアノード層、をさらに備え、
    前記第１半導体層と前記第２半導体層とは、第１導電型を有する、請求項１から請求項９のうちいずれか一項に記載の半導体装置。
  12. 第１主面と、前記第１主面に対向する第２主面と、を含む半導体基板と、
    前記半導体基板の前記第１主面と前記第２主面との間に設けられた第１導電型のドリフト層と、
    前記ドリフト層よりも第２主面側に設けられ、前記ドリフト層よりも単位体積あたりの不純物のアトム数が多い第１導電型のバッファ層と、
    前記バッファ層よりも前記第２主面側に設けられ、前記第２主面から前記第１主面に向かう方向に順に並んで配置された第１半導体層と、第２半導体層と、を備え、
    前記第１半導体層と前記第２半導体層とは、互いに同一の導電型を有し、
    前記第２半導体層は、前記第１半導体層よりも単位体積あたりの不純物のアトム数が多く、
    前記ドリフト層よりも第１主面側に設けられる第２導電型のアノード層、をさらに備え、
    前記第１半導体層と前記第２半導体層とは、前記第２主面が延在する方向に交互に配置された第１導電型を有する領域と第２導電型を有する領域とを含む、半導体装置。
  13. 前記半導体基板は、ＩＧＢＴが形成されるＩＧＢＴ領域と、ダイオードが形成されるダイオード領域と、を含み、
    前記ＩＧＢＴ領域は、
    前記第１半導体層と、
    前記第２半導体層と、
    前記ドリフト層と、
    前記ドリフト層よりも第１主面側に設けられた第２導電型のベース層と、
    前記ベース層よりも前記第１主面側に前記半導体基板の表層として設けられ、前記第１主面を形成する第１導電型のエミッタ層と、
    前記エミッタ層と前記ベース層とを前記第１主面から貫通しているトレンチの内部に、絶縁膜を介して設けられたゲート電極と、を含み、
    前記ＩＧＢＴ領域における前記第１半導体層と前記第２半導体層とは、第２導電型を有し、
    前記ダイオード領域は、
    前記第１半導体層と、
    前記第２半導体層と、
    前記ドリフト層と、
    前記ドリフト層よりも第１主面側に設けられる第２導電型のアノード層と、を含み、
    前記ダイオード領域における前記第１半導体層と前記第２半導体層とは、第１導電型を有する、請求項１から請求項９のうちいずれか一項に記載の半導体装置。
  14. 第１主面と、前記第１主面に対向する第２主面と、を含む半導体基板と、
    前記半導体基板の前記第１主面と前記第２主面との間に設けられた第１導電型のドリフト層と、
    前記ドリフト層よりも第２主面側に設けられ、前記ドリフト層よりも単位体積あたりの不純物のアトム数が多い第１導電型のバッファ層と、
    前記バッファ層よりも前記第２主面側に設けられ、前記第２主面から前記第１主面に向かう方向に順に並んで配置された第１半導体層と、第２半導体層と、を備え、
    前記第１半導体層と前記第２半導体層とは、互いに同一の導電型を有し、
    前記第２半導体層は、前記第１半導体層よりも単位体積あたりの不純物のアトム数が多く、
    前記半導体基板は、ＩＧＢＴが形成されるＩＧＢＴ領域と、ダイオードが形成されるダイオード領域と、を含み、
    前記ＩＧＢＴ領域は、
    前記第１半導体層と、
    前記第２半導体層と、
    前記ドリフト層と、
    前記ドリフト層よりも第１主面側に設けられた第２導電型のベース層と、
    前記ベース層よりも前記第１主面側に前記半導体基板の表層として設けられ、前記第１主面を形成する第１導電型のエミッタ層と、
    前記エミッタ層と前記ベース層とを前記第１主面から貫通しているトレンチの内部に、絶縁膜を介して設けられたゲート電極と、を含み、
    前記ＩＧＢＴ領域における前記第１半導体層と前記第２半導体層とは、第２導電型を有し、
    前記ダイオード領域は、
    前記第１半導体層と、
    前記第２半導体層と、
    前記ドリフト層と、
    前記ドリフト層よりも第１主面側に設けられる第２導電型のアノード層と、を含み、
    前記ダイオード領域における前記第１半導体層と前記第２半導体層とは、前記第２主面が延在する方向に交互に配置された第１導電型を有する領域と第２導電型を有する領域とを含む、半導体装置。
  15. 前記アノード層よりも前記第１主面側に前記半導体基板の表層として設けられ、前記第１主面を形成する第２導電型のコンタクト層を、さらに備える、請求項１１から請求項１４のうちいずれか一項に記載の半導体装置。
  16. 前記アノード層は、前記半導体基板の表層であり、前記第１主面を形成している、請求項１１から請求項１４のうちいずれか一項に記載の半導体装置。
  17. 第１主面と、前記第１主面に対向する第２主面と、前記第１主面と前記第２主面との間に設けられた第１導電型のドリフト層と、前記ドリフト層よりも第２主面側に設けられ、前記ドリフト層よりも単位体積あたりの不純物のアトム数が多い第１導電型のバッファ層と、を含む、半導体基板を準備する工程と、
    前記第２主面から第１不純物と第２不純物とをそれぞれ注入して、前記第２主面から前記第１主面に向かう方向に順に並んで配置された第１半導体層と第２半導体層とを、前記バッファ層よりも前記第２主面側に形成する工程と、を備え、
    前記第１半導体層と前記第２半導体層とを形成する工程においては、
    前記第２主面から、前記第２半導体層を形成するための前記第２不純物を注入し、
    前記第２主面から、前記第１半導体層を形成するための前記第１不純物を、前記第２半導体層における単位体積あたりの前記第２不純物のアトム数よりも単位体積あたりの前記第１不純物のアトム数が少なくなるように、かつ、前記第２半導体層よりも浅い領域に注入し、
    前記半導体基板をレーザーアニールによって前記第１不純物と前記第２不純物とを拡散させ、
    前記第１不純物と前記第２不純物とは、互いに同一の導電型を有し、
    前記第１半導体層は、前記第２主面から前記第１主面に向かう前記方向における単位体積あたりの不純物のアトム数についてピークを有し、
    前記第２半導体層は、前記第２主面から前記第１主面に向かう前記方向における単位体積あたりの不純物のアトム数についてピークを有し、
    前記第１半導体層における単位体積あたりの前記アトム数の前記ピークが位置する前記第２主面からの深さ（Ｒ １ ）と、前記第２半導体層における単位体積あたりの前記アトム数の前記ピークが位置する前記第２主面からの深さ（Ｒ ２ ）とは、
    Ｒ ２ ／Ｒ １ ＝５．０
    の関係式を満たす、半導体装置の製造方法。
  18. 前記半導体基板の前記第２主面に接触する第１金属層と、前記第１金属層上に積層される第２金属層とを、形成する工程と、
    前記第１金属層と前記半導体基板の表層とをアニールして合金化する工程と、をさらに備え、
    前記第１金属層と前記半導体基板の表層とを合金化する前記工程におけるアニール温度は、３００℃以上、かつ、前記バッファ層を形成するためのアニール温度以下である、請求項１７に記載の半導体装置の製造方法。
JP2021036331A 2021-03-08 2021-03-08 半導体装置および半導体装置の製造方法 Active JP7479315B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021036331A JP7479315B2 (ja) 2021-03-08 2021-03-08 半導体装置および半導体装置の製造方法
US17/457,320 US12009413B2 (en) 2021-03-08 2021-12-02 Semiconductor device and method for manufacturing the same
DE102022102521.7A DE102022102521A1 (de) 2021-03-08 2022-02-03 Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN202210208592.0A CN115050826A (zh) 2021-03-08 2022-03-03 半导体装置及半导体装置的制造方法
US18/625,604 US20240274699A1 (en) 2021-03-08 2024-04-03 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021036331A JP7479315B2 (ja) 2021-03-08 2021-03-08 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022136627A JP2022136627A (ja) 2022-09-21
JP7479315B2 true JP7479315B2 (ja) 2024-05-08

Family

ID=82898277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021036331A Active JP7479315B2 (ja) 2021-03-08 2021-03-08 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (2) US12009413B2 (ja)
JP (1) JP7479315B2 (ja)
CN (1) CN115050826A (ja)
DE (1) DE102022102521A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024064037A (ja) * 2022-10-27 2024-05-14 株式会社デンソー 半導体装置
JP2024075220A (ja) * 2022-11-22 2024-06-03 株式会社 日立パワーデバイス 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259779A (ja) 2004-03-09 2005-09-22 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
JP2007123469A (ja) 2005-10-27 2007-05-17 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2010050307A (ja) 2008-08-22 2010-03-04 Renesas Technology Corp 半導体装置およびその製造方法
JP2012074549A (ja) 2010-09-29 2012-04-12 Toshiba Corp 半導体装置の製造方法
WO2013069113A1 (ja) 2011-11-09 2013-05-16 トヨタ自動車株式会社 半導体装置およびその製造方法
JP2016143804A (ja) 2015-02-03 2016-08-08 トヨタ自動車株式会社 半導体装置
JP2017130478A (ja) 2016-01-18 2017-07-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018073911A (ja) 2016-10-26 2018-05-10 株式会社デンソー 半導体装置
JP2020182009A (ja) 2020-08-12 2020-11-05 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311481A (ja) 2003-04-02 2004-11-04 Toshiba Corp 半導体装置
JP5283326B2 (ja) * 2006-10-27 2013-09-04 三菱電機株式会社 半導体装置およびその製造方法
JP2009295718A (ja) * 2008-06-04 2009-12-17 Panasonic Corp 半導体装置およびその製造方法
CN101887913B (zh) * 2010-06-04 2013-01-02 无锡新洁能功率半导体有限公司 一种具有改善型集电极结构的igbt
JP2016027638A (ja) * 2014-06-27 2016-02-18 京セラ株式会社 光電変換装置
WO2017193322A1 (zh) * 2016-05-12 2017-11-16 中山港科半导体科技有限公司 绝缘栅双极晶体管的制造方法
CN106206679B (zh) * 2016-08-31 2019-08-23 电子科技大学 一种逆导型igbt
JP2019012725A (ja) * 2017-06-29 2019-01-24 株式会社東芝 半導体装置
CN107910367A (zh) * 2017-11-13 2018-04-13 广东美的制冷设备有限公司 绝缘栅双极晶体管及其制作方法、ipm模块、以及空调器
CN109671772A (zh) * 2018-12-17 2019-04-23 成都森未科技有限公司 一种功率半导体器件及其集电区的制造方法
WO2021221092A1 (ja) * 2020-05-01 2021-11-04 富士電機株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259779A (ja) 2004-03-09 2005-09-22 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
JP2007123469A (ja) 2005-10-27 2007-05-17 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2010050307A (ja) 2008-08-22 2010-03-04 Renesas Technology Corp 半導体装置およびその製造方法
JP2012074549A (ja) 2010-09-29 2012-04-12 Toshiba Corp 半導体装置の製造方法
WO2013069113A1 (ja) 2011-11-09 2013-05-16 トヨタ自動車株式会社 半導体装置およびその製造方法
JP2016143804A (ja) 2015-02-03 2016-08-08 トヨタ自動車株式会社 半導体装置
JP2017130478A (ja) 2016-01-18 2017-07-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018073911A (ja) 2016-10-26 2018-05-10 株式会社デンソー 半導体装置
JP2020182009A (ja) 2020-08-12 2020-11-05 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN115050826A (zh) 2022-09-13
US20220285537A1 (en) 2022-09-08
US12009413B2 (en) 2024-06-11
JP2022136627A (ja) 2022-09-21
DE102022102521A1 (de) 2022-09-08
US20240274699A1 (en) 2024-08-15

Similar Documents

Publication Publication Date Title
US9263529B2 (en) Semiconductor device with vertically inhomogeneous heavy metal doping profile
JP6111572B2 (ja) 半導体装置および半導体装置の製造方法
JP3684962B2 (ja) 半導体装置の製造方法
CN101901828B (zh) 生产半导体器件的方法
US20240274699A1 (en) Semiconductor device and method for manufacturing the same
EP0345435B2 (en) Semiconductor device with a high breakdown voltage and method for its manufacture
CN107180765A (zh) 形成半导体器件的方法
JP7613042B2 (ja) 炭化珪素半導体装置
JP3727827B2 (ja) 半導体装置
JP7580245B2 (ja) 半導体装置および半導体装置の製造方法
US20060073684A1 (en) Method for fabricating a doped zone in a semiconductor body
JP7574575B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5600985B2 (ja) 電力半導体装置の製造方法
JP7515428B2 (ja) 半導体装置およびその製造方法
CN104051524B (zh) 半导体器件
JP7692875B2 (ja) パワー半導体装置およびパワー半導体装置の製造方法
JP4882214B2 (ja) 逆阻止型絶縁ゲート形半導体装置およびその製造方法
JP7675674B2 (ja) パワー半導体装置およびパワー半導体装置の製造方法
JP4821088B2 (ja) 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
JP2008103562A (ja) 半導体装置の製造方法
JPH0982955A (ja) 半導体装置の製法
JP4951872B2 (ja) 半導体装置の製造方法
JP2006100779A (ja) 半導体装置およびその製造方法
US20230317456A1 (en) Method of manufacturing a semiconductor device
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240423

R150 Certificate of patent or registration of utility model

Ref document number: 7479315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150