JP2024154232A - ダイオードを有する半導体装置の製造方法 - Google Patents

Abstract

【課題】 カソード層内に結晶欠陥を有するダイオードを容易に形成する。
【解決手段】 半導体装置の製造方法であって、カソード層形成工程と、前記カソード層形成工程の実施後に半導体基板の第２表面にレーザを照射するレーザ照射工程を有する。前記カソード層形成工程では、前記第２表面を含む範囲に分布するｎ型の第１カソード層と、前記第１カソード層に対して第１表面側から接するとともに前記第１カソード層よりも低いｎ型不純物濃度を有するｎ型の第２カソード層を形成する。前記レーザ照射工程では、前記第２表面の近傍の前記半導体基板の表層部に９５０℃以上の加熱範囲を形成する。前記レーザ照射工程では、前記第１カソード層と前記第２カソード層の境界が前記加熱範囲内に位置し、前記第２カソード層の前記第１表面側の端部が前記加熱範囲よりも前記第１表面側に位置する。
【選択図】図７

Description

本明細書に開示の技術は、ダイオードを有する半導体装置の製造方法に関する。

特許文献１には、絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴという場合がある）とダイオードを有する半導体装置の製造方法が開示されている。この製造方法では、ｎ型不純物のイオン注入によってｎ型のカソード層を形成する。次に、半導体基板にヘリウムイオンを照射することによって、カソード層内に高密度に結晶欠陥を形成する。カソード層内に結晶欠陥を形成することで、ＩＧＢＴのターンオンするときにスナップバックを抑制できる。

特開２０１５－２１１１４９号公報

ダイオードのカソード層内に結晶欠陥を形成すると、ダイオードのリカバリ電流を早く減衰させることが可能であることが判明した。この効果は、ＩＧＢＴとダイオードを有する半導体装置だけでなく、ダイオード単体の半導体装置でも得ることができる。特許文献１のようにヘリウムイオンの照射によってカソード層内に結晶欠陥を形成する場合には、ヘリウムイオンを照射するための専用の設備が必要となり、製造コストが高くなる。本明細書では、カソード層内に結晶欠陥を有するダイオードを容易に形成する技術を提案する。

本明細書が開示する半導体装置の製造方法では、ｐ型のアノード層（４２）と、ｎ型のカソード層（４８）と、前記アノード層と前記カソード層の間に配置されているドリフト層（４４）を有するダイオードを有する半導体装置を製造する。この製造方法は、半導体基板準備工程と、アノード層形成工程と、カソード層形成工程と、レーザ照射工程を有する。前記半導体基板準備工程では、シリコンによって構成されており、第１表面（１２ａ）と前記第１表面の反対側に位置する第２表面（１２ｂ）を有し、前記ドリフト層を有する半導体基板を準備する。前記アノード層形成工程では、前記半導体基板内の前記第１表面を含む範囲に前記アノード層を形成する。前記カソード層形成工程では、前記第２表面にｎ型不純物を注入することによって前記半導体基板内の前記第２表面を含む範囲に前記カソード層を形成する。前記レーザ照射工程では、前記カソード層形成工程の実施後に、前記第２表面にレーザ（９２）を照射する。前記カソード層形成工程では、前記第２表面を含む範囲に分布するｎ型の第１カソード層（４８ａ）と、前記第１カソード層に対して前記第１表面側から接するとともに前記第１カソード層よりも低いｎ型不純物濃度を有するｎ型の第２カソード層（４８ｂ）を有する前記カソード層を形成する。前記レーザ照射工程では、前記第２表面の近傍の前記半導体基板の表層部に９５０℃以上の加熱範囲（９４）を形成する。前記レーザ照射工程では、前記第１カソード層と前記第２カソード層の境界が前記加熱範囲内に位置し、前記第２カソード層の前記第１表面側の端部が前記加熱範囲よりも前記第１表面側に位置する。

なお、アノード層は、イオン注入とエピタキシャル成長のいずれによって形成してもよい。また、アノード層形成工程とカソード層形成工程はいずれを先に実施してもよい。また、カソード層形成工程では、第１カソード層と第２カソード層のいずれを先に形成してもよい。

この製造方法では、第１カソード層と第２カソード層にｎ型不純物を注入するときに、第１カソード層と第２カソード層の内部に高密度に結晶欠陥が形成される。その後、レーザ照射工程において第２表面にレーザを照射する。レーザ照射工程では、９５０℃以上の加熱範囲が形成される。当該加熱範囲内では、シリコンが９５０℃以上の温度に曝されることによって不純物が活性化するとともに結晶欠陥が消滅する。当該加熱範囲内に第１カソード層と第２カソード層の境界が位置する（すなわち、当該加熱範囲内に第１カソード層の全体が含まれる）ので、第１カソード層全体が活性化され、第１カソード層内の結晶欠陥の大部分が消滅する。このように、結晶性が高く、かつ、ｎ型不純物濃度が高い第１カソード層が形成されるので、ダイオードの高いオン特性を実現できる。また、第２カソード層の第１表面側の端部が当該加熱範囲よりも第１表面側に位置する（すなわち、当該加熱範囲の外側に位置する）ので、第２カソード層の第１表面側の端部では結晶欠陥が消滅し難い。したがって、第２カソード層内に多数の結晶欠陥が残存する。このため、このダイオードではリカバリ電流を早く減衰させることができる。以上のように、この製造方法によれば、カソード層内に結晶欠陥を有するダイオードを製造できる。また、この製造方法では、カソード層に対するｎ型不純物の注入と第２表面へのレーザの照射という一般的な工程によって、結晶欠陥を有するカソード層を形成できる。したがって、カソード層内に結晶欠陥を有するダイオードを低コストで製造できる。

半導体装置１０の断面図。 カソード層４８の拡大断面図。 半導体装置１０の製造方法の説明図。 半導体装置１０の製造方法の説明図。 半導体装置１０の製造方法の説明図。 半導体装置１０の製造方法の説明図。 半導体装置１０の製造方法の説明図。 リカバリ特性を示すグラフ。

本明細書が開示する一例の形態では、前記レーザ照射工程よりも前に、前記半導体基板内に前記第２カソード層に対して前記第１表面側から接するとともに前記第２カソード層よりも低いｎ型不純物を有するｎ型のバッファ層（４６）を形成するバッファ層形成工程をさらに有していてもよい。

本明細書が開示する一例の形態では、前記半導体装置が、前記ダイオードの隣に絶縁ゲートバイポーラトランジスタを備えていてもよい。前記絶縁ゲートバイポーラトランジスタが、前記半導体基板内の前記第２表面を含む範囲に配置されているとともに前記カソード層に隣接するｐ型のコレクタ層（３０）を有していてもよい。前記バッファ層形成工程では、前記バッファ層が前記絶縁ゲートバイポーラトランジスタの範囲と前記ダイオードの範囲に跨って分布するように前記バッファ層を形成してもよい。

本明細書が開示する一例の形態では、前記レーザがグリーンレーザであってもよい。

この構成によれば、カソード層の厚さが薄い場合であっても、カソード層内に高密度な結晶欠陥を残存させることができる。

図１に示す実施形態の半導体装置１０は、半導体基板１２と、上部電極１４と、下部電極１６を有している。半導体基板１２は、シリコンにより構成されている。上部電極１４は、半導体基板１２の上面１２ａに設けられている。下部電極１６は、半導体基板１２の下面１２ｂに設けられている。

半導体基板１２は、縦型のＩＧＢＴが設けられているＩＧＢＴ領域２０と、縦型のダイオードが設けられているダイオード領域４０を有している。上部電極１４は、ＩＧＢＴのエミッタ電極とダイオードのアノード電極を兼ねている。下部電極１６は、ＩＧＢＴのコレクタ電極とダイオードのカソード電極を兼ねている。

半導体基板１２の厚み方向の中央部には、ドリフト層４４が設けられている。ドリフト層４４は、低濃度のｎ型層である。ドリフト層４４は、ＩＧＢＴ領域２０とダイオード領域４０に跨って分布している。

ドリフト層４４の下側には、バッファ層４６が設けられている。バッファ層４６は、ドリフト層４４よりも高いｎ型不純物濃度を有するｎ型層である。バッファ層４６は、ＩＧＢＴ領域２０とダイオード領域４０に跨って分布している。バッファ層４６は、ＩＧＢＴ領域２０とダイオード領域４０においてドリフト層４４に対して下側から接している。

ＩＧＢＴ領域２０内の半導体基板１２内には、エミッタ層２２、ボディ層２４及びコレクタ層３０が設けられている。

エミッタ層２２は、高濃度のｎ型層であり、半導体基板１２の上面１２ａに露出する範囲に配置されている。エミッタ層２２は、上部電極１４に対してオーミック接続されている。

ボディ層２４は、ｐ型層であり、エミッタ層２２に接している。ボディ層２４は、半導体基板１２の上面１２ａに露出する範囲に配置されている。ボディ層２４は、エミッタ層２２の側方からエミッタ層２２の下側まで伸びている。ボディ層２４は、ボディコンタクト層２４ａと、低濃度ボディ層２４ｂを有している。ボディコンタクト層２４ａは、高いｐ型不純物濃度を有している。ボディコンタクト層２４ａは、半導体基板１２の上面１２ａに露出する範囲に配置されており、上部電極１４に対してオーミック接続されている。低濃度ボディ層２４ｂは、ボディコンタクト層２４ａよりも低いｐ型不純物濃度を有している。低濃度ボディ層２４ｂは、エミッタ層２２とボディコンタクト層２４ａの下側に配置されている。低濃度ボディ層２４ｂは、ドリフト層４４に対して上側から接している。

コレクタ層３０は、高濃度のｐ型層であり、バッファ層４６の下側に配置されている。コレクタ層３０は、バッファ層４６に対して下側から接している。コレクタ層３０は、ドリフト層４４及びバッファ層４６によって、ボディ層２４から分離されている。コレクタ層３０は、半導体基板１２の下面１２ｂに露出する範囲に配置されている。コレクタ層３０は、下部電極１６に対してオーミック接続されている。

ＩＧＢＴ領域２０内の半導体基板１２の上面１２ａには、複数のトレンチが設けられている。各トレンチは、エミッタ層２２に隣接する位置に配置されている。各トレンチは、ドリフト層４４に達する深さまで伸びている。ＩＧＢＴ領域２０内の各トレンチの内面は、ゲート絶縁膜３２によって覆われている。また、各トレンチ内には、ゲート電極３４が配置されている。各ゲート電極３４は、ゲート絶縁膜３２によって半導体基板１２から絶縁されている。各ゲート電極３４は、ゲート絶縁膜３２を介して、エミッタ層２２、低濃度ボディ層２４ｂ及びドリフト層４４に対向している。各ゲート電極３４の上部には、層間絶縁膜３６が設けられている。各ゲート電極３４は、層間絶縁膜３６によって上部電極１４から絶縁されている。

ダイオード領域４０内の半導体基板１２内には、アノード層４２及びカソード層４８が設けられている。

アノード層４２は、半導体基板１２の上面１２ａに露出する範囲に配置されている。アノード層４２は、アノードコンタクト層４２ａと低濃度アノード層４２ｂを有している。アノードコンタクト層４２ａは、高いｐ型不純物濃度を有している。アノードコンタクト層４２ａは、半導体基板１２の上面１２ａに露出する範囲に配置されており、上部電極１４に対してオーミック接続されている。低濃度アノード層４２ｂは、アノードコンタクト層４２ａよりも低いｐ型不純物濃度を有している。低濃度アノード層４２ｂは、アノードコンタクト層４２ａの側方及び下側に分布している。低濃度アノード層４２ｂは、ドリフト層４４に対して上側から接している。

カソード層４８は、バッファ層４６よりも高いｎ型不純物濃度を有するｎ型層である。カソード層４８は、バッファ層４６の下側に配置されている。カソード層４８は、バッファ層４６に対して下側から接している。カソード層４８は、半導体基板１２の下面１２ｂに露出する範囲に配置されている。カソード層４８は、下部電極１６に対してオーミック接続されている。

ダイオード領域４０内の半導体基板１２の上面１２ａには、複数のトレンチが設けられている。各トレンチは、ドリフト層４４に達する深さまで伸びている。ダイオード領域４０内の各トレンチの内面は、絶縁膜５２によって覆われている。また、各トレンチ内には、制御電極５４が配置されている。各制御電極５４は、絶縁膜５２によって半導体基板１２から絶縁されている。各制御電極５４は、絶縁膜５２を介して、アノード層４２及びドリフト層４４に対向している。各制御電極５４の上部には、層間絶縁膜５６が配置されている。各制御電極５４は、層間絶縁膜５６によって上部電極１４から絶縁されている。各制御電極５４は、ゲート電極３４に電気的に接続されていてもよいし、ゲート電極３４とは異なる電位を有していてもよい。

図２は、カソード層４８の拡大断面図である。カソード層４８は、第１カソード層４８ａと第２カソード層４８ｂを有している。第２カソード層４８ｂはバッファ層４６よりも高いｎ型不純物濃度を有している。第１カソード層４８ａは第２カソード層４８ｂよりも高いｎ型不純物濃度を有している。第１カソード層４８ａは半導体基板１２の下面１２ｂに露出する範囲に配置されている。第１カソード層４８ａは下部電極１６にオーミック接続されている。第２カソード層４８ｂは第１カソード層４８ａとバッファ層４６の間に配置されている。第２カソード層４８ｂは、第１カソード層４８ａに対して上側から接しており、バッファ層４６に対して下側から接している。また、コレクタ層３０は、半導体基板１２の下面１２ｂにおいてカソード層４８に隣接している。

第２カソード層４８ｂ内には、周囲よりも結晶欠陥密度が高い高密度欠陥領域５０が設けられている。結晶欠陥は、キャリアの再結合中心として働く。したがって、高密度欠陥領域５０内ではキャリアライフタイムが短い。

次に、半導体装置１０の製造方法について説明する。半導体装置１０は、図３に示す加工前の半導体基板１２から製造される。加工前の半導体基板１２の全体は、ドリフト層４４によって構成されている。

まず、アノード層形成工程を実施する。アノード層形成工程では、図４に示すように、イオン注入またはエピタキシャル成長によって半導体基板１２にアノード層４２を形成する。ここでは、アノード層４２と同時にボディ層２４を形成する。次に、図４に示すように、エミッタ層２２を形成する。次に、図５に示すように、半導体基板１２に、トレンチ、ゲート絶縁膜３２、ゲート電極３４、層間絶縁膜３６、絶縁膜５２、制御電極５４、層間絶縁膜５６及び上部電極１４を形成する。

次に、バッファ層形成工程を実施する。バッファ層形成工程では、図５に示すように、ＩＧＢＴ領域２０とダイオード領域４０に跨って伸びるバッファ層４６を形成する。ここでは、半導体基板１２の下面１２ｂに対してｎ型不純物をイオン注入することによってバッファ層４６を形成する。バッファ層４６を形成したら、バッファ層４６をアニールすることによってバッファ層４６内のｎ型不純物を活性化する。

次に、図５に示すように、半導体基板１２にコレクタ層３０を形成する。ここでは、ＩＧＢＴ領域２０内の下面１２ｂにｐ型不純物をイオン注入することによってコレクタ層３０を形成する。コレクタ層３０を形成したら、コレクタ層３０をアニールすることによってコレクタ層３０内のｐ型不純物を活性化する。

次に、図６に示すように、ダイオード領域４０内の下面１２ｂにｎ型不純物を注入することによってカソード層４８を形成する。すなわち、第１カソード層４８ａと第２カソード層４８ｂを形成する。第１カソード層形成工程では、下面１２ｂに対して低いエネルギーかつ高いドーズ量でｎ型不純物を注入する。したがって、下面１２ｂを含む表層部に、高いｎ型不純物濃度を有する第１カソード層４８ａが形成される。第２カソード層形成工程では、下面１２ｂに対して、第１カソード層形成よりも高いエネルギーかつ第１カソード層形成工程よりも低いドーズ量でｎ型不純物を注入する。例えば、第１カソード層４８ａに対するドーズ量を７×１０^１４ｃｍ^－２とし、第２カソード層４８ｂに対するドーズ量を６×１０^１３ｃｍ^－２とすることができる。したがって、第１カソード層４８ａの上側に第１カソード層４８ａよりも低いｎ型不純物濃度を有する第２カソード層４８ｂが形成される。なお、第２カソード層４８ｂは、バッファ層４６よりも高いｎ型不純物濃度を有するように形成される。第１カソード層形成工程と第２カソード層形成工程は、いずれが先に実施されてもよい。以下では、第１カソード層４８ａの厚さ（すなわち、下面１２ｂから第１カソード層４８ａの上面までの距離）を厚さＡという。また、以下では、カソード層４８全体の厚さ（すなわち、第１カソード層４８ａと第２カソード層４８ｂを合わせた厚さ）を厚さＢという。厚さＢは、下面１２ｂから第２カソード層４８ｂの上面までの距離ともいえる。例えば、厚さＡを０．２μｍとし、厚さＢを１．０μｍとすることができる。また、図６においてハッチングされている領域は、高密度欠陥領域５０を示している。イオン注入工程では、イオンが注入された範囲に高密度に結晶欠陥が形成される。したがって、第１カソード層形成工程と第２カソード層形成工程の実施直後の段階では、第１カソード層４８ａと第２カソード層４８ｂの全体に高密度欠陥領域５０が分布している。なお、第２カソード層形成工程では第１カソード層工程よりも低い密度でｎ型不純物をイオン注入するので、第２カソード層４８ｂ内には第１カソード層４８ａ内よりも低密度で結晶欠陥が形成される。すなわち、第２カソード層４８ｂ内の高密度欠陥領域５０における結晶欠陥密度は、第１カソード層４８ａ内の高密度欠陥領域５０における結晶欠陥密度よりも低い。

次に、レーザ照射工程を実施する。レーザ照射工程では、図７に示すように、下面１２ｂにグリーンレーザ９２を照射する。ここでは、グリーンレーザ９２のスポットを移動させることによって、ダイオード領域４０内の下面１２ｂの全域にグリーンレーザ９２を照射する。なお、レーザ照射工程において、ダイオード領域４０とＩＧＢＴ領域２０を含む下面１２ｂ全体にグリーンレーザ９２を照射してもよい。下面１２ｂにグリーンレーザ９２を照射すると、半導体基板１２のうちの下面１２ｂ近傍の表層部が９５０℃以上の温度に加熱される。以下では、グリーンレーザ９２の照射によって９５０℃以上の温度に加熱された範囲を、加熱範囲９４という。また、以下では、加熱範囲９４の深さを深さＤという。グリーンレーザ９２の波長が短いので、レーザ照射工程では下面１２ｂ近傍のごく浅い範囲が加熱される。例えば、グリーンレーザ９２の波長が５３２ｎｍの場合、加熱範囲９４の深さＤを５０～２３０ｎｍに制御することができる。また、より短い波長のレーザを使用する場合には、加熱範囲９４の深さＤをより小さくすることができる。ここでは、厚さＡ、Ｂ及び深さＤが、Ａ＜Ｄ＜Ｂの関係を満たすように深さＤを制御する。

シリコンが９５０℃以上に加熱されると、シリコンの内部の不純物が活性化する。また、シリコンが９５０℃以上に加熱されると、シリコンの内部の結晶欠陥が消滅することで結晶欠陥密度が低下する。したがって、レーザ照射工程では、加熱範囲９４内において、ｎ型不純物が活性化するとともに、高密度欠陥領域５０が消滅する。Ａ＜Ｄが満たされるので、第１カソード層４８ａと第２カソード層４８ｂの境界面は加熱範囲９４内に位置する。したがって、第１カソード層４８ａの全体が加熱範囲９４内に含まれる。すなわち、第１カソード層４８ａの全体において、ｎ型不純物が活性化するとともに高密度欠陥領域５０が消滅する。また、Ｄ＜Ｂが満たされるので、第２カソード層４８ｂの上端部（すなわち、第２カソード層４８ｂとバッファ層４６の境界面）は加熱範囲９４よりも上側に位置する。したがって、第２カソード層４８ｂの下部は加熱範囲９４内に含まれる一方で、第２カソード層４８ｂの上部は加熱範囲９４内に含まれない。したがって、第２カソード層４８ｂの下部では高密度欠陥領域５０が消滅し、第２カソード層４８ｂの上部では高密度欠陥領域５０が残存する。本実施形態では、深さＤは厚さＡに対してわずかに大きい程度であるので、第２カソード層４８ｂの厚みの半分以上の領域に高密度欠陥領域５０が残存する。

次に、図１に示すように下面１２ｂの全体に下部電極１６を形成する。コレクタ層３０と第１カソード層４８ａは下部電極１６に対してオーミック接続される。以上の工程により、半導体装置１０が完成する。

次に、ダイオード領域４０内のダイオードの動作について説明する。上部電極１４に対して下部電極１６よりも高い電位が印加されると、アノード層４２とドリフト層４４の界面のｐｎ接合に順方向に電圧が加わる。すると、下部電極１６からカソード層４８とバッファ層４６を介してドリフト層４４に電子が流入する。同時に、アノード層４２からドリフト層４４にホールが流入し、ドリフト層４４の抵抗が低下する。このため、電子はドリフト層４４を低損失で通過することができる。ドリフト層４４を通過した電子は、アノード層４２を介して上部電極１４へ流れる。このように下部電極１６から上部電極１４へ電子が流れることで、ダイオードがオンする。上述したように、第１カソード層４８ａのｎ型不純物濃度が高く、かつ、第１カソード層４８ａの結晶性が高い。したがって、第１カソード層４８ａの下部電極１６に対するコンタクト抵抗は低い。したがって、ダイオードがオンしているときに生じる損失（いわゆる定常損失）は小さい。

上述したように、ダイオードがオンしている状態では、アノード層４２からドリフト層４４にホールが流入する。ドリフト層４４に流入したホールは、バッファ層４６及びカソード層４８を介して下部電極１６へ流れる。したがって、ダイオードがオンしている状態では、ドリフト層４４、バッファ層４６及びカソード層４８内にホールが存在している。その後、下部電極１６の電位を上部電極１４の電位よりも高い電位まで上昇させると、ダイオードがリカバリ状態となり、ドリフト層４４、バッファ層４６及びカソード層４８内に存在するホールが上部電極１４へ排出される。これによって、ダイオードに一時的に逆電流（いわゆる、リカバリ電流）が流れる。

図８は、実施形態のダイオードと比較例のダイオードのリカバリ特性を比較して示している。比較例のダイオードは、高密度欠陥領域５０を有さない点で実施形態のダイオードとは異なる。図８において、電圧Ｖａｋはダイオードのアノード－カソード間の電圧であり、カソードが高い方をプラスとして示している。電圧Ｖａｋは、実施形態と比較例とで共通である。図８において、電流Ｉ_Ｆはダイオードに流れる電流を示している。正の値は順方向に流れる電流を示し、負の値は逆方向に流れる電流を示している。

図８において、電流Ｉ_Ｆが負であるときがリカバリ状態である。リカバリ状態では、ドリフト層４４、バッファ層４６及びカソード層４８内に存在するホールは、アノード層４２の近い位置ほど上部電極１４へ排出され易い。したがって、カソード層４８内に存在するホールは、上部電極１４へ排出されるまでに時間を要する。比較例のダイオードでは、カソード層４８内に存在するホールが上部電極１４へ排出されるまでリカバリ電流が流れるので、リカバリ電流が減衰し難い。これに対し、実施形態のダイオードでは、高密度欠陥領域５０内の結晶欠陥が再結合中心として機能するので、第２カソード層４８ｂ内で多くのホールが電子との再結合によって消滅する。このため、実施形態のダイオードでは、比較例のダイオードよりも、リカバリ電流が速く減衰する。したがって、実施形態のダイオードでは、リカバリ損失が生じ難い。

以上に説明したように、本実施形態の製造方法では、ｎ型不純物濃度が高く結晶性が高い第１カソード層４８ａを形成できるとともに、高密度欠陥領域５０を有する第２カソード層４８ｂを形成できる。したがって、ダイオードの定常損失とリカバリ損失を低減することができる。

また、本実施形態の製造方法では、第２カソード層４８ｂに対して第１カソード層４８ａよりも低い密度でｎ型不純物を注入するので、第１カソード層４８ａのｎ型不純物濃度から独立して第２カソード層４８ｂ内の結晶欠陥密度を制御できる。これによって、第２カソード層４８ｂ内の結晶欠陥密度が過度に高くなることが防止され、ダイオードの定常損失が高くなることが防止される。

また、本実施形態の製造方法では、波長が短いグリーンレーザによって第１カソード層４８ａをアニールするので、厚さが薄いカソード層４８内において高密度欠陥領域５０が存在しない第１カソード層４８ａと高密度欠陥領域５０が存在する第２カソード層４８ｂを作り分けることができる。

また、本実施形態の製造方法では、ｎ型不純物のイオン注入とレーザの照射という一般的な工程によって高密度欠陥領域５０が存在しない第１カソード層４８ａと高密度欠陥領域５０が存在する第２カソード層４８ｂを形成できる。ヘリウム照射等の特殊な工程が不要であるので、低コストで半導体装置を製造できる。

なお、上述した実施形態では、レーザ照射工程においてグリーンレーザを使用したが、グリーンレーザに代えて、グリーンレーザよりも波長が短いレーザまたはグリーンレーザよりも波長が長いレーザを使用してもよい。ただし、カソード層４８の厚さが薄い場合には、グリーンレーザまたはグリーンレーザよりも波長が短いレーザを使用した方が、カソード層４８内に高密度欠陥領域５０を残存させ易い。

また、上述した実施形態では、ダイオードとＩＧＢＴを有する半導体装置の製造方法について説明したが、ダイオード単体を有する半導体装置、または、ダイオードとＩＧＢＴ以外の素子を有する半導体装置を製造するときに本明細書に開示の技術を適用してもよい。また、ダイオード領域内にトレンチ、絶縁膜５２、制御電極５４及び層間絶縁膜５６が設けられていなくてもよい。

上記の実施形態において、上面１２ａは第１表面の一例であり、下面１２ｂは第２表面の一例である。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０：半導体装置、１２：半導体基板、４０：ダイオード領域、４２：アノード層、４４：ドリフト層、４６：バッファ層、４８：カソード層、４８ａ：第１カソード層、４８ｂ：第２カソード層、５０：高密度欠陥領域、９２：グリーンレーザ、９４：加熱範囲

Claims (4)

1. ｐ型のアノード層（４２）と、ｎ型のカソード層（４８）と、前記アノード層と前記カソード層の間に配置されているドリフト層（４４）を有するダイオードを有する半導体装置の製造方法であって、
   シリコンによって構成されており、第１表面（１２ａ）と前記第１表面の反対側に位置する第２表面（１２ｂ）を有し、前記ドリフト層を有する半導体基板を準備する工程と、
   前記半導体基板内の前記第１表面を含む範囲に前記アノード層を形成するアノード層形成工程と、
   前記第２表面にｎ型不純物を注入することによって前記半導体基板内の前記第２表面を含む範囲に前記カソード層を形成するカソード層形成工程と、
   前記カソード層形成工程の実施後に、前記第２表面にレーザ（９２）を照射するレーザ照射工程、
   を有し、
   前記カソード層形成工程では、前記第２表面を含む範囲に分布するｎ型の第１カソード層（４８ａ）と、前記第１カソード層に対して前記第１表面側から接するとともに前記第１カソード層よりも低いｎ型不純物濃度を有するｎ型の第２カソード層（４８ｂ）を有する前記カソード層を形成し、
   前記レーザ照射工程では、前記第２表面の近傍の前記半導体基板の表層部に９５０℃以上の加熱範囲（９４）を形成し、
   前記レーザ照射工程では、前記第１カソード層と前記第２カソード層の境界が前記加熱範囲内に位置し、前記第２カソード層の前記第１表面側の端部が前記加熱範囲よりも前記第１表面側に位置する、
   製造方法。
2. 前記レーザ照射工程よりも前に、前記半導体基板内に前記第２カソード層に対して前記第１表面側から接するとともに前記第２カソード層よりも低いｎ型不純物を有するｎ型のバッファ層（４６）を形成するバッファ層形成工程をさらに有する、請求項１に記載の製造方法。
3. 前記半導体装置が、前記ダイオードの隣に絶縁ゲートバイポーラトランジスタを備えており、
   前記絶縁ゲートバイポーラトランジスタが、前記半導体基板内の前記第２表面を含む範囲に配置されているとともに前記カソード層に隣接するｐ型のコレクタ層（３０）を有し、
   前記バッファ層形成工程では、前記バッファ層が前記絶縁ゲートバイポーラトランジスタの範囲と前記ダイオードの範囲に跨って分布するように前記バッファ層を形成する、
   請求項２に記載の製造方法。
4. 前記レーザがグリーンレーザである、請求項１～３のいずれか一項に記載の製造方法。

Images