[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5519308B2 - 半導体集積回路及びデータ処理システム - Google Patents

半導体集積回路及びデータ処理システム Download PDF

Info

Publication number
JP5519308B2
JP5519308B2 JP2010023848A JP2010023848A JP5519308B2 JP 5519308 B2 JP5519308 B2 JP 5519308B2 JP 2010023848 A JP2010023848 A JP 2010023848A JP 2010023848 A JP2010023848 A JP 2010023848A JP 5519308 B2 JP5519308 B2 JP 5519308B2
Authority
JP
Japan
Prior art keywords
detection
circuit
inverter
region
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010023848A
Other languages
English (en)
Other versions
JP2011165732A (ja
Inventor
佳幸 天沼
洋一 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010023848A priority Critical patent/JP5519308B2/ja
Priority to US13/019,917 priority patent/US20110193616A1/en
Publication of JP2011165732A publication Critical patent/JP2011165732A/ja
Priority to US13/680,486 priority patent/US8766705B2/en
Application granted granted Critical
Publication of JP5519308B2 publication Critical patent/JP5519308B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/42Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G06K19/07381Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit with deactivation or otherwise incapacitation of at least a part of the circuit upon detected tampering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Storage Device Security (AREA)

Description

本発明は、光照射による誤動作を抑制することができる半導体集積回路及びデータ処理システムに関し、例えばICカード用のマイクロコンピュータなどに利用して有効な技術に関する。
ユーザ認証などに用いられるICカード用のマイクロコンピュータ(セキュリティマイコンとも称する)に格納されている機密情報の取得や改ざんを目的として、意図的に生じさせたマイクロコンピュータの誤動作を利用して攻撃する故障利用攻撃という手法がある。誤動作を引き起こす要因としては、異常電圧、異常周波数クロックの印加等があるが、レーザ照射による攻撃は局所的な部位に故障を引き起こすことが可能なため、故障利用攻撃の中でも最も脅威であるといえる。近年、レーザ攻撃への対策の重要性は高まっており、セキュリティマイコンにはレーザ照射への対策回路が実装されている。レーザ照射への対策の一つとして、レーザ照射を検出する光検出器を挙げることができる。ただし、局所的なレーザ照射を検出するためにはチップ上に多数の検出器を搭載する必要があり、小型で検出感度の良い検出器が望まれる。
特許文献1にはnpnpによるサイリスタ構造の光検出素子を採用した半導体集積回路が示される。特許文献2にはリセット信号を生成するリセット回路の入力ラインとグランドラインの間に複数個のMOSトランジスタを接続し、夫々のMOSトランジスタのゲートに光検出素子の出力端子を接続した回路構成が示される。
特開2008−198700号公報 特開2004−206680号公報
しかしながら、npnpによるサイリスタ構造の光検出素子を採用する場合には光検出素子それ自体が大きく、光検出素子の配置に面積的な制約を受けやすくなる。複数個のMOSトランジスタに光検出素子の出力端子を接続した構成においても光検出素子毎に必ず複数個のMOSトランジスタが必要になって同じく光検出素子の配置に面積的な制約受けやすくなる。また、特許文献1,2では光照射に対する検出感度を向上させることについて検討されていない。
本発明の目的は、意図的に誤動作を生じさせるための局所的な光照射を検出するための構成を小さなチップ占有面積で実現することができる半導体集積回路、更にはデータ処理システムを提供することにある。
本発明の別の目的は、意図的に誤動作を生じさせるための局所的な光照射の検出感度を高くすることができる半導体集積回路更にはデータ処理システムを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、ロジック回路が形成された領域に分散され、初段の入力が一定論理値にされて直列的に接続された複数個の検出インバータを検出素子として採用し、単数又は複数のインバータに光が照射されて各々に出力が反転することによって直列的に接続された複数個の検出インバータの最終出力が判定され、これにより局所的な光照射を検出することができる。
検出素子の最小単位は直列経路に伝播される信号を受けてスイッチ状態が初期的に決定されるインバータであるから、当該インバータにおいて局所的なレーザ照射によりリーク電流を生ずる逆バイアス状態のpn接合は、pチャンネル型MOSトランジスタとnチャンネル型MOSトランジスタが別々に形成されるウェル領域の間のpn接合だけでなく、インバータの出力に接続するpチャンネル型MOSトランジスタとnチャンネル型MOSトランジスタのコモンドレインと対応するウェル領域との間のpn接合も該当し、大きなリーク電流が容易に形成され、この点において光照射の検出感度が高い。
検出感度が高いので、光照射の検出面積を大きくしなくてもすみ、光検出のためのチップ占有面積は小さくなる。また、初期状態でオン状態にされているトランジスタの電流供給能力を小さくすることによりインバータによる検出感度を更に上げることができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、意図的に誤動作を生じさせるための局所的な光照射を検出するための構成を小さなチップ占有面積で実現することができる。
また、局所的な光照射の検出感度を高くすることも容易である。
図1は本発明の実施の形態1に係るマイクロコンピュータのロジック回路において検出インバータとしてのCMOSインバータを多数直列接続して配置した構成を例示するブロック図である。 図2は本発明の実施の形態1に係るマイクロコンピュータを例示するブロック図である。 図3は光検出素子Dとして例えばCMOSインバータを用いる場合の動作原理を説明するための論理回路図である。 図4はCMOSインバータに局所的にレーザ光が照射されたときの動作を例示する説明図である。 図5はCMOSインバータの初期状態をローレベル入力としたときのレーザ光照射による出力の変化を示す回路図である。 図6はCMOSインバータの初期状態をハイレベル入力としたときのレーザ光照射による出力の変化を示す回路図である。 図7はレーザ光照射によるCMOSインバータに生ずるリーク電流経路を例示するデバイスの縦断面図である。 図8はCMOSインバータをダイオード的に使用した場合の比較例を示す回路図である。 図9は図8の回路の縦断面図である。 図10には光照射の検出感度を向上させるために抵抗を接続したCMOSインバータを例示する回路図である。 図11は図10のデバイス縦断面構造を例示する断面図である。 図12は光検出素子Dとその他のセル(ロジック回路のセル)の給電のレイアウト例を示す平面図である。 図13はその他セルの回路におけるPMOSの電流駆動能力の低下を抑制するために好適な光検出素子Dの給電に対する抵抗素子R1の挿入形態を例示する平面レイアウト図である。 図14は光照射の検出感度を向上させたCMOSインバータの別の例を示す回路図である。 図15は図14のデバイス縦断面構造を例示する断面図である。 図16は前記抵抗素子R2のレイアウト例を示す平面図である。 図17は光検出素子に接続される極性合わせ用のCMOSインバータの例を示す回路図である。 図18は検出信号D1_rst〜Dn_rstを用いた制御例を示す論理回路図である。 図19は図18の回路の動作タイミングを例示するタイミングチャートである。 図20は3入力ナンドゲートを用いた検出インバータを例示する回路図である。 図21は本発明の実施の形態2に係るマイクロコンピュータのロジック回路において検出ダイオードのアレイ構成を例示するブロック図である。 図22はロジック回路に配置した光検出素子Dとして検出ダイオードを用いた基本構成を例示する回路図である。 図23は検出ダイオードのデバイス構造を例示する縦断面図である。 図24は検出ダイオードを電源端子Vddとの間で逆バイアス状態に接続する場合の構成を例示する回路図である。 図25は検出ダイオードのデバイス構造を例示する縦断面図である。 図26は検出ダイオードのレイアウト例を示す平面図である。 図27は検出ダイオードの平面レイアウトの詳細説明図である。 図28は図27におけるA−A矢視断面図である。 図29は図27におけるB−B矢視断面図である。 図30は図22の構成におけるレーザ光照射の検出感度をバッファの構成によって向上させる例を示す回路図である。 図31は実施の形態1、2に係るマイクロコンピュータを適用したデータ処理システムを例示するブロック図である。
1.実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕<インバータ直列型>
本発明の代表的な実施の形態に係る半導体集積回路(1)は、ロジック回路(6)と、前記ロジック回路が形成された領域に分散され、初段の入力が一定論理値にされて直列的に接続された複数個の検出インバータ(100)と、光照射による前記検出インバータの出力反転による入力の論理値反転を検出する検出回路(102)と、前記検出回路による入力の論理値反転の検出に応答して前記ロジック回路の動作を制限する制限回路(12)と、を1個の半導体チップに有する。
検出素子の最小単位は直列経路に伝播される信号を受けてスイッチ状態が初期的に決定されるインバータであるから当該インバータにおいて局所的なレーザ照射によりリーク電流を生ずる逆バイアス状態のpn接合は、pチャンネル型MOSトランジスタとnチャンネル型MOSトランジスタが別々に形成されるウェル領域の間のpn接合だけでなく、インバータの出力に接続するpチャンネル型MOSトランジスタとnチャンネル型MOSトランジスタのコモンドレインと対応するウェル領域との間のpn接合も該当し、大きなリーク電流が容易に形成され、この点において光照射の検出感度が高い。検出感度が高いので、光照射の検出面積を大きくしなくてもすみ、光検出のためのチップ占有面積は小さくなる。また、初期状態でオン状態にされているトランジスタの電流供給能力を小さくすることによりインバータによる検出感度を更に上げることができる。
〔2〕<ゲート種別>
項1の半導体集積回路において、前記検出インバータは、CMOSインバータ、全入力を共通接続したナンドゲート、又は全入力を共通接続したノアゲートを用いて構成される。
〔3〕<給電能力抑制>
項1又は2の半導体集積回路において、前記検出インバータのうち光照射前にハイレベルを出力する検出インバータの電源端子側に第1の抵抗素子(R1)が配置される。ハイレベルを出力するインバータの電流供給能力を小さくすることによりインバータによる光検出感度を上げることができる。
〔4〕<ウェル分離>
項3の半導体集積回路において、前記光照射前にハイレベルを出力する検出インバータにおけるハイレベルを出力するトランジスタが形成される第1の半導体領域(130)と、前記ロジック回路を構成するトランジスタが形成され前記第1の半導体領域と同一導電型の第2の半導体領域(126)とは分離され、前記第1の半導体領域には、前記第1の抵抗素子(R1)を介して前記第2の半導体領域への給電パスから電源電圧(Vdd)が供給される。
半導体領域の分離により、第1の半導体領域への給電パスに前記抵抗を挿入する場合にロジック回路を構成するトランジスタが形成される第2の半導体領域への給電が影響されることを防止することができる。
〔5〕<給電能力抑制>
項1又は2の半導体集積回路において、前記検出インバータのうち光照射前にローレベルを出力する検出インバータのグランド端子側に第2の抵抗素子(R2)が配置される。ローレベルを出力するインバータの電流供給能力を小さくすることによりインバータによる光検出感度を上げることができる。
〔6〕<ウェル分離>
項5の半導体集積回路において、前記光照射前にローレベルを出力する検出インバータにおけるローレベルを出力するトランジスタが形成される第3の半導体領域(140)と、前記ロジック回路を構成するトランジスタが形成され前記第3の半導体領域と同一導電型の第4の半導体領域(121)とは分離され、前記第1の半導体領域には、前記第2の半導体領域への給電パスから前記第2の抵抗素子(R2)を介してグランド電圧(Vss)が供給される。
半導体領域の分離により、第3の半導体領域への給電パスに前記抵抗を挿入する場合にロジック回路を構成するトランジスタが形成される第4の半導体領域への給電が影響されることを防止することができる。
〔7〕<バッファインバータのVLT>
項1乃至6の何れかの半導体集積回路において、前記検出インバータの間にバッファインバータ(101)が配置され、光照射前にハイレベルを出力する検出インバータの次段に配置された前記バッファインバータの論理閾値電圧は、前記ロジック回路に含まれるインバータの論理閾値電圧よりも高くされている。光照射によって出力電位が低下する検出インバータの出力変動に対する検出感度を上げることができる。
〔8〕<バッファインバータのVLT>
項1乃至6の何れかの半導体集積回路において、前記検出インバータの間にバッファインバータが配置され、光照射前にローレベルを出力する検出インバータの次段に配置された前記バッファインバータの論理閾値電圧は、前記ロジック回路に含まれるインバータの論理閾値電圧よりも低くされている。光照射によって出力電位が上がる検出インバータの出力変動に対する検出感度を上げることができる。
〔9〕<検出回路のレイアウト>
項1乃至8の何れかの半導体集積回路において、前記ロジック回路にはその部分回路領域(151,152)毎に前記インバータの直列回路と検出回路が別々に配置され、夫々の部分回路領域に配置された前記インバータの直列回路と検出回路とは相互に異なる回路領域の間で接続される。局所的な光照射によって検出回路も誤動作する虞を未然に防止することができる。
〔10〕<データ処理ユニット>
項1乃至9の何れかの半導体集積回路は前記ロジック回路が利用する記憶装置(2,3,4)をさらに有し、前記ロジック回路は前記記憶装置が保持する情報を用いてデータ処理を行なうデータ処理ユニット(14,15)を有する。データ処理ユニットのプログラムが改竄されたり、データ処理ユニットが用いる秘匿データが不正アクセスされたりする事態の抑制に役立つ。
〔11〕<データ処理システム>
本発明の別の実施の形態に係るデータ処理システムは、回路基板に複数個の半導体集積回路(1,306,307)が搭載され、少なくとも一つの半導体集積回路はデータ処理を行なうデータ処理ユニット(14,15)を備えたロジック回路(6)を有する。前記少なくとも一つの半導体集積回路は、前記ロジック回路が形成された領域に分散され初段の入力が一定論理値にされて直列的に接続された複数個の検出インバータと、光照射による前記検出インバータの出力反転による入力の論理値反転を検出する検出回路と、前記検出回路による入力の論理値反転の検出に応答して前記ロジック回路の動作を制限する制限回路と、を有する。
半導体集積回路にはチップ占有面積の小さな検出素子が搭載されているので、光検出素子の配置に面積的な制約を受け難く、搭載できる検出素子の数という点で光照射の検出に万全を記すことが容易になり、データ処理システムへの故障利用攻撃に対して高い安全保障を実現することができる。
〔12〕<ダイオード並列型>
本発明の更に別の実施の形態に係る半導体集積回路は、ロジック回路(6)と、前記ロジック回路が形成された領域に分散され初段の入力が一定論理値にされて直列的に接続された複数個のバッファ(201)と、前記バッファの入力と当該バッファの前段のバッファの出力との間の信号パス(PSS)に逆バイアス状態で並列接続された複数個の検出ダイオード(200)と、光照射による前記検出ダイオードの順バイアス状態への変化による入力の論理値反転を検出する検出回路(202)と、前記検出回路による入力の論理値反転の検出に応答して前記ロジック回路の動作を制限する制限回路(12)と、を1個の半導体チップに有する。
一対のバッファの間の毎に複数個の検出ダイオードが接続されるから、検出ダイオード毎にバッファを設ける場合に比べて面積効率が高くされ、且つ、全くバッファを配置しない場合に比べて良好な検出速度を得ることができる。
〔13〕<受光面積拡大>
項12の半導体集積回路において、前記ロジック回路及び前記検出ダイオードは、グランドライン(220)からの給電を受けるp型ウェル領域(221)と電源ライン(225)からの給電を受けるn型ウェル領域(226)が隣接して並列された所定高さ寸法の半導体領域(228)に形成される。前記検出ダイオードが前記信号パスとグランドラインとの間で逆バイアス状態にされるとき、換言すれば、前記検出ダイオードのカソードが前記信号パスに接続されアノードがグランドラインに接続されるとき、前記検出ダイオードが形成されたp型ウェル領域(221_D)はロジック回路が形成されたp型ウェル領域の高さ寸法に比べて大きくされ、大きくされたp型ウェル領域にこれとpn接合を形成するn型半導体領域(240)がカソードとして形成される。これにより検出ダイオードの受光面積が大きくなり、検出感度を高くすることができる。
〔14〕
項13において前記検出ダイオードが形成されたp型ウェル領域がグランドラインから給電を受けるためのp型半導体領域は前記カソードを構成するn型半導体領域の対向辺に向けて突出されている(dis_D)。これにより、光照射による逆バイアスpn接続部分に生ずるリーク電流の経路が短くなって、光照射の検出感度が向上する。
〔15〕<シリサイドエリア縮小>
項13の半導体集積回路において、前記信号パスを構成する金属層に前記pn接合を形成するn型半導体領域を接続するためのシリサイド(250)が前記n型半導体領域と前記金属層とのコンタクトの周辺部分に限定されて形成される。シリサイドによって前記n型半導体領域の全体を遮光して検出感度が低下する虞を未然に防止することができる。
〔16〕<受光面積拡大>
項12の半導体集積回路において、前記ロジック回路及び前記検出ダイオードは、グランドラインからの給電を受けるp型ウェル領域と電源ラインからの給電を受けるn型ウェル領域が隣接して並列された所定高さ寸法の半導体領域に形成される。前記検出ダイオードが前記信号パスと電源ラインとの間で逆バイアス状態にされるとき、換言すれば、前記検出ダイオードのアノードが前記信号パスに接続されカソードが電源ラインに接続されるとき、前記検出ダイオードが形成されたn型ウェル領域はロジック回路が形成されたn型ウェル領域の高さ寸法に比べて大きくされ、大きくされたn型ウェル領域にこれとpn接合を形成するp型半導体領域がアノードとして形成される。これにより検出ダイオードの受光面積が大きくなり、検出感度を高くすることができる。
〔17〕
項16において、前記検出ダイオードが形成されたn型ウェル領域が電源ラインから給電を受けるためのn型半導体領域は前記アノードを構成するp型半導体領域の対向辺に向けて突出されている。これにより、光照射による逆バイアスpn接続部分に生ずるリーク電流の経路が短くなって、光照射の検出感度が向上する。 〔18〕<シリサイドエリア縮小>
項15の半導体集積回路において、前記信号パスを構成する金属層に前記pn接合を形成するp型半導体領域を接続するためのシリサイドが前記p型半導体領域と前記金属層とのコンタクトの周辺部分に限定されて形成される。シリサイドによって前記p型半導体領域の全体を遮光して検出感度が低下する虞を未然に防止することができる。
〔19〕<バッファの給電能力とVLT>
項13乃至18の何れかの半導体集積回路において、路前記検出ダイオードが前記信号パスとグランドラインとの間で逆バイアス状態にされるとき、換言すれば、前記検出ダイオードのカソードが前記信号パスにアノードがグランドラインに接続されるとき、前記バッファは直列2段のインバータ(271,272)によって構成され、初段インバータ(271)の論理閾値電圧はロジック回路に含まれるインバータの論理閾値電圧よりも高くされる。さらに、後段インバータ(272)の電源電流供給能力はロジック回路に含まれるインバータの電源電流供給能力よりも小さくされる。
初段インバータの論理閾値電圧がロジック回路に含まれるインバータの論理閾値電圧よりも高くされることにより、検出ダイオードへの光照射によるカソードからの電流引き抜きによる論理値反転に対する検出感度を高くでき、また、後段インバータの電源電流供給能力をロジック回路に含まれるインバータの電源電流供給能力よりも小さくすることにより、検出ダイオードへの光照射によるカソードからの電流引き抜きを高速化でき、結果として高い光検出感度を実現することができる。また、後段インバータの論理閾値電圧はロジック回路に含まれるインバータと同じか、異なってもよい。
〔20〕<バッファの給電能力とVLT>
項13乃至18の何れかの半導体集積回路において、前記検出ダイオードが前記信号パスと電源ラインとの間で逆バイアス状態にされるとき、換言すれば、前記検出ダイオードのアノードが前記信号パスにカソードが電源ラインに接続されるとき、前記バッファは直列2段のインバータによって構成され、初段インバータの論理閾値電圧はロジック回路に含まれるインバータの論理閾値電圧に対して低くされる。さらに、後段インバータのグランド電流供給能力はロジック回路に含まれるインバータのグランド電流供給能力よりも小さくされる。
初段インバータの論理閾値電圧をロジック回路に含まれるインバータの論理閾値電圧よりも低くすることにより、検出ダイオードへの光照射によるアノードへの電流供給による論理値反転に対する検出感度を高くでき、また、後段インバータのグランド電流供給能力をロジック回路に含まれるインバータのグランド電流供給能力よりも小さくすることにより、検出ダイオードへの光照射によるアノードへの電流供給を高速化でき、結果として高い光検出感度を実現することができる。後段インバータの論理閾値電圧はロジック回路に含まれるインバータと同じか、異なってもよい。
〔21〕<検出回路のレイアウト>
項12乃至20の何れかの半導体集積回路において、前記ロジック回路にはその部分回路領域(251,252)毎に前記バッファ及びダイオードの直列回路と検出回路が別々に配置され、夫々の部分回路領域に配置された前記バッファ及びダイオードの直列回路と検出回路とは相互に異なる回路領域の間で接続される。局所的な光照射によって検出回路も誤動作する虞を未然に防止することができる。
〔22〕<データ処理ユニット>
項12乃至20の何れかの半導体集積回路は前記ロジック回路が利用する記憶装置をさらに有し、前記ロジック回路は前記記憶装置が保持する情報を用いてデータ処理を行なうデータ処理ユニットを有する。データ処理ユニットのプログラムが改竄されたり、データ処理ユニットが用いる秘匿データが不正アクセスされたりする事態の抑制に役立つ。
〔23〕<データ処理システム>
本発明の更に別の実施の形態に係るデータ処理システムは、回路基板に複数個の半導体集積回路が搭載され、少なくとも一つの半導体集積回路はデータ処理を行なうデータ処理ユニットを備えたロジック回路を有する。前記少なくとも一つの半導体集積回路は、前記ロジック回路が形成された領域に分散され初段の入力が一定論理値にされて直列的に接続された複数個のバッファと、前記バッファの入力と当該バッファの前段のバッファの出力との間の信号パスに逆バイアス状態で並列接続された複数個の検出ダイオードと、光照射による前記検出ダイオードの順バイアス状態への変化による入力の論理値反転を検出する検出回路と、前記検出回路による入力の論理値反転の検出に応答して前記ロジック回路の動作を制限する制限回路と、を有する。
半導体集積回路にはチップ占有面積の小さな検出素子が搭載されているので、光検出素子の配置に面積的な制約を受け難く、搭載できる検出素子の数という点で光照射の検出に万全を記すことが容易になり、データ処理システムへの故障利用攻撃に対して高い安全保障を実現することができる。
2.実施の形態の詳細
[実施の形態1]
《マイクロコンピュータ》
図2には本発明の実施の形態1に係るマイクロコンピュータが示される。図2に示されるマイクロコンピュータは本発明に係る半導体集積回路の一例であり、例えば相補型MOS集積回路製造技術によって単結晶シリコンのような1個の半導体基板に形成される。
マイクロコンピュータ(MCU)1は、特に制限されないが、所謂ICカード用マイクロコンピュータとされ、ユーザ認証などのセキュア処理に特化された用途に適用される。
マイクロコンピュータ1は、特に制限されないが、記憶装置としてマスクROM(ROM)3、電気的に書換え可能な不揮発性メモリとしてのEEPROM4及び揮発性メモリRAM2を有し、それら記憶装置を用いてデータ処理を行なうロジック回路(LGC)6、そしてアナログ処理を行なうアナログ回路(ANLG)5を備える。
ロジック回路6は、特に制限されないが、RAM2をワーク領域に用いてROM3やEEPROM4に格納されているプログラムを実行する中央処理装置(CPU)15、割り込みコントローラ(INTC)16、システムコントローラ(SYSC)12、ウォッチドッグタイマ(WDT)13、暗号モジュール(ENCRP)14、タイマ(TMR)10,11、及び外部インタフェースポート(PRT)17,18等を有する。
マイクロコンピュータ1は外部インタフェース端子として、電源端子Pvdd、グランド端子Pvss、クロック端子Pclk、リセット端子Prst、IO端子Pio、拡張用端子Pextを有する。クロック端子Pclk、リセット端子Prst、IO端子Pio、及び拡張用端子Pextは外部インタフェースポート17,18に接続される。
ロジック部6、アナログ部5、RAM2、ROM3及びEEPROM4は図示を省略する内部バスに接続される。
ロジック回路6は分散配置された複数個の光検出用素子Dを備える。光検出用素子Dは光の照射を受けて逆バイアス状態のpn接合に電流を流す半導体素子である。すなわち、pn接合における逆バイアス状態の空乏層に、光が入射された場合を考えるに、十分にエネルギーの大きい(波長の短い)光子が半導体中の価電子に衝突すると、価電子が励起され自由電子となり、電子が抜けて正の電荷を持った領域は正孔となる。すなわち光が入射する事で正孔・自由電子が対となって発生する。発生した正孔は電界により加速され、p型半導体へ流出し、自由電子はn型半導体へ流出する。光の入射が続く限り正孔・自由電子の発生が続くため、光が入射した場合pn接合の逆バイアスに電流が流れる事になる。空乏層にかかる電界が十分大きく、発生した正孔・自由電子対がほとんど再結合すること無しに、空乏層から流出するとすれば、電流の大きさは入射した光子の数に比例する事になる。すなわち、十分に強い光を入射する事で逆バイアスのpn接合に大きな電流を流すことができ、回路に誤動作を引き起こす。このようにして、積極的に誤動作を誘発し、誤動作により本来出力されるべきでない情報が出力される可能性も有り、これを統計的な手法などで解析を試みることによって、カードハッキング等の攻撃が可能にされることがある。
以下では、積極的に誤動作を誘発して機密保護情報を不正に獲得しようとするような攻撃を想定して、光検出用素子Dを用いて光照射を検出するための構成について説明する。
《インバータ型の光検出素子》
光検出素子Dとして例えばCMOSインバータ100を用いる場合の動作原理を説明する。図3のようにCMOSインバータ100に着目し、その入力を回路のグランド電圧Vssに接続する場合、出力はハイレベル(H)になり、その後段に配置した論理整合用のインバータ101を介してセットリセット型のフリップフロップ(SRFF)102のセット端子にローレベルが供給される状態が初期状態とされる。その後、CMOSインバータ100に向けて局所的にレーザ光が照射されると、図4のようにCMOSインバータ100における逆バイアス状態のpn接合に電流が流れて出力がローレベル(L)に反転される。その変化によってフリップフロップ102がセット状態にされ、フリップフロップ102の出力D_rstがハイレベルにされることによって、レーザ光照射が検出される。
図5にはレーザ照射の前後におけるローレベル入力のCMOSインバータ100の状態が例示される。CMOSインバータ100は初期状態においてpチャンネル型MOSトランジスタ(PMOS)MP1はオン(ON)、nチャンネル型MOSトランジスタ(NMOS)MN1はオフ(OFF)状態にされる。レーザ光照射によってnチャンネル型MOSトランジスタMN1の基板側を介してその出力端子からグランド電圧に向けて電流リークを生じ、出力はハイレベルからローレベルに反転する。図6にはCMOSインバータ100の初期状態をハイレベル入力としたときのレーザ光照射による出力の変化を示している。この場合も同様であり、レーザ光照射によってpチャンネル型MOSトランジスタMP1の基板側を介して電源電圧Vddからその出力端子に向けて電流リークを生じ、出力はローレベルからハイレベルに反転する。
図7にはレーザ光照射によるCMOSインバータに生ずるリーク電流経路をデバイスの縦断面によって例示する。光検出素子のCMOSインバータを構成するゲート電極110G及び111Gに対する入力電圧がローレベルで、レーザ照射により出力がハイレベルからローレベルへ反転する時の電流のリーク経路を示す。110はMOSトランジスタMN1が形成されるp型ウェル領域(Pwell)であり、そこに、n型のソース電極110S及びドレイン電極110Dが形成されると共に、p型の給電領域110VSが形成され、110GはMOSトランジスタMN1のゲート電極とされる。111はMOSトランジスタMP1が形成されるn型ウェル領域(Nwell)であり、こに、p型のソース電極111S及びドレイン電極111Dが形成されると共に、n型の給電領域111VDが形成され、111GはMOSトランジスタMP1のゲート電極とされる。初期状態においてハイレベルの出力OUTは、レーザ照射によってローレベルに変化される。レーザ照射によって、P型ウェル領域l110とN型ウェル領域111の逆バイアスpn接合、N型ウェル領域111とドレイン111Dの逆バイアスpn接合、及びP型ウェル領域110とドレイン110Dとの逆バイアスpn接合の夫々に電流リークを生じ、経路PS1を通って出力端子OUTからグランド電圧Vssに電流が流れる。この電流はオン状態のpチャンネルMOSトランジスタMP1を介して電源電圧Vddから出力端子OUTに供給された電流である。このオン状態のpチャンネルMOSトランジスタMP1による電流供給は逆バイアスのpn接続リークする電流に比べて充分に小さければ、即座に出力OUTがハイレベルからローレベルへ反転する。後で説明するが、この意味において、オン状態のpチャンネルMOSトランジスタMP1による電流供給が少なければ、レーザ光照射の感度がよくなる。
図8には同じCMOSインバータをダイオード的に使用した比較例が示される。例えば初期状態においてMOSトランジスタMN1がオフ状態になっている。その縦断面構造は図9に示される。逆バイアス状態のpn接合のうち、レーザ光照射によってリーク電流が流れるpn接合はP型ウェル領域110とN型ウェル領域111の逆バイアスpn接合だけである。図7に比べるとレーザ光照射によって逆バイアス状態のpn接合に流れる電流量が少ない。したがって、図7のようにCMOSインバータ100を信号経路に直列に配置する構成の方がレーザ光照射に対して容易に高い感度を得ることができる。
《給電能力抑制》
図10には光照射の検出感度を向上させたCMOSインバータ100が例示され、図11にはそのデバイス縦断面構造が例示される。光検出素子のCMOSインバータを構成するpチャンネル型MOSトランジスタMP1およびnチャンネル型MOSトランジスタMN1のゲート電極110G及び111Gに対する入力電圧がローレベルであり、レーザ照射により出力がハイレベルからローレベルへ反転する時の電流のリーク経路を示す。同図においてCMOSインバータ100は初期状態でハイレベル出力に用いられるものとする。この場合、MOSトランジスタMP1のソースに抵抗素子R1を接続し、レーザ光照射によるリーク電流に対してオン状態のpチャンネル型MOSトランジスタMP1からの充電電流を少なくする。要するに、pチャンネル型MOSトランジスタMP1側からの給電能力を低くする。これにより、レーザ光照射による出力OUTのハイレベルからローレベルへの反転動作が速くなり、レーザ光照射に対する感度が更に向上する。pチャンネル型MOSトランジスタMP1側からの給電能力を低くするには当該MOSトランジスタMP1それ自体のサイズを小さくして対応することも可能である。
図12には前記抵抗素子R1のレイアウト例が示される。CMOS型の半導体集積回路において、各種回路はグランドライン120からの給電を受けるp型ウェル領域121と電源ライン125からの給電を受けるn型ウェル領域126が隣接して並列された所定高さ寸法の半導体領域128に形成される。この半導体領域128には検出素子DとしてのCMOSインバータだけでなく、その他の回路が隣接して形成される。この状態で。図示を省略する電源幹線から電源ライン125への経路に前記抵抗素子R1を挿入すると、検出素子DとしてのCMOSインバータ100だけでなく、その他セルの回路におけるPMOSの電流駆動能力が低下してしまう。
図13にはその他セルの回路におけるPMOSの電流駆動能力の低下を抑制するために好適な抵抗素子R1の挿入形態が例示される。すなわち、横方向に延在するn型ウェル領域126において、前記pチャンネル型MOSトランジスタMP1を形成するn型ウェル領域130を分離し、n型ウェル領域130から分離されたn型ウェル領域126には左右の電源幹線から夫々の電源ライン125に給電し、n型ウェル領域130には分離されたn型ウェル領域126の給電用電源ライン125から抵抗素子R1を介して給電する。したがって、CMOSインバータ100の光検出感度を向上させるため抵抗素子R1を挿入する場合にロジック回路を構成するPMOSが形成されるn型ウェル領域126への給電は影響されない。
図14には光照射の検出感度を向上させたCMOSインバータ100の別の例が示され、図15にはそのデバイス縦断面構造が例示される。光検出素子のCMOSインバータを構成するpチャンネル型MOSトランジスタMP1およびnチャンネル型MOSトランジスタMN1のゲート電極110G及び111Gに対する入力電圧がハイレベルであり、レーザ照射により出力がローレベルからハイレベルへ反転する時の電流のリーク経路を示す。同図においてCMOSインバータ100は初期状態でローレベル出力に用いられるものとする。この場合、MOSトランジスタMN1のソースに抵抗素子R2を接続し、レーザ光照射によるリーク電流に対してオン状態のnチャンネル型MOSトランジスタMN1からの放電電流を少なくする。要するに、nチャンネル型MOSトランジスタMN1側からの給電能力を低くする。これにより、レーザ光照射による出力OUTのローレベルからハイレベルへの反転動作が速くなり、レーザ光照射に対する感度が更に向上する。nチャンネル型MOSトランジスタMN1側からの給電能力を低くするには当該MOSトランジスタMN1それ自体のサイズを小さくして対応することも可能である。
図16には前記抵抗素子R2のレイアウト例が示される。CMOS型の半導体集積回路において、各種回路はグランドライン120からの給電を受けるp型ウェル領域121と電源ライン125からの給電を受けるn型ウェル領域126が隣接して並列された所定高さ寸法の半導体領域128に形成される。この半導体領域128には検出素子DとしてのCMOSインバータだけでなく、その他の回路が隣接して形成される。この状態で。図示を省略する電源幹線からグランドライン120への経路に前記抵抗素子R2を挿入すると、検出素子DとしてのCMOSインバータ100だけでなく、その他セルの回路におけるNMOSの電流駆動(電流引き抜き)能力が低下してしまう。
図16にはその他セルの回路におけるNMOSの電流駆動能力の低下を抑制するために好適な抵抗素子R2の挿入形態が例示される。すなわち、横方向に延在するp型ウェル領域121において、前記nチャンネル型MOSトランジスタMN1を形成するp型ウェル領域140を分離し、p型ウェル領域140から分離されたp型ウェル領域121には左右のグランド幹線から夫々のグランドライン120に給電し、p型ウェル領域140には分離されたp型ウェル領域121の給電用グランドライン120から抵抗素子R2を介して給電する。したがって、CMOSインバータ100の光検出感度を向上させるため抵抗素子R2を挿入する場合にロジック回路を構成するNMOSが形成されるp型ウェル領域121への給電は影響されない。
《バッファインバータのVLT》
図17には光照射の検出感度を向上させたCMOSインバータ100の更に別の例が示される。前記CMOSインバータ100の後段に配置されるバッファインバータとしての極性整合用のインバータ100の論理閾値電圧VLTを、CMOSインバータ100の初期状態の出力レベルに応じて決める。CMOSインバータ100の初期状態の出力レベルがハイレベルの場合には、極性整合用のインバータ100の論理閾値電圧VLTを高くする。例えばpチャンネル型MOSトランジスタのサイズを大きくし、nチャンネル型MOSトランジスタのサイズを小さくする。これにより、レーザ光照射に感応してCMOSインバータ100の出力がハイレベルからローレベルに反転するとき、極性整合用のインバータ100の出力は速やかに反転する。一方、CMOSインバータ100の初期状態の出力レベルがローレベルの場合には、極性整合用のインバータ100の論理閾値電圧VLTを低くする。例えばpチャンネル型MOSトランジスタのサイズを小さくし、nチャンネル型MOSトランジスタのサイズを大きくする。これにより、レーザ光照射に感応してCMOSインバータ100の出力がローレベルからハイレベルに反転するとき、極性整合用のインバータ100の出力は速やかに反転する。これらによって光照射の検出感度を上げることができる。
《インバータ直列型のレイアウト》
図1には上述の検出インバータとしてのCMOSインバータ100を多数直列接続して配置した構成が例示される。図1では例えばロジック回路6の領域に対して部分回路領域151,152に代表される複数の部分回路領域を想定し、夫々の部分回路領域151,152,…において、例えば初段の入力が一定論理値たとえばハイレベルの論理値1にされて直列的に接続された複数個のCMOSインバータ100を分散して配置する。図3で説明したようCMOSインバータ100と論理整合用インバータ101のペアを多数直列接続し、さらには論理整合用インバータ101を廃止して全てのインバータをCMOSインバータ100としてもよい。CMOSインバータ100と論理整合用インバータ101のペアを多数直列接続する場合には、全てのCMOSインバータ100に対して抵抗素子R1又はR2のいずれか一方による給電能力抑制の構成を採用すればよい。したがって、図13、図16で説明したウェル領域分離の構成を採用する場合にpウェル領域又はn型ウェル領域の一方に対してだけウェル分離の構成を採用すればよく、レイアウトパターンが簡素化される。さらに、バッファインバータ(論理整合用インバータ)101のVLT設定による感度の向上も期待できるようになる。これに対してバッファインバータ101を用いなければ、抵抗素子R1、R2による給電能力抑制によって検出感度が高くされた多数の検出インバータを用いることができる。但し、レイアウト構成は複雑になり、また、バッファインバータ101のVLT設定による感度の向上を適用することができない点に注意を要する。その場合には、検出インバータとしてのCMOSインバータの論理閾値をロジック回路に含まれるインバータに比較して変更することで、感度を向上させることが可能となる。つまり、CMOSインバータに対する入力がローレベルの場合、インバータの論理閾値を下げる、または、CMOSインバータに対する入力がハイレベルの場合は、インバータの論理閾値を上げることで、感度向上させることが可能となる。 また、光照射前にハイレベルを出力する検出インバータ100の次段に配置された前記バッファインバータ101の論理閾値電圧は、前記ロジック回路に含まれるインバータの論理閾値電圧よりも高くされている。光照射によって出力電位が低下する検出インバータの出力変動に対する検出感度を上げることができる。
部分回路領域151,152,…毎にCMOSインバータ100の直列回路を形成した場合、光照射によるCMOSインバータ100の出力反転による入力の論理値反転を検出する検出回路としてのフリップフロップSRFF102とそれが接続されるCMOSインバータ100の直列回路とは、別々の部分回路領域151,152,…に配置する。要するに、部分回路領域151においてCMOSインバータ100の直列回路の終段で得られる信号D1_detは部分回路領域152に配置されたSRFF102のセット端子(S)に供給され、当該SRFF102の出力端子(Q)に信号D1_rstを得る。部分回路領域152においてCMOSインバータ100の直列回路の終段で得られる信号D2_detは部分回路領域151に配置されたSRFF102のセット端子(S)に供給され、当該SRFF102の出力端子(Q)に信号D2_rstを得る。これにより、局所的な光照射によってSRFF102も誤動作する虞を未然に防止することができる。
図18には検出信号D1_rst〜Dn_rstを用いた制御例が示される。ロジック回路6にはn個の部分回路領域があると想定する。夫々の部分回路領域においてCMOSインバータ100の直列回路の終段で得られた信号D1_det〜Dn_det(例えばレーザ光照射検出に応答してハイレベルにされる)は対応するSRFF102のセット端子Sに供給され、夫々のSRFF102の出力端子Qから出力される検出信号D1_rst〜Dn_rstはシステムコントローラ12のリセット制御ロジックに供給され、ここで論理和が採られ、その論理和信号が内部リセット信号rstにされる。内部リセット信号rstはCPU15、TMR10、RAM11等の内部回路に供給され、例えば、そのハイレベルによって初期化動作を指示する。前記システムコントローラ12のリセット制御ロジックは前記検出回路としてのSRFF102からの出力の論理値反転の検出に応答して前記ロジック回路6の動作を制限する制限回路の一例とされる。
一方、リセット端子Prstからポート17に与えられるローレベルからハイレベルへの変化に応答してローレベルからハイレベルに変化される内部リセット信号zrstがSRFF102のリセット端子(R)に入力されることにより、全てのSRFF102はリセット状態にされ、内部リセット信号rstはネゲートされることになる。
図19には図18の回路の動作タイミングが例示される。時刻t0において例えば一つの部分回路領域でレーザ光照射に応答して信号Di_detがハイレベルパルス変化を生ずると、これに対応するSRFF102がセット状態にされ、これに応答して内部リセット信号rstがハイレベルに変化される。これによってCPU15に代表されるロジック回路6の内部で初期化動作が開始される。したがってその間、マイクロコンピュータ1はリセット解除後の動作は不能になり、レーザ光照射により誤動作を引き起こしてCPUのプログラムを改竄されたり、秘匿データを不正にアクセスしたりすることが阻止される。その後、リセット端子Prstを時刻t1から所定期間ローレベルに維持し、時刻t2にハイレベルにすることによって、ロジック回路6は動作可能にされる。
図18の例ではレーザ光照射の検出をマイクロコンピュータ1の内部リセット指示に利用し、その後の外部リセット指示で正規の動作を再開可能としたが、それに限定されず、一旦レーザ光照射を検出したときには再度正規の動作を再開できないようにマイクコンピュータの動作を禁止する不揮発性制御ビットをプログラムするように適用したり、高電圧等を用いて自己破壊するトリガに適用することも可能である。
《ゲート種別》
光検出素子Dとしての前記検出インバータは、CMOSインバータに限定されず、全入力を共通接続したナンドゲート、又は全入力を共通接続したノアゲートなどを用いて構成してもよい。例えば図20には3入力ナンドゲートを用いた検出インバータの例が示される。ここでは、3入力ナンドゲートに対する入力がハイレベルの場合で、pチャンネル型MOSトランジスタサイズを大きくし、nチャンネル型MOSトランジスタサイズを小さくして給電能力を変化させている。つまり、トランジスタサイズを変更することで、Vdd側の給電能力を高くなり、Vss側の給電能力が低くなるため検出感度が向上することが可能となる。、図6の場合と同様にハイレベル入力を初期状態とする検出インバータにおけるレーザ光検出感度を高くしてある。 [実施の形態2]
《ダイオード並列型》
図22にはロジック回路6に直列的に配置した光検出素子Dとしてダイオードを用いた基本構成が例示される。
前記ロジック回路6が形成された領域に分散され初段の入力が例えばハイレベルの論理値1にされて直列的に複数個のバッファ201が配置され、前記バッファ201の入力と当該バッファ201の前段のバッファ201の出力との間の信号パスPSSとグランド電圧VSSとの間に逆バイアス状態で複数個の検出ダイオード200が並列に接続される。すなわち、前記検出ダイオード200のカソードが前記信号パスPSSに接続されアノードがグランド電圧に接続される。203は論理整合用のインバータである。最終段のバッファ201の出力の反転信号は検出回路として例えば前記同様のセットリセット型フリップフロップ(SRFF)202のセット端子に供給され、光照射による前記検出ダイオード200の順バイアス状態への変化によるバッファ201の論理値反転出力を検出する。
検出ダイオード200は例えば図23に例示されるように、p型ウェル領域110に形成されたn型半導体領域110Cをカソードとし、p型の給電領域110VSに接続するp型ウェル領域110をアノードとして構成される。p型ウェル領域110とカソードを構成するn型半導体領域110Cとは逆バイアスpn接合とされている。この状態で検出ダイオード200にレーザ光が照射されると、p型ウェル領域110とカソードを構成するn型半導体領域110Cとの逆バイアスpn接合に電流リークを生じ、経路PS3に電流が流れ、その後段のバッファ201の入力がローレベルに反転される。この反転によってSRFF202がセット状態にされ、ハイレベルの検出信号D_rstを得る。
図24には検出ダイオード200を電源端子Vddとの間で逆バイアス状態に接続する場合の構成が例示される。すなわち、初段のバッファ201の入力にはグランド電圧Vssを接続し、前記検出ダイオード200のアノードがバッファ201の間の前記信号パスPSSに接続されカソードが電源電圧Vddに接続される。この場合には論理整合用のインバータ203は不要である。前記検出ダイオード200は例えば図25に例示されるように、n型ウェル領域111に形成されたp型半導体領域111Aをアノードとし、n型の給電領域111VDに接続するn型ウェル領域111をカソードとして構成される。n型ウェル領域111とアノードを構成するp型半導体領域111Aとは逆バイアスpn接合とされている。この状態で検出ダイオード200にレーザ光が照射されると、n型ウェル領域111とアノードを構成するp型半導体領域111Aとの逆バイアスpn接合に電流リークを生じ、経路PS4に電流が流れ、その後段のバッファ201の入力がローレベルに反転される。この反転によってSRFF202がセット状態にされ、ハイレベルの検出信号D_rstを得る。
上述のように一対のバッファ202の間の毎に複数個の検出ダイオード201が接続されるから、検出ダイオード201毎にバッファを設ける場合に比べて面積効率が高くされ、且つ、全くバッファを配置しない場合に比べて良好な検出速度を得ることができる。
《受光面積拡大》
図26には検出ダイオード200のレイアウト例が示される。ここではCMOS型の半導体集積回路を想定し、各種回路はグランドライン220からの給電を受けるp型ウェル領域221と電源ライン225からの給電を受けるn型ウェル領域226が隣接して並列された所定高さ寸法の半導体領域228に形成される。この半導体領域128にはDとしての検出ダイオード200だけでなく、その他の回路230が隣接して形成される。図ではその他の回路としてCMOSインバータが図示されている。DF_S(NMOS)はnチャンネル型MOSトランジスタのソース電極を構成するn型半導体拡散層、DF_D(NMOS)はnチャンネル型MOSトランジスタのドレイン電極を構成するn型半導体拡散層、DF_S(PMOS)はpチャンネル型MOSトランジスタのソース電極を構成するp型半導体拡散層、DF_D(PMOS)はpチャンネル型MOSトランジスタのドレイン電極を構成するp型半導体拡散層、PSI_GがMOSトランジスタのポリシリコンゲート電極を意味する。
図27には検出ダイオードの平面レイアウトが詳細に例示される。図28には図27におけるA−A矢視断面が示され、図29には図27におけるB−B矢視断面が示される。
ここでは、前記検出ダイオード200がグランドライン220との間で逆バイアス状態にされる場合、即ち、前記検出ダイオード200のカソードが前記信号パスPSSに接続されアノードがグランドライン220に接続されるときの構成が示される。前記検出ダイオード200が形成されたp型ウェル領域221_Dはロジック回路が形成されたp型ウェル領域221_LGCの高さ寸法に比べて大きくされ、大きくされたp型ウェル領域221_Dにこれとpn接合を形成するn型半導体拡散層240がカソードとして形成される。これにより検出ダイオード200の受光面積が大きくなり、検出感度を高くすることができる。
更に、前記検出ダイオード200が形成されたp型ウェル領域221_Dがグランド電圧Vssを受けるグランドライン220としてのp型半導体領域は前記カソードを構成するn型半導体拡散層240の対向辺に向けて突出され、距離dis_Dが短くされている。ロジック回路が形成されたp型ウェル領域221_LGCにおいてそのようなグランドライン220の突出はない。光の受光面を構成するn型半導体拡散層240とグランドライン220_Dとの拒路が短くされることによって、レーザ光照射に起因してp型ウェル領域に221_Dに流れる電流の経路が短くなり、この点において検出ダイオードによる光検出感度が高くなる。
また、金属配線で構成される信号パスPSSをコンタクトホール251を介してn型半導体拡散層240に低抵抗で接続するためのサリサイド(セルアラインによって形成されたシリサイド)250がn型半導体拡散層240の一部に限定して、例えば、前記n型半導体拡散層240と前記信号パスPSSの金属層とのコンタクト251の周辺に限定して形成される。サリサイドによって前記n型半導体拡散層240の全体が遮光されることによって検出感度が低下する虞を未然に防止することができる。尚、その他の拡散層の表面には殆ど全面にサリサイドが形成されている。
特に図示はしないが、図27乃至図29で説明した技術的事項は、前記検出ダイオード200の逆バイアス接続形態が図24及び図25で説明した場合にも当然適用することができる。基本的に、図27乃至図29の説明内容における半導体領域のp型、n型の導電型を入れ換え、電源電圧とグランド電圧を入れ換えて考えればよいので、その詳細な説明は省略する。
《バッファの給電能力とVLT》
図30には図22の構成におけるレーザ光照射の検出感度をバッファの構成によって向上させる例が示される。前記検出ダイオード200が前記信号パスPSSとグランドラインVSSとの間で逆バイアス状態にされるとき、換言すれば、前記検出ダイオード200のカソードが前記信号パスPSSにアノードがグランドラインVSSに接続される。バッファ201をCMOSインバータ271,272の直列回路によって構成し、初段CMOSインバータ201の論理閾値電圧VLTをロジック回路のインバータの論理閾値電圧VLTよりも高くすることによって、検出感度を向上させることが可能となる。初段CMOSインバータの論理閾値電圧は、後段CMOSインバータ及びロジック回路に含まれるインバータの論理閾値電圧に比べて高いことで、レーザ照射により入力電位が変動したとき、つまり入力電圧がハイレベルの状態で、変動することでその電位が一時的に小さくなった時、その電位変動に応じて速やかにインバータの出力を反転することが可能となり、結果的に検出感度を向上させることが可能となる。
後段CMOSインバータ272の電源電流供給能力は初段CMOSインバータ271の電源電流供給能力よりも小さくする。例えば、CMOSインバータ271のpチャンネル型MOSトランジスタのサイズを大きくし、nチャンネル型MOSトランジスタのサイズを小さくし、CMOSインバータ272のpチャンネル型MOSトランジスタのサイズをそのnチャンネル型MOSトランジスタのサイズよりも小さくする。
初段CMOSインバータ271の論理閾値電圧が後段CMOSインバータ272の論理閾値電圧よりも高くされることにより、検出ダイオード200への光照射によるカソードからの電流引き抜きによる論理値反転に対する検出感度を高くできる。また、後段CMOSインバータ272の電源電流供給能力を初段CMOSインバータ271の電源電流供給能力よりも小さくすることにより、検出ダイオード200への光照射によるカソードからの電流引き抜きを高速化でき、結果として高い光検出感度を実現することができる。
特に図示はしないが、図30で説明した技術的事項は、前記検出ダイオード200の逆バイアス接続形態が図24及び図25で説明した場合にも当然適用することができる。すなわち、初段インバータの論理閾値電圧はロジック回路に含まれるインバータの論理閾値電圧に対して低くされることで、検出感度を向上させることが可能となる。
後段インバータのグランド電流供給能力は初段インバータのグランド電流供給能力よりも小さくされればよい。これにより、初段インバータの論理閾値電圧をロジック回路に含まれるインバータの論理閾値電圧よりも低くすることにより、検出ダイオードへの光照射によるアノードへの電流供給による論理値反転に対する検出感度を高くできる。また、後段インバータのグランド電流供給能力を初段インバータのグランド電流供給能力よりも小さくすることにより、検出ダイオードへの光照射によるアノードへの電流供給を高速化でき、結果として高い光検出感度を実現することができる。
《ダイオード並列型のレイアウト》
図21には上述の検出ダイオード200を多数接続して配置した構成が例示される。図21では例えばロジック回路6の領域に対して部分回路領域251,252に代表される複数の部分回路領域を想定し、夫々の部分回路領域251,252,…において、例えば初段の入力が一定論理値たとえばハイレベル(電源電圧レベル)の論理値1にされて直列的に接続された複数個のバッファ201とグランド電圧Vssとの間に多数の検出ダイオード200が分散して並列配置される。検出ダイオード200のレイアウト構成やバッファ201の論理閾値電圧については適宜前述の技術が適宜適用される。
部分回路領域251,252,…毎に検出ダイオード200のアレイを形成した場合、レーザ光照射による検出ダイオード200の電流リークによる信号経路PSSの論理値反転を検出する検出回路としてのフリップフロップSRFF202とそれが接続される検出ダイオード200のアレイとは、別々の部分回路領域251,252,…に配置する。要するに、部分回路領域251において検出インバータ200のアレイの終段で得られる信号D1_detは部分回路領域252に配置されたSRFF202のセット端子(S)に供給され、当該SRFF102の出力端子(Q)に信号D1_rstを得る。部分回路領域252において検出ダイオード200のアレイの終段で得られる信号D2_detは部分回路領域251に配置されたSRFF202のセット端子(S)に供給され、当該SRFF202の出力端子(Q)に信号D2_rstを得る。これにより、局所的な光照射によってSRFF102も誤動作する虞を未然に防止することができる。
検出信号D1_rst〜Dn_rstは図18と同様の制御例に適用することができ、CPU15等のデータ処理ユニットのプログラムが改竄されたり、データ処理ユニットが用いる秘匿データが不正アクセスされたりする事態の抑制に役立つ。
[実施の形態3]
図31には上述したマイクロコンピュータ1を適用したデータ処理システムが例示される。ここではデータ処理システムの一例としてマルチファンクションSIM(Subscriber Identity Module Card)カードが例示される。マルチファンクションSIMカード300は、携帯電話器、携帯端末或いはPC(personal computer)などに搭載して移動体通信や所定の取引のためのユーザ認証などに用いられる。301はマルチファンクションSIMカード300が搭載される装置のホスト装置(HOST)を意味し、例えばケーブル303によってインタフェースされる。
マルチファンクションSIMカード300は、図示を省略する回路基板に、夫々半導体集積回路化された、インタフェースコントローラ(CNT)306、電気的に書き換え可能な不揮発性メモリとしてのフラッシュメモリ(FLASH)307、及びマイクロコンピュータ1を備える。インタフェースコントローラ306はホストインタフェース(HIF)310、メモリインタフェース(FIF)311、マイクロプロセッサ(MPU)313、マイクロコンピュータインタフェース(MCIF)312を有する。MPU313はHOST302からのコマンド等による指示に応答してFLASH307に対するアクセス制御、そしてMCU1を用いた認証処理などを制御する。
認証処理などに用いられるMCU1にはチップ占有面積の小さなレーザ光照射の検出素子Dが搭載されているので、光検出素子の配置に面積的な制約を受け難く、搭載できる検出素子の数という点で光照射の検出に万全を記すことが容易になり、データ処理システムへの故障利用攻撃に対して高い安全保障を実現することができる。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、検出デバイスとして反転回路を用いる部分と検出ダイオードを用いる部分とを一つの半導体集積回路に混在させてもよい。また、半導体集積回路はCMOS集積回路に限定されず、バイポーラ、或いはMOSとバイポーラ混載の集積回路などにも広く適用することができる。ロジック回路(LGC)は中央処理装置(CPU)、割り込みコントローラ(INTC)、システムコントローラ(SYSC)、ウォッチドッグタイマ(WDT)、暗号モジュール(ENCRP)、タイマ(TMR)、外部インタフェースポート(PRT)に限定されず、適宜のロジック回路を含めばよい。マイクロコンピュータ1を適用可能なデータ処理システムはマルチファンクションSIMカード300に限定されず、民生用及び産業用の各種電子機器に広く適用することができる。
1 マイクロコンピュータ(MCU)
6 ロジック回路(LGC)
15 中央処理装置(CPU)
16 割り込みコントローラ(INTC)
12 システムコントローラ(SYSC)
13 ウォッチドッグタイマ(WDT)
14 暗号モジュール(ENCRP)
10,11 タイマ(TMR)
17,18 外部インタフェースポート(PRT)
D 光検出用素子
100 光検出素子としてのCMOSインバータ
101 論理整合用のインバータ
102 フリップフロップ(SRFF)
200 光検出素子Dとしての検出ダイオード
201 バッファ
202 フリップフロップ(SRFF)
300 マルチファンクションSIMカード

Claims (23)

  1. ロジック回路と、前記ロジック回路が形成された領域に分散され初段の入力が一定論理値にされて直列的に接続された複数個の検出インバータと、光照射による前記検出インバータの出力反転による入力の論理値反転を検出する検出回路と、前記検出回路による入力の論理値反転の検出に応答して前記ロジック回路の動作を制限する制限回路と、を1個の半導体チップに有する半導体集積回路。
  2. 前記検出インバータは、CMOSインバータ、全入力を共通接続したナンドゲート、又は全入力を共通接続したノアゲートを用いて構成される、請求項1記載の半導体集積回路。
  3. 前記検出インバータのうち光照射前にハイレベルを出力する検出インバータの電源端子側に第1の抵抗素子が配置された、請求項1記載の半導体集積回路。
  4. 前記光照射前にハイレベルを出力する検出インバータにおけるハイレベルを出力するトランジスタが形成される第1の半導体領域と、前記ロジック回路を構成するトランジスタが形成され前記第1の半導体領域と同一導電型の第2の半導体領域とは分離され、前記第1の半導体領域には、前記第1の抵抗素子を介して前記第2の半導体領域への給電パスから電源電圧が供給される、請求項3記載の半導体集積回路。
  5. 前記検出インバータのうち光照射前にローレベルを出力する検出インバータのグランド端子側に第2の抵抗素子が配置された、請求項1記載の半導体集積回路。
  6. 前記光照射前にローレベルを出力する検出インバータにおけるローレベルを出力するトランジスタが形成される第3の半導体領域と、前記ロジック回路を構成するトランジスタが形成され前記第3の半導体領域と同一導電型の第4の半導体領域とは分離され、前記第3の半導体領域には、前記第4の半導体領域への給電パスから前記第2の抵抗素子を介してグランド電圧が供給される、請求項5記載の半導体集積回路。
  7. 前記検出インバータの間にバッファインバータが配置され、光照射前にハイレベルを出力する検出インバータの次段に配置された前記バッファインバータの論理閾値電圧は、ロジック回路を構成するインバータの論理閾値電圧よりも高くされている、請求項1記載の半導体集積回路。
  8. 前記検出インバータの間にバッファインバータが配置され、光照射前にローレベルを出力する検出インバータの次段に配置された前記バッファインバータの論理閾値電圧は、ロジック回路を構成するインバータの論理閾値電圧よりも低くされている、請求項1記載の半導体集積回路。
  9. 前記ロジック回路にはその部分回路領域毎に前記インバータの直列回路と検出回路が別々に配置され、夫々の部分回路領域に配置された前記インバータの直列回路と検出回路とは相互に異なる回路領域の間で接続される、請求項1記載の半導体集積回路。
  10. 前記ロジック回路が利用する記憶装置をさらに有し、
    前記ロジック回路は前記記憶装置が保持する情報を用いてデータ処理を行なうデータ処理ユニットを有する、請求項9記載の半導体集積回路。
  11. 回路基板に複数個の半導体集積回路が搭載され、少なくとも一つの半導体集積回路はデータ処理を行なうデータ処理ユニットを備えたロジック回路を有するデータ処理システムであって、
    前記少なくとも一つの半導体集積回路は、前記ロジック回路が形成された領域に分散され初段の入力が一定論理値にされて直列的に接続された複数個の検出インバータと、光照射による前記検出インバータの出力反転による入力の論理値反転を検出する検出回路と、前記検出回路による入力の論理値反転の検出に応答して前記ロジック回路の動作を制限する制限回路と、を有する、データ処理システム。
  12. ロジック回路と、前記ロジック回路が形成された領域に分散され初段の入力が一定論理値にされて直列的に接続された複数個のバッファと、前記バッファの入力と当該バッファの前段のバッファの出力との間の信号パスに逆バイアス状態で並列接続された複数個の検出ダイオードと、光照射による前記検出ダイオードの順バイアス状態への変化による入力の論理値反転を検出する検出回路と、前記検出回路による入力の論理値反転の検出に応答して前記ロジック回路の動作を制限する制限回路と、を1個の半導体チップに有する半導体集積回路。
  13. 前記ロジック回路及び前記検出ダイオードは、電源ラインからの給電を受ける型ウェル領域とグランドラインからの給電を受ける型ウェル領域が隣接して並列された所定高さ寸法の半導体領域に形成され、
    前記検出ダイオードのカソードが前記信号パスにアノードがグランドラインに接続されるとき、
    前記検出ダイオードが形成されたp型ウェル領域はロジック回路が形成されたp型ウェル領域の高さ寸法に比べて大きくされ、大きくされたp型ウェル領域にこれとpn接合を形成するn型半導体領域が形成される、請求項12記載の半導体集積回路。
  14. 前記検出ダイオードが形成されたp型ウェル領域がグランドラインから給電を受けるためのp型半導体領域は前記カソードを構成するn型半導体領域の対向辺に向けて突出されている、請求項13記載の半導体集積回路。
  15. 前記信号パスを構成する金属層に前記pn接合を形成するn型半導体領域を接続するためのシリサイドが前記n型半導体領域と前記金属層とのコンタクトの周辺部分に限定されて形成された、請求項13記載の半導体集積回路。
  16. 前記ロジック回路及び前記検出ダイオードは、電源ラインからの給電を受ける型ウェル領域とグランドラインからの給電を受ける型ウェル領域が隣接して並列された所定高さ寸法の半導体領域に形成され、
    前記検出ダイオードのアノードが前記信号パスにカソードが電源ラインに接続されるとき、
    前記検出ダイオードが形成されたn型ウェル領域はロジック回路が形成されたn型ウェル領域の高さ寸法に比べて大きくされ、大きくされたn型ウェル領域にこれとpn接合を形成するp型半導体領域が形成される、請求項12記載の半導体集積回路。
  17. 前記検出ダイオードが形成されたn型ウェル領域が電源ラインから給電を受けるためのn型半導体領域は前記アノードを構成するp型半導体領域の対向辺に向けて突出されている、請求項16記載の半導体集積回路。
  18. 前記信号パスを構成する金属層に前記pn接合を形成するp型半導体領域を接続するためのシリサイドが前記p型半導体領域と前記金属層とのコンタクトの周辺部分に限定されて形成された、請求項17記載の半導体集積回路。
  19. 前記検出ダイオードのカソードが前記信号パスにアノードがグランドラインに接続されるとき、
    前記バッファは直列2段のインバータによって構成され、初段インバータの論理閾値電圧は後段インバータの論理閾値電圧よりも高くされ、後段インバータの電源電流供給能力は初段インバータの電源電流供給能力よりも小さくされる、請求項13記載の半導体集積回路。
  20. 前記検出ダイオードのアノードが前記信号パスにカソードが電源ラインに接続されるとき、
    前記バッファは直列2段のインバータによって構成され、初段インバータの論理閾値電圧は後段インバータの論理閾値電圧よりも低くされ、後段インバータのグランド電流供給能力は初段インバータのグランド電流供給能力よりも小さくされる、請求項13記載の半導体集積回路。
  21. 前記ロジック回路にはその部分回路領域毎に前記バッファ及びダイオードの直列回路と検出回路が別々に配置され、夫々の部分回路領域に配置された前記バッファ及びダイオードの直列回路と検出回路とは相互に異なる回路領域の間で接続される、請求項12記載の半導体集積回路。
  22. 前記ロジック回路が利用する記憶装置をさらに有し、
    前記ロジック回路は前記記憶装置が保持する情報を用いてデータ処理を行なうデータ処理ユニットを有する、請求項12記載の半導体集積回路。
  23. 回路基板に複数個の半導体集積回路が搭載され、少なくとも一つの半導体集積回路はデータ処理を行なうデータ処理ユニットを備えたロジック回路を有するデータ処理システムであって、
    前記少なくとも一つの半導体集積回路は、前記ロジック回路が形成された領域に分散され初段の入力が一定論理値にされて直列的に接続された複数個のバッファと、前記バッファの入力と当該バッファの前段のバッファの出力との間の信号パスに逆バイアス状態で並列接続された複数個の検出ダイオードと、光照射による前記検出ダイオードの順バイアス状態への変化による入力の論理値反転を検出する検出回路と、前記検出回路による入力の論理値反転の検出に応答して前記ロジック回路の動作を制限する制限回路と、を有する、データ処理システム。
JP2010023848A 2010-02-05 2010-02-05 半導体集積回路及びデータ処理システム Active JP5519308B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010023848A JP5519308B2 (ja) 2010-02-05 2010-02-05 半導体集積回路及びデータ処理システム
US13/019,917 US20110193616A1 (en) 2010-02-05 2011-02-02 Semiconductor integrated circuit and data processing system
US13/680,486 US8766705B2 (en) 2010-02-05 2012-11-19 Semiconductor integrated circuit and data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010023848A JP5519308B2 (ja) 2010-02-05 2010-02-05 半導体集積回路及びデータ処理システム

Publications (2)

Publication Number Publication Date
JP2011165732A JP2011165732A (ja) 2011-08-25
JP5519308B2 true JP5519308B2 (ja) 2014-06-11

Family

ID=44353217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010023848A Active JP5519308B2 (ja) 2010-02-05 2010-02-05 半導体集積回路及びデータ処理システム

Country Status (2)

Country Link
US (2) US20110193616A1 (ja)
JP (1) JP5519308B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6052511B2 (ja) * 2011-12-16 2016-12-27 パナソニックIpマネジメント株式会社 固体撮像装置及び撮像装置
JP5954872B2 (ja) 2012-09-20 2016-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
KR102341264B1 (ko) * 2015-02-02 2021-12-20 삼성전자주식회사 래치를 이용한 레이저 검출기 및 이를 포함하는 반도체 장치
FR3036559B1 (fr) * 2015-05-19 2018-06-22 Idemia France Microcircuit comprenant un circuit logique et un module de detection d'une attaque
CN105184194A (zh) * 2015-10-13 2015-12-23 天津大学 在集成电路中探测光故障注入攻击的结构及其探测方法
CN105391542B (zh) * 2015-10-22 2019-01-18 天津大学 用于集成电路检测电磁故障注入攻击探测方法及探测器
FR3057088A1 (fr) * 2016-09-30 2018-04-06 Stmicroelectronics (Rousset) Sas Detecteur laser picosecondes
JP6774603B2 (ja) * 2017-03-06 2020-10-28 株式会社Jvcケンウッド レーザ光照射検出装置、レーザ光照射検出方法、レーザ光照射検出システム
FR3063597A1 (fr) * 2017-03-06 2018-09-07 Stmicroelectronics (Rousset) Sas Architecture de puce electronique
CN107481763B (zh) * 2017-08-11 2020-07-31 北京兆易创新科技股份有限公司 一种存储器及其探测方法、以及芯片
CN107424650B (zh) * 2017-08-11 2021-04-27 北京兆易创新科技股份有限公司 一种存储器及其探测方法、以及芯片
US11145608B2 (en) * 2019-03-20 2021-10-12 Qualcomm Incorporated Detection of laser-based security attacks
US11366899B2 (en) * 2020-02-18 2022-06-21 Nuvoton Technology Corporation Digital fault injection detector
CN113640641A (zh) * 2020-04-27 2021-11-12 中移物联网有限公司 激光检测单元电路、激光检测集成电路及半导体芯片
CN113711222B (zh) * 2020-08-07 2022-06-10 深圳市汇顶科技股份有限公司 用于芯片的激光注入攻击检测电路和安全芯片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682123A (en) * 1994-12-30 1997-10-28 Ati Technologies Inc. Voltage controlled ring oscillator having level translator in output
JP2002032988A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 内部電圧発生回路
JP4497874B2 (ja) * 2002-12-13 2010-07-07 株式会社ルネサステクノロジ 半導体集積回路及びicカード
US7442950B2 (en) * 2004-12-06 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4749160B2 (ja) * 2006-01-18 2011-08-17 シャープ株式会社 集積回路
JP2008198700A (ja) 2007-02-09 2008-08-28 Renesas Technology Corp 半導体集積回路装置
US7847581B2 (en) * 2008-04-03 2010-12-07 Stmicroelectronics (Rousset) Sas Device for protecting an integrated circuit against a laser attack
JP5387144B2 (ja) * 2009-06-01 2014-01-15 ソニー株式会社 誤動作発生攻撃検出回路および集積回路

Also Published As

Publication number Publication date
US20110193616A1 (en) 2011-08-11
US20130076430A1 (en) 2013-03-28
JP2011165732A (ja) 2011-08-25
US8766705B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
JP5519308B2 (ja) 半導体集積回路及びデータ処理システム
US8564364B2 (en) Countermeasure method and device for protecting against a fault injection attack by detection of a well voltage crossing a threshold
TWI475644B (zh) Semiconductor integrated circuit and IC card
US7969763B2 (en) Detector circuit for detecting an external manipulation of an electrical circuit, circuit arrangement comprising a plurality of detector circuits, memory device and method for operating a detector circuit
US9070697B2 (en) Device for detecting a laser attack in an integrated circuit chip
US8130008B2 (en) Integrated circuit with a radiation-sensitive thyristor structure
US9559066B2 (en) Systems and methods for detecting and preventing optical attacks
US10804216B2 (en) Chip with circuit for detecting an attack on the chip
JP2008198700A (ja) 半導体集積回路装置
JP4749160B2 (ja) 集積回路
US11152314B2 (en) Integrated circuit with supply circuit comprising field-effect transistors
JP5187860B2 (ja) 半導体集積回路
JP4987584B2 (ja) 半導体集積回路およびそれを用いたicカード
JP2007310640A (ja) 半導体集積回路およびそれを用いたicカード
Zooker et al. Compact sub-Vt optical sensor for the detection of fault injection in hardware security applications
EP2541599A1 (en) Security semiconductor product
CN114692226A (zh) 一种集成电路
KR20170033627A (ko) 정전기 방전 보호 장치를 구비한 반도체 집적 회로 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140403

R150 Certificate of patent or registration of utility model

Ref document number: 5519308

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350