JP2007310640A - 半導体集積回路およびそれを用いたｉｃカード - Google Patents

Abstract

【課題】スポット光照射によるアタックに対する防御のためにチップ上に配置された複数の受光素子に接続された複数の配線の断線のテストを容易とする半導体集積回路を提供すること。
【解決手段】複数の受光素子ＰＤ１…ＰＤ７と、複数の駆動回路ＭＰ１、ＭＮ１…ＭＰ７、ＭＮ７と複数のセンス増幅回路ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２とを含む駆動・センス回路１１とが、チップ上に形成される。プルアップ駆動用素子ＭＰ１…ＭＰ７とプルダウン駆動用素子ＭＮ１…ＭＮ７はＰＤ１…ＰＤ７の一端とそれぞれプルアップ駆動信号線Ｌｕｐ１…Ｌｕｐ７とプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７を介して接続される。ＰＤ１…ＰＤ７の他端は、動作電源電圧Ｖｄｄと基底電圧Ｖｓｓとの一方の電圧Ｖｓｓに接続される。複数のセンス増幅回路の複数の入力端子は、駆動・センス回路１１の内部またはその近傍で一方の駆動信号線に接続される。
【選択図】図５

Description

本発明は、半導体集積回路およびそれを用いたＩＣカードに関し、特にチップ上に複数の受光素子を具備することにより高いセキュリティーを提供するのに有益な技術に関する。

クレジットカード等の電子決済の機能を持つＩＣカードに搭載するためのマイクロコンピュータ（以下、ＩＣカードマイコンと称する）には、高度のセキュリティーが必要となる。近年、このようなＩＣカードは、携帯電話用ＧＳＭ−ＳＩＭ（Global System for Mobile Communications Subscriber Identity Module）カード等のモバイル、クレジットカードや銀行キャッシュカード、ＥＴＣ（Electronic Toll Collection system）カード、電子乗車券、ＩＤカード等と多様な用途に採用され、普及が進んでいる。

従来より、ＩＣカードマイコンは、乱数発生器等のセキュリティー機能を持っている。この乱数発生器は、高度のセキュリティーを達成するためワンタイムパスワード、鍵生成、認証プロトコールで広く使用されている重要な暗号源である。暗号処理においては、アタッカーや盗用者に理解されない耐久情報を生成するために、乱数が生成される。

しかし、ＩＣカードを開封して、リバースエンジニアリングを行うことによって、ＩＣカードマイコンのユーザーの個人情報や暗号処理のための暗号鍵を読み出すことがアタッカーにより試みられる。例えば、ＩＣカードマイコンに規格外の周波数のクロックや電源電圧を供給したり、強力な電磁波を照射したりすることで、ＩＣカードマイコンを誤動作させて、個人情報や暗号処理のための暗号鍵の読み出しが試みられる。また、別なアタック手法として、光照射によるアタッキングやハッキングも年々増加している。これは、光照射によりＩＣカードマイコンの誤動作を誘発させ、統計的手法で解析を試みるリバースエンジニアリングである。

下記の特許文献１には、スタティックラッチ、ＭＯＳトランジスタ、受光ダイオード等の受光素子を１個、ＩＣカードマイコンのチップに形成して、光照射を受けると受光素子からの光検出結果によって内部回路の動作を停止するものである。

また、下記の特許文献２には、ＩＣカード等のための高セキュリティーＩＣに複数の受光素子を分散して配置することも記載されている。

特開２００４−２０６６８０号公報 特開平１１−１０２３２４号公報

しかし近年、光照射によるアタックの手法は、ＩＣカードマイコンのチップ全体への光照射からレーザー光線によるスポット光照射へと変化している。このレーザー光線によるスポット光照射では、内部回路の動作停止を引き起こす受光素子にはスポット光照射をしない一方、ＩＣカードマイコンの誤動作を引き起こすような内部回路の脆弱な回路部分に選択的にスポット光照射を行うものである。

従って、上記の特許文献１に記載された受光素子を１個のみ使用した防御方法では、上記のスポット光照射によるアタックには対応することができない。

上記のスポット光照射によるアタックには対応するためには、上記の特許文献２に記載されているように、ＩＣカードマイコンのチップ上に複数の受光素子を分散して配置することが必要になる。特に、ＩＣカードマイコンのチップ上で誤動作を引き起こす可能性を持つ脆弱な回路部分の近傍に、内部回路の動作停止を起こす受光素子を複数個配置することが有効となる。

一方、本発明者等は、本発明に先立ってスポット光照射によるアタックに対しての防御性能が改善されたＩＣカードマイコンのチップ開発に従事した。

この開発では、受光素子を複数個配置するに際して、チップ面積と消費電力との増大をできるだけ小さくすると言う技術課題が本発明者等に与えられた。

この技術課題の解決のために本発明者等は、受光素子をＮ個配置するに際して（Ｎ≧２）、Ｎ個の受光素子を駆動する駆動回路はＮ個となり、Ｎ個の受光素子の検出信号をセンスするセンス回路もＮ個となることは回避できないが、Ｎ個の駆動回路とＮ個のセンス回路とにバイアス電圧を供給するためのバイアス回路を１個とすることを検討した。半導体集積回路のバイアス電圧は製造プロセスに起因するバラツキを持つため、バイアス電圧のトリミング機能が必要となる。バイアス回路にバイアス電圧のトリミング機能を付加すると、バイアス回路のチップ面積が増大する。従って、バイアス回路を１個とすることによって、ＩＣカードマイコンのチップ面積と消費電力との増大を小さくすることができる。

しかし、この方法による新たな技術課題も、明らかとなった。この新たな技術課題は、チップ上で１個のバイアス回路の近傍にＮ個の駆動回路とＮ個のセンス回路とを配置すると言うレイアウトから、Ｎ個の駆動回路、Ｎ個のセンス回路とＮ個の受光素子との間のチップ上の複数の配線の配線距離が長くなると言う問題が生じたものである。

図１は、本発明に先立って本発明者等によって検討されたＩＣカードマイコンのチップのレイアウトを示す図である。

同図に示すように、ＩＣカードマイコンのチップ１０上には、バイアス・駆動・センス回路１１と、中央処理ユニット（ＣＰＵ）１２と、リードオンリメモリ（ＲＯＭ）１３と、ランダムアクセスメモリ（ＲＡＭ）１４と、電気的に書き込み・消去可能な不揮発性メモリ（ＥＥＰＲＯＭ）１５と、入出力ユニット（Ｉ／Ｏ）１６と、電源回路（Ｐｗｒ＿Ｓｐｙ＿Ｃｉｒｔ）１７とが配置されている。

さらに、ＣＰＵ１２、ＲＯＭ１３、ＲＡＭ１４、ＥＥＰＲＯＭ１５、Ｉ／Ｏ１６、電源回路１７の内部で脆弱な回路部分の近傍にＩＣカードマイコン全体の動作停止を引き起こす受光素子であるフォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５、ＰＤ６、ＰＤ７が７個配置されている。フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５、ＰＤ６、ＰＤ７にはそれぞれ配線Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６、Ｌ７が接続されているが、配線Ｌ３以外の配線Ｌ１、Ｌ２、Ｌ４、Ｌ５、Ｌ６、Ｌ７の配線距離が特に長くなっている。

図２は、本発明に先立って本発明者等によって検討されたＩＣカードマイコンのバイアス・駆動・センス回路１１とフォトダイオードＰＤ１…ＰＤ７とを示す回路図である。

同図に示すように、バイアス・駆動・センス回路１１には、７個のフォトダイオードＰＤ１…ＰＤ７のうちの第１番目のフォトダイオードＰＤ１と第７番目のフォトダイオードＰＤ７とが接続されている。図示されてはいないが、第２番目から第６番目までの５個のフォトダイオードＰＤ２…ＰＤ６がバイアス・駆動・センス回路１１と同様に接続されている。バイアス・駆動・センス回路１１には、７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７のうちの第１番目の駆動・センス回路ＤＲ＿ＳＮ１と第７番目のＤＲ＿ＳＮ７とが含まれている。図示されてはいないが、第２番目から第６番目までの５個の駆動・センス回路ＤＲ＿ＳＮ２…ＤＲ＿ＳＮ６が同様にバイアス・駆動・センス回路１１に配置されている。７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７にバイアス電圧を供給するための１個の共通のバイアス回路Ｂｉａｓ＿Ｃｉｒｔが、バイアス・駆動・センス回路１１に配置されている。

共通のバイアス回路Ｂｉａｓ＿Ｃｉｒｔでは、定電流源からの定電流Ｉ_０が第１カレントミラーＢＭＰ２１、ＢＭＰ２２のダイオード接続の入力トランジスタであるＰチャンネルＭＯＳトランジスタＢＭＰ２１に供給され、ダイオード接続の入力トランジスタＢＭＰ２１で生成された第１バイアス電圧Ｖ１は７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のＰチャンネルＭＯＳトランジスタＭＰ１１…ＭＰ７１のゲートに共通に供給されている。第１カレントミラーＢＭＰ２１、ＢＭＰ２２の出力トランジスタであるＰチャンネルＭＯＳトランジスタＢＭＰ２３のドレインにはダイオード接続のＮチャンネルＭＯＳトランジスタＢＭＮ２１が接続され、ＮチャンネルＭＯＳトランジスタＢＭＮ２１生成された第２バイアス電圧Ｖ２は７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のＮチャンネルＭＯＳトランジスタＭＮ１１…ＭＮ７１のゲートに共通に供給されている。共通のバイアス回路Ｂｉａｓ＿Ｃｉｒｔでは、トリミングされた定電流源からの定電流２Ｉが第2カレントミラーＢＭＰ２３、ＢＭＰ２４のダイオード接続の入力トランジスタであるＰチャンネルＭＯＳトランジスタＢＭＰ２３に供給され、ダイオード接続の入力トランジスタＢＭＰ２３で生成された第３バイアス電圧Ｖ３は７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルアップ駆動用ＰチャンネルＭＯＳトランジスタＭＰ１…ＭＰ７のゲートに共通に供給されている。第2カレントミラーＢＭＰ２３、ＢＭＰ２４の出力トランジスタであるＰチャンネルＭＯＳトランジスタＢＭＰ２４のドレイン電流は、ダイオード接続のＮチャンネルＭＯＳトランジスタＢＭＮ２２に供給されている。ダイオード接続のＮチャンネルＭＯＳトランジスタＢＭＮ２２で生成された第４バイアス電圧Ｖ４は、７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルダウン駆動用ＮチャンネルＭＯＳトランジスタＭＮ１…ＭＮ７のゲートに共通に供給されている。７個のフォトダイオードＰＤ１…ＰＤ７からの光検出信号は、バイアス・駆動・センス回路１１の７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のＣＭＯＳインバータＩｎｖ１…Ｉｎｖ７によりセンスされる。第１番目のＣＭＯＳインバータＩｎｖ１のＰチャンネルＭＯＳトランジスタＭＰ１２のソースはＰチャンネルＭＯＳトランジスタＭＰ１１を介して電源電圧Ｖｄｄに接続される一方、ＮチャンネルＭＯＳトランジスタＭＮ１２のソースはＮチャンネルＭＯＳトランジスタＭＮ１１を介して接地電位Ｖｓｓに接続されている。従って、第１番目のＣＭＯＳインバータＩｎｖ１に流れるラッシュ電流は、ＰチャンネルＭＯＳトランジスタＭＰ１１とＮチャンネルＭＯＳトランジスタＭＮ１１とによって制限される。第７番目のＣＭＯＳインバータＩｎｖ７のＰチャンネルＭＯＳトランジスタＭＰ７２のソースはＰチャンネルＭＯＳトランジスタＭＰ７１を介して電源電圧Ｖｄｄに接続される一方、ＮチャンネルＭＯＳトランジスタＭＮ７２のソースはＮチャンネルＭＯＳトランジスタＭＮ７１を介して接地電位Ｖｓｓに接続されている。従って、第７番目のＣＭＯＳインバータＩｎｖ７に流れるラッシュ電流は、ＰチャンネルＭＯＳトランジスタＭＰ７１とＮチャンネルＭＯＳトランジスタＭＮ７１とによって制限される。第２番目のＣＭＯＳインバータＩｎｖ２から第６番目のＣＭＯＳインバータＩｎｖ６も、第１番目のＣＭＯＳインバータＩｎｖ１や第７番目のＣＭＯＳインバータＩｎｖ７と同様に構成されている。

図２のバイアス・駆動・センス回路１１で、共通のバイアス回路Ｂｉａｓ＿Ｃｉｒｔのダイオード接続のＮチャンネルＭＯＳトランジスタＢＭＮ２２のチャンネル幅は、７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルダウン駆動用ＮチャンネルＭＯＳトランジスタＭＮ１…ＭＮ７のチャンネル幅の２倍に設定されている。また、共通のバイアス回路Ｂｉａｓ＿Ｃｉｒｔのダイオード接続のＰチャンネルＭＯＳトランジスタＢＭＰ２３のチャンネル幅は、共通のバイアス回路Ｂｉａｓ＿ＣｉｒｔのＰチャンネルＭＯＳトランジスタＢＭＰ２４のチャンネル幅や７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルアップ駆動用ＰチャンネルＭＯＳトランジスタＭＰ１…ＭＰ７のチャンネル幅と等しくなっている。その結果、７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルダウン駆動用ＮチャンネルＭＯＳトランジスタＭＮ１…ＭＮ７の電流シンク能力は電流Ｉとなり、７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルアップ駆動用ＰチャンネルＭＯＳトランジスタＭＰ１…ＭＰ７の電流供給能力は電流２Ｉとなる。

例えば、受光素子としての第１番目のフォトダイオードＰＤ１にのみスポット光照射による光Ｌｇｔが照射されると、第１番目のフォトダイオードＰＤ１のＰＮ接合の逆方向電流による光電流Ｉｐｄが流れ、第２番目のフォトダイオードＰＤ２から第７番目のフォトダイオードＰＤ７のＰＮ接合の逆方向電流は無視できる微小電流となる。第１番目のフォトダイオードＰＤ１の光電流Ｉｐｄが電流Ｉよりも大きくなると、第１番目のフォトダイオードＰＤ１の寄生容量の充電電荷が放電される。すると、第１番目のＣＭＯＳインバータＩｎｖ１の入力センスノードＩｎ１の電圧は電源電圧Ｖｄｄから接地電圧Ｖｓｓに低下して、出力ＯＵＴ１はローレベルからハイレベルに変化する。第２番目のフォトダイオードＰＤ２から第７番目のフォトダイオードＰＤ７の寄生容量の充電電荷は維持されるので、第２番目のＣＭＯＳインバータＩｎｖ２から第７番目のＣＭＯＳインバータＩｎｖ７の出力ＯＵＴ２…ＯＵＴ７はローレベルに維持される。

図１で説明したように、配線Ｌ３以外の配線Ｌ１、Ｌ２、Ｌ４、Ｌ５、Ｌ６、Ｌ７の配線距離が特に長くなっている。半導体集積回路で配線の配線距離が長くなると、製造プロセスの配線金属のデポジション工程で長い配線の一部が部分的に断線となる可能性が高まる。長い配線距離の配線の配線幅を大きくすれば、この可能性は低下するが、配線領域のチップ占有面積が増加して、集積密度が低下する。

例えば、図２において全ての配線Ｌ１…Ｌ７が断線状態となると、全てのＣＭＯＳインバータＩｎｖ１…ＣＭＯＳインバータＩｎｖ７の入力センスノードＩｎ１…Ｉｎ７の寄生容量は電源電圧Ｖｄｄに充電され、全ての出力ＯＵＴ１…ＯＵＴ７はローレベルになる。この全断線の状態では、スポット光照射によるアタックを受けたとしても、７個のフォトダイオードＰＤ１…ＰＤ７のいずれにも光電流Ｉｐｄが流れられず、また７個のフォトダイオードＰＤ１…ＰＤ７からの光検出信号を全てのＣＭＯＳインバータＩｎｖ１…ＣＭＯＳインバータＩｎｖ７がセンスすることができない。

従って、ＩＣカードマイコンのチップの量産工程においては、配線Ｌ１…Ｌ７の断線テストが必要となるが、チップへの光照射・光遮断に応答した７個のＣＭＯＳインバータＩｎｖ１…ＣＭＯＳインバータＩｎｖ７の出力ＯＵＴ１…ＯＵＴ７の出力変化をテストすることが必要となる。

しかし、このようなチップへの光照射・光遮断によるテストは煩雑であり、ＩＣカードマイコンのチップのコストアップとなる。

更に、本発明者等は先立ってその他の方法も検討した。

図３は、本発明に先立って本発明者等によって検討された他のＩＣカードマイコンのバイアス・駆動・センス回路１１とフォトダイオードＰＤ１…ＰＤ７とを示す回路図である。

同図に示すように、７個の駆動回路ＤＲ１…ＤＲ７を７個のセンス回路ＳＮ＿１…ＳＮ７から分離して、７個のフォトダイオードＰＤ１…ＰＤ７の近傍に配置したものである。その結果、７個の駆動回路ＤＲ１…ＤＲ７と７個のフォトダイオードＰＤ１…ＰＤ７との間の断線の可能性の低減が期待できる。しかし、７個の駆動回路ＤＲ１…ＤＲ７の７個のプルアップ駆動用ＰチャンネルＭＯＳトランジスタＭＰ１…ＭＰ７のゲートに第３バイアス電圧Ｖ３を供給する配線ＬＰｂｓと７個のプルダウン駆動用ＮチャンネルＭＯＳトランジスタＭＮ１…ＭＮ７のゲートに第４バイアス電圧Ｖ４を供給する配線ＬＮｂｓの配線距離が長くなり、この配線ＬＰｂｓ、ＬＮｂｓでの断線の可能性がある。また、７個のフォトダイオードＰＤ１…ＰＤ７と７個のＣＭＯＳインバータＩｎｖ１…ＣＭＯＳインバータＩｎｖ７の入力センスノードＩｎ１…Ｉｎ７との間の配線Ｌ１…Ｌ７の配線距離が長くなり、この配線Ｌ１…Ｌ７での断線の可能性がある。更に、この長距離配線Ｌ１…Ｌ７がＣＰＵのようなロジック回路上に配置されるので、ロジック回路からのノイズが長距離配線Ｌ１…Ｌ７にクロストークする。その結果として、光照射の検出時の出力ノイズが増加してしまう。更に、図３の回路をＩＣカードマイコンのチップにレイアウトしようとすると、新たな問題も明らかとなった。

図４は、本発明に先立って本発明者等によって検討された他のＩＣカードマイコンのチップのレイアウトを示す図である。

同図に示すように、１個のフォトダイオード・駆動回路と１個のセンス回路との間に実際には３本の配線距離が必要であることが判明した。３本の１本はフォトダイオードからのセンス信号線であり、残りの２本はプルアップ駆動用ＰチャンネルＭＯＳトランジスタとプルダウン駆動用ＮチャンネルＭＯＳトランジスタＭＮ１…ＭＮ７のバイアス電圧供給線である。

従って、本発明は、上記のような本発明者らによる本発明に先立ったＩＣカードマイコンのチップ開発を基にしてなされたものである。

従って、本発明の目的とするところは、スポット光照射によるアタックに対する防御のために半導体集積回路のチップ上に配置された複数の受光素子に接続された複数の配線の断線のテストを容易とすることが可能な半導体集積回路を提供することにある。また、本発明のその他の目的とするところは、スポット光照射によるアタックに対する防御のために半導体集積回路のチップ上に配置された複数の受光素子からの光照射の検出時の出力ノイズを低減することにある。

本発明の前記並びにその他の目的と新規な特徴とは、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。

すなわち、本発明のひとつの形態による半導体集積回路は、複数の受光素子（ＰＤ１…ＰＤ７）と、前記複数の受光素子（ＰＤ１…ＰＤ７）を駆動する複数の駆動回路（ＭＰ１、ＭＮ１…ＭＰ７、ＭＮ７）と前記複数の受光素子（ＰＤ１…ＰＤ７）からの光照射の検出信号を増幅する複数のセンス増幅回路（ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２）とを含む駆動・センス回路（１１）とをチップ上に具備している。

前記複数の駆動回路（ＭＰ１、ＭＮ１…ＭＰ７、ＭＮ７）は、動作電源電圧（Ｖｄｄ）に接続された複数のプルアップ駆動用トランジスタ（ＭＰ１…ＭＰ７）と、基底電圧（Ｖｓｓ）に接続された複数のプルダウン駆動用トランジスタ（ＭＮ１…ＭＮ７）とを含む。

前記複数の駆動回路（ＭＰ１、ＭＮ１…ＭＰ７、ＭＮ７）の前記複数のプルアップ駆動用トランジスタ（ＭＰ１…ＭＰ７）の複数の出力端子は前記複数の受光素子（ＰＤ１…ＰＤ７）の複数の一端と複数のプルアップ駆動信号線（Ｌｕｐ１…Ｌｕｐ７）を介して接続され、前記複数の駆動回路（ＭＰ１、ＭＮ１…ＭＰ７、ＭＮ７）の前記複数のプルダウン駆動用トランジスタ（ＭＮ１…ＭＮ７）の複数の出力端子は前記複数の受光素子（ＰＤ１…ＰＤ７）の前記複数の一端と複数のプルダウン駆動信号線（Ｌｄｎ１…Ｌｄｎ７）を介して接続される。

前記複数の受光素子（ＰＤ１…ＰＤ７）の複数の他端は、前記動作電源電圧（Ｖｄｄ）と前記基底電圧（Ｖｓｓ）との一方の電圧（Ｖｓｓ、Ｖｄｄ）に接続されている。

前記複数のセンス増幅回路（ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２）の複数の入力端子（Ｉｎ１…Ｉｎ７）は、前記駆動・センス回路（１１）の内部またはその近傍で前記複数のプルアップ駆動信号線（Ｌｕｐ１…Ｌｕｐ７）と前記複数のプルダウン駆動信号線（Ｌｄｎ１…Ｌｄｎ７）との一方の複数の信号線（Ｌｄｎ１…Ｌｄｎ７、Ｌｕｐ１…Ｌｕｐ７）に接続される。前記一方の複数の信号線（Ｌｄｎ１…Ｌｄｎ７、Ｌｕｐ１…Ｌｕｐ７）による駆動電圧（Ｖｓｓ、Ｖｄｄ）は、前記複数の受光素子（ＰＤ１…ＰＤ７）の前記複数の他端が接続された前記動作電源電圧（Ｖｄｄ）と前記基底電圧（Ｖｓｓ）との前記一方の電圧（Ｖｓｓ、Ｖｄｄ）と実質的に等しく設定されている（図５、図６参照）。

本発明の前記ひとつの形態による手段によれば、半導体製造プロセスにより前記駆動・センス回路（１１）の外部で前記複数のプルアップ駆動信号線（Ｌｕｐ１…Ｌｕｐ７）または前記複数のプルダウン駆動信号線が断線すると、前記複数のセンス増幅回路（ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２）の前記複数の入力端子（Ｉｎ１…Ｉｎ７）の断線電圧は前記一方の複数の信号線（Ｌｄｎ１…Ｌｄｎ７、Ｌｕｐ１…Ｌｕｐ７）による前記駆動電圧（Ｖｓｓ、Ｖｄｄ）となる。この断線電圧は、前記複数の受光素子（ＰＤ１…ＰＤ７）の前記複数の他端が接続された前記動作電源電圧（Ｖｄｄ）と前記基底電圧（Ｖｓｓ）との前記一方の電圧（Ｖｓｓ、Ｖｄｄ）と実質的に等しく設定されている。前記複数の受光素子（ＰＤ１…ＰＤ７）への光照射時の前記複数の受光素子（ＰＤ１…ＰＤ７）の高導通度の際の前記複数のセンス増幅回路（ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２）の前記複数の入力端子（Ｉｎ１…Ｉｎ７）の入力電圧は、前記複数の受光素子（ＰＤ１…ＰＤ７）の前記複数の他端が接続された前記動作電源電圧（Ｖｄｄ）と前記基底電圧（Ｖｓｓ）との前記一方の電圧（Ｖｓｓ、Ｖｄｄ）となる。従って、スポット光照射によるアタックによる前記複数の受光素子（ＰＤ１…ＰＤ７）からの異常検出信号と同様な異常出力信号が、前記駆動・センス回路（１１）外部での前記複数のプルアップ駆動信号線（Ｌｕｐ１…Ｌｕｐ７）または前記複数のプルダウン駆動信号線の断線時に前記複数のセンス増幅回路（ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２）の複数の出力から得られることができる。

また、本発明の具体的なひとつの形態による半導体集積回路では、前記複数のセンス増幅回路（ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２）の前記複数の入力端子（Ｉｎ１…Ｉｎ７）が前記駆動・センス回路（１１）の前記内部または前記近傍（１８）で前記一方の複数の信号線（Ｌｄｎ１…Ｌｄｎ７、Ｌｕｐ１…Ｌｕｐ７）に接続された複数の接続点（ＣＮ１…ＣＮ７）と前記複数のセンス増幅回路（ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２）の前記複数の入力端子（Ｉｎ１…Ｉｎ７）との間の複数の配線の配線距離は、前記複数の駆動回路の前記複数のプルアップ駆動用トランジスタ（ＭＰ１…ＭＰ７）の前記複数の出力端子と前記複数の受光素子（ＰＤ１…ＰＤ７）の前記複数の一端との間の前記複数のプルアップ駆動信号線（Ｌｕｐ１…Ｌｕｐ７）の配線距離および記複数の駆動回路の前記複数のプルダウン駆動用トランジスタ（ＭＮ１…ＭＮ７）の前記複数の出力端子と前記複数の受光素子（ＰＤ１…ＰＤ７）の前記複数の一端との間の前記複数のプルダウン駆動信号線（Ｌｄｎ１…Ｌｄｎ７）の配線距離よりも十分短く設定されている（図５、図６、図１０参照）。

本発明の具体的なひとつの形態による手段によれば、半導体製造プロセスでの配線距離の差によって、前記複数のセンス増幅回路（ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２）の前記複数の入力端子（Ｉｎ１…Ｉｎ７）が前記駆動・センス回路（１１）の前記内部または前記近傍（１８）で前記一方の複数の信号線（Ｌｄｎ１…Ｌｄｎ７、Ｌｕｐ１…Ｌｕｐ７）に接続された複数の接続点（ＣＮ１…ＣＮ７）と前記複数のセンス増幅回路（ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２）の前記複数の入力端子（Ｉｎ１…Ｉｎ７）との間の複数の配線の断線の確率を、前記複数の駆動回路の前記複数のプルアップ駆動用トランジスタ（ＭＰ１…ＭＰ７）の前記複数の出力端子と前記複数の受光素子（ＰＤ１…ＰＤ７）の前記複数の一端との間の前記複数のプルアップ駆動信号線（Ｌｕｐ１…Ｌｕｐ７）の断線の確率および記複数の駆動回路の前記複数のプルダウン駆動用トランジスタ（ＭＮ１…ＭＮ７）の前記複数の出力端子と前記複数の受光素子（ＰＤ１…ＰＤ７）の前記複数の一端との間の前記複数のプルダウン駆動信号線（Ｌｄｎ１…Ｌｄｎ７）の断線の確率よりも遥かに低くすることができる。

また、本発明の具体的なひとつの形態による半導体集積回路では、前記複数の受光素子（ＰＤ１…ＰＤ７）の前記複数の他端は前記基底電圧（Ｖｓｓ）に接続され、前記複数のセンス増幅回路（ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２）の複数の入力端子（Ｉｎ１…Ｉｎ７）は、前記駆動・センス回路（１１）の内部で前記複数のプルダウン駆動信号線（Ｌｄｎ１…Ｌｄｎ７）と接続されている（図５参照）。

本発明の前記具体的なひとつの形態による手段によれば、スポット光照射によるアタックの際と前記駆動・センス回路（１１）外部での駆動信号線の断線時の際には、前記複数のセンス増幅回路（ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２）の前記複数の入力端子（Ｉｎ１…Ｉｎ７）の電圧は前記基底電圧（Ｖｓｓ）となる。

また、本発明の他の具体的なひとつの形態による半導体集積回路では、前記複数の受光素子（ＰＤ１…ＰＤ７）の前記複数の他端は前記動作電源電圧（Ｖｄｄ）に接続され、前記複数のセンス増幅回路（ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２）の複数の入力端子（Ｉｎ１…Ｉｎ７）は、前記駆動・センス回路（１１）の内部で前記複数のプルアップ駆動信号線（Ｌｕｐ１…Ｌｕｐ７）と接続されている（図６参照）。

本発明の前記具体的なひとつの形態による手段によれば、スポット光照射によるアタックの際と前記駆動・センス回路（１１）外部での駆動信号線の断線時の際には、前記複数のセンス増幅回路（ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２）の前記複数の入力端子（Ｉｎ１…Ｉｎ７）の電圧は前記動作電源電圧（Ｖｄｄ）となる。

本発明のより具体的な形態による半導体集積回路では、前記複数のプルアップ駆動信号線（Ｌｕｐ１…Ｌｕｐ７）は前記複数の駆動回路（ＭＰ１、ＭＮ１…ＭＰ７、ＭＮ７）の前記複数のプルアップ駆動用トランジスタ（ＭＰ１…ＭＰ７）からの複数のプルアップ出力電流を前記複数の受光素子（ＰＤ１…ＰＤ７）に供給する一方、前記複数のプルダウン駆動信号線（Ｌｄｎ１…Ｌｄｎ７）は前記複数のプルダウン駆動用トランジスタ（ＭＮ１…ＭＮ７）の複数のプルダウン出力電流を前記複数の受光素子（ＰＤ１…ＰＤ７）から流すものである（図５、図６参照）。

本発明の前記より具体的なひとつの形態による手段によれば、前記複数のプルアップ駆動信号線（Ｌｕｐ１…Ｌｕｐ７）と前記複数のプルダウン駆動信号線（Ｌｄｎ１…Ｌｄｎ７）とは前記複数の受光素子（ＰＤ１…ＰＤ７）の駆動電流を流すものである。その結果、前記複数のプルアップ駆動信号線（Ｌｕｐ１…Ｌｕｐ７）と前記複数のプルダウン駆動信号線（Ｌｄｎ１…Ｌｄｎ７）が長距離配線となっても、その下に配置されたロジック回路からのノイズ電圧の影響を小さくすることができる。

本発明のより具体的な形態による半導体集積回路では、前記駆動・センス回路（１１）は、前記複数の駆動回路（ＭＰ１、ＭＮ１…ＭＰ７、ＭＮ７）の前記複数のプルアップ駆動用トランジスタ（ＭＰ１…ＭＰ７）の前記複数のプルアップ出力電流を設定する第１バイアス素子（ＢＭＰ２３）と、前記複数のプルダウン駆動用トランジスタ（ＭＮ１…ＭＮ７）の前記複数のプルダウン出力電流を設定する第２バイアス素子（ＢＭＮ２２）と、前記第１バイアス素子（ＢＭＰ２３）の第１バイアス電流と前記第２バイアス素子（ＢＭＮ２２）の第２バイアス電流とを外部調整情報によって設定可能なトリミング回路（Ｔｒｉｍｍ）とを含む（図５、図６参照）。

本発明のより具体的な形態による半導体集積回路は、ユーザーの個人情報と暗号処理のための暗号鍵とを処理する中央処理ユニット（１２）と、前記個人情報もしくは前記暗号処理のための暗号鍵を格納する内部メモリ（１３、１４、１５）と、外部デバイスとデータ転送を行う入出力ユニット（１６）と、前記中央処理ユニット（１２）と前記内部メモリ（１３、１４、１５）と前記入出力ユニット（１６）とに動作電圧を供給する電源供給回路（１７）とをチップ内部に具備している。前記複数の受光素子（ＰＤ１…ＰＤ７）は、前記中央処理ユニット（１２）、前記内部メモリ（１３、１４、１５）、前記入出力ユニット（１６）、前記電源供給回路（１７）からなる内部回路に分散して配置されている（図７参照）。

本発明のより具体的な形態による半導体集積回路では、前記内部メモリ（１３、１４、１５）の不揮発性メモリ（１３、１５）にはセキュリティー処理プログラムが格納されている（図７参照）。

本発明のより具体的な形態による半導体集積回路では、前記セキュリティー処理プログラムはユーザーの本人確認のための認証アプリケーションである（図７参照）。

本発明のより具体的な形態による半導体集積回路では、前記複数のプルアップ駆動信号線（Ｌｕｐ１…Ｌｕｐ７）と前記複数のプルダウン駆動信号線（Ｌｄｎ１…Ｌｄｎ７）とは前記内部回路の少なくとも一部の回路の上に形成されている（図７参照）。

本発明のより具体的な形態による半導体集積回路では、前記複数の受光素子（ＰＤ１…ＰＤ７）は、前記内部回路のうちアタックに対して脆弱な部分の近傍に分散して配置されている（図７参照）。

本発明のひとつの形態によるＩＣカードは、カード基板（３０）と、前記カード基板（３０）の主表面に形成された外部インターフェース（３１）と、前記カード基板（３０）の内部に埋設され前記外部インターフェース（３１）と電気的に接続された前記半導体集積回路の前記チップ（３２）とを具備する（図９参照）。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。

すなわち、本発明によれば、スポット光照射によるアタックに対する防御のために半導体集積回路のチップ上に配置された複数の受光素子に接続された複数の配線の断線のテストを容易とすることが可能な半導体集積回路を提供することができる。また、本発明によれば、スポット光照射によるアタックに対する防御のために半導体集積回路のチップ上に配置された複数の受光素子からの光照射の検出時の出力ノイズを低減することができる。

≪ＩＣカードマイコンの構成≫
図５は、本発明の１つの実施形態によるＩＣカードマイコンのバイアス・駆動・センス回路１１とフォトダイオードＰＤ１…ＰＤ７とを示す回路図である。

同図に示すように、バイアス・駆動・センス回路１１には、７個のフォトダイオードＰＤ１…ＰＤ７のうちの第１番目のフォトダイオードＰＤ１と第７番目のフォトダイオードＰＤ７とが接続されている。図示されてはいないが、第２番目から第６番目までの５個のフォトダイオードＰＤ２…ＰＤ６がバイアス・駆動・センス回路１１と同様に接続されている。バイアス・駆動・センス回路１１には、７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７のうちの第１番目の駆動・センス回路ＤＲ＿ＳＮ１と第７番目のＤＲ＿ＳＮ７とが含まれている。図示されてはいないが、第２番目から第６番目までの５個の駆動・センス回路ＤＲ＿ＳＮ２…ＤＲ＿ＳＮ６が同様にバイアス・駆動・センス回路１１に配置されている。７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７にバイアス電圧を供給するための１個の共通のバイアス回路Ｂｉａｓ＿Ｃｉｒｔが、バイアス・駆動・センス回路１１に配置されている。

共通のバイアス回路Ｂｉａｓ＿Ｃｉｒｔでは、定電流源からの定電流Ｉ_０が第１カレントミラーＢＭＰ２１、ＢＭＰ２２のダイオード接続の入力トランジスタであるＰチャンネルＭＯＳトランジスタＢＭＰ２１に供給され、ダイオード接続の入力トランジスタＢＭＰ２１で生成された第１バイアス電圧Ｖ１は７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のＰチャンネルＭＯＳトランジスタＭＰ１１…ＭＰ７１のゲートに共通に供給されている。第１カレントミラーＢＭＰ２１、ＢＭＰ２２の出力トランジスタであるＰチャンネルＭＯＳトランジスタＢＭＰ２３のドレインにはダイオード接続のＮチャンネルＭＯＳトランジスタＢＭＮ２１が接続され、ＮチャンネルＭＯＳトランジスタＢＭＮ２１生成された第２バイアス電圧Ｖ２は７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のＮチャンネルＭＯＳトランジスタＭＮ１１…ＭＮ７１のゲートに共通に供給されている。共通のバイアス回路Ｂｉａｓ＿Ｃｉｒｔでは、トリミングされた定電流源からの定電流２Ｉが第2カレントミラーＢＭＰ２３、ＢＭＰ２４のダイオード接続の入力トランジスタであるＰチャンネルＭＯＳトランジスタＢＭＰ２３に供給され、ダイオード接続の入力トランジスタＢＭＰ２３で生成された第３バイアス電圧Ｖ３は７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルアップ駆動用ＰチャンネルＭＯＳトランジスタＭＰ１…ＭＰ７のゲートに共通に供給されている。第2カレントミラーＢＭＰ２３、ＢＭＰ２４の出力トランジスタであるＰチャンネルＭＯＳトランジスタＢＭＰ２４のドレイン電流は、ダイオード接続のＮチャンネルＭＯＳトランジスタＢＭＮ２２に供給されている。ダイオード接続のＮチャンネルＭＯＳトランジスタＢＭＮ２２で生成された第４バイアス電圧Ｖ４は、７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルダウン駆動用ＮチャンネルＭＯＳトランジスタＭＮ１…ＭＮ７のゲートに共通に供給されている。７個のフォトダイオードＰＤ１…ＰＤ７からの光検出信号は、バイアス・駆動・センス回路１１の７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のＣＭＯＳインバータＩｎｖ１…Ｉｎｖ７によりセンスされる。第１番目のＣＭＯＳインバータＩｎｖ１のＰチャンネルＭＯＳトランジスタＭＰ１２のソースはＰチャンネルＭＯＳトランジスタＭＰ１１を介して電源電圧Ｖｄｄに接続される一方、ＮチャンネルＭＯＳトランジスタＭＮ１２のソースはＮチャンネルＭＯＳトランジスタＭＮ１１を介して接地電位Ｖｓｓに接続されている。従って、第１番目のＣＭＯＳインバータＩｎｖ１に流れるラッシュ電流は、ＰチャンネルＭＯＳトランジスタＭＰ１１とＮチャンネルＭＯＳトランジスタＭＮ１１とによって制限される。第７番目のＣＭＯＳインバータＩｎｖ７のＰチャンネルＭＯＳトランジスタＭＰ７２のソースはＰチャンネルＭＯＳトランジスタＭＰ７１を介して電源電圧Ｖｄｄに接続される一方、ＮチャンネルＭＯＳトランジスタＭＮ７２のソースはＮチャンネルＭＯＳトランジスタＭＮ７１を介して接地電位Ｖｓｓに接続されている。従って、第７番目のＣＭＯＳインバータＩｎｖ７に流れるラッシュ電流は、ＰチャンネルＭＯＳトランジスタＭＰ７１とＮチャンネルＭＯＳトランジスタＭＮ７１とによって制限される。第２番目のＣＭＯＳインバータＩｎｖ２から第６番目のＣＭＯＳインバータＩｎｖ６も、第１番目のＣＭＯＳインバータＩｎｖ１や第７番目のＣＭＯＳインバータＩｎｖ７と同様に構成されている。

図５のバイアス・駆動・センス回路１１で、共通のバイアス回路Ｂｉａｓ＿Ｃｉｒｔのダイオード接続のＮチャンネルＭＯＳトランジスタＢＭＮ２２のチャンネル幅は、７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルダウン駆動用ＮチャンネルＭＯＳトランジスタＭＮ１…ＭＮ７のチャンネル幅の２倍に設定されている。また、共通のバイアス回路Ｂｉａｓ＿Ｃｉｒｔのダイオード接続のＰチャンネルＭＯＳトランジスタＢＭＰ２３のチャンネル幅は、共通のバイアス回路Ｂｉａｓ＿ＣｉｒｔのＰチャンネルＭＯＳトランジスタＢＭＰ２４のチャンネル幅や７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルアップ駆動用ＰチャンネルＭＯＳトランジスタＭＰ１…ＭＰ７のチャンネル幅と等しくなっている。その結果、７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルダウン駆動用ＮチャンネルＭＯＳトランジスタＭＮ１…ＭＮ７の電流シンク能力は電流Ｉとなり、７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルアップ駆動用ＰチャンネルＭＯＳトランジスタＭＰ１…ＭＰ７の電流供給能力は電流２Ｉとなる。

また、図５に示した本発明の１つの実施形態では、７個の駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個の入力端子Ｉｎ１…Ｉｎ７は、駆動・センス回路１１の内部の接続点ＣＮ１…ＣＮ７で７本のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７に接続されている。また、７個のフォトダイオードＰＤ１…ＰＤ７の全てのアノードは接地電圧Ｖｓｓに接続され、７個のフォトダイオードＰＤ１…ＰＤ７の全てのカソードは７本のプルアップ駆動信号線Ｌｕｐ１…Ｌｕｐ７と７本のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７とに接続されている。また、駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個の入力端子Ｉｎ１…Ｉｎ７と駆動・センス回路１１の内部の接続点ＣＮ１…ＣＮ７との間の複数の配線の配線距離は、７個のプルアップ駆動用ＰチャンネルＭＯＳトランジスタＭＰ１…ＭＰ７のドレインと７個のフォトダイオードＰＤ１…ＰＤ７のカソードとの間の７本のプルアップ駆動信号線Ｌｕｐ１…Ｌｕｐ７の配線距離および７個のプルダウン駆動用ＮチャンネルＭＯＳトランジスタＭＮ１…ＭＮ７のドレインと７個のフォトダイオードＰＤ１…ＰＤ７のカソードとの間の７本のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７の配線距離よりも十分短く設定されている。その結果、半導体製造プロセスにおける配線距離の相違によって、前者の配線の断線の確率を後者の配線の断線の確率よりも遥かに低くすることができる。

従って、７個のフォトダイオードＰＤ１…ＰＤ７の全てが光照射により７個のフォトダイオードＰＤ１…ＰＤ７の光電流Ｉｐｄが電流Ｉよりも大きい高導通度となると、７個の駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個の入力端子Ｉｎ１…Ｉｎ７の電圧は接地電圧Ｖｓｓとなる。また、駆動・センス回路１１の内部で７個の駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個の入力端子Ｉｎ１…Ｉｎ７が接続された７本のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７による７個の入力端子Ｉｎ１…Ｉｎ７の駆動電圧も接地電圧Ｖｓｓとなっている。

例えば、受光素子としての第１番目のフォトダイオードＰＤ１にのみスポット光照射による光Ｌｇｔが照射されると、第１番目のフォトダイオードＰＤ１のＰＮ接合の逆方向電流による光電流Ｉｐｄが接地電圧Ｖｓｓに流れ、第２番目のフォトダイオードＰＤ２から第７番目のフォトダイオードＰＤ７のＰＮ接合の逆方向電流は無視できる微小電流となる。第１番目のフォトダイオードＰＤ１の光電流Ｉｐｄが電流Ｉよりも大きくなると、第１番目のフォトダイオードＰＤ１の寄生容量の充電電荷が放電される。すると、第１番目のＣＭＯＳインバータＩｎｖ１の入力センスノードＩｎ１の電圧は電源電圧Ｖｄｄから接地電圧Ｖｓｓに低下して、出力ＯＵＴ１はローレベルからハイレベルに変化する。第２番目のフォトダイオードＰＤ２から第７番目のフォトダイオードＰＤ７の寄生容量の充電電荷は維持されるので、第２番目のＣＭＯＳインバータＩｎｖ２から第７番目のＣＭＯＳインバータＩｎｖ７の出力ＯＵＴ２…ＯＵＴ７はローレベルに維持される。尚、出力ＯＵＴ１…ＯＵＴ７は図示しないＯＲ回路に入力されて、このＯＲ回路のハイレベル出力によりＩＣカードマイコンの全体の動作が停止される。従って、７個のフォトダイオードＰＤ１…ＰＤ７のうちの少なくとも１個のフォトダイオードが光照射されると、ＩＣカードマイコンの全体の動作が停止される。

例えば、図５において７本のプルアップ駆動信号線Ｌｕｐ１…Ｌｕｐ７と７本のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７のいずれか一本の駆動信号線が、駆動・センス回路１１の外部で断線状態となったと仮定する。しかし、駆動・センス回路１１の内部での７個の駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個の入力端子Ｉｎ１…Ｉｎ７と７本のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７との間の配線距離は短いので、複数の接続点ＣＮ１…ＣＮ７での両方の配線間の電気的接続は維持されている。すると、７個の駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個の入力端子Ｉｎ１…Ｉｎ７のうちで駆動・センス回路１１の外部での断線状態の一本の駆動信号線に対応する１つの入力端子の電圧は、駆動・センス回路１１の内部のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７の対応する一本のプルダウン駆動信号線により接地電圧Ｖｓｓに駆動される。その結果、スポット光照射による７個のフォトダイオードＰＤ１…ＰＤ７からの異常検出信号と同様な異常検出信号が、駆動・センス回路１１の外部での駆動信号線の断線時に得られることができる。

尚、図５においてトリミング回路Ｔｒｉｍｍは、バイアス・駆動・センス回路１１の共通のバイアス回路Ｂｉａｓ＿Ｃｉｒｔの第2カレントミラーＢＭＰ２３、ＢＭＰ２４のダイオード接続の入力トランジスタであるＰチャンネルＭＯＳトランジスタＢＭＰ２３に供給される定電流２Ｉの電流値を、正確な値にトリミングする機能を持つ。トリミング回路Ｔｒｉｍｍで電源に接続された抵抗としてのＰチャンネルＭＯＳトランジスタＴＭＰ２５は、半導体集積回路の製造プロセスに起因してしきい値電圧Ｖｔｈやコンダクタンスｇｍが大きなバラツキを示す。このバラツキは、定電流２Ｉの電流値のバラツキの原因となる。従って、ＩＣカードマイコンの量産時に、外部テスターによりＰチャンネルＭＯＳトランジスタＢＭＰ２３に供給される定電流２Ｉの電流をモニターしながら、複数のスイッチＳＷ１…ＳＷ４のオン・オフを切り換えて最適なオン・オフ情報を求める。この最適なスイッチのオン・オフ情報は、後で説明する図７のＥＥＰＲＯＭ１５に不揮発記憶することができる。

図６は、本発明の他の１つの実施形態によるＩＣカードマイコンのバイアス・駆動・センス回路１１とフォトダイオードＰＤ１…ＰＤ７とを示す回路図である。

同図の実施形態が、図５の実施形態と相違する点を、以下に説明する。図６の実施形態では、図５の実施形態と逆に、７個のフォトダイオードＰＤ１…ＰＤ７の全てのカソードは動作電源電圧Ｖｄｄに接続され、７個のフォトダイオードＰＤ１…ＰＤ７の全てのアノードは７本のプルアップ駆動信号線Ｌｕｐ１…Ｌｕｐ７と７本のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７とに接続されている。また、駆動・センス回路１１の内部の接続点ＣＮ１…ＣＮ７で７個の駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個の入力端子Ｉｎ１…Ｉｎ７が接続された７本のプルアップ駆動信号線Ｌｕｐ１…Ｌｕｐ７による７個の入力端子Ｉｎ１…Ｉｎ７の駆動電圧も動作電源電圧Ｖｄｄとなっている。更に、図６のバイアス・駆動・センス回路１１で、共通のバイアス回路Ｂｉａｓ＿Ｃｉｒｔのダイオード接続のＮチャンネルＭＯＳトランジスタＢＭＮ２２のチャンネル幅は、７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルダウン駆動用ＮチャンネルＭＯＳトランジスタＭＮ１…ＭＮ７のチャンネル幅と等しく設定されている。また、共通のバイアス回路Ｂｉａｓ＿Ｃｉｒｔのダイオード接続のＰチャンネルＭＯＳトランジスタＢＭＰ２３のチャンネル幅と共通のバイアス回路Ｂｉａｓ＿ＣｉｒｔのＰチャンネルＭＯＳトランジスタＢＭＰ２４のチャンネル幅とは、７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルアップ駆動用ＰチャンネルＭＯＳトランジスタＭＰ１…ＭＰ７のチャンネル幅の２倍に設定されている。その結果、７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルダウン駆動用ＮチャンネルＭＯＳトランジスタＭＮ１…ＭＮ７の電流シンク能力は電流２Ｉとなり、７個の駆動・センス回路ＤＲ＿ＳＮ１…ＤＲ＿ＳＮ７の７個のプルアップ駆動用ＰチャンネルＭＯＳトランジスタＭＰ１…ＭＰ７の電流供給能力は電流Ｉとなる。

例えば、受光素子としての第１番目のフォトダイオードＰＤ１にのみスポット光照射による光Ｌｇｔが照射されると、第１番目のフォトダイオードＰＤ１のＰＮ接合の逆方向電流による光電流Ｉｐｄが動作電源電圧Ｖｄｄから流れ、第２番目のフォトダイオードＰＤ２から第７番目のフォトダイオードＰＤ７のＰＮ接合の逆方向電流は無視できる微小電流となる。第１番目のフォトダイオードＰＤ１の光電流Ｉｐｄが電流Ｉよりも大きくなると、第１番目のフォトダイオードＰＤ１の寄生容量が接地電圧Ｖｓｓから動作電源電圧Ｖｄｄまで充電される。すると、第１番目のＣＭＯＳインバータＩｎｖ１の入力センスノードＩｎ１の電圧は接地電圧Ｖｓｓから動作電源電圧Ｖｄｄに増加して、出力ＯＵＴ１はハイレベルからローレベルに変化する。第２番目のフォトダイオードＰＤ２から第７番目のフォトダイオードＰＤ７の寄生容量の接地電圧Ｖｓｓは維持されるので、第２番目のＣＭＯＳインバータＩｎｖ２から第７番目のＣＭＯＳインバータＩｎｖ７の出力ＯＵＴ２…ＯＵＴ７はハイレベルに維持される。

例えば、図６において７本のプルアップ駆動信号線Ｌｕｐ１…Ｌｕｐ７と７本のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７のいずれか一本の駆動信号線が、駆動・センス回路１１の外部で断線状態となったと仮定する。すると、７個の駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個の入力端子Ｉｎ１…Ｉｎ７のうちで断線状態の一本の駆動信号線に対応する１つの入力端子の電圧は、駆動・センス回路１１の内部のプルアップ駆動信号線Ｌｕｐ１…Ｌｕｐ７の対応する一本のプルアップ駆動信号線により動作電源電圧Ｖｄｄに駆動される。その結果、スポット光照射による７個のフォトダイオードＰＤ１…ＰＤ７からの異常検出信号と同様な異常検出信号が、駆動・センス回路１１の外部での駆動信号線の断線時に得られることができる。

図７は、図５または図６の実施形態による駆動・センス回路１１を用いたＩＣカードマイコンのチップのレイアウトを示す図である。

同図に示すように、ＩＣカードマイコンのチップ１０上には、バイアス・駆動・センス回路１１と、中央処理ユニット（ＣＰＵ）１２と、リードオンリメモリ（ＲＯＭ）１３と、ランダムアクセスメモリ（ＲＡＭ）１４と、電気的に書き込み・消去可能な不揮発性メモリ（ＥＥＰＲＯＭ）１５と、入出力ユニット（Ｉ／Ｏ）１６と、電源回路（Ｐｗｒ＿Ｓｐｙ＿Ｃｉｒｔ）１７とが配置されている。電源回路１７は、外部から供給される外部電源電圧Ｖｄｄと外部接地電圧Ｖｓｓに基づき、ＣＰＵ１２、ＲＯＭ１３、ＲＡＭ１４、ＥＥＰＲＯＭ１５、入出力ユニット１６に動作電圧を供給している。入出力ユニット１６は、図示しない外部デバイスへデータ転送同期クロックＣＬＫを出力する。入出力ユニット１６は、データ転送同期クロックＣＬＫに同期して外部デバイスからデータＤＡＴＡを入力したりデータＤＡＴＡを出力する。また、ＲＯＭ１３、とＥＥＰＲＯＭ１５の少なくともいずれか一方に、ユーザーの本人確認のための認証アプリケーション等のセキュリティー処理プログラムが格納されている。

ＣＰＵ１２、ＲＯＭ１３、ＲＡＭ１４、ＥＥＰＲＯＭ１５、Ｉ／Ｏ１６、電源回路１７の内部で脆弱な回路部分の近傍にＩＣカードマイコン全体の動作停止を引き起こす受光素子であるフォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５、ＰＤ６、ＰＤ７が７個配置されている。フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５、ＰＤ６、ＰＤ７にはそれぞれ７本のプルアップ駆動信号線Ｌｕｐ１、Ｌｕｐ２、Ｌｕｐ３、Ｌｕｐ４、Ｌｕｐ５、Ｌｕｐ６、Ｌｕｐ７と７本のプルダウン駆動信号線Ｌｄｎ１、Ｌｄｎ２、Ｌｄｎ３、Ｌｄｎ４、Ｌｄｎ５、Ｌｄｎ６、Ｌｄｎ７とが接続されている。また、６本のプルアップ駆動信号線Ｌｕｐ２、Ｌｕｐ３、Ｌｕｐ４、Ｌｕｐ５、Ｌｕｐ６、Ｌｕｐ７と６本のプルダウン駆動信号線Ｌｄｎ２、Ｌｄｎ３、Ｌｄｎ４、Ｌｄｎ５、Ｌｄｎ６、Ｌｄｎ７の下部には、ＣＰＵ１２が配置されている。

図８は、本発明の１つの実施形態によるＩＣカードマイコンのチップの断面を示す図である。

同図に示すように、このＩＣカードマイコンのチップは、例えばＰ型シリコンの半導体基板２０、Ｎ型の素子分離領域２１、Ｐ型ウェル領域２２、Ｎ型ウェル領域２３、高不純物濃度Ｎ型領域２４、高不純物濃度Ｐ型領域２５を含んでいる。Ｐ型ウェル領域２２と高不純物濃度Ｎ型領域２４との間のＰＮ接合もしくは高不純物濃度Ｐ型領域２５とＮ型ウェル領域２３の間のＰＮ接合のいずれか構造を、７個のフォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５、ＰＤ６、ＰＤ７として使用することができる。

図９は、本発明の１つの実施形態によるＩＣカードを示す図である。

同図に示すように、このＩＣカードは、カード基板３０と、カード基板３０の主表面に形成された８個の接触電極からなる外部インターフェース３１とを含んでいる。さらに、外部インターフェース３１の背後のカード基板３０の内部に図７と図８とに示されたＩＣカードマイコンのチップ３２が埋設されるとともに、チップ３２は外部インターフェース３１と電気的に接続されている。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、複数の受光素子はフォトダイオードに限定されるものではなく、例えばフォトトランジスタ、フォトＭＯＳトランジスタ等も使用することができる。

図５および図６の実施形態では、駆動・センス回路１１の内部の接続点ＣＮ１…ＣＮ７で７個の駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個の入力端子Ｉｎ１…Ｉｎ７と７本のプルアップ駆動信号線Ｌｕｐ１…Ｌｕｐ７もしくは７本のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７とが接続されている。しかし、この接続点ＣＮ１…ＣＮ７を駆動・センス回路１１の外部近傍とすることもできる。

図１０は、図５の駆動・センス回路１１を用いた本発明の他の実施形態によるＩＣカードマイコンのチップのレイアウトを示す図である。

同図に示すように、図５の駆動・センス回路１１の７個の駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個の入力端子Ｉｎ１…Ｉｎ７と７本のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７の接続点ＣＮ１…ＣＮ７は、駆動・センス回路１１の外部近傍の配線チャンネル領域１８の内部に配置されている。この図１０の実施形態においても、配線チャンネル領域１８に配置された接続点ＣＮ１…ＣＮ７と７個の駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個の入力端子Ｉｎ１…Ｉｎ７との間の７本の配線の配線距離は、７個の駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個のプルアップ駆動用トランジスタＭＰ１…ＭＰ７のドレインと７個のフォトダイオードＰＤ１…ＰＤ７のカソードとの間の７本のプルアップ駆動信号線Ｌｕｐ１…Ｌｕｐ７の配線距離および７個の駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個のプルダウン駆動用トランジスタＭＮ１…ＭＮ７のドレインと７個のフォトダイオードＰＤ１…ＰＤ７のカソードとの間の７本のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７の配線距離よりも十分短く設定されている。駆動・センス回路１１外部での配線距離の長い７本のプルアップ駆動信号線Ｌｕｐ１…Ｌｕｐ７と７本のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７の断線の確率は高いが、配線チャンネル領域１８に配置された接続点ＣＮ１…ＣＮ７と７個の駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個の入力端子Ｉｎ１…Ｉｎ７との間の７本のは配線距離の短い配線の断線の確率は極めて低くなる。

従って、図１０においても、７本のプルアップ駆動信号線Ｌｕｐ１…Ｌｕｐ７と７本のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７のいずれか一本の駆動信号線が、駆動・センス回路１１と配線チャンネル領域１８の外部で断線状態となると、７個の駆動・センス増幅回路ＤＲ＆ＳＮ＿１…ＤＲ＆ＳＮ＿７の７個の入力端子Ｉｎ１…Ｉｎ７のうちで外部断線状態の一本の駆動信号線に対応する１つの入力端子の電圧は、駆動・センス回路１１の内部のプルダウン駆動信号線Ｌｄｎ１…Ｌｄｎ７の対応する一本のプルダウン駆動信号線により接地電圧Ｖｓｓに駆動される。その結果、スポット光照射による７個のフォトダイオードＰＤ１…ＰＤ７からの異常検出信号と同様な異常検出信号が、駆動・センス回路１１の外部での駆動信号線の断線時に得られることができる。

尚、図１０の配線チャンネル領域１８中には、接続点ＣＮ１…ＣＮ７だけではなく、ＣＰＵ１２から周辺のＲＯＭ１３、ＲＡＭ１４、ＥＥＰＲＯＭ１５、入出力ユニット１６へのデータ信号線やアドレス信号線とを配置することもできる。

また、ＩＣカード中にＩＣカードマイコンのチップとともに、例えばフラッシュメモリチップのような不揮発性大容量ファイルメモリとメモリコントローラチップとを配置することができる。この不揮発性大容量ファイルメモリに音楽や動画のマルチメディア情報をダウンロードする際の使用料金の電子決済等の際に、上記の実施形態のＩＣカードマイコンは高セキュリティー性能を発揮するものである。

また、ＩＣカードマイコンの外部インターフェースは接触型に限定されるものではなく、赤外線やＲＦ信号による非接触型の外部インターフェースとすることもできる。

さらに、光照射の検出結果によりＩＣカードマイコンの全体の動作を停止するだけではなく、ＩＣカードマイコンの高セキュリティー機能の動作のみを停止しても良い。

図１は、本発明に先立って本発明者等によって検討されたＩＣカードマイコンのチップのレイアウトを示す図である。 図２は、本発明に先立って本発明者等によって検討されたＩＣカードマイコンのバイアス・駆動・センス回路とフォトダイオードとを示す回路図である。 図３は、本発明に先立って本発明者等によって検討された他のＩＣカードマイコンのバイアス・駆動・センス回路とフォトダイオードとを示す回路図である。 図４は、本発明に先立って本発明者等によって検討された他のＩＣカードマイコンのチップのレイアウトを示す図である。 図５は、本発明の１つの実施形態によるＩＣカードマイコンのバイアス・駆動・センス回路とフォトダイオードとを示す回路図である。 図６は、本発明の他の１つの実施形態によるＩＣカードマイコンのバイアス・駆動・センス回路とフォトダイオードとを示す回路図である。 図７は、図５または図６の実施形態による駆動・センス回路を用いたＩＣカードマイコンのチップのレイアウトを示す図である。 図８は、本発明の１つの実施形態によるＩＣカードマイコンのチップの断面を示す図である。 図９は、本発明の１つの実施形態によるＩＣカードを示す図である。 図１０は、図５の駆動・センス回路１１を用いた本発明の他の実施形態によるＩＣカードマイコンのチップのレイアウトを示す図である。

符号の説明

ＰＤ１…ＰＤ７ 複数の受光素子
１１ 駆動・センス回路
ＭＰ１、ＭＮ１…ＭＰ７、ＭＮ７ 複数の駆動回路
ＭＰ１２、ＭＮ１２…ＭＰ７２、ＭＮ７２ 複数のセンス増幅回路
Ｖｄｄ 動作電源電圧
ＭＰ１…ＭＰ７ 複数のプルアップ駆動用トランジスタ
Ｖｓｓ 基底電圧
ＭＮ１…ＭＮ７ 複数のプルダウン駆動用トランジスタ
Ｌｕｐ１…Ｌｕｐ７ 複数のプルアップ駆動信号線
Ｌｄｎ１…Ｌｄｎ７ 複数のプルダウン駆動信号線

Claims (12)

1. 複数の受光素子と、前記複数の受光素子を駆動する複数の駆動回路と前記複数の受光素子からの光照射の検出信号を増幅する複数のセンス増幅回路とを含む駆動・センス回路とをチップ上に具備しており、
   前記複数の駆動回路は、動作電源電圧に接続された複数のプルアップ駆動用トランジスタと、基底電圧に接続された複数のプルダウン駆動用トランジスタとを含み、
   前記複数の駆動回路の前記複数のプルアップ駆動用トランジスタの複数の出力端子は前記複数の受光素子の複数の一端と複数のプルアップ駆動信号線を介して接続され、前記複数の駆動回路の前記複数のプルダウン駆動用トランジスタの複数の出力端子は前記複数の受光素子の前記複数の一端と複数のプルダウン駆動信号線を介して接続され、
   前記複数の受光素子の複数の他端は、前記動作電源電圧と前記基底電圧との一方の電圧に接続され、
   前記複数のセンス増幅回路の複数の入力端子は、前記駆動・センス回路の内部またはその近傍で前記複数のプルアップ駆動信号線と前記複数のプルダウン駆動信号線との一方の複数の信号線に接続され、前記一方の複数の信号線による駆動電圧は、前記複数の受光素子の前記複数の他端が接続された前記動作電源電圧と前記基底電圧との前記一方の電圧と実質的に等しく設定されている半導体集積回路。
2. 前記複数のセンス増幅回路の前記複数の入力端子が前記駆動・センス回路の前記内部または前記近傍で前記一方の複数の信号線に接続された複数の接続点と前記複数のセンス増幅回路の前記複数の入力端子との間の複数の配線の配線距離は、前記複数の駆動回路の前記複数のプルアップ駆動用トランジスタの前記複数の出力端子と前記複数の受光素子の前記複数の一端との間の前記複数のプルアップ駆動信号線の配線距離および記複数の駆動回路の前記複数のプルダウン駆動用トランジスタの前記複数の出力端子と前記複数の受光素子の前記複数の一端との間の前記複数のプルダウン駆動信号線の配線距離よりも十分短く設定されている請求項１に記載の半導体集積回路。
3. 前記複数の受光素子の前記複数の他端は前記基底電圧に接続され、前記複数のセンス増幅回路の前記複数の入力端子は、前記駆動・センス回路の前記内部または前記近傍で前記複数のプルダウン駆動信号線と接続されている請求項１または請求項２に記載の半導体集積回路。
4. 前記複数の受光素子の前記複数の他端は前記動作電源電圧に接続され、前記複数のセンス増幅回路の前記複数の入力端子は、前記駆動・センス回路の前記内部または前記近傍で前記複数のプルアップ駆動信号線と接続されている請求項１または請求項２に記載の半導体集積回路。
5. 前記複数のプルアップ駆動信号線は前記複数の駆動回路の前記複数のプルアップ駆動用トランジスタからの複数のプルアップ出力電流を前記複数の受光素子に供給する一方、前記複数のプルダウン駆動信号線は前記複数のプルダウン駆動用トランジスタの複数のプルダウン出力電流を前記複数の受光素子から流すものである請求項３または請求項４に記載の半導体集積回路。
6. 前記駆動・センス回路は、前記複数の駆動回路の前記複数のプルアップ駆動用トランジスタの前記複数のプルアップ出力電流を設定する第１バイアス素子と、前記複数のプルダウン駆動用トランジスタの前記複数のプルダウン出力電流を設定する第２バイアス素子と、前記第１バイアス素子の第１バイアス電流と前記第２バイアス素子の第２バイアス電流とを外部調整情報によって設定可能なトリミング回路とを含む請求項５に記載の半導体集積回路。
7. ユーザーの個人情報と暗号処理のための暗号鍵とを処理する中央処理ユニットと、前記個人情報もしくは前記暗号処理のための前記暗号鍵を格納する内部メモリと、外部デバイスとデータ転送を行う入出力ユニットと、前記中央処理ユニットと前記内部メモリと前記入出力ユニットとに動作電圧を供給する電源供給回路とをチップ内部に具備しており、
   前記複数の受光素子は、前記中央処理ユニット、前記内部メモリ、前記入出力ユニット、前記電源供給回路からなる内部回路に分散して配置されている請求項５または請求項６に記載の半導体集積回路。
8. 前記内部メモリの不揮発性メモリにはセキュリティー処理プログラムが格納されている請求項７に記載の半導体集積回路。
9. 前記セキュリティー処理プログラムはユーザーの本人確認のための認証アプリケーションである請求項８に記載の半導体集積回路。
10. 前記複数のプルアップ駆動信号線と前記複数のプルダウン駆動信号線とは前記内部回路の少なくとも一部の回路の上に形成されている請求項５から請求項９のいずれかに記載の半導体集積回路。
11. 前記複数の受光素子は、前記内部回路のうちアタックに対して脆弱な部分の近傍に分散して配置されている請求項５から請求項１０のいずれかに記載の半導体集積回路。
12. カード基板と、前記カード基板の主表面に形成された外部インターフェースと、前記カード基板の内部に埋設され前記外部インターフェースと電気的に接続された請求項５から請求項１２のいずれかに記載の前記半導体集積回路のチップとを具備するＩＣカード。

Images