JP5577961B2 - スイッチング素子補償回路 - Google Patents

Description

この出願で言及する実施例は、スイッチング素子補償回路に関する。

近年、様々な分野におけるエネルギー資源の節約が注目され、例えば、電源の分野においてもその影響が波及している。具体的には、例えば、スイッチング電源のさらなる高効率化が求められるようになってきている。

現在では、既に、その出力効率が９０％を超えるスイッチング電源も提案されているが、例えば、使用するスイッチング用トランジスタ（スイッチング素子）で消費される電力がボトルネックになり、出力効率をさらに向上させるには限界が見え始めている。

このスイッチング用トランジスタによるボトルネックの原因は、トランジスタのオン抵抗と呼ばれる寄生抵抗成分で、特に、トランジスタに電流が流入する端子側に存在するもの、並びに、トランジスタ全ての端子間に見える容量成分にあると考えられている。

まず、トランジスタの電流流入端子側に存在する寄生抵抗成分に起因した問題は、トランジスタがオン状態の時に生じる。すなわち、トランジスタのオン抵抗は、トランジスタをオン状態にして、トランジスタに電流を流したとき、オームの法則によって、そのオン抵抗および電流によりトランジスタの電流の流れる端子間に電圧を発生させる。

ここで、トランジスタで消費される電力は、トランジスタに流れる電流と、トランジスタに電流が流れる両端子間に生じる電圧の積となるため、この電力は、スイッチング電源の出力として取り出せるものでは無く、トランジスタで熱に変換されて電力損失となる。

次に、トランジスタ全ての端子間に見える容量成分に起因した問題は、トランジスタのオン／オフ動作の際に電流および電圧が急激に変化するときに生じる。すなわち、トランジスタがオン／オフ動作するとき、まず、トランジスタの各端子間に見える容量に電荷が充放電される。

さらに、トランジスタのスイッチ動作が開始されると、この容量の充放電は、トランジスタの電圧および電流間のスイッチ動作のタイミングを遅らせることになる。そして、容量が大きければ大きいほど、そのタイミング遅延は大きくなる。

その結果、電流が完全に零にならない状態で電圧が印加されしまうため、その間、トランジスタの電流流入端子側に存在する寄生抵抗成分による問題と同様に、電力損失が生じることになる。

ところで、従来、電界効果型のスイッチング用トランジスタを使用し、軽負荷時の損失を低減して効率を改善するスイッチング電源装置としては、様々なものが提案されている。

国際公開第２００５／０７８９１０号パンフレット

ところで、スイッチング電源のスイッチング素子としては、一般的に、電界効果型トランジスタ（ＦＥＴ：Field Effect Transistor）が使われてきており、代表的なトランジスタとして、シリコン材料を用いた金属酸化膜半導体（ＭＯＳ）トランジスタがある。そして、上述した電力損失の問題は、このＭＯＳ（Metal-Oxide-Semiconductor (-Silicon)）トランジスタにおいて大きな問題となっている。

そこで、上述した電力損失を低減するために、シリコンではない化合物半導体材料を用いたスイッチング電源用トランジスタが開発されている。すなわち、化合物半導体の多くはシリコンに比べて電子の移動度が大きく相互コンダクタンスが大きいため、オン抵抗を小さくすることができ、また、トランジスタの各端子間に見える容量も小さいという特徴がある。

しかしながら、化合物半導体を用いた電界効果型トランジスタのスイッチングの定常的動作における電気的特性は、周囲の環境温度や印加される電流および電圧によって変化する場合があり、例えば、トランジスタの閾値電圧が大きく変化する場合もある。

具体的に、通常、スイッチング電源に用いられるｎチャネル型のトランジスタの閾値電圧は、プラスでなければならないが、例えば、化合物半導体のトランジスタでは、動作状況・動作環境によりマイナス側へ動いてしまう場合がある。

このような化合物半導体を用いた電界効果型トランジスタにおける閾値のマイナス側への変動は、スイッチング動作の状態において発生し、その詳細な原因については、半導体表面、半導体−半導体界面、半導体−絶縁体界面に存在すると考えられている電子捕獲準位からの電子の充放電に強く依存していると言われているが、今のところ十分に理解されておらず、また、その動作を完全に制御することもできていない。

なお、トランジスタにおける閾値電圧の変動は、例えば、窒化ガリウムＨＥＭＴ（ＧaＮ High Electron Mobility Transistor）を始めとする化合物半導体によるトランジスタだけでなく、程度に差はあるものの一般的なＭＯＳ等の様々なトランジスタにおいても生じている。

すなわち、後述する各実施例のスイッチング素子補償回路は、ＧaＮ ＨＥＭＴ等の化合物半導体やＭＯＳ等の電界効果型トランジスタといった様々なスイッチング素子に対して幅広く適用することができる。

さらに、制御対象となるスイッチング素子は、スイッチング電源のスイッチング素子として使用されるトランジスタに限定されず、様々な電気回路におけるスイッチング素子であるのはいうまでもない。

本実施形態によれば、スイッチング素子の制御端子に制御パルスを与えてスイッチング制御するスイッチング素子補償回路であって、第１閾値電圧変動検出部と、第１制御信号生成部と、振幅制御部と、を有するスイッチング素子補償回路が提供される。

前記第１閾値電圧変動検出部は、前記スイッチング素子を介して制御される出力電圧から該スイッチング素子の閾値電圧の変動を検出し、前記第１制御信号生成部は、前記第１閾値電圧変動検出部の出力に応じて第１制御信号を生成する。前記振幅制御部は、前記第１制御信号生成部の出力に応じて前記制御パルスの振幅を制御する。前記振幅制御部は、前記第１制御信号に応じて前記スイッチング素子の制御端子に与えられる前記制御パルスの振幅を制御する可変利得増幅器を有する。

開示のスイッチング素子補償回路は、スイッチング素子の電力損失を低減するという効果を奏する。

図１は、スイッチング電源装置の一例を示すブロック図である。 図２は、図１のスイッチング電源装置におけるスイッチング素子の閾値電圧変動を説明するための図（その１）である。 図３は、図１のスイッチング電源装置におけるスイッチング素子の閾値電圧変動を説明するための図（その２）である。 図４は、図１のスイッチング電源装置の動作を説明するための図である。 図５は、本実施例のスイッチング素子補償回路を適用したスイッチング電源装置の一例を示すブロック図である。 図６は、図５のスイッチング電源装置の具体例を示す回路図である。 図７は、図６のスイッチング電源装置における可変利得増幅器を抜き出して示す回路図である。 図８は、図７の可変利得増幅器の変形例を説明するためのブロック図である。 図９は、図６のスイッチング電源装置におけるサンプリング部を示すブロック図である。 図１０は、図９(a)のサンプリング部の一例を示す回路図である。 図１１は、図６のスイッチング電源装置の動作を説明するための図である。 図１２は、図５のスイッチング電源装置の変形例を示すブロック図である。 図１３は、図５のスイッチング電源装置を適用したモータ装置の一例を示すブロック図である。

まず、スイッチング素子補償回路の実施例を詳述する前に、図１〜図４を参照してスイッチング電源装置の一例を説明する。

図１は、スイッチング電源装置（電源回路）の一例を示すブロック図であり、降圧型スイッチング電源装置を示すものである。

図１において、参照符号１０１はスイッチング用トランジスタ（スイッチング素子）、１０２は電流検出用インピーダンス素子（インピーダンス素子）、そして、１０３はダイオード（ダイオード素子）を示す。また、参照符号１０４はインダクタ（インダクタンス素子）、１０５はキャパシタ（平滑用キャパシタンス素子）、そして、１０６は負荷抵抗を示す。

また、参照符号１０７は電圧分割器、１０８は参照用電源、１０９は電圧・位相補償器、１１０は鋸波信号源、１１１は比較およびパルス発生器、１１２はセット・リセット（ＳＲ）ラッチ回路、そして、１１３はゲートドライバを示す。さらに、参照符号１１４はゲートドライバＩＣ、１１５はクロック用電源、１１６は入力電源、そして、１１７は誤差増幅器を示す。

図１に示されるように、降圧型スイッチング電源装置において、例えば、負側端子が接地され，入力電圧Ｖinを与える入力電源１１６の正側端子は、スイッチング用トランジスタ１０１のドレインに接続される。

スイッチング用トランジスタ１０１のソースは、インピーダンス素子１０２の一端に接続され、インピーダンス素子１０２の他端は、ダイオード１０３のアノードおよびインダクタ１０４の一端に接続される。

ダイオード１０３のカソードは接地され、また、インダクタ１０４の他端は、キャパシタ１０５の一端に接続されると共に、出力電圧Ｖoutを出力する出力電圧端子に接続される。なお、キャパシタ１０５の他端は接地され、また、出力電圧端子と接地間には、負荷抵抗１０６が接続されることになる。

ここで、インピーダンス素子１０２は、スイッチング用トランジスタ１０１を介してインダクタ１０４に流れる電流（コイル電流）ＩＬを検出するためのもので、インピーダンス素子１０２の両端に発生する電圧は、検出器１２４により検出される。

出力電圧（Ｖout）端子と接地間には、直列接続された抵抗１７１および１７２を有する電圧分割器１０７が接続され、誤差増幅器１１７により、その電圧分割器１０７の出力電圧を参照電源１０８の電圧と比較して、出力電圧Ｖoutをフィードバック制御する。

誤差増幅器１１７は、正入力（非反転入力）の参照用電源１０８の電圧と、負入力（反転入力）の電圧分割器１０７における抵抗１７１および１７２で分圧された電圧との差を増幅して出力し、誤差増幅器１１７の出力は、電圧・位相補償器１０９に供給される。

ここで、誤差増幅器１１７の出力は、電圧・位相補償器１０９を介して比較およびパルス発生器１１１に供給されているが、例えば、誤差増幅器１１７の負入力端子と出力端子との間に電圧・位相補償器１０９を並列に設けてもよい。

すなわち、電圧・位相補償器１０９は、誤差増幅器１１７から出力される信号の電圧および位相を補償して、所望の出力電圧の時間的変化の速度を調整するものであり、様々な回路を適用することができる。

比較およびパルス発生器１１１の入力には、電圧・位相補償器１０９の出力以外に、インピーダンス素子１０２の両端で発生した電圧を検出する検出器１２４の出力、並びに、パルス波を生成するための鋸波信号源１１０の出力も供給されている。

そして、比較およびパルス発生器１１１は、入力された各信号を比較（加減算）した後、所望のパルス信号を発生する。比較およびパルス発生回路１１１により発生されたパルス信号は、ＳＲラッチ回路１１２のリセット端子（Ｒ）に入力される。

ここで、ＳＲラッチ回路１１２のセット端子（Ｓ）には、そのＳＲラッチ回路１１２を動作させるために、専用のクロック用電源１１５の出力が入力される。これにより、ＳＲラッチ回路１１２のＱ出力は、適切なデューティ比を持ったパルス信号になり、そのパルス信号は、ゲートドライバ１１３に入力される。

ゲートドライバ１１３の出力は、スイッチング用トランジスタ１０１のゲートに供給され、スイッチング用トランジスタ１０１のドレイン・ソース間に流れる電流をオン／オフ制御する。なお、図１では、ゲートドライバ１１３には、スイッチング用トランジスタ１０１のソースおよび接地が接続されている。

ところで、スイッチング用トランジスタ（スイッチング素子）として、ＧaＮ ＨＥＭＴ等の化合物半導体やＭＯＳ等の電界効果型トランジスタを適用した場合、周囲の環境温度や印加される電流および電圧によって、トランジスタの閾値電圧が変化することがある。

図２および図３は、図１のスイッチング電源装置におけるスイッチング素子の閾値電圧変動を説明するための図であり、図２は閾値電圧Ｖthが正に変動した場合を示し、また、図３は閾値電圧Ｖthが負に変動した場合を示す。

なお、図２および図３は、スイッチング素子としてｎチャネル型ＭＯＳトランジスタやＧaＮ ＨＥＭＴを使用したときの閾値電圧Ｖthの変動を示しているが、他のスイッチング素子でも、周囲の環境温度や印加電圧等によって、その閾値電圧が変動する。

まず、図２(a)〜図２(d)を参照して、スイッチング素子（スイッチング用トランジスタ）の閾値電圧Ｖthが正に変動した場合を説明する。

ここで、図２(a)は、スイッチング用トランジスタの各ゲートソース間電圧Ｖgsに対する、ドレイン−ソース間電圧Ｖdsとドレイン−ソース間電流Ｉdsとの関係（ＩＶ特性）を示し、参照符号ＬＬ1は、負荷線を示す。

図２(c)は、スイッチング用トランジスタの閾値電圧がＶth11のときのＶgsとＩdsとの関係を示し、参照符号ＣＬ11は、そのときのスイッチング用トランジスタの特性曲線を示す。なお、参照符号ＰＡ１は、スイッチング用トランジスタのゲートに印加される振幅電圧Ｖp1の制御パルスを示す。

図２(d)は、スイッチング用トランジスタの閾値電圧が図２(c)のＶth11からΔＶth1だけ正に変動したＶth12になったときのＶgsとＩdsとの関係を示し、参照符号ＣＬ12は、そのときのスイッチング用トランジスタの特性曲線を示す。

図２(c)と図２(d)との比較から明らかなように、閾値電圧がΔＶth1だけ正に変動すると、スイッチング用トランジスタの変動後の特性曲線ＣＬ12は、変動前の特性曲線ＣＬ11をΔＶth1だけ正にシフトしたものになる。

図２(d)に示されるように、閾値電圧がΔＶth11からΔＶth1だけ正に変動してＶth12になると、ソースードレイン間電流Ｉdsは、ΔＩds1だけ小さくなる。また、図２(b)に示されるように、各ゲートソース間電圧Ｖgsにおいて、それぞれドレイン−ソース間電圧Ｖdsは、所定の電圧（例えば、Ｖgs＝１０Ｖのときは、ΔＶds1）だけ増大する。

すなわち、図１のスイッチング電源装置において、例えば、スイッチング素子の閾値電圧Ｖthが動作中に正に変動すると、制御パルスＰＡ１では、出力電圧を所望の電圧値にすることが困難になり、また、スイッチング素子による電力損失の増大を招くことになる。

次に、図３(a)〜図３(d)を参照して、スイッチング用トランジスタの閾値電圧Ｖthが負に変動した場合を説明する。

ここで、図３(b)は、スイッチング用トランジスタの各ゲートソース間電圧Ｖgsにおける、ドレイン−ソース間電圧Ｖdsとドレイン−ソース間電流Ｉdsとの関係（ＩＶ特性）を示し、参照符号ＬＬ2は、負荷線を示す。

図３(d)は、スイッチング用トランジスタの閾値電圧がＶth21（例えば、Ｖth21＝０Ｖ）のときのＶgsとＩdsとの関係を示し、参照符号ＣＬ21は、そのときのスイッチング用トランジスタの特性曲線を示す。なお、参照符号ＰＡ２は、スイッチング用トランジスタのゲートに印加される振幅電圧Ｖp2の制御パルスを示す。

図３(c)は、スイッチング用トランジスタの閾値電圧が図３(d)のＶth21からΔＶth2だけ負に変動したＶth22になったときのＶgsとＩdsとの関係を示し、参照符号ＣＬ22は、そのときのスイッチング用トランジスタの特性曲線を示す。

なお、上述した閾値電圧Ｖthが正に変動した場合を説明する図２(a)，図２(b)，図２(c)および図２(d)は、目盛りは異なるが、それぞれ閾値電圧Ｖthが負に変動した場合を説明する図３(b)，図３(a)，図３(d)および図３(c)に相当する。

図３(d)と図３(c)との比較から明らかなように、閾値電圧がΔＶth2だけ負に変動すると、スイッチング用トランジスタの変動後の特性曲線ＣＬ22は、変動前の特性曲線ＣＬ21をΔＶth2だけ負にシフトしたものになる。

これは、図３(a)に示されるように、例えば、スイッチング用トランジスタのゲートに対して制御パルスＰＡ２を与えなくても（すなわち、Ｖgs＝０Ｖ）、スイッチング用トランジスタがオンしてドレイン−ソース間電流Ｉdsが流れる（オフしない）ことになる。

すなわち、図１のスイッチング電源装置において、例えば、スイッチング素子の閾値電圧Ｖthが動作中に負に変動すると、電力損失が増加して出力効率が大きく劣化する。換言すると、スイッチング用トランジスタでの発熱が大きくなり、そのスイッチング用トランジスタが破壊されるおそれも生じることになる。

図４は、図１のスイッチング電源装置の動作を説明するための図であり、閾値電圧Ｖthを＋５Ｖから−５Ｖまで正弦波で変化させたときのシミュレーション結果を示すものである。ここで、図４(a)は、閾値電圧Ｖthの時間Ｔによる変化を示し、図４(b)は、そのときのドレイン−ソース間電流Ｉdsの時間Ｔによる変化を示し、そして、図４(c)は、出力電圧Ｖoutの時間Ｔによる変化を示す。

図４(a)〜図４(c)に示されるように、閾値電圧Ｖthが図４(a)のように変化するとき、ドレイン−ソース間電流Ｉdsは、図４(b)のように変化し、また、出力電圧Ｖoutは、図４(c)のように変化する。

すなわち、スイッチング素子の閾値電圧Ｖthが正に変化すると、一定の振幅電圧（Ｖp1）を有する制御パルスＰＡ１ではスイッチング素子をオンすることができず、電流Ｉdsを流すことができない状態が生じる。

さらに、スイッチング素子の閾値電圧Ｖthが負に変化すると、一定の振幅電圧（Ｖp2）を有する制御パルスＰＡ２ではスイッチング素子が常にオンして電流Ｉdsが流れ続ける状態が生じる。

このように、スイッチング素子の閾値電圧Ｖthが正および負に変動すると、出力電圧Ｖoutを所望の電圧（例えば、略４０Ｖ）に維持することができず、その出力電圧Ｖoutの変動は、１００％を超えるような非常に大きなものとなる。また、スイッチング素子による電力損失が大きくなり、さらに、スイッチング素子が破壊されるおそれも生じる。

以下、スイッチング素子補償回路の実施例を，添付図面を参照して詳述する。図５は、本実施例のスイッチング素子補償回路を適用したスイッチング電源装置（電源回路）の一例を示すブロック図であり、降圧型スイッチング電源装置を示すものである。

図５において、参照符号１はスイッチング用トランジスタ（スイッチング素子）、２は電流検出用インピーダンス素子（インピーダンス素子）、そして、３はダイオード（ダイオード素子）を示す。また、参照符号４はインダクタ（インダクタンス素子）、５はキャパシタ（平滑用キャパシタンス素子）、６は負荷抵抗、そして、７は電圧分割器を示す。

さらに、参照符号８は参照用電源（第１参照用電源）、９は電圧・位相補償器（第１電圧・位相補償器）、１０は鋸波信号源（第１鋸波信号源）、１１は比較およびパルス発生器（第１比較およびパルス発生器）、そして、１６は入力電源を示す。

また、参照符号１７は誤差増幅器（第１誤差増幅器）、１８は濾波器（第１濾波器）、１９は緩衝増幅器（第１緩衝増幅器）、２０は変換器（第１変換器）、２１は可変利得増幅器、２２は参照用電源（第２参照用電源）そして、２４は検出器を示す。

さらに、参照符号２３は鋸波信号源（第２鋸波信号源）、２５はサンプリング部、２６は誤差増幅器（第２誤差増幅器）、２７は比較およびパルス発生器（第２比較およびパルス発生器）、２８はスイッチ、そして、２９は直流電圧レベル供給電源を示す。

図５と前述した図１との比較から明らかなように、図５の降圧型スイッチング電源装置は、図１の電源装置に対してスイッチング用トランジスタ１のゲートに供給する制御パルスの振幅を補償する回路を加えたものに相当する。

図５に示されるように、降圧型スイッチング電源装置において、例えば、負側端子が接地され，入力電圧Ｖinを与える入力電源１６の正側端子は、スイッチング用トランジスタ１のドレインに接続される。

スイッチング用トランジスタ１のソースは、インピーダンス素子２の一端に接続され、インピーダンス素子２の他端は、ダイオード３のアノードおよびインダクタ４の一端に接続される。

ダイオード３のカソードは接地され、また、インダクタ４の他端は、キャパシタ５の一端に接続されると共に、出力電圧Ｖoutを出力する出力電圧端子に接続される。

なお、キャパシタ５の他端は接地され、また、出力電圧端子と接地間には、負荷抵抗６が接続されることになる。また、ダイオード（ダイオード素子）３として、スイッチング制御可能なトランジスタを適用し、同期整流を行ってスイッチング電源装置とすることもできる。

ここで、インピーダンス素子２は、スイッチング用トランジスタ１を介してインダクタ４に流れる電流（コイル電流）ＩＬを検出するためのもので、インピーダンス素子２の両端に発生する電圧は、検出器２４により検出される。

出力電圧（Ｖout）端子と接地間には、直列接続された抵抗７１および７２を有する電圧分割器７が接続され、誤差増幅器１７により、その電圧分割器７の出力電圧を参照電源８の電圧と比較して、出力電圧Ｖoutをフィードバック制御する。

誤差増幅器１７は、正入力（非反転入力）の参照用電源８の電圧と、負入力（反転入力）の電圧分割器７における抵抗７１および７２で分圧された電圧との差を増幅して出力し、その誤差増幅器１７の出力は、電圧・位相補償器９に供給される。

ここで、誤差増幅器１７の出力は、電圧・位相補償器９を介して比較およびパルス発生器１１および濾波器１８に供給されているが、例えば、誤差増幅器１７の負入力端子と出力端子との間に電圧・位相補償器９を並列に設けてもよい。

すなわち、電圧・位相補償器９は、誤差増幅器１７から出力される信号の電圧および位相を補償して、所望の出力電圧の時間的変化の速度を調整するものであり、様々な回路を適用することができる。

具体的に、誤差増幅器１７の出力に挿入するもの以外に、例えば、電圧・位相補償器９は、誤差増幅器１７の負入力端子と出力端子との間に並列に接続したもの、或いは、誤差増幅器１７の負入力端子と接地間に接続したもの等の様々なものが適用され得る。

電圧・位相補償器９の出力は、比較およびパルス発生器１１の一方の入力および濾波器１８に供給され、比較およびパルス発生器１１の他方の入力には、パルス波を生成するための鋸波信号源１０の出力が供給されている。

比較およびパルス発生器１１の出力は、可変利得増幅器２１に供給され、また、電圧・位相補償器９および濾波器１８を通った誤差増幅器１７の出力は、緩衝増幅器１９で増幅された後、変換器２０を介して可変利得増幅器２１に供給される。

ここで、濾波器１８、緩衝増幅器１９および変換器２０は、可変利得増幅器２１を介してスイッチング用トランジスタ１のゲートに供給される制御パルスの振幅を調整するための第１制御信号を生成する第１制御信号生成部に相当する。

第１制御信号生成部は、スイッチング電源装置の出力電圧Ｖoutから検出されたスイッチング用トランジスタ１の閾値電圧の変動に応じて、そのスイッチング用トランジスタ１のゲートに供給される制御パルスの振幅を調整するための第１制御信号を生成する。

すなわち、例えば、第１制御信号生成部（変換器２０）の出力により、可変利得増幅器２１に入力される比較およびパルス発生器１１の出力振幅（スイッチング用トランジスタ１のゲートに供給される制御パルスの振幅）が調整されることになる。

一方、検出器２４により検出されたインピーダンス素子２の両端で発生した電圧は、後述するサンプリング部２５に入力され、そのサンプリング部２５の出力は、誤差増幅器２６の正入力に供給される。

誤差増幅器２６は、その負入力に供給された参照用電源２２の出力と、上記正入力に供給されたサンプリング部２５の出力との差電圧を増幅し、その出力を比較およびパルス発生器２７に供給する。

比較およびパルス発生器２７には、鋸波信号源２３の出力も供給され、この比較およびパルス発生器２７の出力により、直流電圧レベル供給電源２９が接続されたスイッチ２８のスイッチングが制御される。

ここで、参照用電源２２、鋸波信号源２３、誤差増幅器２６、並びに、比較およびパルス発生器２７は、第２制御信号生成部に相当する。

第２制御信号生成部は、スイッチング用トランジスタ１を流れる電流（インピーダンス素子２の両端子間の電圧）から検出されたスイッチング用トランジスタ１の閾値電圧の変動に応じて、第２制御信号を生成する。

この第２制御信号は、スイッチング用トランジスタ１のゲートに供給される制御パルスの振幅を調整するために使用される。

すなわち、例えば、第２制御信号生成部（比較およびパルス発生器２７）の出力により、スイッチ２８を制御して可変利得増幅器２１に印加される直流電圧レベル（スイッチング用トランジスタ１のゲートに供給される制御パルスのオフセット電圧）を調整する。

なお、本実施例のスイッチング素子補償回路は、降圧型スイッチング電源装置におけるスイッチング用トランジスタへの適用に限定されるものではなく、様々な回路において、閾値電圧が変動するスイッチング素子に対して幅広く適用することが可能である。

ところで、トランジスタの閾値電圧が変動（変化）するということは、(1) そのトランジスタを駆動するゲート電圧で所望の電流が流れないか、或いは、(2) ゲートのオン／オフ動作においてトランジスタに流れる電流（Ｉds）が零にならない場合である。

まず、上記(1) の状態は、多くの場合、トランジスタ（スイッチング用トランジスタ１）の閾値電圧が初期状態より正側へ移動した場合に発生する。この状態を正常な動作に復帰させるためには、例えば、トランジスタの直流ゲート電圧を正側へシフトし、トランジスタのゲートに印加されるパルス電圧（制御パルスの振幅）を大きくすればよい。

これを実現するのが第１制御信号生成部であり、誤差増幅器１７（電圧・位相補償器９）の出力から、濾波器１８，緩衝増幅器１９および変換器２０を通して第１制御信号を生成し、その第１制御信号を可変利得増幅器２１の利得調整用端子に供給する。

ここで、スイッチング電源装置の出力電圧Ｖoutは、電圧分割器７により分圧され、その分圧された電圧が、誤差増幅器１７により参照用電源８の出力電圧と比較される。

このとき、出力電圧Ｖoutが所望の電圧に等しくないと、誤差増幅器１７の出力電圧は０Ｖにならず、或る一定の電圧が出力される。この誤差増幅器１７の出力電圧レベルは、閾値電圧Ｖthと比例関係にはなっていない。

そこで、誤差増幅器１７の出力電圧レベルを、任意の値へ変換するのが変換器２０であり、この変換器２０の出力により、可変利得増幅器２１の利得を制御してスイッチング用トランジスタ１に供給される制御パルスの振幅を制御する。これにより、スイッチング用トランジスタ１は、そのトランジスタ１に流れる電流Ｉdsが適切な値となるように制御される。

このように、第１制御信号生成部は、スイッチング電源装置の出力電圧Ｖoutのレベルに従って、スイッチング用トランジスタ１のゲートに供給される制御パルスの振幅を調整するための第１制御信号を生成するものである。

もちろん、変換器２０により可変利得増幅器２１の利得を制御するだけでなく、スイッチング用トランジスタ１のゲートに供給する制御パルスの直流電圧レベルをシフト、すなわち、オフセット電圧を調整することも可能である。

次に、上記(2) の状態は、多くの場合トランジスタ（スイッチング用トランジスタ１）の閾値電圧が初期状態より負側へ移動した場合に発生する。この状態を正常な動作へ復帰させるためには、例えば、トランジスタの直流ゲート電圧を負側へシフトし、トランジスタのゲートに印加されるパルス電圧が０Ｖの時に直流の電流が流れないようにすればよい。

すなわち、トランジスタのゲートに印加される制御パルスの電圧が０Ｖの時、そのトランジスタのドレイン電流Ｉdsの直流成分を監視して、常にそれが０になるように適切に制御する。

これを実現するのが第２制御信号生成部であり、誤差増幅器２６によりサンプリング部２５から出力される信号が所望の信号レベル（参照用電源２２の出力電圧）になっているかどうかを比較し、誤差増幅器２６の出力を比較およびパルス発生器２７へ供給する。

そして、比較およびパルス発生器２７は、誤差増幅器２６の出力および鋸波信号源２３の出力から第２制御信号を生成し、この第２制御信号によりスイッチ２８のスイッチングを制御する。

ここで、スイッチ２８は、可変利得増幅器２１に供給する直流電圧のレベルを制御するもので、直流電圧レベル供給電源２９の両端の電圧のいずれか一方を選択して可変利得増幅器２１に供給する。

ここで、検出器２４は、インピーダンス素子２の両端に発生する電圧を検出し、その検出器２４から出力される信号の直流成分（ボトムホールド値）をサンプリング部２５で抽出する。

このように、第２制御信号生成部は、インピーダンス素子２の両端子間の電圧、すなわち、スイッチング用トランジスタ１を流れる電流Ｉdsに従って、そのトランジスタ１のゲートに供給される制御パルスの直流電圧レベルを調整する第２制御信号を生成する。

図６は、図５のスイッチング電源装置の具体例を示す回路図であり、電圧・位相補償器９、濾波器１８、変換器２０および可変利得増幅器２１等を具体的な回路として示すものである。なお、図６の回路において、電圧・位相補償器９は、誤差増幅器１７の後段ではなく、誤差増幅器１７の負入力と出力間に接続されている。

図６に示されるように、電圧・位相補償器９は、誤差増幅器１７の負入力と出力間に接続される、直列接続された抵抗９１およびキャパシタ９２、並びに、キャパシタ９３を有する。この電圧・位相補償器９により、スイッチング電源装置は、所望の出力電圧の時間的変化の速度が調整され、装置全体の動作が不安定にならないように制御される。

なお、電圧・位相補償器９は、例えば、図５のように、誤差増幅器１７の出力と比較およびパルス発生器１１の入力間、或いは、誤差増幅器１７の負入力端子と接地間に設けるといった様々な回路が適用可能である。

濾波器１８は、インダクタ１８１およびキャパシタ１８２を有する回路構成であり、誤差増幅器１７から出力される信号を直流の値に近くなるようにする。濾波器１８の出力は、正入力が接地された緩衝増幅器１９の負入力に供給され、この緩衝増幅器１９により、濾波器１８の出力レベルが調整されて変換器２０に供給される。

変換器２０は、例えば、電界効果トランジスタを用いた電圧変換回路とすることができ、増幅器２０１，トランジスタ２０２および抵抗２０３を有する。この変換器２０は、濾波器１８および緩衝増幅器１９を介して供給される誤差増幅器１７の出力を任意の電圧または電圧関数に変換し、その出力を可変利得増幅器２１の利得調整用端子に供給する。

可変利得増幅器２１は、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４および増幅器２１０を有する。ここで、抵抗Ｒ３は可変抵抗とされ、変換器２０（第１制御信号生成部）の出力により抵抗値を制御して、比較およびパルス発生器１１の出力振幅、すなわち、スイッチング用トランジスタ１のゲートに供給される制御パルスの振幅を調整するようになっている。

また、可変利得増幅器２１には、比較およびパルス発生器１１の出力端子、直流電圧レベル供給電源２９の負電位端子、並びに、直流電圧レベル供給電源２９の正または負電位端子を選択して接続するスイッチ２８のスイッチング端子も接続されている。

ここで、直流電圧レベル供給電源２９の負電位端子は、スイッチング用トランジスタ１のソースに接続され、直流電圧レベル供給電源２９の電圧は、スイッチング用トランジスタ１のソース電圧Ｖsと同じ電位となっている。

さらに、スイッチ２８は、比較およびパルス発生器２７の出力により制御され、直流電圧レベル供給電源２９負電位（スイッチング用トランジスタ１のソース電圧Ｖs）または正電位が選択され、その直流電圧レベルが可変利得増幅器２１に供給される。

スイッチ２８のスイッチング端子は、抵抗Ｒ４を介して増幅器２１０の正入力に接続され、また、増幅器２１０の出力は、制御パルスとしてスイッチング用トランジスタ１のゲートに供給される。

抵抗Ｒ２は、増幅器２１０の負入力と出力間に接続され、また、抵抗Ｒ３は、比較およびパルス発生器１１の出力によりその抵抗値が可変制御され、そして、抵抗Ｒ４は、変換器２０（増幅器２０１）の出力によりその抵抗値が可変制御される。

ここで、比較およびパルス発生器２７の出力（第２制御信号生成部からの第２制御信号）によりスイッチ２８を制御して、スイッチング用トランジスタ１のゲートに供給される制御パルスの直流電圧レベルをシフト、すなわち、オフセット電圧を調整する。

なお、図７を参照して後述するように、抵抗Ｒ４を可変抵抗とし、第２制御信号生成部の出力（第２制御信号）によりその抵抗値を制御してオフセット電圧の調整を行うこともできる。

図７は、図６のスイッチング電源装置における可変利得増幅器を抜き出して示す回路図である。図７に示されるように、可変利得増幅器２１は、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４および増幅器２１０を有し、抵抗Ｒ３およびＲ４は、可変抵抗とされている。

ここで、端子２１５から増幅器２１０の正入力に供給される信号（比較およびパルス発生器１１の出力信号）の振幅は、例えば、端子２１４から供給される変換器２０（第１制御信号生成部）の出力により制御される可変抵抗Ｒ３の抵抗値に従って調整される。これにより、端子２１１を介して出力されるスイッチング用トランジスタ１のゲートに供給される制御パルスの振幅が調整されることになる。

また、端子２１３を介して印加される直流電圧レベルは、例えば、比較およびパルス発生器２７（第２制御信号生成部）の出力により制御される可変抵抗Ｒ４の抵抗値に従って調整される。これにより、端子２１１から出力されるスイッチング用トランジスタ１のゲートに供給される制御パルスのオフセット電圧が調整されることになる。

なお、可変利得増幅器２１の具体的な回路やその制御手法は、様々に変形することができ、例えば、前述した図６の例では、スイッチ２８により端子２１３を介して印加される直流電圧レベルを直接制御するようになっている。なお、図６の例では、端子２１６に対してスイッチング用トランジスタ１のソース電圧Ｖsを印加するようになっている。

図８は、図７の可変利得増幅器の変形例を説明するためのブロック図である。上述したように、可変利得増幅器２１は、スイッチング用トランジスタ１のゲートに供給される制御パルスの振幅の調整（利得の調整）とオフセット電圧の調整（直流電圧レベルの調整）を両方とも同時に行うことができる。

しかしながら、これらの機能は、図８(a)または図８(b)のように、別々の回路ブロックにより実現することも可能である。ここで、参照符号２１ａは、制御パルスの振幅の調整を行うための可変利得増幅部を示し、また、２１ｂは、制御パルスのオフセット電圧の調整を行うための直流電圧レベル補正部（レベルシフト回路）を示す。

すなわち、図８(a)に示されるように、例えば、入力信号Ｓinを、制御信号ＣＳaに従って利得の調整を行う可変利得増幅部２１ａを通した後、制御信号ＣＳbに従って直流電圧レベルの調整を行う直流電圧レベル補正部２１ｂを通してもよい。

或いは、図８(b)に示されるように、例えば、入力信号Ｓinを、制御信号ＣＳbに従って直流電圧レベルの調整を行う直流電圧レベル補正部２１ｂを通した後、制御信号ＣＳaに従って利得の調整を行う可変利得増幅部２１ａを通してもよい。

すなわち、スイッチング用トランジスタ１のゲートに供給される制御パルスの利得の調整（振幅の調整）と直流電圧レベルの調整（オフセット電圧の調整）は、同一または別々の回路ブロックにより、或いは、同時または任意の順序で行うことが可能である。

図９は、図６のスイッチング電源装置におけるサンプリング部を説明するための図であり、図９(a)はサンプリング部のブロック図を示し、また、図９(b)はサンプリング部の動作を説明するための図を示している。

図９(a)に示されるように、サンプリング部２５は、交流成分抽出部５１，整流部５２，電圧平滑化部５３，加算器５４，５５および電圧平均化部５６を有する。

交流成分抽出部５１は、入力信号（検出器２４の出力信号）Ｓ１から交流成分を抽出して整流部５２および加算器５５の負入力に供給する。整流部５２は、交流成分抽出部５１により抽出された交流成分を整流して電圧平滑化部５３に供給する。

加算器５５は、入力信号Ｓ１の直流成分から交流成分抽出部５１により抽出された交流成分を差し引いて、電圧平均化部５６に供給する。そして、加算器５４は、電圧平均化部５６の出力から電圧平滑化部５３の出力を差し引いて信号Ｓ２を出力する。

すなわち、図９(b)に示されるように、サンプリング部２５は、オフセット電圧が乗っている交流信号である入力信号Ｓ１において、その入力信号Ｓ１の最小値（バレー）Ｐvの電圧Ｖvを保持するバレーホールド回路として機能する。なお、図９(b)において、参照Ｐpは、入力信号Ｓ１の最大値（ピーク）を示している。

図１０は、図９(a)のサンプリング部の一例を示す回路図である。図１０に示されるように、サンプリング部２５は、キャパシタ２５１，２５５，２５９、緩衝増幅器２５２，２５７、ダイオード２５３、抵抗２５４、インダクタ２５８および緩衝用差動増幅器２５６を有する。

ここで、図１０と図９(a)の比較から明らかなように、交流成分抽出部５１はキャパシタ２５１および緩衝増幅器２５２に対応し、整流部５２はダイオード２５３に対応し、そして、電圧平滑化部５３は抵抗２５４およびキャパシタ２５５に対応する。

また、加算器５４は緩衝用差動増幅器２５６に対応し、加算器５５は緩衝増幅器２５７に対応し、そして、電圧平均化部５６はインダクタ２５８およびキャパシタ２５８に対応する。この図１０に示す回路により、図９(a)のサンプリング部２５を実現することができる。

すなわち、まず、入力信号Ｓ１を交流成分および直流成分に分け、その交流成分を、キャパシタ２５１を介して緩衝増幅器２５２の正入力に供給する。なお、緩衝増幅器２５２の負入力は、その出力に接続されている。

入力信号Ｓ１の直流成分は、緩衝増幅器２５７の正入力子に供給され、また、緩衝増幅器２５２の出力信号は、緩衝増幅器２５７の負入力子に供給される。緩衝増幅器２５７の出力信号は、インダクタ２５８を介しての緩衝用差動増幅器２５６の正入力に供給される。

ここで、緩衝用差動増幅器２５６の正入力と接地間にはキャパシタ２５９が設けられ、これらインダクタ２５８およびキャパシタ２５９によるローパスフィルタで平均化された電圧が緩衝用差動増幅器２５６の正入力に供給される。

また、緩衝増幅器２５２の出力信号は、ダイオード２５３により整流（半波整流）され、緩衝用差動増幅器２５６の負入力に供給される。ここで、緩衝用差動増幅器２５６の負入力には、接地との間に抵抗２５４およびキャパシタ２５５が設けられ、ダイオード２５３により整流された信号を平滑化して緩衝用差動増幅器２５６の負入力に供給するようになっている。

ここで、ダイオード２５３は、交流信号化された入力信号Ｓ１のバレー（ピーク）電圧を検出することになり、このバレー電圧が平滑化されて緩衝用差動増幅器２５６の負入力に供給される。

そして、緩衝用差動増幅器２５６は、インダクタ２５８およびキャパシタ２５９によるローパスフィルタで平均化された緩衝増幅器２５７の出力信号をその正入力で受け取り、負入力で受け取るバレー電圧が平滑化された信号との差動増幅を行う。

これにより、緩衝用差動増幅器２５６は、入力信号Ｓ１において、交流信号成分が除去され、最小直流信号成分（バレーホールド電圧）を示す信号Ｓ２が出力されることになる。

図１１は、図６のスイッチング電源装置の動作を説明するための図であり、閾値電圧Ｖthを＋５Ｖから−５Ｖまで正弦波で変化させたときのシミュレーション結果を示すものである。ここで、図１１(a)は、閾値電圧Ｖthの時間Ｔによる変化を示し、図１１(b)は、そのときのドレイン−ソース間電流Ｉdsの時間Ｔによる変化を示し、そして、図１１(c)は、出力電圧Ｖoutの時間Ｔによる変化を示す。

図１１(a)〜図１１(c)に示されるように、閾値電圧Ｖthが図１１(a)のように変化するとき、ドレイン−ソース間電流Ｉdsは、図１１(b)のように変化し、また、出力電圧Ｖoutは、図１１(c)のように変化する。

すなわち、スイッチング素子の閾値電圧Ｖthが正に変化しても、また、負に変化しても、図１１(b)に示されるように、スイッチング素子には、ほぼ一定の振幅電圧を有する制御パルスが供給され、出力電圧Ｖoutは、所望の電圧（ほぼ４０Ｖ）を維持する。

具体的に、図１１(c)に示されるように、出力電圧Ｖout＝３９．８Ｖとすると、閾値電圧Ｖthが図１１(a)のように変化しても、出力電圧Ｖoutの変動は、ほぼ５％以下に抑えることができるのが分かる。

このことは、スイッチング素子による電力損失が小さいことを意味し、例えば、スイッチング電源装置の効率をより一層向上させることを可能にする。

図１２は、図５のスイッチング電源装置の変形例を示すブロック図である。図１２と図５との比較から明らかなように、本変形例では、第２制御信号生成部を第１制御信号生成部と同様のものとしている。

すなわち、スイッチング用トランジスタ１のゲートに供給される制御パルスのオフセット電圧を調整するための第２制御信号を生成する第２制御信号生成部が、濾波器３１、緩衝増幅器３２および変換器３３を有している。

なお、本変形例において、スイッチング用トランジスタ１のゲートに供給される制御パルスの振幅を調整するための第１制御信号生成部は、図５の実施例と同様に、濾波器１８、緩衝増幅器１９および変換器２０を有している。

すなわち、サンプリング部２５の出力は、電圧・位相補償器３０に供給され、電流の時間的変化の速度が調節され、また、電圧・位相補償器３０の出力は、濾波器３１に供給され、その出力における高い周波数成分が除去される。

なお、電圧・位相補償器３０は、前述した電圧・位相補償器９と同様に、様々な変形が可能であり、サンプリング部２５と濾波器３１との間に挿入されるものに限定されないのはいうまでもない。

濾波器３１の出力は、緩衝増幅器３２に供給され、また、緩衝増幅器３２の出力は、その出力を任意の適切な出力（所定のレベル）に変換するための変換器３３を介して可変利得増幅器２１に供給される。

すなわち、変換器３３は、緩衝増幅器３２の出力を、例えば、スイッチング用トランジスタ１に流れる直流成分が零となるような出力に変換して可変利得増幅器２１に供給する。これにより、例えば、スイッチング用トランジスタ１の閾値電圧が負側へシフトした状態でも、適切にスイッチング用トランジスタ１の直流ゲート電圧を設定することが可能になる。

本変形例の第２制御信号生成部は、電圧・位相補償器３０によりサンプリング部２５から出力される信号の電圧および位相補償を行った後、濾波器３１を介して緩衝増幅器３２で増幅し、さらに、変換器３３で所定の信号（第２制御信号）に変換して出力する。

ここで、変換器３３の出力信号は、例えば、図７の端子２１２に供給され可変抵抗Ｒ４の抵抗値を制御して、可変利得増幅器２１に印加される直流電圧レベルを調整する。これにより、スイッチング用トランジスタ１のゲートに供給される制御パルスのオフセット電圧が調整されることになる。

なお、変換器２０の出力信号は、例えば、図７の端子２１４に供給され可変抵抗Ｒ３の抵抗値を制御して、比較およびパルス発生器１１の出力信号の振幅を調整する。これにより、スイッチング用トランジスタ１のゲートに供給される制御パルスの振幅が調整されることになる。

上述した実施例および変形例では、第１制御信号生成部および第２制御信号生成部の両方を有しているが、それらの一方でも、スイッチング用トランジスタ１の電力損失を低減する効果が期待できる。

すなわち、スイッチング用トランジスタ１のゲートに供給される制御パルスの振幅、或いは、オフセット電圧のどちらか一方を調整するだけでも、電力損失の低減を図ることが可能である。換言すると、第１制御信号生成部または第２制御信号生成部の一方を有するスイッチング素子補償回路でも、スイッチング素子の電力損失を低減することが可能である。

図１３は、図５のスイッチング電源装置を適用したモータ装置の一例を示すブロック図であり、負荷抵抗６として直流モータ３００を設け、スイッチング電源装置の出力電圧Ｖoutにより直流モータ３００を駆動するモータ装置を示している。

図１３に示されるように、上述したスイッチング素子補償回路は、例えば、直流モータ３００を駆動するモータ装置に適用することもできる。さらに、各実施例のスイッチング素子補償回路は、知られている、交流モータ（例えば、三相モータ）の回転数や回転トルクを自在に変えることができるモータ用インバータにおけるスイッチング素子補償回路等として幅広く適用することができる。

さらに、上述した各実施例のスイッチング素子補償回路は、前述したように、ＧaＮ ＨＥＭＴ等の化合物半導体やＭＯＳ等の電界効果型トランジスタといった様々なスイッチング素子に対して幅広く適用することができる。

以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
（付記１）
スイッチング素子の制御端子に制御パルスを与えてスイッチング制御するスイッチング素子補償回路であって、
前記スイッチング素子を介して制御される出力電圧から該スイッチング素子の閾値電圧の変動を検出する第１閾値電圧変動検出部と、
該第１閾値電圧変動検出部の出力に応じて第１制御信号を生成する第１制御信号生成部と、
前記第１制御信号生成部の出力に応じて前記制御パルスの振幅を制御する振幅制御部と、を有することを特徴とするスイッチング素子補償回路。

（付記２）
付記１に記載のスイッチング素子補償回路において、
前記振幅制御部は、前記第１制御信号に応じて前記スイッチング素子の制御端子に与えられる前記制御パルスの振幅を制御する可変利得増幅器を有することを特徴とするスイッチング素子補償回路。

（付記３）
付記２に記載のスイッチング素子補償回路において、
前記第１制御信号生成部は、
前記第１閾値電圧変動検出部の出力を濾波する第１濾波器と、
該第１濾波器の出力を緩衝増幅する第１緩衝増幅器と、
該第１緩衝増幅器の出力を変換して前記第１制御信号を出力する第１変換器と、を有し、
前記第１変換器からの前記第１制御信号により、前記可変利得増幅器における利得を調整することを特徴とするスイッチング素子補償回路。

（付記４）
付記１〜３のいずれか１項に記載のスイッチング素子補償回路において、
前記第１閾値電圧変動検出部は、前記出力電圧を分圧した電圧と、第１参照電源の電圧とを比較する第１誤差増幅器を有することを特徴とするスイッチング素子補償回路。

（付記５）
スイッチング素子の制御端子に制御パルスを与えてスイッチング制御するスイッチング素子補償回路であって、
前記スイッチング素子に流れる電流から該スイッチング素子の閾値電圧の変動を検出する第２閾値電圧変動検出部と、
該第２閾値電圧変動検出部の出力に応じて第２制御信号を生成する第２制御信号生成部と、
前記第２制御信号生成部の出力に応じて前記制御パルスのオフセット電圧を制御するオフセット電圧制御部と、を有することを特徴とするスイッチング素子補償回路。

（付記６）
付記５に記載のスイッチング素子補償回路において、
前記オフセット電圧制御部は、前記第２制御信号に応じて前記スイッチング素子の制御端子に与えられる前記制御パルスのオフセット電圧を制御する可変利得増幅器を有することを特徴とするスイッチング素子補償回路。

（付記７）
付記６に記載のスイッチング素子補償回路において、
前記第２制御信号生成部は、
前記第２閾値電圧変動検出部の出力電圧を第２参照用電源の電圧と比較する第２誤差増幅器と、
該第２誤差増幅器の出力に応じて所定パルスの前記第２制御信号を出力する第２比較およびパルス発生器と、を有し、
前記第２比較およびパルス発生器からの前記第２制御信号により、前記可変利得増幅器に印加される直流電圧レベルを調整することを特徴とするスイッチング素子補償回路。

（付記８）
付記７に記載のスイッチング素子補償回路において、
前記オフセット電圧制御部は、さらに、
前記第２比較およびパルス発生器からの前記第２制御信号によりスイッチング制御され、前記可変利得増幅器に対して異なるレベルの直流電圧を印加するスイッチを有することを特徴とするスイッチング素子補償回路。

（付記９）
付記６に記載のスイッチング素子補償回路において、
前記第２制御信号生成部は、
前記第２閾値電圧変動検出部の出力を濾波する第２濾波器と、
該第２濾波器の出力を緩衝増幅する第２緩衝増幅器と、
該第２緩衝増幅器の出力を変換して前記第２制御信号を出力する第２変換器と、を有し、
前記第２変換器からの前記第２制御信号により、前記可変利得増幅器における直流電圧レベルを調整することを特徴とするスイッチング素子補償回路。

（付記１０）
付記５〜９のいずれか１項に記載のスイッチング素子補償回路において、
前記第２閾値電圧変動検出部は、
前記スイッチング素子に直列に設けられたインピーダンス素子と、
該インピーダンス素子の両端の電圧を検出する検出器と、
該検出器の出力信号をサンプリングして、該検出部の出力信号におけるバレー電圧を保持して出力するサンプリング部と、を有することを特徴とするスイッチング素子補償回路。

（付記１１）
付記１〜４のいずれか１項に記載のスイッチング素子補償回路における前記第１閾値電圧変動検出部，前記第１制御信号生成部および前記振幅制御部と、付記５〜１０のいずれか１項に記載のスイッチング素子補償回路における前記第２閾値電圧変動検出部，前記第２制御信号生成部および前記オフセット電圧制御部と、の両方を有することを特徴とするスイッチング素子補償回路。

（付記１２）
付記１〜１１のいずれか１項に記載のスイッチング素子補償回路と、
一端が入力電源に接続された前記スイッチング素子と、
該スイッチング素子の他端に一端が接続されたインダクタンス素子と、
該インダクタンス素子の他端に設けられた平滑用キャパシタンス素子と、を有することを特徴とする電源回路。

（付記１３）
付記１２に記載の電源回路において、さらに、
前記スイッチング素子の他端と前記インダクタンス素子の一端の接続ノードに設けられたダイオード素子を有することを特徴とする電源回路。

（付記１４）
入力信号から交流信号の振幅成分を抽出する交流成分抽出部と、
前記入力信号から前記交流成分抽出部の出力を差し引く第１加算部と、
該第１加算部の出力を平均化する平均化部と、
前記交流成分抽出部の出力を整流する整流部と、
前記整流部の出力を平滑する平滑化部と、
前記平均化部の出力から前記平滑化部の出力を差し引いて、ボトムホールド値を出力する第２加算部と、を有することを特徴とするサンプリング回路。

（付記１５）
付記１０に記載のスイッチング素子補償回路において、前記サンプリング部は、付記１４に記載のサンプリング回路を有することを特徴とするスイッチング素子補償回路。

１，１０１ スイッチング用トランジスタ（スイッチング素子）
２，１０２ 電流検出用インピーダンス素子（インピーダンス素子）
３，１０３ ダイオード
４，１０４ インダクタ（インダクタンス素子）
５，１０５ キャパシタ（平滑用キャパシタンス素子）
６，１０６ 負荷抵抗
７，１０７ 電圧分割器
８，２２，１０８ 参照用電源
９，１０９ 電圧・位相補償器
１０，２３，１１０ 鋸波信号源
１１，２７，１１１ 比較およびパルス発生器
１６，１１６ 入力電源
１７，２６，１１７ 誤差増幅器
１８ 濾波器
１９ 緩衝増幅器
２０ 変換器
２１ 可変利得増幅器
２１ａ 可変利得増幅部
２１ｂ 直流電圧レベル補正部
２４，１２４ 検出器
２５ サンプリング部
２８ スイッチ
２９ 直流電圧レベル供給電源
５１ 交流成分抽出部
５２ 整流部
５３ 電圧平滑化部
５４，５５ 加算器
５６ 電圧平均化部
１１２ セット・リセット（ＳＲ）ラッチ回路
１１３ ゲートドライバ
１１４ ゲートドライバＩＣ
１１５ クロック用電源
１１７ 誤差増幅器

Claims (8)

1. スイッチング素子の制御端子に制御パルスを与えてスイッチング制御するスイッチング素子補償回路であって、
   前記スイッチング素子を介して制御される出力電圧から該スイッチング素子の閾値電圧の変動を検出する第１閾値電圧変動検出部と、
   該第１閾値電圧変動検出部の出力に応じて第１制御信号を生成する第１制御信号生成部と、
   前記第１制御信号生成部の出力に応じて前記制御パルスの振幅を制御する振幅制御部と、を有し、
   前記振幅制御部は、前記第１制御信号に応じて前記スイッチング素子の制御端子に与えられる前記制御パルスの振幅を制御する可変利得増幅器を有することを特徴とするスイッチング素子補償回路。
2. 請求項１に記載のスイッチング素子補償回路において、
   前記第１制御信号生成部は、
   前記第１閾値電圧変動検出部の出力を濾波する第１濾波器と、
   該第１濾波器の出力を緩衝増幅する第１緩衝増幅器と、
   該第１緩衝増幅器の出力を変換して前記第１制御信号を出力する第１変換器と、を有し、
   前記第１変換器からの前記第１制御信号により、前記可変利得増幅器における利得を調整することを特徴とするスイッチング素子補償回路。
3. スイッチング素子の制御端子に制御パルスを与えてスイッチング制御するスイッチング素子補償回路であって、
   前記スイッチング素子に流れる電流から該スイッチング素子の閾値電圧の変動を検出する第２閾値電圧変動検出部と、
   該第２閾値電圧変動検出部の出力に応じて第２制御信号を生成する第２制御信号生成部と、
   前記第２制御信号生成部の出力に応じて前記制御パルスのオフセット電圧を制御するオフセット電圧制御部と、を有し、
   前記オフセット電圧制御部は、前記第２制御信号に応じて前記スイッチング素子の制御端子に与えられる前記制御パルスのオフセット電圧を制御する可変利得増幅器を有することを特徴とするスイッチング素子補償回路。
4. 請求項３に記載のスイッチング素子補償回路において、
   前記第２制御信号生成部は、
   前記第２閾値電圧変動検出部の出力電圧を第２参照用電源の電圧と比較する第２誤差増幅器と、
   該第２誤差増幅器の出力に応じて所定パルスの前記第２制御信号を出力する第２比較およびパルス発生器と、を有し、
   前記第２比較およびパルス発生器からの前記第２制御信号により、前記可変利得増幅器に印加される直流電圧レベルを調整することを特徴とするスイッチング素子補償回路。
5. 請求項３に記載のスイッチング素子補償回路において、
   前記第２制御信号生成部は、
   前記第２閾値電圧変動検出部の出力を濾波する第２濾波器と、
   該第２濾波器の出力を緩衝増幅する第２緩衝増幅器と、
   該第２緩衝増幅器の出力を変換して前記第２制御信号を出力する第２変換器と、を有し、
   前記第２変換器からの前記第２制御信号により、前記可変利得増幅器における直流電圧レベルを調整することを特徴とするスイッチング素子補償回路。
6. 請求項３〜５のいずれか１項に記載のスイッチング素子補償回路において、
   前記第２閾値電圧変動検出部は、
   前記スイッチング素子に直列に設けられたインピーダンス素子と、
   該インピーダンス素子の両端の電圧を検出する検出器と、
   該検出器の出力信号をサンプリングして、該検出部の出力信号におけるバレー電圧を保持して出力するサンプリング部と、を有することを特徴とするスイッチング素子補償回路。
7. 請求項６に記載のスイッチング素子補償回路において、
   前記サンプリング部は、
   入力信号から交流信号の振幅成分を抽出する交流成分抽出部と、
   前記入力信号から前記交流成分抽出部の出力を差し引く第１加算部と、
   該第１加算部の出力を平均化する平均化部と、
   前記交流成分抽出部の出力を整流する整流部と、
   前記整流部の出力を平滑する平滑化部と、
   前記平均化部の出力から前記平滑化部の出力を差し引いて、ボトムホールド値を出力する第２加算部と、を有することを特徴とするスイッチング素子補償回路。
8. 請求項１〜７のいずれか１項に記載のスイッチング素子補償回路と、
   一端が入力電源に接続された前記スイッチング素子と、
   該スイッチング素子の他端に一端が接続されたインダクタンス素子と、
   該インダクタンス素子の他端に設けられた平滑用キャパシタンス素子と、を有することを特徴とする電源回路。

Images