[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5554078B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5554078B2
JP5554078B2 JP2010023721A JP2010023721A JP5554078B2 JP 5554078 B2 JP5554078 B2 JP 5554078B2 JP 2010023721 A JP2010023721 A JP 2010023721A JP 2010023721 A JP2010023721 A JP 2010023721A JP 5554078 B2 JP5554078 B2 JP 5554078B2
Authority
JP
Japan
Prior art keywords
layer
metal oxide
region
electrode layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010023721A
Other languages
English (en)
Other versions
JP2010206190A5 (ja
JP2010206190A (ja
Inventor
淳一郎 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010023721A priority Critical patent/JP5554078B2/ja
Publication of JP2010206190A publication Critical patent/JP2010206190A/ja
Publication of JP2010206190A5 publication Critical patent/JP2010206190A5/ja
Application granted granted Critical
Publication of JP5554078B2 publication Critical patent/JP5554078B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、酸化物半導体層を用いたトランジスタ、当該トランジスタを具備する半導体装置及びそれらの作製方法に関する。
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが開示されている（特許文献１乃至４、非特許文献１）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は公知の材料である（非特許文献２乃至４）。
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物を薄膜トランジスタ（ＴＦＴとも呼ぶ）のチャネル層として適用可能であることが確認されている（特許文献５、非特許文献５及び６）。
また、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体は、酸化亜鉛（ＺｎＯ）と比べてアモルファス構造が形成しやすく、トランジスタのチャネル層に適用することにより、大面積化した場合であっても特性のばらつきを低減し、ノーマリーオフとすることが可能となる。一方で、チャネル層としてアモルファス構造の酸化物半導体層を用いる場合、ソース電極層及びドレイン電極層とのコンタクト抵抗の増加が問題となる。
特開昭６０−１９８８６１号公報 特開平８−２６４７９４号公報 特表平１１−５０５３７７号公報 特開２０００−１５０９００号公報 特開２００４−１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
上記問題に鑑み、本発明の一態様は、酸化物半導体層をチャネル層として適用するトランジスタにおいて、特性のばらつきを低減すると共に、酸化物半導体層とソース電極層及びドレイン電極層とのコンタクト抵抗を低減することを課題とする。
上記課題を解決するために、本発明の一態様は、チャネル層を酸化物半導体で設けるトランジスタにおいて、酸化物半導体層の領域のうち、ソース電極層とドレイン電極層の間に位置しチャネルが形成される領域（チャネル形成領域）を少なくとも非晶質構造で設け、ソース電極層及びドレイン電極層等の外部と電気的に接続する領域を結晶構造で設ける。
また、チャネル層となる酸化物半導体層とソース電極層及びドレイン電極層との電気的な接続を、金属酸化物層を介して行う。例えば、ソース電極層及びドレイン電極層を金属材料で設ける場合には、チャネル層となる酸化物半導体層とソース電極層及びドレイン電極層とを、金属酸化物層を介して電気的に接続する。金属酸化物層としては、チャネル層となる酸化物半導体層より導電率が高く結晶構造（単結晶、多結晶又は微結晶）を有する材料で設けることができる。
また、本発明の一態様は、ゲート電極と、ゲート絶縁層と、ソース電極層及びドレイン電極層と、ソース電極層に電気的に接続する第１の金属酸化物層と、ドレイン電極層に電気的に接続する第２の金属酸化物層と、ゲート絶縁層を介してゲート電極と重畳し且つソース電極層とドレイン電極層の間の領域に設けられると共に、第１の金属酸化物層及び第２の金属酸化物層に接して設けられた酸化物半導体層を有し、酸化物半導体層が、第１の金属酸化物層と接する第１の領域及び第２の金属酸化物層と接する第２の領域に結晶構造を有し、ゲート電極と重畳する領域であってソース電極層とドレイン電極層の間の領域に非晶質構造を有することを特徴としている。なお、酸化物半導体層において、ゲート電極と重畳する領域であってソース電極層とドレイン電極層の間の領域に第１の領域や第２の領域がある場合には、当該第１の領域及び第２の領域以外の領域に非晶質構造を有していればよい。
酸化物半導体層が第１の領域及び第２の領域に結晶構造を有するとは、当該第１の領域及び第２の領域の全てが結晶構造（単結晶、多結晶又は微結晶）からなる場合はもちろん、一部に非晶質構造が含まれる場合をいう。また、酸化物半導体層が、ゲート電極と重畳する領域であってソース電極層とドレイン電極層の間の領域に非晶質構造を有するとは、当該領域の全てが非晶質構造からなる場合はもちろん、一部に結晶構造が含まれている場合をいう。なお、第１の領域及び第２の領域の一部に非晶質構造が含まれ、ゲート電極と重畳する領域であってソース電極層とドレイン電極層の間の領域の一部に結晶構造が含まれている場合であっても、第１の領域及び第２の領域の結晶化率（膜の全体積における結晶成分の割合）は、ゲート電極と重畳する領域であってソース電極層とドレイン電極層の間の領域の結晶化率より高くする。
なお、酸化物半導体層の結晶状態は、当該酸化物半導体層の断面を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて観察することにより評価することができる。つまり、酸化物半導体層の第１の領域及び第２の領域と、ゲート電極と重畳する領域であってソース電極層とドレイン電極層の間の領域を、ＴＥＭを用いて観察することにより、第１の領域及び第２の領域における結晶化率とゲート電極と重畳する領域であってソース電極層とドレイン電極層の間の領域における結晶化率を比較すればよい。また、ＸＲＤ（Ｘ線回折）測定を行うことにより酸化物半導体層の結晶状態を評価してもよい。
また、本発明の一態様は、基板上に設けられたゲート電極と、ゲート電極上に設けられたゲート絶縁層と、ゲート絶縁層上に設けられたソース電極層及びドレイン電極層と、ソース電極層上に設けられた第１の金属酸化物層と、ドレイン電極層上に設けられた第２の金属酸化物層と、第１の金属酸化物層及び第２の金属酸化物層上に設けられると共に、ゲート電極の上方であってソース電極層とドレイン電極層の間に設けられた酸化物半導体層を有し、酸化物半導体層は、第１の金属酸化物層と接する第１の領域及び第２の金属酸化物層と接する第２の領域に結晶構造を有し、ゲート電極の上方であってソース電極層とドレイン電極層の間の領域に非晶質構造を有することを特徴としている。
また、本発明の一態様は、基板上に設けられたゲート電極と、ゲート電極上に設けられたゲート絶縁層と、ゲート絶縁層上に設けられた酸化物半導体層と、酸化物半導体層上に設けられた第１の金属酸化物層及び第２の金属酸化物層と、第１の金属酸化物層上に設けられたソース電極層と、第２の金属酸化物層上に設けられたドレイン電極層とを有し、酸化物半導体層が、第１の金属酸化物層と接する第１の領域及び第２の金属酸化物層と接する第２の領域に結晶構造を有し、ゲート電極の上方であってソース電極層とドレイン電極層の間の領域に非晶質構造を有することを特徴としている。
また、本発明の一態様は、基板上に設けられたソース電極層及びドレイン電極層と、ソース電極層上に設けられた第１の金属酸化物層と、ドレイン電極層上に設けられた第２の金属酸化物層と、第１の金属酸化物層及び第２の金属酸化物層上に設けられると共に、ソース電極層とドレイン電極層の間に設けられた酸化物半導体層と、酸化物半導体層上に設けられたゲート絶縁層と、ゲート絶縁層上であって、ソース電極層とドレイン電極層の間の領域に位置する酸化物半導体層と重なるように設けられたゲート電極とを有し、酸化物半導体層が、第１の金属酸化物層と接する第１の領域及び第２の金属酸化物層と接する第２の領域に結晶構造を有し、ゲート電極の下方であってソース電極層とドレイン電極層の間の領域に非晶質構造を有することを特徴としている。
また、本発明の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁層を形成し、ゲート絶縁層上にソース電極層及びドレイン電極層を形成し、ソース電極層上に、亜鉛を有し且つ結晶構造を有する第１の金属酸化物層を形成し、ドレイン電極層上に、亜鉛を有し且つ結晶構造を有する第２の金属酸化物層を形成し、ゲート電極の上方であってソース電極層とドレイン電極層の間の領域と、第１の金属酸化物層上及び第２の金属酸化物層上に、亜鉛を有し且つ非晶質構造を有する酸化物半導体層を形成し、熱処理を行うことにより、第１の金属酸化物層及び第２の金属酸化物層から酸化物半導体層に亜鉛を移動させ、酸化物半導体層において、第１の金属酸化物層と接する第１の領域及び第２の金属酸化物層と接する第２の領域を結晶化することを特徴としている。
また、本発明の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁層を形成し、ゲート絶縁層上に、亜鉛を有し且つ非晶質構造を有する酸化物半導体層を形成し、酸化物半導体層上に、亜鉛を有し且つ結晶構造を有する第１の金属酸化物層及び第２の金属酸化物層を形成し、第１の金属酸化物層上にソース電極層を形成し、第２の金属酸化物層上にドレイン電極層を形成し、熱処理を行うことにより、第１の金属酸化物層及び第２の金属酸化物層から酸化物半導体層に亜鉛を移動させ、酸化物半導体層において、第１の金属酸化物層と接する第１の領域及び第２の金属酸化物層と接する第２の領域を結晶化することを特徴としている。
また、本発明の一態様は、基板上にソース電極層及びドレイン電極層を形成し、ソース電極層上に、亜鉛を有し且つ結晶構造を有する第１の金属酸化物層を形成し、ドレイン電極層上に、亜鉛を有し且つ結晶構造を有する第２の金属酸化物層を形成し、ソース電極層とドレイン電極層の間の領域と、第１の金属酸化物層上及び第２の金属酸化物層上に、亜鉛を有し且つ非晶質構造を有する酸化物半導体層を形成し、熱処理を行うことにより、第１の金属酸化物層及び第２の金属酸化物層から酸化物半導体層に亜鉛を移動させ、酸化物半導体層において、第１の金属酸化物層と接する第１の領域及び第２の金属酸化物層と接する第２の領域を結晶化し、酸化物半導体層上にゲート絶縁層を形成し、ゲート絶縁層上であって、ソース電極層とドレイン電極層の間の領域に設けられた酸化物半導体層と重なるようにゲート電極を形成することを特徴としている。
本明細書中で用いることができる非晶質構造を有する酸化物半導体の一例としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記されるものがある。ここで、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとしてＧａが選択される場合には、Ｇａのみの場合の他に、ＧａとＮｉや、ＧａとＦｅなど、Ｇａ以外の上記金属元素が選択される場合を含む。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。
本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、半導体回路および電子機器は全て半導体装置に含まれる。また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。
チャネル層を酸化物半導体で設けるトランジスタにおいて、酸化物半導体層の領域のうち、ソース電極層とドレイン電極層の間に位置するチャネル形成領域を非晶質構造で設け、外部と電気的に接続する領域を結晶構造で設けることにより、トランジスタ特性のばらつきを低減すると共に、酸化物半導体層とソース電極層及びドレイン電極層とのコンタクト抵抗を低減することができる。
実施の形態１に係るトランジスタの構成を説明する図。 実施の形態２に係るトランジスタの作製方法の一例を説明する図。 実施の形態２に係るトランジスタの作製方法の一例を説明する図。 実施の形態２に係るトランジスタの作製方法の一例を説明する図。 実施の形態３に係るトランジスタの作製方法の一例を説明する図。 実施の形態３に係るトランジスタの作製方法の一例を説明する図。 実施の形態４に係るトランジスタの作製方法の一例を説明する図。 実施の形態４に係るトランジスタの作製方法の一例を説明する図。 実施の形態５に係る半導体装置の作製方法の一例を説明する図。 実施の形態５に係る半導体装置の作製方法の一例を説明する図。 実施の形態５に係る半導体装置の作製方法の一例を説明する図。 実施の形態５に係る半導体装置の作製方法の一例を説明する図。 実施の形態５に係る半導体装置の作製方法の一例を説明する図。 実施の形態５に係る半導体装置の作製方法の一例を説明する図。 実施の形態５に係る半導体装置の作製方法の一例を説明する図。 実施の形態６に係る半導体装置の一例を説明する図。 実施の形態７に係る半導体装置の一例を説明する図。 実施の形態８に係る半導体装置の一例を説明する図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 シミュレーションに用いたモデルを説明する図。 シミュレーションにより求めた元素の拡散係数を説明する図。
以下に、本発明に係る一態様の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定されず、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者にとって自明である。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。また、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、トランジスタの構造の一例について、図１（Ａ）〜（Ｃ）を参照して説明する。
本実施の形態で示すトランジスタは、ゲート電極１０２と、ゲート絶縁層１０４と、ソース電極層１０６ａと、ドレイン電極層１０６ｂと、ソース電極層１０６ａに電気的に接続された第１の金属酸化物層１０８ａと、ドレイン電極層１０６ｂに電気的に接続された第２の金属酸化物層１０８ｂと、チャネル層となる酸化物半導体層１１２を有している。酸化物半導体層１１２は、ゲート絶縁層１０４を介してゲート電極１０２と重畳し且つソース電極層１０６ａとドレイン電極層１０６ｂの間の領域に設けられると共に、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂに接して設けられている。
チャネル層となる酸化物半導体層１１２は、第１の金属酸化物層１０８ａと接する第１の領域１１２ａ及び第２の金属酸化物層１０８ｂと接する第２の領域１１２ｂに結晶構造を有し、少なくともゲート電極１０２と重畳し且つソース電極層１０６ａとドレイン電極層１０６ｂの間の領域（チャネルが形成される領域）に非晶質構造を有している。また、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂは、結晶構造を有する金属酸化物で設けることができる。
なお、チャネル層とは、トランジスタにおいて、チャネルが形成される領域を有する半導体層をいう。
本実施の形態で示すトランジスタは、上述した構成を有していれば、トップゲート型及びボトムゲート型のいずれの構造でも設けることができる。図１において、図１（Ａ）、（Ｂ）は、トランジスタをボトムゲート型で設けた場合を示しており、図１（Ｃ）は、トランジスタをトップゲート型で設けた場合を示している。以下に、図１（Ａ）〜（Ｃ）で示すトランジスタの具体的な構成に関して説明する。
図１（Ａ）で示すトランジスタ１２０は、基板１００上に設けられたゲート電極１０２と、ゲート電極１０２上に設けられたゲート絶縁層１０４と、ゲート絶縁層１０４上に設けられたソース電極層１０６ａ及びドレイン電極層１０６ｂと、ソース電極層１０６ａ上に設けられた第１の金属酸化物層１０８ａと、ドレイン電極層１０６ｂ上に設けられた第２の金属酸化物層１０８ｂと、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂ上に設けられると共にゲート電極１０２の上方であってソース電極層１０６ａとドレイン電極層１０６ｂの間の領域に設けられた酸化物半導体層１１２を有している。
図１（Ｂ）で示すトランジスタ１３０は、基板１００上に設けられたゲート電極１０２と、ゲート電極１０２上に設けられたゲート絶縁層１０４と、ゲート絶縁層１０４上に設けられた酸化物半導体層１１２と、酸化物半導体層１１２上に互いに離間して設けられた第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂと、第１の金属酸化物層１０８ａ上に設けられたソース電極層１０６ａと、第２の金属酸化物層１０８ｂ上に設けられたドレイン電極層１０６ｂとを有している。
図１（Ｃ）で示すトランジスタ１４０は、基板１００上に設けられたソース電極層１０６ａ及びドレイン電極層１０６ｂと、ソース電極層１０６ａ上に設けられた第１の金属酸化物層１０８ａと、ドレイン電極層１０６ｂ上に設けられた第２の金属酸化物層１０８ｂと、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂ上に設けられると共にソース電極層１０６ａとドレイン電極層１０６ｂの間に設けられた酸化物半導体層１１２と、酸化物半導体層１１２上に設けられたゲート絶縁層１０４と、ゲート絶縁層１０４上であってソース電極層１０６ａとドレイン電極層１０６ｂの間の領域に位置する酸化物半導体層１１２と重なるように設けられたゲート電極１０２とを有している。
なお、上記図１（Ａ）〜（Ｃ）において、チャネル層となる酸化物半導体層１１２は、第１の金属酸化物層１０８ａと接する第１の領域１１２ａ及び第２の金属酸化物層１０８ｂと接する第２の領域１１２ｂに結晶構造を有し、ゲート電極１０２と重なる領域であってソース電極層１０６ａとドレイン電極層１０６ｂの間の領域（チャネルが形成される領域）に非晶質構造を有している。また、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂは、結晶構造を有する金属酸化物層で設けることができる。
酸化物半導体層１１２は、少なくともゲート電極１０２と重なる領域であってソース電極層１０６ａとドレイン電極層１０６ｂの間の領域（チャネルが形成される領域）に非晶質構造を有していればよく、第１の領域１１２ａ及び第２の領域１１２ｂ以外の領域全てが非晶質構造であってもよい。なお、酸化物半導体層１１２において、ゲート電極１０２と重なる領域であってソース電極層１０６ａとドレイン電極層１０６ｂの間の領域に第１の領域１１２ａや第２の領域１１２ｂがある場合には、当該第１の領域１１２ａ及び第２の領域１１２ｂ以外の領域に非晶質構造を有していればよい。
酸化物半導体層１１２の結晶状態は、当該酸化物半導体層１１２の断面を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて観察することにより評価することができる。つまり、酸化物半導体層１１２の第１の領域１１２ａ及び第２の領域１１２ｂと、チャネルが形成される領域を、ＴＥＭを用いて観察することにより、第１の領域１１２ａ及び第２の領域１１２ｂにおける結晶化率とチャネルが形成される領域における結晶化率を比較すればよい。また、ＸＲＤ（Ｘ線回折）測定を行うことにより酸化物半導体層１１２の結晶状態を評価してもよい。
上記図１（Ａ）〜（Ｃ）では、ソース電極層１０６ａ及びドレイン電極層１０６ｂとゲート電極１０２の端部が重なるように設ける場合を示したがこれに限られない。例えば、ソース電極層１０６ａとドレイン電極層１０６ｂの一方がゲート電極１０２と重なる構造としてもよいし、双方がゲート電極１０２と重ならない構造としてもよい。
図１（Ａ）〜（Ｃ）において、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂは、導電性を有する（少なくとも酸化物半導体層１１２より導電率が高い）材料を用いて形成する。例えば、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂを、少なくとも亜鉛を有する結晶性の金属酸化物材料を用いて形成することができる。このような金属酸化物材料としては、酸化亜鉛（ＺｎＯ）、酸化マグネシウム亜鉛（ＺｎＭｇＯ）等を用いることができる。
酸化物半導体層１１２は、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂと異なる材料で設ける。例えば、酸化物半導体層１１２として、インジウム、亜鉛及びガリウムを有する酸化物半導体、酸化インジウム亜鉛（ＩＺＯ）等の酸化物半導体で設けることができる。
一例として、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂを導電性を有する酸化亜鉛で設け、酸化物半導体層１１２をインジウム、亜鉛及びガリウムを有する酸化物半導体層（ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０））で設けることができる。
この場合、酸化物半導体層１１２において、結晶構造を有する第１の領域１１２ａ及び第２の領域１１２ｂを、非晶質構造を有する他の領域より亜鉛を多く含有させた構造とすることができる。その一例としては、結晶構造を有する第１の領域１１２ａ及び第２の領域１１２ｂがＩｎＧａＺｎＯ４で設けられ、非晶質構造を有する他の領域がＩｎＧａＺｎ０．５Ｏ３．５で設けられた構造が挙げられる。
なお、酸化物半導体層の膜中における亜鉛濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて測定を行うことができる。
他にも、酸化物半導体層１１２に絶縁性の不純物を含ませても良い。当該不純物として、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物が適用される。
また、図１（Ａ）〜（Ｃ）において、結晶構造を有する第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂの導電率が十分に高い場合には、第１の金属酸化物層１０８ａをソース電極層とし、第２の金属酸化物層１０８ｂをドレイン電極層としてもよい。
このように、トランジスタにおいてチャネルを形成する半導体層を酸化物半導体層で設ける際に、当該酸化物半導体層において、チャネルが形成される領域を非晶質構造で設け、外部（ソース電極層及びドレイン電極層等）と電気的に接続する部分を結晶構造で設けることにより、トランジスタの特性のバラツキを低減すると共に、コンタクト抵抗を低減することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、上記実施の形態１で示した構成において、トランジスタをボトムゲート構造とする場合（図１（Ａ））の作製方法の一例に関して図面を参照して説明する。
まず、基板１００上にゲート電極１０２を形成し、続いて当該ゲート電極１０２上にゲート絶縁層１０４を形成し、その後、ゲート絶縁層１０４上に導電膜１０６と金属酸化物層１０８を順に積層して形成する（図２（Ａ）参照）。
基板１００は、絶縁表面を有する基板であればよく、例えば、ガラス基板を用いることができる。他にも、基板１００として、セラミック基板、石英基板やサファイア基板等の絶縁体でなる絶縁性基板、シリコン等の半導体材料でなる半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス等の導電体でなる導電性基板の表面を絶縁材料で被覆したものを用いることができる。また、作製工程の熱処理に耐えられるのであれば、プラスチック基板を用いることもできる。
ゲート電極１０２は、導電膜を基板１００全面に形成した後、フォトリソグラフィ法を用いて、導電膜をエッチングすることにより形成することができる。ゲート電極１０２にはゲート配線等、上記導電膜によって形成される電極や配線が含まれる。
ゲート電極１０２は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）等の導電性材料で形成することが望ましい。なお、配線及び電極としてアルミニウムを用いる場合、アルミニウム単体では耐熱性が低く、腐蝕しやすい等の問題点があるため、耐熱性導電性材料と組み合わせて形成することが好ましい。
耐熱性導電性材料は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、上述した元素を組み合わせた合金膜、又は上述した元素を成分とする窒化物で形成することができる。これらの耐熱性導電性材料からなる膜とアルミニウム（又は銅）を積層させて、配線や電極を形成すればよい。
なお、ゲート電極１０２を、液滴吐出法やスクリーン印刷法等を用いて基板１００上に選択的に形成することも可能である。
ゲート絶縁層１０４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜又は酸化タンタル膜等で形成することができる。また、これらの膜を積層させて設けてもよい。これらの膜は、スパッタ法等を用いて膜厚を５０ｎｍ以上２５０ｎｍ以下で形成することができる。例えば、ゲート絶縁層１０４として、スパッタ法により酸化シリコン膜を１００ｎｍの厚さで形成することができる。
導電膜１０６は、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等からなる材料で形成することができる。
例えば、導電膜１０６を、モリブデン膜やチタン膜の単層構造で形成することができる。また、導電膜１０６を積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜との積層構造とすることができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順に積層した３層構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜とを順に積層した３層構造としてもよい。また、これらの積層構造に用いるアルミニウム膜として、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、導電膜１０６を、シリコンを含むアルミニウム膜の単層構造としてもよい。
金属酸化物層１０８は、スパッタ法やゾルゲル法等を用いて、亜鉛を有する金属酸化物材料で形成すればよく、例えば、結晶構造を有する酸化亜鉛、酸化マグネシウム亜鉛等の金属酸化物で設けることができる。なお、これらの金属酸化物にＧａやＡｌ等をドーピングしてもよい。
次に、導電膜１０６及び金属酸化物層１０８をエッチングして、ソース電極層１０６ａ、ドレイン電極層１０６ｂ、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂを形成すると共に、ゲート電極１０２上に位置するゲート絶縁層１０４を露出させる（図２（Ｂ）参照）。
ここでは、フォトリソグラフィ法を用いて、導電膜１０６と金属酸化物層１０８を同じマスクを用いてエッチングする場合を示している。この場合、ソース電極層１０６ａ上に第１の金属酸化物層１０８ａが形成され、ドレイン電極層１０６ｂ上に第２の金属酸化物層１０８ｂが形成される。また、ここでは、ソース電極層１０６ａ及びドレイン電極層１０６ｂとゲート電極１０２の端部が重なるように設ける場合を示している。
次に、ゲート絶縁層１０４、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂ上に酸化物半導体層１１０を形成する（図２（Ｃ）参照）。
酸化物半導体層１１０は、少なくとも亜鉛を含有し、且つ非晶質構造を有する酸化物半導体で形成することができる。また、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂより亜鉛の含有量が少ない酸化物半導体で形成する。
例えば、酸化物半導体層１１０として、インジウム、亜鉛、ガリウムを有する非晶質酸化物半導体（ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０））で形成することができる。この場合、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で非晶質構造を有する酸化物半導体層１１０を形成することができる。
スパッタの条件としては、基板１００とターゲットとの距離を３０ｍｍ〜５００ｍｍ、圧力を０．０１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ、温度を２０℃〜１００℃、雰囲気をアルゴン雰囲気、酸素雰囲気、又はアルゴンと酸素との混合雰囲気とすることができる。
なお、スパッタ法において、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるため好ましい。また、酸化物半導体層１１０の膜厚は、５ｎｍ〜２００ｎｍ程度とすればよい。
上記のスパッタ法としては、スパッタ用電源に高周波電源を用いるＲＦスパッタ法や、直流電源を用いるＤＣスパッタ法、パルス的に直流バイアスを加えるパルスＤＣスパッタ法などを用いることができる。
また、酸化物半導体層１１０に絶縁性の不純物を含ませても良い。当該不純物として、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物が適用される。これらの絶縁性酸化物若しくは絶縁性窒化物等は、酸化物半導体の電気伝導性を損なわない濃度で添加される。酸化物半導体に絶縁性の不純物を含ませることにより、熱処理等を行った場合であっても、酸化物半導体層１１０において、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂと接する領域以外の領域における結晶化を抑制することができる。チャネル層となる酸化物半導体層１１０の結晶化を抑制することにより、薄膜トランジスタの特性を安定化することが可能となる。
薄膜トランジスタのチャネル形成領域に適用する酸化物半導体として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系の非晶質酸化物半導体を適用することができる。すなわち、これらの酸化物半導体に結晶化を抑制し非晶質状態を保持させる不純物を加えることによって、薄膜トランジスタの特性を安定化させることができる。当該不純物は、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などである。
次に、酸化物半導体層１１０をエッチングして島状の酸化物半導体層１１２を形成する（図２（Ｄ）参照）。
酸化物半導体層１１０をエッチングすることにより、島状の酸化物半導体層１１２を、ゲート電極１０２の上方であってソース電極層１０６ａとドレイン電極層１０６ｂの間に残存させると共に、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂ上に残存させる。この場合、エッチング条件により酸化物半導体層１１０のエッチングと同時に、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂも同時にエッチング（又は膜減り）される場合がある。ここでは、酸化物半導体層１１０のエッチングと同時に、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂも同時にエッチングされる場合を示している。
なお、酸化物半導体層１１０と同時に、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂも同時にエッチングされる場合であっても、ソース電極層１０６ａ及びドレイン電極層１０６ｂを上述した金属材料で設けることにより、エッチングにより配線が断線することや消失することを抑制することができる。
次に、熱処理を行うことにより、酸化物半導体層１１２のうち、第１の金属酸化物層１０８ａと接する第１の領域１１２ａと、第２の金属酸化物層１０８ｂと接する第２の領域１１２ｂを結晶化させる（図２（Ｅ）参照）。
例えば、結晶構造を有する第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂとして亜鉛を含む金属酸化物を用い、非晶質構造を有する酸化物半導体層１１２として亜鉛を含む非晶質の酸化物半導体層を用い、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂから酸化物半導体層１１２に亜鉛を移動させることにより、第１の領域１１２ａ及び第２の領域１１２ｂを選択的に結晶化させることができる。これは、酸化物半導体層中に亜鉛が多く含まれると結晶化しやすいためである。つまり、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂは、酸化物半導体層１１２への亜鉛の供給源として機能する。
この場合、酸化物半導体層１１２において、第１の金属酸化物層１０８ａと接する第１の領域１１２ａ及び第２の金属酸化物層１０８ｂと接する第２の領域１１２ｂを選択的に結晶化し、その他の領域を非晶質構造とすることができる。
より具体的には、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂを酸化亜鉛で設け、酸化物半導体層１１２をインジウム、亜鉛及びガリウムを有する酸化物半導体層で設けることができる。この場合、熱処理を行うことにより、酸化亜鉛中の亜鉛がインジウム、亜鉛及びガリウムを有する酸化物半導体層１１２に移動し、酸化物半導体層１１２において、酸化亜鉛と接触する領域で選択的に結晶化を進行させることができる。
その結果、熱処理後では、酸化物半導体層１１２において、結晶構造を有する第１の領域１１２ａ及び第２の領域１１２ｂが非晶質構造を有する他の領域より亜鉛を多く含有する構造となる。一例として、酸化物半導体層１１０をＩｎＧａＺｎ０．５Ｏ３．５で形成した場合、熱処理を行うことにより結晶構造を有する第１の領域１１２ａ及び第２の領域１１２ｂをＩｎＧａＺｎＯ４とし、非晶質構造を有する他の領域をＩｎＧａＺｎ０．５Ｏ３．５とすることができる。もちろん、ここで示した酸化物半導体層１１２の組成は一例であり、これに限られるものではない。例えば、第１の領域１１２ａ及び第２の領域１１２ｂにおける結晶化率が酸化物半導体層中で均一ではなく勾配を有する場合もある。
また、一般的に、非晶質構造を有するインジウム、亜鉛及びガリウムを有する酸化物半導体層は６００℃以上の熱処理を行わなければ結晶化することが困難であるが、図２に示すように、非晶質構造を有するインジウム、亜鉛及びガリウムを有する酸化物半導体層に亜鉛の供給源（ここでは、酸化亜鉛）を設けて熱処理を行うことによって、熱処理の温度が低い場合であってもインジウム、亜鉛及びガリウムを有する酸化物半導体層を結晶化することができる。さらに、亜鉛の供給源を接する場所を制御することにより、インジウム、亜鉛及びガリウムを有する酸化物半導体層を結晶化させる領域を任意に決めることができる。
なお、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂから酸化物半導体層１１２へ亜鉛をより効果的に移動させるためには、熱処理前の段階において、亜鉛の供給源となる第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂに含まれる亜鉛の濃度を酸化物半導体層１１２に含まれる亜鉛の濃度より多くすることが好ましい。
なお、図２の工程における熱処理には、拡散炉、抵抗加熱炉等の加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等を用いることができる。
また、熱処理は、１５０℃〜５００℃、代表的には２００℃〜４００℃で行うことが好ましい。例えば、酸素雰囲気下（大気雰囲気下を含む）で３５０℃、１時間の熱処理を行う。この熱処理により、酸化物半導体層１１２の第１の領域１１２ａ及び第２の領域１１２ｂを結晶化することができる。なお、熱処理を行うタイミングは、酸化物半導体層１１０の成膜後であれば特に限定されない。また、基板１００を加熱しながら酸化物半導体層１１０を成膜することにより、成膜と同時に酸化物半導体層１１２の第１の領域１１２ａ及び第２の領域１１２ｂを結晶化してもよい。
他にも、基板１００上に形成された素子全体を加熱する代わりに、レーザー光を照射してソース電極層１０６ａ及びドレイン電極層１０６ｂ部分を選択的に加熱してもよい。
レーザー光を照射することにより、金属材料で形成されたソース電極層１０６ａ及びドレイン電極層１０６ｂが選択的に加熱され、ソース電極層１０６ａに接して設けられた第１の金属酸化物層１０８ａと、ドレイン電極層１０６ｂに接して設けられた第２の金属酸化物層１０８ｂも加熱される。その結果、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂから酸化物半導体層１１２に亜鉛を移動させることにより、第１の領域１１２ａ及び第２の領域１１２ｂを選択的に結晶化させることができる。
適用するレーザー光としては、少なくとも、ソース電極層１０６ａ及びドレイン電極層１０６ｂに吸収されるように波長等を適宜設定すればよく、好ましくは、第１の金属酸化物層１０８ａ、第２の金属酸化物層１０８ｂ及び酸化物半導体層１１２を透過し、ソース電極層１０６ａ及びドレイン電極層１０６ｂに吸収されるように波長等を適宜設定すればよい。レーザー光は、下面側（基板１００の裏面側）から照射してもよいし、上面側（酸化物半導体層１１２側）から照射してもよい。
このように、酸化物半導体層１１２において、第１の金属酸化物層１０８ａと接する第１の領域１１２ａ及び第２の金属酸化物層１０８ｂと接する第２の領域１１２ｂを結晶化させ、第１の領域１１２ａ及び第２の領域１１２ｂ以外の他の領域を非晶質構造とすることにより、トランジスタの特性のばらつきを低減すると共に、ソース電極層１０６ａ及びドレイン電極層１０６ｂとのコンタクト抵抗を低減することができる。
また、酸化物半導体層１１０を形成する前に、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂの表面に還元処理を行ってもよい。第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂの表面に還元処理を行うことにより、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂの表面近傍に含まれる酸素濃度を低減させ（亜鉛の濃度を増加させ）、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂから酸化物半導体層１１２に亜鉛を効果的に移動させることができる。
還元処理としては、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂの表面近傍に含まれる酸素を低減させればよく、例えば、水素プラズマ処理やアルゴンプラズマ処理等を適用することができる。具体的には、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂを形成後（図２（Ｂ））、当該第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂの表面に水素プラズマ処理、またはアルゴンプラズマ処理を行う。なお、金属酸化物層１０８を形成した後（図２（Ａ））に当該金属酸化物層１０８の表面に還元処理を行ってもよい。
以上の工程により、酸化物半導体層をチャネル形成領域として用いるトランジスタ１２０を形成することができる。
また、トランジスタ１２０を覆うように、保護絶縁層を形成してもよい。保護絶縁層としては、例えば、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。保護絶縁層を形成した後に熱処理を行い第１の領域１１２ａ及び第２の領域１１２ｂの結晶化を行ってもよい。
その後、各種電極や配線を形成することでトランジスタ１２０を具備する半導体装置が完成する。
なお、図２では、導電膜１０６と金属酸化物層１０８を順に積層して形成した後、エッチングを行うことにより、ソース電極層１０６ａと第１の金属酸化物層１０８ａ、ドレイン電極層１０６ｂと第２の金属酸化物層１０８ｂを形成する場合を示したが、これに限られない。例えば、ソース電極層１０６ａ及びドレイン電極層１０６ｂを形成した後に、金属酸化物層１０８を形成してもよい。この場合について、図３を参照して説明する。
まず、基板１００上にゲート電極１０２を形成し、続いて当該ゲート電極１０２上にゲート絶縁層１０４を形成し、その後、ゲート絶縁層１０４上にソース電極層１０６ａ及びドレイン電極層１０６ｂを形成する（図３（Ａ）参照）。
ソース電極層１０６ａ及びドレイン電極層１０６ｂは、ゲート絶縁層１０４上に導電膜を形成した後、フォトリソグラフィ法を用いて、当該導電膜をエッチングすることにより形成することができる。ここでは、一例として、ソース電極層１０６ａとドレイン電極層１０６ｂの一部がゲート絶縁層１０４を介してゲート電極１０２と重なるように形成する場合を示している。
なお、ソース電極層１０６ａ及びドレイン電極層１０６ｂを、液滴吐出法やスクリーン印刷法等を用いて基板１００上に選択的に形成することも可能である。
次に、ゲート絶縁層１０４、ソース電極層１０６ａ及びドレイン電極層１０６ｂを覆うように、結晶構造を有する金属酸化物層１０８を形成する（図３（Ｂ）参照）。
次に、金属酸化物層１０８をエッチングして、ソース電極層１０６ａを覆うように第１の金属酸化物層１０８ａを形成し、ドレイン電極層１０６ｂを覆うように第２の金属酸化物層１０８ｂを形成する（図３（Ｃ）参照）。
次に、ゲート絶縁層１０４、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂと接するように酸化物半導体層１１０を形成する（図３（Ｄ）参照）。
次に、酸化物半導体層１１０をエッチングして島状の酸化物半導体層１１２を形成すると共に、熱処理を行うことにより酸化物半導体層１１２において、第１の金属酸化物層１０８ａと接する第１の領域１１２ａ及び第２の金属酸化物層１０８ｂと接する第２の領域１１２ｂを選択的に結晶化する（図３（Ｅ）参照）。
以上の工程により、酸化物半導体層１１０をチャネル形成領域として用いるトランジスタ１２０を形成することができる。なお、図３の作製工程において、上述したように、酸化物半導体層１１０の形成前に第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂの表面に還元処理を行ってもよい。また、図３（Ｅ）において、熱処理を行う代わりにレーザー光を照射してもよい。
図３に示すように、ソース電極層１０６ａ及びドレイン電極層１０６ｂを形成した後に金属酸化物層１０８を形成することにより、ソース電極層１０６ａ及びドレイン電極層１０６ｂを覆うように、第１の金属酸化物層１０８ａと第２の金属酸化物層１０８ｂを設けることができる。この場合、酸化物半導体層１１２と第１の金属酸化物層１０８ａの接触面積及び酸化物半導体層１１２と第２の金属酸化物層１０８ｂの接触面積を増加させ、コンタクト抵抗を効果的に低減することができる。
また、図３では、ゲート電極１０２の上方であってソース電極層１０６ａとドレイン電極層１０６ｂの間の領域に、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂを設けた場合を示している。この場合、酸化物半導体層１１２において、ゲート絶縁層１０４と接する領域に結晶構造を有する第１の領域１１２ａ及び第２の領域１１２ｂを設けることができ、コンタクト抵抗を低減できる点で有効となる。
もちろん、図３（Ｃ）において、金属酸化物層１０８のエッチングを制御することにより、ソース電極層１０６ａ上の一部の領域に第１の金属酸化物層１０８ａを形成し、ドレイン電極層１０６ｂ上の一部の領域に第２の金属酸化物層１０８ｂを形成することもできる（図４（Ａ）参照）。
また、本実施の形態において、結晶構造を有する第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂの導電率が十分に高い場合には、第１の金属酸化物層１０８ａをソース電極層とし、第２の金属酸化物層１０８ｂをドレイン電極層として設けてもよい（図４（Ｂ）参照）。この場合、ソース電極層１０６ａ及びドレイン電極層１０６ｂを設ける工程を省略することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、上記実施の形態１で示した構成において、トランジスタをボトムゲート構造とする場合（図１（Ｂ））の作製方法の一例に関して図面を参照して説明する。なお、本実施の形態で示す作製工程（適用できる材料等）は多くの部分で上記実施の形態２と共通している。したがって、以下においては、重複する部分の説明は省略し、異なる点について詳細に説明する。
まず、基板１００上にゲート電極１０２を形成し、続いて当該ゲート電極１０２上にゲート絶縁層１０４を形成し、その後、ゲート絶縁層１０４上に酸化物半導体層１１０と金属酸化物層１０８を順に積層して形成する（図５（Ａ）参照）。
酸化物半導体層１１０と金属酸化物層１０８は、大気に曝すことなく連続して形成することができる。例えば、酸化物半導体層１１０をスパッタ法を用いて成膜した後、ターゲットを変えて金属酸化物層１０８をスパッタ法を用いて成膜することができる。この場合、酸化物半導体層１１０と金属酸化物層１０８の間に不純物が付着することを低減することができる。酸化物半導体層１１０と金属酸化物層１０８との間の不純物を低減することにより、後の工程において酸化物半導体層１１２の結晶化を良好に行うことができる。
次に、酸化物半導体層１１０と金属酸化物層１０８をエッチングして、島状の酸化物半導体層１１２及び島状の金属酸化物層１０９を形成する（図５（Ｂ）参照）。
次に、金属酸化物層１０９上に導電膜１０６を形成する（図５（Ｃ）参照）。
次に、導電膜１０６及び金属酸化物層１０９をエッチングして、ソース電極層１０６ａ、ドレイン電極層１０６ｂ、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂを形成すると共に、酸化物半導体層１１２を露出させる（図５（Ｄ）参照）。
その結果、酸化物半導体層１１２上に第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂが形成され、第１の金属酸化物層１０８ａ上にソース電極層１０６ａが形成され、第２の金属酸化物層１０８ｂ上にドレイン電極層１０６ｂが形成される。
次に、熱処理を行うことにより、酸化物半導体層１１２のうち、第１の金属酸化物層１０８ａと接する第１の領域１１２ａと、第２の金属酸化物層１０８ｂと接する第２の領域１１２ｂを結晶化させる（図５（Ｅ）参照）。
なお、熱処理を行うタイミングは、金属酸化物層１０８の成膜後であれば特に限定されない。また、基板１００を加熱しながら金属酸化物層１０８を成膜することにより、成膜と同時に酸化物半導体層１１０の表面側を結晶化してもよい。また、熱処理の代わりに、レーザー光を照射してソース電極層１０６ａ及びドレイン電極層１０６ｂ部分を選択的に加熱してもよい。
以上の工程により、酸化物半導体層をチャネル形成領域として用いるトランジスタ１３０を形成することができる。
このように、酸化物半導体層１１２において、第１の金属酸化物層１０８ａと接する領域１１２ａ及び第２の金属酸化物層１０８ｂと接する領域１１２ｂを結晶化させ、第１の領域１１２ａ及び第２の領域１１２ｂ以外の他の領域を非晶質構造とすることにより、トランジスタの特性のばらつきを低減すると共に、ソース電極層１０６ａ及びドレイン電極層１０６ｂとのコンタクト抵抗を低減することができる。
また、トランジスタ１３０を覆うように、保護絶縁層を形成してもよい。保護絶縁層としては、例えば、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。保護絶縁層を形成した後に熱処理を行い第１の領域１１２ａ及び第２の領域１１２ｂの結晶化を行ってもよい。
その後、各種電極や配線を形成することでトランジスタ１３０を具備する半導体装置が完成する。
なお、本実施の形態では、ボトムゲート型のトランジスタにおいて、酸化物半導体層１１２に凹部を形成するチャネルエッチ型について説明したが、チャネル保護型で形成してもよい。チャネル保護型で設ける場合について、図６を参照して説明する。
まず、基板１００上にゲート電極１０２を形成し、続いて当該ゲート電極１０２上にゲート絶縁層１０４を形成し、その後、ゲート絶縁層１０４上に酸化物半導体層１１０と保護膜１１６を順に積層して形成する（図６（Ａ）参照）。
保護膜１１６は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜又は酸化タンタル膜等で形成することができる。
次に、保護膜１１６をエッチングして島状の保護膜１１８を形成した後、酸化物半導体層１１０及び保護膜１１８を覆うように、金属酸化物層１０８と導電膜１０６を順に積層して形成する（図６（Ｂ）参照）。
次に、導電膜１０６、金属酸化物層１０８及び酸化物半導体層１１０をエッチングして、島状の酸化物半導体層１１２、ソース電極層１０６ａ、ドレイン電極層１０６ｂ、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂ、を形成すると共に、保護膜１１８を露出させる（図６（Ｃ）参照）。
次に、熱処理を行うことにより、酸化物半導体層１１２のうち、第１の金属酸化物層１０８ａと接する第１の領域１１２ａと、第２の金属酸化物層１０８ｂと接する第２の領域１１２ｂを結晶化させる（図６（Ｄ）参照）。
以上の工程により、チャネル保護型のトランジスタ１３５を形成することができる。
また、本実施の形態において、結晶構造を有する第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂの導電率が十分に高い場合には、第１の金属酸化物層１０８ａをソース電極層とし、第２の金属酸化物層１０８ｂをドレイン電極層として設けてもよい。この場合、導電膜１０６（ソース電極層１０６ａ及びドレイン電極層１０６ｂ）を設ける工程を省略することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、上記実施の形態１で示した構成において、トランジスタをトップゲート構造とする場合（図１（Ｃ））の作製方法の一例に関して図面を参照して説明する。なお、本実施の形態で示す作製工程（適用できる材料等）は多くの部分で上記実施の形態２と共通している。したがって、以下においては、重複する部分の説明は省略し、異なる点について詳細に説明する。
まず、基板１００上に導電膜１０６と金属酸化物層１０８を順に積層させて形成する（図７（Ａ）参照）。
次に、導電膜１０６及び金属酸化物層１０８をエッチングして、ソース電極層１０６ａ、ドレイン電極層１０６ｂ、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂを形成する（図７（Ｂ）参照）。
ここでは、フォトリソグラフィ法を用いて、導電膜１０６と金属酸化物層１０８を同じマスクを用いてエッチングする場合を示している。この場合、ソース電極層１０６ａ上に第１の金属酸化物層１０８ａが形成され、ドレイン電極層１０６ｂ上に第２の金属酸化物層１０８ｂが形成される。
次に、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂ上に酸化物半導体層１１０を形成する（図７（Ｃ）参照）。
次に、酸化物半導体層１１０をエッチングして島状の酸化物半導体層１１２を形成すると共に、熱処理を行うことにより酸化物半導体層１１２において、第１の金属酸化物層１０８ａと接する第１の領域１１２ａ及び第２の金属酸化物層１０８ｂと接する第２の領域１１２ｂを選択的に結晶化する（図７（Ｄ）参照）。
次に、酸化物半導体層１１２上にゲート絶縁層１０４を形成し、その後ゲート絶縁層１０４上にゲート電極１０２を形成する（図７（Ｅ）参照）。
ゲート電極１０２は、少なくともソース電極層１０６ａ及びドレイン電極層１０６ｂの間の領域に位置する酸化物半導体層１１２と重なるように形成する。ゲート電極１０２と第１の領域１１２ａ及び第２の領域１１２ｂが重なるように設けてもよい。
図７において、熱処理を行うタイミングは、酸化物半導体層１１０の成膜後であれば特に限定されず、ゲート電極１０２の形成後でもよい。また、基板１００を加熱しながら酸化物半導体層１１０を成膜することにより、成膜と同時に酸化物半導体層１１２の第１の領域１１２ａ及び第２の領域１１２ｂを結晶化してもよい。
以上の工程により、酸化物半導体層をチャネル形成領域として用いるトランジスタ１４０を形成することができる。
このように、酸化物半導体層１１２において、第１の金属酸化物層１０８ａと接する領域１１２ａ及び第２の金属酸化物層１０８ｂと接する領域１１２ｂを結晶化させ、第１の領域１１２ａ及び第２の領域１１２ｂ以外の他の領域を非晶質構造とすることにより、トランジスタの特性のばらつきを低減すると共に、ソース電極層１０６ａ及びドレイン電極層１０６ｂとのコンタクト抵抗を低減することができる。
また、トランジスタ１４０を覆うように、保護絶縁層を形成してもよい。保護絶縁層としては、例えば、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。保護絶縁層を形成した後に熱処理を行い第１の領域１１２ａ及び第２の領域１１２ｂの結晶化を行ってもよい。
その後、各種電極や配線を形成することでトランジスタ１４０を具備する半導体装置が完成する。
なお、図７では、導電膜１０６と金属酸化物層１０８を順に積層して形成した後、エッチングを行うことにより、ソース電極層１０６ａと第１の金属酸化物層１０８ａ、ドレイン電極層１０６ｂと第２の金属酸化物層１０８ｂを形成する場合を示したが、これに限られない。例えば、ソース電極層１０６ａ及びドレイン電極層１０６ｂを形成した後に、金属酸化物層１０８を形成してもよい。この場合について、図８を参照して説明する。
まず、基板１００上にソース電極層１０６ａ及びドレイン電極層１０６ｂを形成し、その後ソース電極層１０６ａ及びドレイン電極層１０６ｂを覆うように金属酸化物層１０８を形成する（図８（Ａ）参照）。
ソース電極層１０６ａ及びドレイン電極層１０６ｂは、基板１００上に導電膜を形成した後、フォトリソグラフィ法を用いて、当該導電膜をエッチングすることにより形成することができる。なお、ソース電極層１０６ａ及びドレイン電極層１０６ｂを、液滴吐出法やスクリーン印刷法等を用いて基板１００上に選択的に形成することも可能である。
次に、金属酸化物層１０８をエッチングして、ソース電極層１０６ａを覆うように第１の金属酸化物層１０８ａを形成し、ドレイン電極層１０６ｂを覆うように第２の金属酸化物層１０８ｂを形成する（図８（Ｂ）参照）。
次に、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂと接するように酸化物半導体層１１０を形成する（図８（Ｃ）参照）。
次に、酸化物半導体層１１０をエッチングして島状の酸化物半導体層１１２を形成すると共に、熱処理を行うことにより酸化物半導体層１１２において、第１の金属酸化物層１０８ａと接する第１の領域１１２ａ及び第２の金属酸化物層１０８ｂと接する第２の領域１１２ｂを選択的に結晶化する（図８（Ｄ）参照）。
次に、酸化物半導体層１１２上にゲート絶縁層１０４を形成し、その後ゲート絶縁層１０４上にゲート電極１０２を形成する（図８（Ｅ）参照）。
以上の工程により、酸化物半導体層をチャネル形成領域として用いるトランジスタ１４０を形成することができる。なお、図７、図８の作製工程において、酸化物半導体層１１０の形成前に第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂの表面に還元処理を行ってもよい。また、図７（Ｄ）、図８（Ｄ）において、熱処理を行う代わりにレーザー光を照射してもよい。
図８に示すように、ソース電極層１０６ａ及びドレイン電極層１０６ｂを形成した後に金属酸化物層１０８を形成することにより、ソース電極層１０６ａ及びドレイン電極層１０６ｂを覆うように、第１の金属酸化物層１０８ａと第２の金属酸化物層１０８ｂを設けることができる。この場合、酸化物半導体層１１２と第１の金属酸化物層１０８ａの接触面積及び酸化物半導体層１１２と第２の金属酸化物層１０８ｂの接触面積を増加させ、コンタクト抵抗を効果的に低減することができる。
また、本実施の形態において、結晶構造を有する第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂの導電率が十分に高い場合には、第１の金属酸化物層１０８ａをソース電極層とし、第２の金属酸化物層１０８ｂをドレイン電極層として設けてもよい。この場合、導電膜１０６（ソース電極層１０６ａ及びドレイン電極層１０６ｂ）を設ける工程を省略することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、上記実施の形態１〜４で示したトランジスタを具備する半導体装置の使用形態の一例である表示装置の作製工程について、図面を用いて説明する。なお、本実施の形態で示す作製工程（適用できる材料等）の一部は多くの部分で上記実施の形態２と共通している。したがって、以下においては、重複する部分の説明は省略し、異なる点について詳細に説明する。なお、以下の説明において、図９、図１０は表示装置の断面図を示しており、図１１〜図１４は表示装置の上面図を示している。図９、図１０に示す断面図は、図１１〜図１４に示す線Ａ１−Ａ２の断面及び線Ｂ１−Ｂ２の断面に対応している。
はじめに、絶縁表面を有する基板１００上に配線及び電極（ゲート電極１０２を含むゲート配線、容量配線３０８、第１の端子３２１）を形成する（図９（Ａ）、図１１参照）。
容量配線３０８、第１の端子３２１はゲート電極１０２と同一の材料を用いて同時に形成することができる。
次に、ゲート電極１０２上にゲート絶縁層１０４形成し、その後、ゲート絶縁層１０４上に導電膜１０６を形成する（図９（Ｂ）参照）。
図９（Ｂ）においては、ゲート絶縁層１０４を形成した後、当該ゲート絶縁層１０４にコンタクトホール３１３を形成した後に導電膜１０６を形成することにより、第１の端子３２１と導電膜１０６を電気的に接続させる。
次に、導電膜１０６をエッチングすることにより、ソース電極層１０６ａ、ドレイン電極層１０６ｂ、接続電極３２０、第２の端子３２２を形成する（図９（Ｃ）、図１２参照）。
第２の端子３２２は、ソース配線（ソース電極層１０６ａを含むソース配線）と電気的に接続する構成とすることができる。また、接続電極３２０は、ゲート絶縁層１０４に形成されたコンタクトホール３１３を介して第１の端子３２１と直接接続する構成とすることができる。
次に、ソース電極層１０６ａ、ドレイン電極層１０６ｂ上に金属酸化物層１０８を形成する（図９（Ｄ）参照）。
次に、金属酸化物層１０８をエッチングして、ソース電極層１０６ａ上に第１の金属酸化物層１０８ａ、ドレイン電極層１０６ｂ上に第２の金属酸化物層１０８ｂを形成した後、ゲート絶縁層１０４、第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂ上に酸化物半導体層１１０を形成する（図１０（Ａ）参照）。
次に、酸化物半導体層１１０をエッチングして島状の酸化物半導体層１１２を形成すると共に、熱処理を行うことにより酸化物半導体層１１２において、第１の金属酸化物層１０８ａと接する第１の領域１１２ａ及び第２の金属酸化物層１０８ｂと接する第２の領域１１２ｂを選択的に結晶化する（図１０（Ｂ）、図１３参照）。なお、ここでは、酸化物半導体層１１０のエッチングと同時に第１の金属酸化物層１０８ａ及び第２の金属酸化物層１０８ｂの表面の一部がエッチングされ、膜減りする場合を示している。
熱処理は、１００℃〜６００℃、代表的には２００℃〜４００℃で行うことが好ましい。例えば、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により、酸化物半導体層１１２の第１の領域１１２ａ及び第２の領域１１２ｂが結晶化されると共に、酸化物半導体層１１２を構成する非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は効果的である。なお、熱処理を行うタイミングは、酸化物半導体層１１０の成膜後であれば特に限定されず、例えば、画素電極形成後に行ってもよい。
また、露出している酸化物半導体層１１２に、酸素ラジカル処理を行ってもよい。酸素ラジカル処理を行うことによりエッチングによるダメージを回復することができる。ラジカル処理はＯ２、Ｎ２Ｏ、好ましくは酸素を含むＮ２、Ｈｅ、Ａｒ雰囲気下で行うことが好ましい。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。
次に、得られたトランジスタを覆うように保護絶縁層３４０を形成し、当該保護絶縁層３４０を選択的にエッチングしてドレイン電極層１０６ｂに達するコンタクトホール３２５、接続電極３２０に達するコンタクトホール３２６及び第２の端子３２２に達するコンタクトホール３２７を形成する（図１０（Ｃ）参照）。
次に、ドレイン電極層１０６ｂと電気的に接続する透明導電層３１０、接続電極３２０に電気的に接続する透明導電層３２８及び第２の端子３２２に電気的に接続する透明導電層３２９を形成する（図１０（Ｄ）、図１４参照）。
透明導電層３１０は画素電極として機能し、透明導電層３２８、３２９はＦＰＣとの接続に用いられる電極または配線となる。より具体的には、接続電極３２０上に形成された透明導電層３２８を、ゲート配線の入力端子として機能する接続用の端子電極として用い、第２の端子３２２上に形成された透明導電層３２９を、ソース配線の入力端子として機能する接続用の端子電極として用いることができる。
また、容量配線３０８、ゲート絶縁層１０４、保護絶縁層３４０及び透明導電層３１０により保持容量を形成することができる。この場合、容量配線３０８と透明導電層３１０が電極となり、ゲート絶縁層１０４と保護絶縁層３４０が誘電体となる。
透明導電層３１０、３２８、３２９は、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３−ＺｎＯ）等をスパッタ法や真空蒸着法等を用いて形成することができる。例えば、透明導電膜を成膜した後、当該透明導電膜上にレジストマスクを形成し、エッチングにより不要な部分を除去することにより透明導電層３１０、３２８、３２９を形成することができる。
以上の工程により、ボトムゲート型のｎチャネル型薄膜トランジスタや保持容量等の素子を完成させることができる。そして、これらの素子を個々の画素に対応してマトリクス状に配置することにより、アクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定すればよい。
また、本実施の形態で示す構成は、図１４の画素構成に限られない。他の構成の一例を図１５に示す。図１５は容量配線３０８を設けず、画素電極として機能する透明導電層３１０と、隣接する画素のゲート配線３０２とを電極とし、保護絶縁層３４０及びゲート絶縁層１０４を誘電体として保持容量を形成する構成を示している。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製する場合について説明する。また、薄膜トランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに表示装置は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、薄膜トランジスタを具備する半導体装置として液晶表示装置の例を示す。まず、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１６を用いて説明する。図１６（Ａ１）（Ａ２）は、第１の基板４００１上に形成された酸化物半導体層を有する薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止したパネルの上面図であり、図１６（Ｂ）は、図１６（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１６（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１６（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１６（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、上記実施の形態で示した構造を適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
また、スペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、液晶表示装置は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シリコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目として、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
また、保護膜を形成した後に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
また図１６においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、トランジスタを具備する半導体装置の一例として電子ペーパーを示す。
図１７は、半導体装置の一例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、上記実施の形態１〜５で示す薄膜トランジスタと同様に作製できる。
図１７の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせることによって、球形粒子の向きを制御し、表示を行う方法である。
基板５８０上に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層が第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成されたコンタクトホールを介して電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５が設けられている（図１７参照）。図１７においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。上記実施の形態に示す共通接続部を用いて、一対の基板間に配置される導電性粒子を介して、基板５９６に設けられた第２の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。その場合、透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
以上のように、半導体装置として信頼性の高い電子ペーパーを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
本実施の形態では、トランジスタを具備する半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１８を用いて説明する。図１８（Ａ）は、第１の基板４５０１上に形成された薄膜トランジスタ４５０９、４５１０及び発光素子４５１１を、第２の基板４５０６との間にシール材４５０５によって封止した、パネルの上面図であり、図１８（Ｂ）は、図１８（Ａ）のＨ−Ｉにおける断面図に相当する。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１８（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、上記実施の形態で示した構造を適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１８の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態９）
上記実施の形態で示したトランジスタを具備する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図１９（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１９（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２０（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２０（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２０（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２０（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
図２０（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
本実施例では、Ｉｎ（インジウム）、Ｇａ（ガリウム）及びＺｎ（亜鉛）を含む酸化物半導体、所謂ＩＧＺＯにおける亜鉛の拡散について、古典分子動力学シミュレーションに基づいて検証を行った結果について説明する。
＜計算方法＞
まず、古典分子動力学シミュレーションにより、温度Ｔ＝５００℃において、各原子の運動方程式を数値的に解くことにより、原子の運動を追跡した。そして、計算結果から得られる各原子（Ｉｎ、Ｇａ、Ｚｎ、Ｏ）の平均二乗変位から、アインシュタインの公式（数式（１））より、各元素の拡散係数Ｄを求めた。具体的には、各元素平均二乗変位が時間に対し線形となる長時間領域において、グラフの傾きを調べることにより拡散係数Ｄを求めた。この拡散係数Ｄが大きいほど、拡散しやすいことを意味する。
＜計算モデルと計算条件＞
１３２０原子（Ｉｎ：２２０原子、Ｇａ：２２０原子、Ｚｎ：１１０原子、Ｏ：７７０原子）、密度が５．９ｇ／ｃｍ３のａ−ＩＧＺＯの計算モデルを用意した（図２１参照）。ここで、３次元周期境界条件を課すことで、バルクを計算するモデルとなっている。
本計算で用いた古典分子動力学法では、原子間相互作用を特徴づける経験的ポテンシャルを定義することで、各原子に働く力を評価する。酸素−酸素間及び金属−酸素間に対しＢｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓ型ポテンシャルを用いた。
計算モデルにおいて、温度Ｔ＝５００℃で４ｎｓｅｃ間（時間刻み幅０．２ｆｓｅｃ×２０００万ステップ）の古典分子動力学シミュレーションを行った。
＜計算結果と考察＞
計算から求まったａ−ＩＧＺＯ中の各元素の平均二乗変位を図２２（Ａ）に示す。また、図２２（Ａ）において、グラフの傾きがほぼ一定となっている領域（５０ｐｓｅｃ〜１００ｐｓｅｃ）から求めた各元素の拡散係数Ｄを図２２（Ｂ）に示す。図２２（Ｂ）より、Ｚｎの拡散係数が最も大きいことが分かる。この結果より、上記実施の形態で示した構造において、Ｉｎ、Ｇａ及びＺｎを含む酸化物半導体層に亜鉛の供給源となる酸化亜鉛を設けることにより、酸化亜鉛中の亜鉛が酸化物半導体層へ効果的に拡散すると考えられる。
１００ 基板
１０２ ゲート電極
１０４ ゲート絶縁層
１０６ 導電膜
１０８ 金属酸化物層
１０９ 金属酸化物層
１１０ 酸化物半導体層
１１２ 酸化物半導体層
１１６ 保護膜
１１８ 保護膜
１２０ トランジスタ
１３０ トランジスタ
１３５ トランジスタ
１４０ トランジスタ
３０２ ゲート配線
３０８ 容量配線
３１０ 透明導電層
３１３ コンタクトホール
３２０ 接続電極
３２１ 端子
３２２ 端子
３２５ コンタクトホール
３２６ コンタクトホール
３２７ コンタクトホール
３２８ 透明導電層
３２９ 透明導電層
３４０ 保護絶縁層
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９４ キャビティ
５９５ 充填材
５９６ 基板
１０６ａ ソース電極層
１０６ｂ ドレイン電極層
１０８ａ 金属酸化物層
１０８ｂ 金属酸化物層
１１２ａ 領域
１１２ｂ 領域
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
５９０ａ 黒色領域
５９０ｂ 白色領域
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５１８ａ ＦＰＣ

Claims (4)

  1. ゲート電極と、
    ゲート絶縁膜を介して前記ゲート電極と重なる領域を有する酸化物半導体層と、
    前記酸化物半導体層と電気的に接続されたソース電極層と、
    前記酸化物半導体層と電気的に接続されたドレイン電極層と、
    前記酸化物半導体層と前記ソース電極層との間の第１の金属酸化物層と、
    前記酸化物半導体層と前記ドレイン電極層との間の第２の金属酸化物層と、を有し、
    前記酸化物半導体層は、前記第１の金属酸化物層と接する第１の領域と、前記第２の金属酸化物層と接する第２の領域と、前記第１の金属酸化物層及び前記第２の金属酸化物層と接しない第３の領域と、を有し、
    前記第１の領域及び前記第２の領域は、結晶構造を有し、
    前記第１の領域及び前記第２の領域は、前記３の領域より結晶化率が高いことを特徴とする半導体装置。
  2. 請求項１において、
    前記第１の金属酸化物層及び前記第２の金属酸化物層は、前記酸化物半導体層よりも亜鉛の濃度が高いことを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記第１の金属酸化物層及び前記第２の金属酸化物層は、結晶構造を有することを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛とを有することを特徴とする半導体装置。
JP2010023721A 2009-02-05 2010-02-05 半導体装置 Active JP5554078B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010023721A JP5554078B2 (ja) 2009-02-05 2010-02-05 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009024966 2009-02-05
JP2009024966 2009-02-05
JP2010023721A JP5554078B2 (ja) 2009-02-05 2010-02-05 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014109933A Division JP2014199932A (ja) 2009-02-05 2014-05-28 半導体装置

Publications (3)

Publication Number Publication Date
JP2010206190A JP2010206190A (ja) 2010-09-16
JP2010206190A5 JP2010206190A5 (ja) 2013-04-04
JP5554078B2 true JP5554078B2 (ja) 2014-07-23

Family

ID=42396941

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010023721A Active JP5554078B2 (ja) 2009-02-05 2010-02-05 半導体装置
JP2014109933A Withdrawn JP2014199932A (ja) 2009-02-05 2014-05-28 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014109933A Withdrawn JP2014199932A (ja) 2009-02-05 2014-05-28 半導体装置

Country Status (5)

Country Link
US (2) US8367486B2 (ja)
JP (2) JP5554078B2 (ja)
KR (1) KR101698350B1 (ja)
CN (2) CN104064603B (ja)
TW (1) TWI536565B (ja)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213421B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
CN105448937A (zh) 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
KR101810383B1 (ko) 2009-09-24 2017-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR102128972B1 (ko) 2009-11-06 2020-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102484475B1 (ko) 2009-11-06 2023-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20120103676A (ko) * 2009-12-04 2012-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20120101716A (ko) * 2009-12-24 2012-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR101773641B1 (ko) 2010-01-22 2017-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20130026462A1 (en) * 2010-03-04 2013-01-31 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor and thin film transistor manufactured by the same, and active matrix substrate
KR101884798B1 (ko) 2010-04-09 2018-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011129227A1 (ja) * 2010-04-14 2011-10-20 シャープ株式会社 半導体装置、半導体装置の製造方法、および表示装置
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012124367A (ja) * 2010-12-09 2012-06-28 Lg Display Co Ltd 酸化物絶縁膜、酸化物半導体薄膜トランジスタ素子およびその製造方法
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
TWI535032B (zh) * 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5798933B2 (ja) * 2011-01-26 2015-10-21 株式会社半導体エネルギー研究所 信号処理回路
TWI552345B (zh) * 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9167234B2 (en) 2011-02-14 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US9443455B2 (en) * 2011-02-25 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of pixels
JP5404963B2 (ja) * 2011-03-01 2014-02-05 シャープ株式会社 薄膜トランジスタおよび表示装置
KR101333404B1 (ko) * 2011-03-11 2013-11-28 샤프 가부시키가이샤 박막 트랜지스터 및 그 제조 방법, 및 표시 장치
US8797303B2 (en) * 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8809928B2 (en) * 2011-05-06 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and method for manufacturing the semiconductor device
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI473273B (zh) * 2011-08-15 2015-02-11 Au Optronics Corp 薄膜電晶體、畫素結構及其製造方法
TWI446545B (zh) * 2011-08-30 2014-07-21 Au Optronics Corp 顯示面板之薄膜電晶體及其製作方法
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102304125B1 (ko) 2011-09-29 2021-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5806905B2 (ja) * 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
CN104025301B (zh) 2011-10-14 2017-01-18 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201340329A (zh) * 2012-03-28 2013-10-01 Wintek Corp 薄膜電晶體及其製作方法
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
KR101968115B1 (ko) * 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102056407B1 (ko) * 2012-05-09 2019-12-16 아이엠이씨 브이제트더블유 금속 산화물 반도체층의 전기 전도도를 증가시키기 위한 방법
KR101961426B1 (ko) * 2012-05-30 2019-03-25 삼성디스플레이 주식회사 박막 트랜지스터 및 그 형성 방법
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
JP2014007311A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
US8900938B2 (en) * 2012-07-02 2014-12-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate, array substrate and LCD device
TWI492389B (zh) * 2012-07-13 2015-07-11 Au Optronics Corp 畫素結構及畫素結構的製作方法
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
DE112013007567B3 (de) 2012-11-08 2018-11-15 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtungen mit einem Metalloxidfilm
KR101925448B1 (ko) * 2012-12-17 2018-12-05 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
JP2014140005A (ja) * 2012-12-20 2014-07-31 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタおよびその製造方法
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP2015065424A (ja) * 2013-08-27 2015-04-09 株式会社半導体エネルギー研究所 酸化物膜の形成方法、半導体装置の作製方法
KR102148957B1 (ko) * 2013-09-02 2020-08-31 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
JP6286988B2 (ja) * 2013-09-26 2018-03-07 凸版印刷株式会社 薄膜トランジスタの製造方法
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102556718B1 (ko) * 2015-06-19 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
CN105097943A (zh) * 2015-06-24 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN106098618A (zh) * 2016-08-26 2016-11-09 京东方科技集团股份有限公司 阵列基板制备方法及阵列基板
FR3063572B1 (fr) * 2017-03-01 2019-04-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diminution de la temperature de recuit de couche igzo obtenue par sol gel
US10381220B2 (en) 2017-03-01 2019-08-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Reduction in the annealing temperature of an IGZO layer obtained by sol gel
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
KR20200033868A (ko) 2017-07-31 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) * 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
CN109671782A (zh) * 2018-12-21 2019-04-23 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管基板及其制作方法
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
US11121257B2 (en) * 2019-02-22 2021-09-14 Boe Technology Group Co., Ltd. Thin film transistor, pixel structure, display device and manufacturing method
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
US11737276B2 (en) * 2021-05-27 2023-08-22 Tokyo Electron Limited Method of manufacturing semiconductor device and semiconductor device
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170972A (ja) 1984-02-15 1985-09-04 Sony Corp 薄膜半導体装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3961172B2 (ja) * 1999-11-26 2007-08-22 アルプス電気株式会社 酸化物透明導電膜と酸化物透明導電膜形成用ターゲットおよび先の酸化物透明導電膜を備えた基板の製造方法と電子機器および液晶表示装置
JP3398638B2 (ja) 2000-01-28 2003-04-21 科学技術振興事業団 発光ダイオードおよび半導体レーザーとそれらの製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US20030122987A1 (en) * 2001-12-28 2003-07-03 Myung-Joon Kim Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof
JP2005515497A (ja) * 2002-01-15 2005-05-26 サムスン　エレクトロニクス　カンパニー　リミテッド 表示装置用配線及びその製造方法、その配線を含む薄膜トランジスタアレイ基板及びその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2004006686A (ja) * 2002-03-26 2004-01-08 Sanyo Electric Co Ltd ＺｎＯ半導体層の形成方法、半導体素子の製造方法及び半導体素子
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7825021B2 (en) * 2004-01-16 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007041260A (ja) * 2005-08-03 2007-02-15 Fujifilm Holdings Corp 液晶表示素子
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) * 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI414842B (zh) * 2005-11-15 2013-11-11 Semiconductor Energy Lab 顯示裝置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5000937B2 (ja) * 2006-06-30 2012-08-15 三菱電機株式会社 半導体デバイスの製造方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TWI711182B (zh) * 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101518740B1 (ko) * 2008-08-04 2015-05-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
KR20100090208A (ko) 2010-08-13
US8822991B2 (en) 2014-09-02
KR101698350B1 (ko) 2017-01-20
TWI536565B (zh) 2016-06-01
CN104064603B (zh) 2017-11-07
US20100193782A1 (en) 2010-08-05
US8367486B2 (en) 2013-02-05
JP2014199932A (ja) 2014-10-23
CN101800249B (zh) 2014-06-25
CN104064603A (zh) 2014-09-24
US20130146869A1 (en) 2013-06-13
CN101800249A (zh) 2010-08-11
JP2010206190A (ja) 2010-09-16
TW201044581A (en) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5554078B2 (ja) 半導体装置
JP6944608B2 (ja) 表示装置
JP5593085B2 (ja) 半導体装置
JP6110974B2 (ja) 半導体装置
US9601601B2 (en) Method for manufacturing transistor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140528

R150 Certificate of patent or registration of utility model

Ref document number: 5554078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250