[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN105097943A - 一种薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN105097943A
CN105097943A CN201510354328.8A CN201510354328A CN105097943A CN 105097943 A CN105097943 A CN 105097943A CN 201510354328 A CN201510354328 A CN 201510354328A CN 105097943 A CN105097943 A CN 105097943A
Authority
CN
China
Prior art keywords
layer
active layer
drain electrode
source electrode
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510354328.8A
Other languages
English (en)
Inventor
王龙彦
李永谦
盖翠丽
李全虎
张保侠
尹静文
曹昆
吴仲远
王刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510354328.8A priority Critical patent/CN105097943A/zh
Priority to US15/127,262 priority patent/US10510901B2/en
Priority to PCT/CN2015/090550 priority patent/WO2016206206A1/zh
Publication of CN105097943A publication Critical patent/CN105097943A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及显示技术领域，公开一种薄膜晶体管及其制备方法、阵列基板、显示装置，能够解决薄膜晶体管中有源层在背沟道刻蚀工艺中易被损伤的问题，从而可以使用背沟道刻蚀工艺进行制备薄膜晶体管，以减少构图工艺次数，降低成本。上述薄膜晶体管包括：栅极、有源层、源极和漏极，所述源极和漏极包括设置于有源层上的第一导电层，所述第一导电层包括在对应刻蚀液中的刻蚀速率大于有源层材料的刻蚀速率的材料。

Description

一种薄膜晶体管及其制备方法、阵列基板、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
新兴的以铟镓锌氧(Indium-Gallium-ZincOxide,IGZO)薄膜晶体管(ThinFilmTransistor,TFT)为代表的金属氧化物半导体TFT技术因兼具多晶硅TFT和非晶硅TFT的优点，被认为是下一代显示技术中最具潜力的器件。尤其在TFT面板的制备方面，IGZOTFT的制备工艺与现有的非晶硅TFT生产工艺因为IGZOTFT与非晶硅TFT采用类似的器件结构并可以低温制备而相互兼容，即可以采用工艺过程简单、成本低的背沟道刻蚀(BackChannelEtch，BCE)工艺。
但由于IGZO化学稳定性较差，其作为有源层的材料时，易被刻蚀液损伤，从而使现有技术中IGZOTFT的BCE制造工艺难以实现。
发明内容
本发明提供了一种薄膜晶体管及其制备方法、阵列基板、显示装置，用以实现一种新的背沟道TFT结构，简化基于氧化物半导体TFT的制作工艺。
为达到上述目的，本发明提供以下技术方案：
一种薄膜晶体管，包括栅极、有源层、源极和漏极，所述源极和漏极包括设置于有源层上的第一导电层；其中：
在对应的刻蚀液中，所述第一导电层的材料的刻蚀速率大于所述有源层的材料的刻蚀速率。
上述薄膜晶体管中，源极和漏极包括设置于有源层上的第一导电层，且第一导电层的材料的刻蚀速率大于有源层材料的刻蚀速率，因此，利用第一导电层和有源层刻蚀速率的差异在刻蚀源极和漏极的过程中可以减小刻蚀工艺对有源层的损伤。从而可以解决薄膜晶体管的有源层易被源极和漏极形成工序中使用的刻蚀液腐蚀的问题。因此，本发明的薄膜晶体管TFT可以使用背沟道刻蚀工艺制造而无需设置刻蚀阻挡层，减少构图工艺次数，降低制造成本。因此，当本发明的TFT的有源层为易被腐蚀的氧化物半导体材料时，也可以使用背沟道刻蚀工艺制造，从而可以简化氧化物半导体TFT的制作工艺。
优选地，所述源极和漏极还包括设置在第一导电层上的第二导电层，且所述第二导电层的导电性大于所述第一导电层的导电性。
优选地，所述有源层的材料包括氧化物半导体；
所述第一导电层的材料包括掺杂氧的氮化锌、掺杂镓的氧化锌、掺杂硅的氧化锌、掺杂锗的氧化锌、掺杂钛的氧化锌、掺杂铪的氧化锌、掺杂钇的氧化锌、掺杂锆的氧化锌、掺杂氟的氧化锌或者掺杂铟的氧化镉中的一种或几种；所述刻蚀液包括酸性溶液或碱性溶液。
优选地，所述有源层的材料包括铟镓锌氧化物；所述刻蚀液包括盐酸、甲酸、乙酸或四甲基氢氧化铵。
优选地，所述第二导电层的材料包括钼、铝、钛和铜中的一种或几种。
本发明还提供了一种薄膜晶体管的制备方法，包括：
步骤1、提供衬底基板，在所述衬底基板上形成栅金属层薄膜，通过构图工艺形成包括栅极的图形；
步骤2、在完成步骤1的衬底基板上形成栅绝缘层薄膜、有源层薄膜、源极和漏极层薄膜，通过构图工艺形成包括有源层、源极和漏极的图形；所述源极和漏极层薄膜包括第一导电层薄膜，在对应的刻蚀液中，所述第一导电层薄膜的材料的刻蚀速率大于所述有源层的材料的刻蚀速率。
优选地，所述步骤2包括：
在完成步骤1的衬底基板上形成栅绝缘层薄膜、有源层薄膜、源极和漏极层薄膜，通过构图工艺形成包括有源层、源极和漏极的图形；所述源极和漏极层薄膜包括第一导电层薄膜和形成于第一导电层薄膜上的第二导电层薄膜，其中，在对应的刻蚀液中，所述第一导电层薄膜的材料的刻蚀速率大于所述有源层的材料的刻蚀速率，所述第二导电层薄膜的导电性大于所述第一导电层薄膜的导电性。
优选地，所述有源层的材料包括氧化物半导体；所述第一导电层薄膜的材料包括掺杂氧的氮化锌、掺杂镓的氧化锌、掺杂硅的氧化锌、掺杂锗的氧化锌、掺杂钛的氧化锌、掺杂铪的氧化锌、掺杂钇的氧化锌、掺杂锆的氧化锌、掺杂氟的氧化锌或者掺杂铟的氧化镉中的一种或几种；所述刻蚀液包括酸性溶液或碱性溶液。
优选地，所述第二导电层薄膜的材料包括钼、铝、钛和铜中的一种或几种。
可选地，所述步骤2包括：
采用等离子体增强化学气相沉积方法依次在衬底基板沉积栅绝缘层薄膜、有源层薄膜，采用磁控溅射或热蒸发方法沉积源极和漏极层薄膜；
采用普通掩膜板通过第一次构图工艺对有源层薄膜进行构图，形成包括有源层的图形；
采用普通掩膜板通过第二次构图工艺对源极和漏极层薄膜进行构图，形成包括源极和漏极的图形。
优选地，所述步骤2包括：
采用等离子体增强化学气相沉积方法依次在衬底基板沉积栅绝缘层薄膜、有源层薄膜，采用磁控溅射或热蒸发方法沉积源极和漏极层薄膜；在所述源极和漏极层薄膜上涂覆一层光刻胶；
采用双色调掩膜版或灰阶掩膜版曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域；光刻胶半保留区域对应源极和漏极的图形之间的缝隙所在区域，光刻胶全保留区域对应所述缝隙以外的有源层的图形所在区域，光刻胶完全去除区域对应于所述有源层以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有发生变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减小；
通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源极和漏极层薄膜和有源层薄膜，形成包括有源层的图形；
通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的源极和漏极层薄膜；
通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源极和漏极层薄膜中的第二导电层薄膜；
通过第三次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源极和漏极层薄膜中的第一导电层薄膜，形成包括源极和漏极的图形；
剥离剩余光刻胶。
优选地，所述第二次刻蚀工艺采用干法刻蚀；所述第三次刻蚀工艺采用湿法刻蚀。
另外，本发明还提供了一种阵列基板，该阵列基板包括上述技术方案中提供的任意一种薄膜晶体管。
本发明还提供一种显示装置，该显示装置包括上述技术方案中所述的阵列基板。
附图说明
图1a为本发明实施例提供的薄膜晶体管的结构示意图；
图1b为本发明另一实施例提供的薄膜晶体管的结构示意图；
图2为本发明提供的薄膜晶体管的制备方法的流程图；
图3a为本发明实施例提供的薄膜晶体管的制备方法中经过第一次构图工艺形成有源层后的结构示意图；
图3b为本发明实施例提供的薄膜晶体管的制备方法中经过第二次构图工艺形成源极和漏极后的结构示意图；
图4a为本发明另一实施例提供的薄膜晶体管的制备方法中经过第一次构图工艺形成包括有源层的图形后的结构示意图；
图4b为本发明另一实施例提供的薄膜晶体管的制备方法中经过第二次构图工艺形成包括源极和漏极的图形后的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种薄膜晶体管，包括有源层、源极和漏极，源极和漏极包括设置于有源层上的第一导电层；其中：
在对应的刻蚀液中，第一导电层的材料的刻蚀速率大于有源层的材料的刻蚀速率。
上述薄膜晶体管中，源极和漏极包括设置于有源层上的第一导电层，且第一导电层的材料的刻蚀速率大于有源层材料的刻蚀速率，因此，利用第一导电层和有源层刻蚀速率的差异在刻蚀源极和漏极的过程中可以减小刻蚀工艺对有源层的损伤。从而可以解决薄膜晶体管的有源层易被源极和漏极形成工序中使用的刻蚀液腐蚀的问题。因此，本发明的薄膜晶体管可以使用背沟道刻蚀工艺制造而无需设置刻蚀阻挡层，减少构图工艺次数，降低制造成本。因此，当本发明的TFT的有源层为易腐蚀的氧化物半导体材料时，也可以使用背沟道刻蚀工艺制造，从而可以简化氧化物半导体TFT的制作工艺。
一种具体的实施例中，如图1a所示，本发明实施例提供一种薄膜晶体管包括栅极2、有源层4、源极和漏极5，源极和漏极5包括设置在有源层4上的第一导电层52；其中：在对应的刻蚀液中，第一导电层52的材料的刻蚀速率大于有源层4的材料的刻蚀速率。
针对现有薄膜晶体管的有源层4易被源极和漏极5形成工序中使用的刻蚀液腐蚀的问题，本实施例采用全新解决思路：将薄膜晶体管中源极和漏极5设置包括第一导电层52的结构，其中，第一导电层52的材料在对应刻蚀液中的刻蚀速率大于有源层4材料的刻蚀速率。
由于第一导电层52的材料在对应刻蚀液中的刻蚀速率大于有源层4的材料的刻蚀速率，利用刻蚀速率的差异能够减小有源层4在背沟道刻蚀工艺中受到的损伤。从而可以使用背沟道刻蚀工艺制造薄膜晶体管而无需刻蚀阻挡层，减少构图工艺次数，降低制造成本。
如图1b所示，进一步的，在上述薄膜晶体管中，源极和漏极还可以包括设置在第一导电层52上的第二导电层51，且第二导电层的导电性大于第一导电层的导电性。
上述薄膜晶体管中，由于第二导电层51的导电性大于第一导电层52的导电性，所以源极和漏极5的导电性不会受第一导电层52的材料选取的影响，可以保持很好的整体导电性能。另外，由于导电性较好的第二导电层51与有源层4之间间隔有第一导电层52，所以，第二导电层51的材料不易扩散到有源层4中影响有源层4性能。为了提高源极和漏极5的整体导电性而设置的第二导电层51包括至少一种材料，且至少一种材料的导电性大于第一导电层52的材料的导电性，一般选取高导电材料。
另外，上述第二导电层51的具体成膜方式不做限定，可以上述的至少两种高导电材料形成混合材料薄膜；也可以多层膜叠加，每一层膜为一种高导电材料形成；也可以单层膜层，由一种高导电材料形成。
上述薄膜晶体管中的源极和漏极5包括设置于有源层4上的第一导电层52以及设置在第一导电层52上的第二导电层51；由于在形成源极和漏极5的图形的刻蚀的过程中，首先需要将上述第二导电层51进行刻蚀，然后才对第一导电层52进行刻蚀，因此，在对第二导电层51进行刻蚀时不会对有源层4处于沟道处的部位造成损伤，只要在对应的刻蚀液中，第一导电层52的材料的刻蚀速率大于有源层4材料的刻蚀速率，就能利用刻蚀速率的差异在刻蚀源极和漏极5的过程中减小刻蚀工艺对有源层4的损伤；并且，上述薄膜晶体管中，由于第二导电层51的材料的导电性大于第一导电层52的材料的导电性，所以形成的源极和漏极5的导电性不会降低，整体导电性能较好；另外，由于第二导电层51与有源层4之间间隔有第一导电层52，所以，第二导电层51的材料不易扩散到有源层4中。综上，上述薄膜晶体管可以使用背沟道刻蚀工艺，并且该薄膜晶体管整体性能很高。
一种具体实施方式公开的薄膜晶体管中，有源层4的制备材料为氧化物半导体；源极和漏极5中：
第一导电层52的制备材料可以为ZnON(掺氧的氮化锌)，还可以为掺杂少量Ga、Si、Ge、Ti、Hf、Y、Zr等元素的ZnO(即GaZnO、SiZnO、GeZnO、TiZnO、HfZnO、YZnO、ZrZnO、FZnO)，以及CdO及其掺杂体系(如InCdO等)中的一种或几种；
第二导电层51的材料可以为钼(Mo)、铝(Al)、钛(Ti)或者铜(Cu)中的一种或几种。
在大尺寸面板的制程中，为了降低电阻，一般采用Cu布线，然而Cu作为源极和漏极5的材料很容易向氧化物半导体形成的有源层4中扩散，而本实施例中，源极和漏极5中的第一导电层52可以有效阻挡Cu材料层向有源层4材料中的扩散，因此有利于提高器件的性能。
刻蚀工艺中使用的刻蚀液包括酸性溶液或碱性溶液，根据第一导电层52的材料和有源层4的材料在对应刻蚀液中的刻蚀速率差，技术人员可以选择合理浓度的酸性溶液或碱性溶液，以减少刻蚀工艺对有源层4的损伤。
优选的，上述薄膜晶体管的有源层4为铟镓锌氧化物；刻蚀液包括稀释的盐酸、甲酸、乙酸或四甲基氢氧化铵、甲酸溶液、乙酸溶液、四甲基氢氧化铵(TMAH)溶液、氢氧化钠溶液或者氢氧化钾溶液中的一种或几种，根据第一导电层52的材料和有源层4的材料在对应刻蚀液中的刻蚀速率差，技术人员可以选择合理浓度的酸性溶液或碱性溶液，以减少刻蚀工艺对有源层4的损伤。
具体地，上述薄膜晶体管可以为底栅型，如图1a所示，包括形成于衬底基板1上的栅极2、形成与栅极2背离衬底基板1一侧的栅绝缘层3、上述有源层4形成于栅绝缘层3上，源极和漏极5形成于有源层4上，然后在源极和漏极5上形成钝化层6，钝化层6上形成源极和漏极5的接触过孔。
相对应地，本发明实施例还提供一种薄膜晶体管的制备方法，如图2所示，上述制备方法具体可以包括：
步骤S101，提供衬底基板1，在衬底基板1上形成栅金属层薄膜，通过构图工艺形成包括栅极2的图形；
步骤S102，在完成步骤S101的衬底基板1上形成栅绝缘层薄膜、有源层薄膜、源极和漏极层薄膜，通过构图工艺形成包括有源层4、源极和漏极5的图形；源极和漏极层薄膜包括第一导电层薄膜，在对应的刻蚀液中，第一导电层薄膜的材料的刻蚀速率大于有源层4的材料的刻蚀速率。
上述薄膜晶体管的制备方法中，步骤S102中在对位于有源层上形成的源漏电极层进行刻蚀以形成源极和漏极5时，由于在对应刻蚀液中，第一导电层薄膜的材料的刻蚀速率大于有源层4材料的刻蚀速率，利用刻蚀速率的差异可以减少形成源极和漏极5过程中的刻蚀工艺对有源层4损伤，因此，无需设置刻蚀阻挡层。
一种具体的实施例中，如图3a、图3b、图4a和图4b所示，上述制备方法中，步骤S102包括：
在完成步骤S101的衬底基板1上形成栅绝缘层薄膜、有源层薄膜、源极和漏极层薄膜，通过构图工艺形成包括有源层4、源极和漏极5的图形；源极和漏极层薄膜包括第一导电层薄膜和形成于第一导电层薄膜上的第二导电层薄膜，其中，在对应的刻蚀液中，第一导电层薄膜的材料的刻蚀速率大于有源层4的材料的刻蚀速率，第二导电层薄膜的导电性大于第一导电层薄膜的导电性。
上述薄膜晶体管的制备方法中，步骤S102中在对位于有源层上形成的源漏电极层进行刻蚀以形成源极和漏极5时，首先对第二导电层51进行刻蚀，然后对第一导电层52进行刻蚀，因此，只要在对应刻蚀液中，第一导电层52的材料的刻蚀速率大于有源层4材料的刻蚀速率，就能利用刻蚀速率的差异减少刻蚀工艺对有源层4损伤，无需设置刻蚀阻挡层，并且，由于第二导电层51的导电性大于第一导电层52的导电性，所以源极和漏极5的导电性不会降低，整体导电性能较好。
具体地，有源层的材料可以为氧化物半导体，优选为铟镓锌氧化物；第一导电层52的制备材料包括ZnON(掺氧的氮化锌)、掺杂少量Ga、Si、Ge、Ti、Hf、Y、Zr等元素的ZnO(即GaZnO、SiZnO、GeZnO、TiZnO、HfZnO、YZnO、ZrZnO、FZnO)，CdO及其掺杂体系(如InCdO等)中的一种或几种；
第二导电层51的材料包括Mo、Al、Ti和Cu中的一种或几种。
如图3a和图3b所示，一种具体的实施例中，上述步骤S102中，如图3a所示，可先采用等离子体增强化学气相沉积方法依次在衬底基板1上沉积栅绝缘层薄膜、有源层薄膜、采用磁控溅射或热蒸发方法沉积源极和漏极层薄膜，然后采用普通掩膜板通过第一次构图工艺对有源层薄膜进行图形化以形成有源层4的图形；如图3b所示，然后采用普通掩膜板通过第二次构图工艺对源极和漏极层薄膜进行图形化以形成源极和漏极5的图形。
如图4a和图4b所示，另一种具体的实施例中，上述步骤S102中，首先采用等离子体增强化学气相沉积方法依次在衬底基板沉积栅绝缘层薄膜、有源层薄膜，采用磁控溅射或热蒸发方法沉积源极和漏极层薄膜；在所述源极和漏极层薄膜上涂覆一层光刻胶7；如图4a所示，采用双色调掩膜版或灰阶掩膜版曝光，使光刻胶7形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域；光刻胶半保留区域对应源极和漏极5的图形之间的缝隙所在区域，光刻胶全保留区域对应所述缝隙以外的有源层4的图形所在区域，光刻胶完全去除区域对应于所述有源层4以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有发生变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减小；通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源极和漏极层薄膜和有源层薄膜，形成包括有源层4的图形；如图4b所示，通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的源极和漏极层薄膜；通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源极和漏极层薄膜中的第二导电层薄膜；通过第三次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源极和漏极层薄膜中的第一导电层薄膜，形成包括源极和漏极5的图形；剥离剩余光刻胶7。通过上述方法可以减少掩模板的使用数量、且减少光刻胶的涂覆次数，从而可以简化制备工艺。
一种优选实施方式中，上述实施例的制备工艺中，第二次刻蚀工艺可以采用干法刻蚀；第三次刻蚀工艺可以采用湿法刻蚀。即先进行干法刻蚀工艺处理金属材料形成的第二导电层51，再使用对应的刻蚀液进行湿法刻蚀工艺处理第一导电层52，以保证对第二导电层51和第一导电层52刻蚀时的精度。
具体地，上述湿法刻蚀工艺的刻蚀液可以为酸性溶液或者碱性溶液。
更具体地，上述湿法刻蚀工艺的刻蚀液可以是盐酸溶液、甲酸溶液、乙酸溶液、四甲基氢氧化铵(TMAH)溶液、氢氧化钠溶液或者氢氧化钾溶液。
本实施例还提供一种阵列基板，该阵列基板包括：上述任意一实施例中提供的一种薄膜晶体管。
本实施例还提供一种显示装置，该显示装置可以包括：上述实施例中的阵列基板。该显示装置构图工艺次数少，成本低。该显示装置包括液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
为了便于清楚说明，在本发明中采用了第一、第二等字样对相似项进行类别区分，该第一、第二字样并不在数量上对本发明进行限制，只是对一种可选的方式的举例说明，本领域技术人员根据本发明公开的内容，想到的显而易见的相似变形或相关扩展均属于本发明的保护范围内。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种薄膜晶体管，包括栅极、有源层、源极和漏极，其特征在于，所述源极和漏极包括设置于有源层上的第一导电层；其中：
在对应的刻蚀液中，所述第一导电层的材料的刻蚀速率大于所述有源层的材料的刻蚀速率。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和漏极还包括设置在第一导电层上的第二导电层，且所述第二导电层的导电性大于所述第一导电层的导电性。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，
所述有源层的材料包括氧化物半导体；
所述第一导电层的材料包括掺杂氧的氮化锌、掺杂镓的氧化锌、掺杂硅的氧化锌、掺杂锗的氧化锌、掺杂钛的氧化锌、掺杂铪的氧化锌、掺杂钇的氧化锌、掺杂锆的氧化锌、掺杂氟的氧化锌和掺杂铟的氧化镉中的一种或几种；
所述刻蚀液包括酸性溶液或碱性溶液。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述有源层的材料包括铟镓锌氧化物；所述刻蚀液包括盐酸、甲酸、乙酸或四甲基氢氧化铵。
5.根据权利要求2所述的薄膜晶体管，其特征在于，所述第二导电层的材料包括钼、铝、钛和铜中的一种或几种。
6.一种薄膜晶体管的制备方法，其特征在于，包括：
步骤1、提供衬底基板，在所述衬底基板上形成栅金属层薄膜，通过构图工艺形成包括栅极的图形；
步骤2、在完成步骤1的衬底基板上形成栅绝缘层薄膜、有源层薄膜、源极和漏极层薄膜，通过构图工艺形成包括有源层、源极和漏极的图形；所述源极和漏极层薄膜包括第一导电层薄膜，在对应的刻蚀液中，所述第一导电层薄膜的材料的刻蚀速率大于所述有源层的材料的刻蚀速率。
7.根据权利要求6所述的薄膜晶体管的制备方法，其特征在于，所述步骤2包括：
在完成步骤1的衬底基板上形成栅绝缘层薄膜、有源层薄膜、源极和漏极层薄膜，通过构图工艺形成包括有源层、源极和漏极的图形；所述源极和漏极层薄膜包括第一导电层薄膜和形成于第一导电层薄膜上的第二导电层薄膜，其中，在对应的刻蚀液中，所述第一导电层薄膜的材料的刻蚀速率大于所述有源层的材料的刻蚀速率，所述第二导电层薄膜的导电性大于所述第一导电层薄膜的导电性。
8.根据权利要求6所述的薄膜晶体管的制备方法，其特征在于，
所述有源层的材料包括氧化物半导体；
所述第一导电层薄膜的材料包括掺杂氧的氮化锌、掺杂镓的氧化锌、掺杂硅的氧化锌、掺杂锗的氧化锌、掺杂钛的氧化锌、掺杂铪的氧化锌、掺杂钇的氧化锌、掺杂锆的氧化锌、掺杂氟的氧化锌和掺杂铟的氧化镉中的一种或几种；
所述刻蚀液包括酸性溶液或碱性溶液。
9.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述第二导电层的材料包括钼、铝、钛和铜中的一种或几种。
10.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述步骤2包括：
采用等离子体增强化学气相沉积方法依次在衬底基板沉积栅绝缘层薄膜、有源层薄膜，采用磁控溅射或热蒸发方法沉积源极和漏极层薄膜；
采用普通掩膜板通过第一次构图工艺对有源层薄膜进行构图，形成包括有源层的图形；
采用普通掩膜板通过第二次构图工艺对源极和漏极层薄膜进行构图，形成包括源极和漏极的图形。
11.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述步骤2包括：
采用等离子体增强化学气相沉积方法依次在衬底基板沉积栅绝缘层薄膜、有源层薄膜，采用磁控溅射或热蒸发方法沉积源极和漏极层薄膜；
在所述源极和漏极层薄膜上涂覆一层光刻胶；
采用双色调掩膜版或灰阶掩膜版曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域；光刻胶半保留区域对应源极和漏极的图形之间的缝隙所在区域，光刻胶全保留区域对应所述缝隙以外的有源层的图形所在区域，光刻胶完全去除区域对应于所述有源层以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有发生变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减小；
通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源极和漏极层薄膜和有源层薄膜，形成包括有源层的图形；
通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的源极和漏极层薄膜；
通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源极和漏极层薄膜中的第二导电层薄膜；
通过第三次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源极和漏极层薄膜中的第一导电层薄膜，形成包括源极和漏极的图形；
剥离剩余光刻胶。
12.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，所述第二次刻蚀工艺采用干法刻蚀；所述第三次刻蚀工艺采用湿法刻蚀。
13.一种阵列基板，其特征在于，包括权利要求1-5任一项所述的薄膜晶体管。
14.一种显示装置，其特征在于，包括权利要求13所述的阵列基板。
CN201510354328.8A 2015-06-24 2015-06-24 一种薄膜晶体管及其制备方法、阵列基板、显示装置 Pending CN105097943A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510354328.8A CN105097943A (zh) 2015-06-24 2015-06-24 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US15/127,262 US10510901B2 (en) 2015-06-24 2015-09-24 Thin film transistor and fabrication method thereof, array substrate and display device
PCT/CN2015/090550 WO2016206206A1 (zh) 2015-06-24 2015-09-24 薄膜晶体管及其制备方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510354328.8A CN105097943A (zh) 2015-06-24 2015-06-24 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN105097943A true CN105097943A (zh) 2015-11-25

Family

ID=54577975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510354328.8A Pending CN105097943A (zh) 2015-06-24 2015-06-24 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Country Status (3)

Country Link
US (1) US10510901B2 (zh)
CN (1) CN105097943A (zh)
WO (1) WO2016206206A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024705A (zh) * 2016-06-01 2016-10-12 深圳市华星光电技术有限公司 Tft基板的制作方法
WO2017124672A1 (en) * 2016-01-22 2017-07-27 Boe Technology Group Co., Ltd. Oxide semiconductor material, thin-film transistor, and fabrication method thereof
CN107836039A (zh) * 2016-11-23 2018-03-23 深圳市柔宇科技有限公司 阵列基板的制造方法
CN112928027A (zh) * 2021-02-10 2021-06-08 昆山龙腾光电股份有限公司 薄膜晶体管及其制作方法
CN115939218A (zh) * 2023-01-04 2023-04-07 西湖大学 薄膜晶体管及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108681167B (zh) * 2018-06-22 2021-09-03 厦门天马微电子有限公司 显示面板及显示装置
CN109378271B (zh) * 2018-10-22 2021-01-26 京东方科技集团股份有限公司 图案化的金属膜层、薄膜晶体管、显示基板的制备方法
GB2582974A (en) * 2019-04-12 2020-10-14 Flexenable Ltd Organic semiconductor transistors
CN117276306A (zh) * 2022-06-10 2023-12-22 中国科学院微电子研究所 薄膜晶体管及其制备方法、存储器和显示器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807586A (zh) * 2009-02-13 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US20110006300A1 (en) * 2009-07-09 2011-01-13 Fujifilm Corporation Electronic device, method of manufacturing the same, display and sensor
CN102646630A (zh) * 2011-10-11 2012-08-22 京东方科技集团股份有限公司 一种tft-lcd阵列基板构造及其制造方法
CN102709234A (zh) * 2011-08-19 2012-10-03 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法和电子器件
CN102769040A (zh) * 2012-07-25 2012-11-07 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5299648B2 (ja) * 2008-10-29 2013-09-25 三菱瓦斯化学株式会社 酸化亜鉛を主成分とする透明導電膜のテクスチャー加工液及び凹凸を有する透明導電膜の製造方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101218090B1 (ko) * 2009-05-27 2013-01-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US9281385B2 (en) * 2010-06-18 2016-03-08 Samsung Electronics Co., Ltd. Semiconducting graphene composition, and electrical device including the same
CN102156368A (zh) * 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
CN102637591B (zh) 2012-05-03 2015-05-27 广州新视界光电科技有限公司 一种氧化物半导体上电极层的刻蚀方法
CN103337462B (zh) 2013-06-13 2017-03-22 北京大学深圳研究生院 一种薄膜晶体管的制备方法
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103794652B (zh) 2014-02-25 2017-04-12 华南理工大学 金属氧化物半导体薄膜晶体管及其制备方法
KR102334986B1 (ko) * 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807586A (zh) * 2009-02-13 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US20110006300A1 (en) * 2009-07-09 2011-01-13 Fujifilm Corporation Electronic device, method of manufacturing the same, display and sensor
CN102709234A (zh) * 2011-08-19 2012-10-03 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法和电子器件
CN102646630A (zh) * 2011-10-11 2012-08-22 京东方科技集团股份有限公司 一种tft-lcd阵列基板构造及其制造方法
CN102769040A (zh) * 2012-07-25 2012-11-07 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017124672A1 (en) * 2016-01-22 2017-07-27 Boe Technology Group Co., Ltd. Oxide semiconductor material, thin-film transistor, and fabrication method thereof
EP3405980A4 (en) * 2016-01-22 2019-09-11 BOE Technology Group Co., Ltd. SEMICONDUCTOR OXIDE MATERIAL, THIN FILM TRANSISTOR, AND METHODS OF MAKING SAME
CN106024705A (zh) * 2016-06-01 2016-10-12 深圳市华星光电技术有限公司 Tft基板的制作方法
CN106024705B (zh) * 2016-06-01 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制作方法
CN107836039A (zh) * 2016-11-23 2018-03-23 深圳市柔宇科技有限公司 阵列基板的制造方法
WO2018094595A1 (zh) * 2016-11-23 2018-05-31 深圳市柔宇科技有限公司 阵列基板的制造方法
CN112928027A (zh) * 2021-02-10 2021-06-08 昆山龙腾光电股份有限公司 薄膜晶体管及其制作方法
CN115939218A (zh) * 2023-01-04 2023-04-07 西湖大学 薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
US20180175204A1 (en) 2018-06-21
WO2016206206A1 (zh) 2016-12-29
US10510901B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
CN105097943A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103700706B (zh) 薄膜晶体管制备方法和阵列基板制备方法
CN104716198B (zh) 薄膜晶体管及其制造方法、显示装置
CN102890378B (zh) 一种阵列基板及其制造方法
CN105552114A (zh) 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN103018977B (zh) 一种阵列基板及其制造方法
CN105047723A (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
WO2013086909A1 (zh) 阵列基板及其制造方法、显示装置
US20160300955A1 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN104157695A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN103700628A (zh) 阵列基板制作方法、阵列基板及显示装置
CN105097548A (zh) 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
US9966450B2 (en) Dual-gate TFT array substrate and manufacturing method thereof
CN101236904A (zh) 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法
CN107482055A (zh) 薄膜晶体管、薄膜晶体管制备方法和阵列基板
US9761725B2 (en) Thin film transistor display device with zinc nitride ohmic contact layer
CN107369719B (zh) 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法
CN106373967A (zh) 阵列基板及其制备方法、显示装置
CN106972063B (zh) 金属氧化物薄膜晶体管的制作方法
WO2015085733A1 (zh) 阵列基板及其制造方法、显示装置
CN103715200A (zh) 阵列基板及其制备方法、显示装置
CN113380896A (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN102646631B (zh) Tft阵列基板的制造方法、tft阵列基板和液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151125

RJ01 Rejection of invention patent application after publication