[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4455166B2 - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP4455166B2
JP4455166B2 JP2004160230A JP2004160230A JP4455166B2 JP 4455166 B2 JP4455166 B2 JP 4455166B2 JP 2004160230 A JP2004160230 A JP 2004160230A JP 2004160230 A JP2004160230 A JP 2004160230A JP 4455166 B2 JP4455166 B2 JP 4455166B2
Authority
JP
Japan
Prior art keywords
slit
lead
die pad
lead frame
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004160230A
Other languages
English (en)
Other versions
JP2005340669A (ja
JP2005340669A5 (ja
Inventor
道弘 柳澤
守一 吉池
敏幸 月岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
Original Assignee
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apic Yamada Corp filed Critical Apic Yamada Corp
Priority to JP2004160230A priority Critical patent/JP4455166B2/ja
Publication of JP2005340669A publication Critical patent/JP2005340669A/ja
Publication of JP2005340669A5 publication Critical patent/JP2005340669A5/ja
Application granted granted Critical
Publication of JP4455166B2 publication Critical patent/JP4455166B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、一般には、リードフレームに係り、特に、樹脂封止型半導体装置用のリードフレームに関する。本発明は、例えば、複数の半導体チップを一括して封止する一括モールド(MAP:Molded Array Packaging)タイプのリードフレームに好適である。
近年の電子機器の小型化及び多機能化の要請から、電子機器に搭載される半導体装置の薄型化及び高品位化が望まれている。特に、モバイル(携帯型電子機器)用の超小型の半導体装置として、リード(外部端子)がパッケージ(樹脂封止)領域の外部にほとんど突出しない構造を有するSON(Small Outline Non−leaded Package)、QFN(Quad Flat Non−leaded Package)と呼ばれる半導体パッケージが注目されている。SONとは、半導体チップから2方向(即ち、2側面)にリードが配列された半導体パッケージである。QFNとは、半導体チップから4方向(即ち、4側面)にリードが配列された半導体パッケージである。
最近では、電子機器の価格競争がますます激化し、また、流動的なユーザーのニーズに合わせてタイミングよく市場に製品を提供することが必須となり、かかる電子機器に使用される高品位な半導体装置をますます効率的、且つ、高速で製造しなければならなくなってきている。そこで、リードフレーム上に載置された複数の半導体チップを一括して封止する一括モールドタイプの半導体装置の製造方法が提案されている。
一括モールドとは、具体的には、1つの半導体装置を形成する領域が複数形成された1つのリードフレームを用いて、かかる領域の各々に半導体チップを搭載した後、リードフレームを一括してモールドするものである。一括モールド後は、ダイシング装置等を用いてダイシングを施して個片化し、半導体装置を得る。なお、リードフレームにおいて、1つの半導体装置を形成する領域は、互いに分離しておらず一体的に連結されている。
図8は、従来のリードフレーム1000の一例を示す概略平面図である。図8を参照するに、半導体チップを載置するダイパッド1100や、半導体チップと直接接続されるインナーリード1200などを含む1つの半導体装置を形成する領域が、吊りリード(タイバー)1300によって隣接する半導体装置を形成する領域と接続されていることが分かるであろう。なお、ダイパッド1100とインナーリード1200との間は、空間SPPとなっている。また、図9は、一括モールド後のリードフレーム1000を示す概略断面図である。図9を参照するに、ダイパッド1100に載置された半導体チップ1400は、樹脂1500によってリードフレーム1000全体に亘って封止されている。このようなリードフレーム1000を、図8及び図9に二点破線で示すパッケージラインPKLに沿ってダイシングを施し、個片化した半導体装置を得ることができる。
一方、上述したように、半導体装置は小さくなってきており、それに伴い、リードフレームと樹脂とは、点接触に近い状態で封止されることになる。かかる状態でダイシングを行うと、振動などによってリードフレームから樹脂が剥離して不良品となってしまう。そこで、図8及び図9に示すように、半導体パッケージの露出面において、リードフレーム1000の一部の領域(図中斜線領域)に、厚さがリードフレーム1000の板厚の半分程度の薄肉部1600を形成し、樹脂1500を露出面に周り込ませて、リードフレーム1000と樹脂1500との剥離を防止することが提案されている。なお、一般に、薄肉部1600の形成には、エッチング(ハーフエッチング)が利用されているが、他の薄肉部形成技術としては従来から幾つか提案されている(例えば、特許文献1乃至3参照。)。
特公平7−22192号公報 特開2003−303935号公報 特許第2504860号
しかしながら、従来、図8に示すような一括モールドタイプの半導体装置の製造は、エッチングによって薄肉部を形成しているために、製造の高速化と効率化を十分に達成することができなかった。エッチングは、一般に、高価であり、半導体装置の製造コストの低減が見込みにくい。即ち、エッチングは、形成する薄肉部に対応したマスクでフレームを覆うマスキング行程が複雑であり、生産数量が増加した場合も同手法の繰り返しであるため、量的対応に不向きであるからである。
そこで、本発明者らは、エッチングに代えてプレス加工、例えば、圧印加工(コイニング)によって薄肉部を形成することを検討した。圧印加工とは、リードフレームの平坦化のために用いられる(一般に、板厚を0.01mm程度つぶす)加工技術である。しかし、図8に示すリードフレーム1000の薄肉部1600を形成するために従来の圧印加工をそのまま用いると、リードフレーム1000を板厚の半分程度(0.1mm程度)までつぶさなければならないため、圧印加工によるダイパッド1100及び吊りリード1300の伸び(変形)を吸収しきれず、リードフレーム1000に反り等が発生して、リードフレーム1000(ダイパッド1100やインナーリード1200など)の平坦度が劣化してしまう。平坦度が劣化したリードフレーム1000は、半導体チップの載置やワイヤボンディングができず製品にならない。
また、一括モールドタイプのフレームでは、半導体装置を形成する領域が吊りリードを介して拘束されており、吊りリードの変形が隣接する半導体装置を形成する領域に伝播してしまうため、現状では、エッチングを利用して薄肉部を形成するしかなかった。
そこで、本発明は、このような従来の課題を解決し、高品位の半導体装置を短い時間、且つ、比較的低コストで製造することを可能とし、製造の高速化と効率化を達成するリードフレーム及び半導体装置の製造方法を提供する。
本発明の一側面としてのリードフレームは、各々が半導体装置を形成する複数の行列状に配置された形成領域を有するリードフレームであって、前記形成領域は、半導体チップを載置するダイパッドと、前記ダイパッド側に向かって前記行列の行方向の幅が広くなるT字形状からなる第1のスリットを有すると共に、前記行列の列方向において前記ダイパッドを支持し、前記第1のスリットに規定される階段形状を有し、全体に圧印加工が施される一対の吊りリードと、前記吊りリードの前記ダイパッドとは反対側の根元に設けられて前記行方向に延びる第2のスリットとを有し、前記T字形状の第1のスリットの前記行方向に延びる部分の前記行方向の幅は、前記階段形状の吊りリードにおいて幅狭となる部分の前記行方向の幅よりも幅広に形成されていることを特徴とする。かかるリードフレームは、第1のスリット及び第2のスリットにより、ダイパッドの平坦度を維持すると共に、形成領域の変形が隣接する形成領域に伝播することを防止することができる。また、第1のスリットのT字形状の行方向に延びる部分は、吊りリードにおいて幅狭となる部分の行方向の幅よりも幅広に形成されているため、吊りリードにコイニングが施された際の吊りリードの伸びを直接ダイパッドに伝えられないようにすることができ、吊りリードの伸びを効率よく吸収して、ダイパッドの平坦度を維持することができる。
前記T字形状の第1のスリットの前記列方向に延びる部分は、前記第2のスリットと接続してもよい。かかるリードフレームは、吊りリードの外側のリード部分においても吊りリードを切り離し、完全に吊りリードを2つに独立させているため、該リード部分を優先的に撓ませることができ、変形を効率的に吸収することができる。
前記第2のスリットは、前記行方向の端部位置において前記ダイパッド側が切り欠かれた切り欠き部を有してもよい。かかるリードフレームは、吊りリードの外側のリード部分の一部を狭くすることができるため、該リード部分を優先的に撓ませることができ、変形を効率的に吸収することができる
本発明の更なる目的又はその他の特徴は、以下、添付図面を参照して説明される好ましい実施例によって明らかにされるであろう。
本発明によれば、高品位の半導体装置を短い時間、且つ、比較的低コストで製造することを可能とし、製造の高速化と効率化を達成し、量的対応を容易にするリードフレーム及び半導体装置の製造方法を提供することができる。
以下、添付図面を参照して、本発明の一側面としてのリードフレームについて説明する。なお、各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。ここで、図1は、本発明のリードフレーム1を示す概略平面図である。
図1を参照するに、リードフレーム1は、半導体装置の組立に用いられる銅合金又は鉄合金の薄材(帯状又は板状)である。リードフレーム1は、後述するように、複数のパターン100が吊りリード140を介して連結されている。ここで、パターン100とは、ダイパッド、リードなどが形成され、それらに半導体チップのマウント、ワイヤボンディング及びモールドがなされ、その後、ダイシングして半導体装置を形成するものである。
リードフレーム1は、本実施形態では、1ピッチあたり縦横に複数のパターン100をマトリックス状に配列したマトリックスフレームであり、例えば、0.2mm程度の板厚を有する。リードフレーム1には、リードフレーム1の搬送及び位置決めを行う基準ピンと嵌合し、リードフレーム1(の1ピッチ)の位置合わせの機能を有する基準孔SHが1ピッチ毎に設けられており、また、例えば、ダイシングの際に、切断する位置の基準となる基準マークSMが複数のパターン100の縦横の行列毎に設けられている。更に、リードフレーム1には、例えば、リードなどの打ち抜き加工やモールド等の加工工程を経ることによって発生するリードフレーム1の変形(即ち、リードフレーム1の撓みや波うち)を防止するために、ピッチ間に矩形形状の孔OHが設けられ、リードフレーム1のピッチ間において、変形の伝播を遮断する機能も有する。
本発明のリードフレーム1は、1ピッチ内の複数のパターン100、特に、パターン100のレイアウト(形状)に大きな特徴を有する。以下では、リードフレーム1のパターン100について説明する。図2及び図3は、リードフレーム1のパターン100の一例を示す概略平面図である。なお、図2は、圧印加工(コイニング)前のパターン100を示し、図3は、圧印加工後のパターン100を示す。
パターン100は、1つの半導体装置を形成する形成領域であり、ここでは、SONを例に説明する。但し、パターン100は、後述するように、SONに限定するものではなく、種々の半導体パッケージに対応させてそのレイアウトを変更することができることは言うまでもない。また、図2及び図3において、二点破線は、樹脂封止されるパッケージラインPKLを示している。
パターン100は、図2及び図3に示すように、ダイパッド110と、インナーリード120と、セクションバー130と、吊りリード140と、第1のスリット150と、第2のスリット160とを有する。ダイパッド110、インナーリード120、セクションバー130及び吊りリード140は、リードフレーム1に打ち抜き加工を施すことで形成される空間SPPによって規定される。
ダイパッド110は、半導体チップをマウント(載置)する部分であり、アイランドとも呼ばれる。ダイパッド110は、ダイシングの際の振動などによって封止した樹脂が剥離することを防止するために、中心部分の板厚に対して半分程度(即ち、本実施形態では、0.1mm程度)の薄肉部112(図中斜線領域)を周囲に有する。本実施形態のダイパッド110は、圧印加工(コイニング)によって薄肉部112を形成する。但し、ダイパッド110は、後述する第1のスリット150及び第2のスリット160により、半導体装置の小型化に対応して小型化する半導体チップを載置するに十分な平坦度を有する。
インナーリード120は、金線などを介して半導体チップの表面電極と電気的に直接接続される(ワイヤボンディング)部分である。インナーリード120は、ダイパッド110と同様に、ダイシングの際の振動などによって封止した樹脂が剥離することを防止するために、中心部分の板厚に対して半分程度(即ち、本実施形態では、0.1mm程度)の薄肉部122を外縁に有する。本実施形態のインナーリード120は、圧印加工によって薄肉部122(図中斜線領域)を形成するが、かかる加工によるインナーリード120の変形(伸張)は、空間SPPによって吸収される(即ち、空間SPPに力を逃がすことができる)。従って、インナーリード120は、ワイヤボンディングに必要な平坦度を有する。
インナーリード120は、本実施形態では、ダイパッド110の2側面に対して3つずつ配列されているが、その個数及び配列位置は例示的である。勿論、ダイパッド110の4側面に対してインナーリード120を配列してもよいし、例えば、ダイパッド110の2側面に対して3つずつのインナーリード120を、他方の2側面に対して2つずつのインナーリード120を配列してもよい。なお、パターン100はSONであるため、回路基板等(外部)の電極と接続するアウタリードはなく、インナーリード120のパッケージ露出面がアウタリードの機能を有する。
セクションバー130は、リードフレーム1(パターン100)のインナーリード120及び後述する吊りリード140間を結合する機能を有し、また、セクションバー130は、モールド後に取り除かれる。
吊りリード140は、ダイパッド110の2側面において、ダイパッド110とリードフレーム1とを接続し、ダイパッド110を支持する(吊るす)機能を有する。本実施形態の吊りリード140は、パターン100がSONであるため、ダイパッド110のインナーリード120の配列された2側面とは異なる2側面に対して設けられている。なお、吊りリード140は、図3に示すように、圧印加工が施される。
吊りリード140は、図2に示すように、第1のスリット150を有し、かかる第1のスリット150によって、分割される。換言すれば、吊りリード140は、ダイパッド110の1側面において、2つのリードでダイパッド110を支持している。これにより、例えば、ダイシングの際に、ダイパッド110が巻き込まれることを防止することができる。
また、吊りリード140は、本実施形態では、第1のスリット150によって、階段状の形状を有する。吊りリード140は、図3に示すように、全体に圧印加工が施されて変形(伸張)するが、かかる変形は後述する第1のスリット150に吸収される。この際、吊りリード140が階段状の形状であるために、直線状の形状の吊りリードと比較して、より第1のスリット150が吸収しやすくなる。換言すれば、吊りリード140を階段状の形状とすることで、圧印加工の際の力がより第1のスリット150に逃げやすくなる。但し、後述するように、本発明は、吊りリード140の形状を階段状に限定するものではない。
第1のスリット150は、上述したように、吊りリード140に設けられ、圧印加工の際に生じるダイパッド110及び吊りリード140の変形を吸収する(換言すれば、圧印加工の際の力を逃がす)機能を有する。即ち、第1のスリット150を積極的に変形させることによって、ダイパッド110が撓んだり、吊りリード140がダイパッド方向や隣接するパターン100の方向に延伸したりすることを低減し、ダイパッド110の平坦度を維持することができる。また、第1のスリット150は、圧印加工の際の変形を1つのパターン100内で完結させ、隣接するパターン100に変形が伝播することを低減(防止)する機能も兼ねている。本実施形態のリードフレーム1は、第1のスリット150によって、圧印加工の際に生じるダイパッド110及び吊りリード140の変形を許容することができる。
第1のスリット150は、本実施形態では、T字形状(凸形状)を有し、吊りリード140を階段状の形状にしている。即ち、第1のスリット150の形状は、吊りリード140の形状を規定する。なお、第1のスリット150は、T字形状に限定されず、上述したような作用及び効果を有する形状であればよく、例えば、三角形であってもよい。但し、リードフレーム1(の1ピッチ)内に多くのパターン100を配置すること(即ち、省スペース化)やダイパッド110及び吊りリード140の変形を効率的に吸収することを考慮した場合、第1のスリット150は、T字形状であることが最適である。第1のスリット150は、ダイパッド110及び吊りリード140の変形を十分に吸収できるように、圧印加工によって延伸するダイパッド110及び吊りリード140に応じて、大きさ(寸法及び形状)を決定する。
第2のスリット160は、図2に示すように、吊りリード140の外側の隣接するパターン100の間SC(のセクションバー130)、即ち、吊りリード140のダイパッド110側と反対側の根元に形成される。第2のスリット160は、圧印加工の際に生じるパターン100の変形、特に、吊りリード140の変形を吸収する(即ち、圧印加工の際の力を逃がす)。換言すれば、第2のスリット160は、圧印加工を施したパターン100の変形が隣接するパターン100に伝播することを防止(低減又は遮断)する機能を有する。なお、第2のスリット160は、第1のスリット150で吸収しきれなかったパターン100の変形を吸収するとも言える。
第2のスリット160を、第1のスリット150と同様に、積極的に変形させることによって、パターン100の変形が伝播することを防止し、結果的に、ダイパッド110が撓んだり、吊りリード140がダイパッド方向や隣接するパターン100の方向に延伸したりすることを低減し、ダイパッド110の平坦度を維持する。本実施形態のリードフレーム1は、第2のスリット160によって、圧印加工の際に生じるパターン100全体の変形を許容することができる。
第2のスリット160は、本実施形態では、矩形形状を有する。第2のスリット160の幅L1は、圧印加工の際の変形が隣接するパターン100に伝播しないように(即ち、パターン100の変形を十分に吸収できるように)、一方、第2のスリット160の長さL2は、少なくとも封止領域(パッケージラインPKLの内側)を覆うように形成する。
なお、図1に示すように、第2のスリット160を設けることによって、リードフレーム1からのパターン100の取り個数が減少してしまう。しかし、第2のスリット160は、ダイパッド110の薄肉部112やインナーリード120の薄肉部122の形成に圧印加工を用いることを可能とし、ハーフエッチングを用いる場合と比較して生産スピードを格段に向上させることができる(例えば、100枚のリードフレームに対して、圧印加工を用いた本発明では数分で行うことができる)ため、かかるデメリットは十分に補うことができる。勿論、第2のスリット160の幅L1は、圧印加工の際の変形が隣接するパターン100に伝播しない範囲で極力小さくすることが好ましいのは言うまでもない。
第2のスリット160は、図2に示すように、切り欠き部162を有する。切り欠き部162は、吊りリード140の外側の隣接するパターン100の間SCの一部を狭くする機能を有し、かかる切り欠き部162によって、第2のスリット160は、パターン100の変形をより吸収しやすくなる。特に、第2のスリット160の端部に切り欠き部162を設けることで、図3に示すように、第2のスリット160は円弧状に変形するため、パターン100の変形をより効率的に吸収することができ、パターン100の変形の伝播を確実に防止することができる。なお、第2のスリット160に設けた切り欠き部162の位置に対応して、吊りリード140の外側の隣接するパターン100の間SCにも切り欠き部SC1を設けることでより効果を増すことができる。
切り欠き部162及びSC1の形状は、例えば、V字形状又はU字形状が考えられる。切り欠き部162及びSC1は、本実施形態では、V字形状とU字形状とを組み合わせて用いているが、V字形状又はU字形状のみを用いてもよい。また、図2及び図3に示す切り欠き部162の形状と切り欠き部SC1との形状は異なっているが、同じであっても構わない。
このように、リードフレーム1は、パターン100のレイアウト、特に、第1のスリット150及び第2のスリット160により、圧印加工を用いてダイパッド110及びインナーリード120の薄肉部112及び122を形成した場合に生じるダイパッド110及び吊りリード140の変形を吸収し、ダイパッド110の平坦度を維持することができる。また、圧印加工によるパターン100の変形が、隣接するパターン100に伝播することを防止することができる。従って、リードフレームを短い時間で高品位に製造することができ、半導体装置の製造の高速化と効率化を達成することを可能にする。
以下、図4及び図5を参照して、パターン100の変形例であるパターン100Aについて説明する。図4及び図5は、パターン100の変形例であるパターン100Aを示す概略平面図である。なお、図4は、圧印加工(コイニング)前のパターン100Aを示し、図5は、圧印加工後のパターン100Aを示す。
パターン100Aは、1つの半導体装置を形成する形成領域であり、図2及び図3に示すパターン100と同様であるが、第1のスリット150Aが異なる。パターン100Aは、図4及び図5に示すように、ダイパッド110と、インナーリード120と、セクションバー130と、吊りリード140と、第1のスリット1150Aと、第2のスリット160とを有する。
第1のスリット150Aは、吊りリード140に設けられ、圧印加工の際に生じるダイパッド110及び吊りリード140の変形を吸収する(換言すれば、圧印加工の際の力を逃がす)機能を有する。即ち、第1のスリット150Aを積極的に変形させることによって、ダイパッド110が撓んだり、吊りリード140がダイパッド方向や隣接するパターン100Aの方向に延伸したりすることを低減し、ダイパッド110の平坦度を維持することができる。また、第1のスリット150Aは、圧印加工の際の変形を1つのパターン100A内で完結させ、隣接するパターン100Aに変形が伝播することを低減(防止)する機能も兼ねている。
第1のスリット150Aは、本実施形態では、第2のスリット160と接続し、吊りリード140を分割する。図4及び図5によく示されるように、第1のスリット150Aは、吊りリード140の外側の隣接するパターン100Aの間SC(のセクションバー130)においても、吊りリード140を切り離し、完全に吊りリード140を2つに独立させている。これにより、セクションバー130は、パターン100に比べより積極的に変形することが可能となり、隣接するパターン100Aに変形が伝播することをより防止することができる。
このように、パターン100Aのレイアウト、特に、第1のスリット150Aを第2のスリット160に接続させることにより、圧印加工を用いてダイパッド110及びインナーリード120の薄肉部112及び122を形成した場合に生じるダイパッド110及び吊りリード140の図面左右方向の変形を分断すると共に吸収し、ダイパッド110の平坦度を維持することができる。また、圧印加工によるパターン100Aの変形が、隣接するパターン100Aに伝播することを防止することができる。従って、リードフレームを短い時間で高品位に製造することができ、半導体装置の製造の高速化と効率化を可能にする。
以下、図6及び図7を参照して、上述のリードフレーム1を用いた半導体装置の製造方法を、リードフレーム1の製造方法とあわせて説明する。図6は、本発明の一側面としての半導体装置の製造方法300を説明するためのフローチャートである。図7は、ステップ310のリードフレーム1の製造の詳細なフローチャートである。
図6を参照するに、まず、金属製の薄材(帯状又は板状)から、半導体装置を形成するパターン100を複数有するリードフレーム1を製造する(ステップ310)。具体的には、図7に示すように、第1のスリット150又は150A、第2のスリット160の形状に対応したダイ及びパンチを用いて、リードフレーム1に第1のスリット150又は150A及び第2のスリット160を形成する(ステップ312)。
次に、図2及び図4に示すダイパッド110、インナーリード120の形状に対応したダイ及びパンチを用いて、リードフレーム1に打ち抜き加工を施し、ダイパッド110及びインナーリード120を形成する(ステップ314)。(なお、本実施形態では、第1のスリット150及び第2のスリット160を形成した後に、ダイパッド110及びインナーリード120を形成しているが、ダイパッド110及びインナーリード120を形成した後に第1のスリット150及び第2のスリット160を形成しても良い)以上により、図2又は図4に示すパターン100又は100Aの形状を得ることができる。
次に、ステップ312及び314を経て形成されたパターン100又は100Aのパッケージの露出面に対して圧印加工を施す(ステップ316)。詳細には、ダイパッド110の半導体チップが載置される面と反対側の面において、ダイパッド110の周囲(吊りリード140を含む)及びインナーリード120の外縁を板厚の半分程度の板厚にし、薄肉部112及び122を形成する。この際、ダイパッド110及びインナーリード120は変形(伸張)するが、かかる変形は、ダイパッド110及びインナーリード120を形成する際に打ち抜いた空間SPPによって吸収される。また、吊りリード140の変形(伸張)は、第1のスリット150又は150Aに吸収される。更に、例えば、第1のスリット150又は150Aで吸収できなかった吊りリード140の変形や、パターン100又は100Aの変形は、第2のスリット160に吸収され、隣接するパターン100又はパターン100Aに伝播されることはない。これにより、ダイパッド110及びインナーリード120は、マウント及びワイヤボンディングに必要な平坦度を維持することができる。従って、高価なハーフエッチングに代えて、圧印加工によるダイパッド110及びインナーリード120の薄肉部112及び122の形成が可能となり、短い時間でリードフレーム1を製造することが可能になると共に、製造コストを抑えることができる。
このようなステップ312乃至316を経ることによって、リードフレーム1が製造される。
再び、図6に戻って、ステップ310で製造されたリードフレーム1に半導体チップを載置(マウント)する(ステップ320)。この際、リードフレーム1に形成された複数のパターン100又は100Aの全てに対して半導体チップを載置する。また、本実施形態では、ダイパッド110の半導体チップを載置する面は、ダイパッド110及びインナーリード120を形成するために打ち抜き加工を施した際にバリが生じる面としている。一般に、バリ側の平坦幅は保たれるため(即ち、平坦幅はダレによって減少する)、ダイパッド110及びインナーリード120を平坦にするために通常行われる(例えば、板厚を0.01mm程度つぶすような)圧印加工は、行う必要がない。勿論、ダイパッド110及びインナーリード120を平坦にするための圧印加工及びダレが生じる側に半導体チップを載置しても何ら問題はない。
次いで、半導体チップが載置されたリードフレーム1を樹脂封止する(ステップ330)。リードフレーム1は、MAPタイプのリードフレームであるため、載置した複数の半導体チップを一括して樹脂封止を行う。そして、樹脂封止が行われたリードフレーム1に対して、パッケージラインPKLに沿ってダイシングを施し(ステップ340)、個片化された半導体装置を得る。
半導体装置の製造方法300によれば、上述したリードフレーム1を利用することで、高品位の半導体装置を短い時間、且つ、低コストで製造することができ、製造の高速化と効率化を達成し、量的対応を容易にすることができる。
以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。例えば、パターンを個々に樹脂封止し、ダイシングに代えてパンチングで個片化を行うキャビティタイプのリードフレームにも適用することができる。
本発明の一側面としてのリードフレームの一例を示す概略平面図である。 図1に示すリードフレームのパターンの一例を示す概略平面図である。 図1に示すリードフレームのパターンの一例を示す概略平面図である。 図2及び図3に示すパターンとは異なるパターンの一例を示す概略平面図である。 図2及び図3に示すパターンとは異なるパターンの一例を示す概略平面図である。 本発明の一側面としての半導体装置の製造方法を説明するためのフローチャートである。 図6に示すステップ310のリードフレームの製造の詳細なフローチャートである。 従来のリードフレームの一例を示す概略平面図である。 一括モールド後のリードフレームを示す概略断面図である。
符号の説明
1 リードフレーム
100 パターン
110 ダイパッド
112 薄肉部
120 インナーリード
122 薄肉部
130 セクションバー
140 吊りリード
150 第1のスリット
160 第2のスリット
100A パターン
150A 第1のスリット

Claims (3)

  1. 各々が半導体装置を形成する複数の行列状に配置された形成領域を有するリードフレームであって、
    前記形成領域は、
    半導体チップを載置するダイパッドと、
    前記ダイパッド側に向かって前記行列の行方向の幅が広くなるT字形状からなる第1のスリットを有すると共に、前記行列の列方向において前記ダイパッドを支持し、前記第1のスリットに規定される階段形状を有し、全体に圧印加工が施される一対の吊りリードと、
    前記吊りリードの前記ダイパッドとは反対側の根元に設けられて前記行方向に延びる第2のスリットとを有し、
    前記T字形状の第1のスリットの前記行方向に延びる部分の前記行方向の幅は、前記階段形状の吊りリードにおいて幅狭となる部分の前記行方向の幅よりも幅広に形成されていることを特徴とするリードフレーム。
  2. 前記T字形状の第1のスリットの前記列方向に延びる部分は、前記第2のスリットと接続していることを特徴とする請求項1に記載のリードフレーム。
  3. 前記第2のスリットは、前記行方向の端部位置において前記ダイパッド側が切り欠かれた切り欠き部を有することを特徴とする請求項1又は2に記載のリードフレーム。
JP2004160230A 2004-05-28 2004-05-28 リードフレーム Expired - Fee Related JP4455166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004160230A JP4455166B2 (ja) 2004-05-28 2004-05-28 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004160230A JP4455166B2 (ja) 2004-05-28 2004-05-28 リードフレーム

Publications (3)

Publication Number Publication Date
JP2005340669A JP2005340669A (ja) 2005-12-08
JP2005340669A5 JP2005340669A5 (ja) 2007-06-14
JP4455166B2 true JP4455166B2 (ja) 2010-04-21

Family

ID=35493857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004160230A Expired - Fee Related JP4455166B2 (ja) 2004-05-28 2004-05-28 リードフレーム

Country Status (1)

Country Link
JP (1) JP4455166B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263315B2 (en) 2010-03-30 2016-02-16 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
KR101778832B1 (ko) 2010-11-02 2017-09-14 다이니폰 인사츠 가부시키가이샤 Led 소자 탑재용 리드 프레임, 수지 부착 리드 프레임, 반도체 장치의 제조 방법 및 반도체 소자 탑재용 리드 프레임
CN107742472B (zh) * 2017-09-25 2021-03-26 昆山国显光电有限公司 封装掩膜板、封装方法及显示面板

Also Published As

Publication number Publication date
JP2005340669A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
TWI474455B (zh) 先進四方扁平無引腳封裝結構
CN100517682C (zh) 半导体器件及其制造方法
US7339259B2 (en) Semiconductor device
US8174096B2 (en) Stamped leadframe and method of manufacture thereof
US20010042904A1 (en) Frame for semiconductor package
US9793194B2 (en) Leadframe
JP2001274308A (ja) リードフレームおよび半導体装置の製造方法
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US9984958B2 (en) Leadframe and semiconductor device
US6979886B2 (en) Short-prevented lead frame and method for fabricating semiconductor package with the same
JP2005142554A (ja) リードフレーム及びこれを適用した半導体パッケージの製造方法
JP2000294711A (ja) リードフレーム
JP2011091145A (ja) 半導体装置及びその製造方法
JP4455208B2 (ja) リードフレーム及び半導体装置の製造方法
JP4455166B2 (ja) リードフレーム
JP2008113021A (ja) 半導体装置の製造方法
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4243270B2 (ja) 半導体装置の製造方法
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
US20030098503A1 (en) Frame for semiconductor package
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP2002026192A (ja) リードフレーム
EP4425537A2 (en) Hybrid multi-die qfp-qfn package
JP3805767B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法
JP4747188B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees