JP5239731B2 - 積層セラミック電子部品およびその製造方法 - Google Patents

Description

この発明は、積層セラミック電子部品およびその製造方法に関するもので、特に、積層セラミック電子部品に備える外部端子電極の構造および外部端子電極の形成方法に関するものである。

近年、携帯電話、ノートパソコン、デジタルカメラ、デジタルオーディオ機器等の小型携帯電子機器の市場が拡大している。これらの携帯電子機器では、小型化が進んでいるとともに、高性能化も同時に進んでいる。携帯電子機器には多数の積層セラミック電子部品が搭載されているが、積層セラミック電子部品についても、小型化かつ高性能化が要求されており、たとえば、積層セラミックコンデンサについては、小型化かつ大容量化が要求されている。

積層セラミックコンデンサを小型化かつ大容量化する手段としては、セラミック層を薄層化することが有効であり、最近では、セラミック層の厚みが３μｍ前後のものが実用化されている。現在、さらなる薄層化の可能性が探求されているが、セラミック層を薄層化すればするほど、内部電極間の短絡が生じやすくなるため、品質確保が難しくなるという課題がある。

別の手段として、内部電極の有効面積を広くすることが考えられる。しかし、積層セラミックコンデンサを量産する際には、セラミックグリーンシートの積層ずれ、カットずれを考慮して、内部電極とセラミック素体の側面とのサイドマージンや、内部電極とセラミック素体の端面とのエンドマージンをある程度確保する必要があるため、内部電極の有効面積を広げることには制約がある。

所定のマージンを確保しながら内部電極の有効面積を広げるためには、セラミック層の面積を広くする必要がある。しかし、決められた寸法規格内でセラミック層の面積を広げることには限界があり、その上、外部端子電極自身が有する厚みといったことも妨げとなる。

従来、積層セラミックコンデンサの外部端子電極は、セラミック素体の端部に導電性ペーストを塗布し、焼き付けることにより形成されている。導電性ペーストの塗布方法としては、導電性ペーストを収容したペースト槽にセラミック素体の端部を浸漬して引き上げるというものが主流であるが、この方法では、導電性ペーストの粘性が影響して、セラミック素体の端面の中央部に導電性ペーストが厚く付着しやすい。このため、外部端子電極が部分的に厚くなる（たとえば、具体的には３０μｍを超える）分、セラミック層の面積を小さくせざるを得ない。

これを受けて、外部端子電極を、直接、めっきにより形成する方法が提案されている（たとえば、特許文献１参照）。この方法によれば、セラミック素体の端面における内部電極の露出部を核としてめっき膜が析出し、めっき膜が成長することにより、隣り合う内部電極の露出部同士が接続される。したがって、この方法を適用すれば、従来の導電性ペーストによる方法に比べて、薄くかつフラットな外部端子電極を形成することが可能となる。

しかし、上述のめっきによる方法の場合、従来の導電性ペーストによる方法におけるガラスの接着剤効果が得られないため、セラミック素体に対するめっき膜、すなわち外部端子電極の固着力が弱いという問題がある。
国際公開第２００７／０４９４５６号パンフレット

そこで、この発明の目的は、薄く、かつセラミック素体に対する固着力に優れた外部端子電極を有する、積層セラミック電子部品およびその製造方法を提供しようとすることである。

この発明に係る積層セラミック電子部品は、複数のセラミック層が積層されてなる、セラミック素体と、セラミック素体の内部に形成され、かつセラミック素体の外表面に露出部を有する、内部導体と、セラミック素体の外表面上に形成され、かつ内部導体の露出部を被覆する、外部端子電極とを備え、上述した技術的課題を解決するため、外部端子電極が、内部導体の露出部を被覆するＣｕめっき膜を含み、Ｃｕめっき膜の内部であって、Ｃｕめっき膜の少なくともセラミック素体との界面側に、不連続状にＣｕ酸化物が存在していることを特徴としている。

上記Ｃｕ酸化物は玉状に存在していることが多い。

また、Ｃｕ酸化物はＣｕ_２ＯとＣｕＯとを含むことがあり、この場合、Ｃｕ酸化物において、Ｃｕ_２Ｏは９０重量％以上を占めることが好ましい。

内部導体は、電気的特性の発現に実質的に寄与しないダミー内部導体を含んでいてもよい。

セラミック素体の外表面上の、内部導体の露出部以外の領域であって、外部端子電極とセラミック素体との間に、補助導体が形成されていてもよい。この場合、補助導体はガラスを含有することが好ましい。

この発明に係る積層セラミック電子部品がたとえばコンデンサアレイや多端子型低ＥＳＬコンデンサなどを構成する場合には、内部導体の露出部は、セラミック素体の外表面上において少なくとも４つの列をなすように形成され、外部端子電極は、内部導体の露出部の列に対応するように少なくとも４つ形成される。

この発明に係る積層セラミック電子部品がたとえば積層セラミックコンデンサや積層セラミックインダクタなどを構成する場合、典型的には、セラミック素体は、互いに対向する第１および第２の主面と第１および第２の主面間を結ぶ４つの側面とを有し、外部端子電極は、側面上の互いに異なる第１および第２の位置にそれぞれ形成された第１および第２の外部端子電極を含んでいる。

このような実施形態において、この発明に係る積層セラミック電子部品が積層セラミックコンデンサを構成する場合には、内部導体は、側面上の第１の位置に露出部を有しかつ第１の外部端子電極と電気的に接続される第１の内部電極と、側面上の第２の位置に露出部を有しかつ第２の外部端子電極と電気的に接続される第２の内部電極とを含み、第１および第２の内部電極は、所定のセラミック層を介して互いに対向するようにされる。

この発明に係る積層セラミック電子部品が積層セラミックインダクタを構成する場合には、内部導体は、側面上の第１の位置に露出部を有する第１の内部導体と、側面上の第２の位置に露出部を有しかつセラミック層の積層方向において第１の内部導体とは異なる位置に配置される第２の内部導体と、第１の内部導体と第２の内部導体とを電気的に接続するようにコイル状に延びるコイル導体とを含む。

上述した４つの側面が、互いに対向する第１および第２の側面ならびに互いに対向する第３および第４の側面からなるとき、上記第１の外部端子電極は、第３の側面上にのみ形成され、上記第２の外部端子電極は、第４の側面上にのみ形成されてもよい。この場合、第１および第２の主面ならびに第１および第２の側面の各一部上に、第１の外部端子電極の外周縁のみにおいて第１の外部端子電極と電気的に接続された第１の端縁導体が形成され、第１および第２の主面ならびに第１および第２の側面の各一部上に、第２の外部端子電極の外周縁のみにおいて第２の外部端子電極と電気的に接続された第２の端縁導体が形成されることが好ましい。

この発明は、また、上述のような積層セラミック電子部品を製造する方法にも向けられる。

この発明に係る積層セラミック電子部品の製造方法は、複数のセラミック層が積層されてなるもので、内部に内部導体を有し、かつ外表面に内部導体の一部が露出した露出部を有する、セラミック素体を準備する工程と、セラミック素体にめっき処理を施し、内部導体の露出部上にＣｕめっき膜を析出させる工程と、セラミック素体に熱処理を施し、Ｃｕめっき膜とセラミック素体との間に、Ｃｕ液相、Ｏ液相およびＣｕ固相を生成させる工程とを備えることを特徴としている。

上記熱処理は、温度１０６５℃以上、かつ酸素濃度５０ｐｐｍ以上の条件で実施されることが好ましい。

この発明によれば、Ｃｕめっき膜を形成した後、所定の条件で熱処理を施すことによって、Ｃｕめっき膜とセラミック素体との間にＣｕ液相、Ｏ液相およびＣｕ固相が生成される。これらの混合相は、Ｃｕめっき膜の内部であって、Ｃｕめっき膜の少なくともセラミック素体との界面側に偏析しやすい。そして、冷却されると、上記Ｃｕ液相およびＯ液相が固体となり、Ｃｕ酸化物が生成される。このＣｕ酸化物は、Ｃｕめっき膜の内部であって、Ｃｕめっき膜の少なくともセラミック素体との界面側に、不連続状に存在する状態となっている。この状態において、Ｃｕ酸化物は、セラミック素体とＣｕめっき膜とを強固に接合する接着剤として作用し、Ｃｕめっき膜を含む外部端子電極の、セラミック素体に対する固着力を高めることができ、結果として、セラミック素体に対する固着力に優れた外部端子電極を有する積層セラミック電子部品を得ることができる。

また、外部端子電極に含まれるＣｕめっき膜は、めっきによって形成されるものであるので、導電性ペーストを用いて形成された場合に比べて、薄く、かつフラットな状態とすることができる。したがって、積層セラミック電子部品の小型化に寄与するとともに、決められた寸法規格内でセラミック素体の体積を増すことができるので、積層セラミック電子部品の高性能化に寄与する。特に、積層セラミックコンデンサに適用された場合、決められた寸法規格内で大容量化を果たすことができる。

上述したＣｕ酸化物がＣｕ_２ＯとＣｕＯとを含む場合、特にＣｕ_２Ｏはセラミックとの間で拡散接合による強固な接合状態を実現し得るので、Ｃｕ酸化物において、Ｃｕ_２Ｏが９０重量％以上を占めていると、外部端子電極の、セラミック素体に対する固着力を一層高めることができる。

内部導体がダミー内部導体を含む場合、外部端子電極のセラミック素体に対する固着力をより向上させることができる。

セラミック素体の外表面上の内部電極の露出部以外の領域に補助導体が形成されていると、外部端子電極の形成領域を容易に広げることができ、その結果、外部端子電極のセラミック素体に対する固着力をより向上させることができる。

セラミック素体が、互いに対向する第１および第２の側面ならびに互いに対向する第３および第４の側面を有し、第１の外部端子電極が第３の側面上にのみ形成され、第２の外部端子電極が第４の側面上にのみ形成され、さらに、第１および第２の主面ならびに第１および第２の側面の各一部上に、第１の外部端子電極の外周縁のみにおいて第１の外部端子電極と電気的に接続された第１の端縁導体が形成され、第１および第２の主面ならびに第１および第２の側面の各一部上に、第２の外部端子電極の外周縁のみにおいて第２の外部端子電極と電気的に接続された第２の端縁導体が形成されると、外部端子電極を形成するためのめっき工程を比較的短時間で済ませることができるとともに、端縁導体の存在により、はんだ付けによる実装時の接合信頼性を高めることができ、また、外部端子電極の周囲からセラミック素体の内部への水分等の浸入を確実に抑制することができるため、積層コンデンサの信頼性を向上させることができる。

この発明に係る積層セラミック電子部品の製造方法において、熱処理が温度１０６５℃以上、かつ酸素濃度が５０ｐｐｍ以上の条件で実施されると、十分なＣｕ液相およびＯ液相を確実に生成することができる。

図１ないし図４は、この発明の第１の実施形態を説明するためのものである。ここで、図１は、積層セラミック電子部品の一例としての積層セラミックコンデンサ１を示す斜視図である。図２は、図１の線Ａ−Ａに沿う断面図である。

積層セラミックコンデンサ１は、セラミック素体２を備えている。セラミック素体２は、互いに対向する第１および第２の主面３および４と、第１および第２の主面３および４間を結ぶ４つの側面５〜８とを有する直方体形状をなしている。なお、以下の説明において、４つの側面５〜８のうち、主面３および４の長辺方向に延びる側面５および６を、それぞれ、第１および第２の側面と呼び、短辺方向に延びる側面７および８を、それぞれ、第１および第２の端面と呼ぶことにする。

セラミック素体２の第１および第２の端面７および８上には、それぞれ、第１および第２の外部端子電極９および１０が形成されている。

主として図２を参照して、セラミック素体２は、複数のセラミック層１１が積層された構造を有している。セラミック素体２の内部には、互いの間に所定のセラミック層１１を介在させた状態で、第１および第２の内部電極１２および１３が複数組積層方向に交互に形成されている。第１の内部電極１２は、第１の端面７に露出部１４を有し、第２の内部電極１３は、第２の端面８に露出部１５を有している。第１の内部電極１２の露出部１４は、第１の外部端子電極９によって被覆され、第１の外部端子電極９と電気的に接続される。第２の内部電極１３の露出部１５は、第２の外部端子電極１０によって被覆され、第２の外部端子電極１０と電気的に接続される。

図３は、セラミック素体２の内部構造を示す平面図であり、（１）は、第１の内部電極１２が通る断面を示し、（２）は、第２の内部電極１３が通る断面を示している。

図３に示すように、第１および第２の内部電極１２および１３は、ともに長方形の平面形状を有している。第１の内部電極１２は、第２の内部電極１３と対向する第１の容量部１６と第１の容量部１６から第１の端面７にまで引き出される第１の引出し部１７とを有している。第２の内部電極１３についても、同様に、第２の容量部１８と第２の引出し部１９とを有している。

図４は、図２の一部、すなわち第１の外部端子電極９が形成された部分を拡大して示す断面図である。

図４に示すように、第１の外部端子電極９は、第１の内部電極１２の露出部１４を被覆するようにして第１の端面７上に形成されるＣｕめっき膜２０を含んでいる。図示しないが、第２の外部端子電極１０についても、同様に、Ｃｕめっき膜２０を含んでいる。Ｃｕめっき膜２０の厚みは、１〜１０μｍであることが好ましい。

Ｃｕめっき膜２０の内部であって、Ｃｕめっき膜２０の少なくともセラミック素体２との界面側には、不連続状にＣｕ酸化物２１が存在している。図４では、不連続状態の一例として、Ｃｕ酸化物２１が玉状に存在している状態が示されているが、必ずしも、このように独立した状態で存在する必要はなく、たとえば、縞状に存在していてもよい。Ｃｕ酸化物２１は、セラミック素体２と外部端子電極９および１０とを強固に接合するように作用する。この作用の詳細については後述する。Ｃｕ酸化物２１は、Ｃｕ_２ＯとＣｕＯとを含み得る。Ｃｕ酸化物２１において、Ｃｕ_２Ｏの占める割合は９０重量％以上であることが好ましい。

セラミック層１１は、たとえば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などを主成分とする誘電体セラミックから構成される。なお、これら主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分が添加されていてもよい。また、セラミック層１１の厚みは、焼成後において、たとえば１〜１０μｍとされることが好ましい。

セラミック素体２のサイズとしては、０４０２サイズ、０６０３サイズ、１００５サイズ、１６０８サイズ、２０１２サイズ、３２１６サイズ、３２２５サイズ（ＪＥＩＴＡ規格等参照）などがあり得るが、小型化かつ大容量化の観点に立てば、１００５〜２０１２サイズの部品にとって、この発明が特に有益であると言える。

内部電極１２および１３に含まれる導電成分としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。なお、Ｃｕめっき膜２０に含まれ得るＣｕ_２ＯやＣｕＯのようなＣｕ酸化物２１やＣｕとの反応性を考慮すると、Ｎｉを用いることが特に好ましい。また、内部電極１２および１３の各々の焼成後の厚みは０．５〜２．０μｍであることが好ましい。

次に、上述した積層セラミックコンデンサ１の製造方法の一例について説明する。

まず、セラミック層１１となるべきセラミックグリーンシート、内部電極１２および１３のための導電性ペーストがそれぞれ準備される。これらセラミックグリーンシートおよび導電性ペーストには、バインダおよび溶剤が含まれるが、これらバインダおよび溶剤としては、それぞれ、公知の有機バインダおよび有機溶剤を用いることができる。

次に、セラミックグリーンシート上に、たとえばスクリーン印刷法などにより所定のパターンをもって導電性ペーストが印刷される。これによって、内部電極１２および１３の各々となるべき導電性ペースト膜が形成されたセラミックグリーンシートが得られる。

次に、上述のように導電性ペースト膜が形成されたセラミックグリーンシートを所定の順序でかつ所定枚数積層し、その上下に導電性ペースト膜が形成されていない外層用セラミックグリーンシートを所定枚数積層することによって、生の状態のマザー積層体が得られる。生のマザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。

次に、生のマザー積層体は所定のサイズにカットされ、それによって、セラミック素体２の生の状態のものが切り出される。

次に、生のセラミック素体２が焼成される。焼成温度は、セラミックグリーンシートに含まれるセラミック材料や導電性ペースト膜に含まれる金属材料にもよるが、たとえば９００〜１３００℃の範囲に選ばれることが好ましい。

次に、必要に応じて、バレル研磨等による研磨処理を施し、内部電極１２および１３の露出部１４および１５の面出しを行なう。同時に、セラミック素体２の稜部や角部に丸みが形成される。また、必要に応じて、撥水処理を施し、内部電極１２および１３の露出部１４および１５とセラミック層１１との隙間からのめっき液の浸入を防止しておく。

次に、セラミック素体２にめっき処理を施し、第１および第２の内部電極１２および１３の露出部１４および１５上にＣｕめっき膜２０を析出させる。Ｃｕめっきとしては、電解Ｃｕめっきおよび無電解Ｃｕめっきのどちらを採用してもよいが、無電解Ｃｕめっきの場合には、めっき析出速度を向上させるために、Ｐｄ触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、電解Ｃｕめっきを採用することが好ましい。なお、Ｃｕめっき膜２０の形成を促進するために、電解Ｃｕめっきまたは無電解Ｃｕめっきの前に、ストライクＣｕめっきを施すことが好ましい。また、めっき処理においては、バレルめっきを用いることが好ましい。

次に、セラミック素体２に熱処理を施し、上述のＣｕめっき膜２０とセラミック素体２の外表面との間に、Ｃｕ液相、Ｏ液相およびＣｕ固相を生成させる。これらの混合相は、Ｃｕめっき膜２０とセラミック素体２の外表面との界面に偏析しやすい。これは、熱処理時に、Ｃｕめっき膜２０とセラミック素体２の外表面との間の微小な隙間やセラミック素体２の表面の微細な空孔に向かって、液相が移動しやすいためであると推測される。

熱処理条件は、温度１０６５℃以上、かつ酸素濃度５０ｐｐｍ以上に選ばれることが好ましい。温度が１０６５℃未満であったり、酸素濃度が５０ｐｐｍ未満であったりする場合、Ｃｕ液相およびＯ液相が十分生成しないおそれがある。熱処理温度の上限は、Ｃｕの融点を超えない程度とされることが好ましく、具体的には、１０８４℃未満であることが好ましい。

次に、セラミック素体２を室温まで冷却する。このとき、上記界面に偏析したＣｕ液相およびＯ液相が固体となり、ここに、Ｃｕ酸化物２１が形成される。Ｃｕ酸化物２１は、セラミック素体２とＣｕめっき膜２０とを強固に接合する。中でも、Ｃｕ_２Ｏとセラミックとの間では、拡散接合により、一層強固な接合状態が実現される。また、Ｃｕめっき膜２０とセラミック素体２との間がＣｕ酸化物２１により封止されるため、外部から水分が浸入しにくくなり、積層セラミックコンデンサ１の信頼性を向上させることができる。

図５は、この発明の第２の実施形態を説明するための図４に対応する図である。図５において、図４に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第２の実施形態では、Ｃｕめっき膜２０上に、第１の外側導電層２４および第２の外側導電層２５がさらに形成される。

第１の外側導電層２４は、ＣｕおよびＮｉからなる群から選ばれる１種の金属または当該金属を含む合金のめっき膜からなる。第１の外側導電層２４は、たとえば、はんだ実装の際に、はんだによりＣｕめっき膜２０が食われることを防止するはんだバリア層として機能する。なお、第１の外側導電層２４がＣｕからなる場合、Ｃｕめっき膜２０もＣｕからなるため、第１の外側導電層２４は、Ｃｕ膜の厚みを増すことによって、はんだバリア層として機能することになる。

第２の外側導電層２５は、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金のめっき膜からなる。第２の外側導電層２５を構成する材料は、たとえば、はんだ実装におけるはんだ、導電性接着剤実装における導電性接着剤、ワイヤボンディング実装におけるＡｕなどというように、実装形態に応じて、はんだ、導電性接着剤、Ａｕなどとの相性を考慮して、適宜選択される。

図６は、この発明の第３の実施形態を説明するための図４に対応する図である。図６において、図４に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第３の実施形態では、Ｃｕめっき膜２０上に、外側導電層２８がさらに形成される。外側導電層２８は、Ａｕ、ＡｇおよびＰｄからなる群から選ばれる１種の金属または当該金属を含む合金のめっき膜からなる。第３の実施形態は、はんだ実装に対応する必要がない場合、たとえば導電性接着剤実装やワイヤボンディング実装に特化される場合に有利に適用される。第３の実施形態によれば、たとえば第２の実施形態に比べて、外部端子電極９および１０の各々の層数を減らすことができる。

図７は、この発明の第４の実施形態を説明するための図４に対応する図である。図７において、図４に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第４の実施形態では、Ｃｕめっき膜２０上に、第１の外側導電層３１および第２の外側導電層３２がさらに形成されている。第１の外側導電層３１は、熱硬化性樹脂と金属フィラーとを含む導電性樹脂からなる。第２の外側導電層３２は、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金のめっき膜からなる。

第４の実施形態によれば、積層セラミックコンデンサ１に外部応力が加わった際に、第１の外側導電層３１に含まれる樹脂成分が応力を吸収したり、第１の外側導電層３１と第２の外側導電層３２との間でフェールセーフ機能としての剥離を起こしたりするため、応力が、直接、セラミック素体２に加わることを抑制し、その結果、セラミック素体２にクラックが発生することを抑制することができる。

図８および図９は、この発明の第５の実施形態を説明するためのもので、図８は、図２に対応し、図９は図３に対応している。図８および図９において、図２および図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第５の実施形態では、セラミック素体２の内部において、電気的特性の発現に実質的に寄与しないダミー内部導体３５および３６が形成される。この実施形態では、ダミー内部導体３５および３６は、第１または第２の内部電極１２または１３と同一面上に形成される内層ダミー内部導体３５と、第１および第２の内部電極１２および１３のいずれとも異なる面上に形成される外層ダミー内部導体３６とに分類される。

ダミー内部導体３５および３６は、内部電極１２および１３の場合と同様、セラミック素体２の端面７および８に露出部を有していて、これら露出部も第１または第２の外部端子電極９または１０によって被覆され、Ｃｕめっき膜２０（図４参照）と接続される。ダミー内部導体３５および３６に含まれる金属は、Ｃｕめっき膜２０に含まれるＣｕと反応するものを用いることが好ましい。これにより、外部端子電極９および１０のセラミック素体２に対する固着力をさらに向上させることができる。また、ダミー内部導体３５および３６は、内部電極１２および１３と同じ金属を含むことが好ましく、たとえば、Ｎｉ、Ｃｕなどをダミー内部導体３５および３６に含ませる金属として用いることができる。

図９に示すように、ダミー内部導体３５および３６は、内部電極１２および１３の引出し部１７および１９と同じ幅で形成されることが好ましい。また、図９（１）に示した２つの外層ダミー内部導体３６が与えるパターンは、図９（２）に示した第１の内部電極１２および内層ダミー内部導体３５が与えるパターンと同じであり、また、図９（３）に示した第２の内部電極１３および内層ダミー内部導体３５が与えるパターンは、図９（４）に示した２つの外層ダミー内部導体３６が与えるパターンと同じである。したがって、これらの間で製造工程の共通化を図ることができる。

図１０および図１１は、この発明の第６の実施形態を説明するためのものである。ここで、図１０は図２に対応する図である。図１１は、外部端子電極９および１０を形成する前のセラミック素体２の状態を示す斜視図である。図１０および図１１において、図１および図２に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第６の実施形態では、セラミック素体２の外表面上の、内部電極１２および１３の露出部１４および１５以外の領域であって、外部端子電極９および１０とセラミック素体２との間に、補助導体３９が形成される。より具体的には、セラミック素体２の第１および第２の主面３および４の各々の長手方向での両端部に補助導体３９が形成される。

外部端子電極９および１０のＣｕめっき膜２０（図４参照）は、めっきにより形成されるものであるので、内部電極１２および１３の露出部１４および１５以外の領域には形成されにくい傾向にあるが、補助導体３９を形成することにより、Ｃｕめっき膜２０の形成領域を容易に延長することができる。これにより、Ｃｕ酸化物２１の析出領域を容易に広くすることができ、Ｃｕめっき膜２０のセラミック素体２に対する固着力を容易に向上させることができる。

補助導体３９はガラスを含有することが好ましい。ガラスとしては、ホウケイ酸ガラスなどのＢやＳｉを含むガラスを用いることができる。ガラスには、Ｂａ、Ａｌ、Ｃｕなどの副成分が含まれていてもよい。なお、ガラスの状態については、たとえば、波長分散型マイクロアナライザ（ＷＤＸ）によるマッピング分析を行なうことにより、その成分を確認することができる。

補助導体３９は、たとえば、補助導体３９となるべき導電性ペースト膜が形成されたセラミックグリーンシートを、生の状態にあるセラミック素体２の最上層および最下層に積層し、セラミック素体２と同時焼成することにより形成されることができる。あるいは、焼成後のセラミック素体２の第１および第２の主面３および４上に導電性ペーストを印刷して焼き付けることにより形成されてもよい。これらの場合、導電性ペーストを用いることになるが、主面３および４にだけ付与されるため、補助導体３９の厚みを１０μｍ以下とすることができ、外部端子電極９および１０の厚みを含めても、３０μｍ以下の厚みに抑えることができる。

なお、補助導体３９を形成した後、バレル研磨等の研磨処理を行なうことによって、補助導体３９の端部に丸みが付与されることが好ましい。

図１２ないし図１４は、この発明の第７の実施形態を説明するためのものである。第７の実施形態は、第６の実施形態の変形例であり、図１２および図１３は、それぞれ、図１０および図１１に対応している。図１２ないし図１４において、図１０および図１１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第７の実施形態では、第６の実施形態の場合と同様、補助導体４２が形成される。より具体的には、補助導体４２は、セラミック素体２の第１および第２の主面３および４の各々の長手方向での両端部、第１および第２の側面５および６の各々の長手方向での両端部、ならびに第１および第２の端面７および８の各々の外周縁部に形成される。

図１４は、上述のような補助導体４２の好ましい形成方法を示す断面図である。

まず、図１４（１）に示すように、セラミック素体２が用意されるとともに、導電性ペースト４３からなるペースト層４４が形成された平板４５が用意される。

次に、図１４（２）に示すように、セラミック素体２の第１の端面７がペースト層４４に浸漬され、次いで、図１４（３）に示すように、セラミック素体２が引き上げられる。このとき、第１の端面７には導電性ペースト４３が付着している。

次に、図１４（４）に示すように、ペースト層が形成されていない平板４６が用意される。

次に、図１４（５）に示すように、第１の端面７が平板４６に押し付けられ、第１の端面７の中央部に付着した導電性ペースト４３が第１の端面７の外周縁部に向かって搾り出される。その後、図１４（６）に示すように、セラミック素体２を引き上げたとき、第１の端面７の中央部においては、導電性ペースト４３が付着しないか、ほとんど付着しない状態となっている。

同様の工程が、セラミック素体２の第２の端面８に対しても実施される。

次に、導電性ペースト４３が焼き付けられ、それによって、図１３に示すような状態で補助導体４２が形成される。なお、図１４（５）および同（６）に示した工程において、端面７および８の各々の中央部に導電性ペースト４３が残ることもあり得るが、このような場合であっても、補助導体４２を形成した後、バレル研磨等の研磨処理を行なうことにより、内部電極１２および１３の露出部１４および１５の良好な面出しを行なうことができる。

第７の実施形態における補助導体４２は、第６の実施形態における補助導体３９と同様の作用効果を有する。しかしながら、第７の実施形態における補助導体４２は、セラミック素体２の第１および第２の主面３および４上にまで形成されるため、外部端子電極９および１０となるべきＣｕめっき膜２０（図４参照）を第１および第２の側面５および６にまで形成することが容易になる。したがって、Ｃｕ酸化物２１の析出領域を第１および第２の側面５および６にまで回り込ませることが容易になるため、外部端子電極９および１０の固着力を容易に向上させることができる。また、第１および第２の側面５および６にまで延びるように補助導体４２が形成されるため、たとえば、第５の実施形態における外層ダミー内部導体３６を特に形成する必要がなくなる。

また、第７の実施形態の場合にも、導電性ペースト４３の余剰分を掻き取るなどして厚みを抑えることが可能であるため、外部端子電極９および１０を含めても、厚み３０μｍ以下に抑えることが可能である。

図１５および図１６は、この発明の第８の実施形態を説明するためのものである。図１５は図２に対応している。図１５において、図２に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第８の実施形態では、第１の外部端子電極９は、第１の端面７上にのみ形成され、第２の外部端子電極１０は、第２の端面８上にのみ形成される。したがって、セラミック素体２の端面７および８における内部電極１２および１３の露出部１４および１５を核としてめっき膜を析出させ、このめっき膜を成長させることにより、隣り合う内部電極１２および１３の露出部１４および１５同士を接続する、といった方法であっても、外部端子電極９および１０を比較的短時間で形成することができる。

第８の実施形態では、また、第１および第２の主面３および４ならびに第１および第２の側面５および６の、第１の端面７側の各端部上には、第１の外部端子電極９の外周縁のみにおいて第１の外部端子電極９と電気的に接続された第１の端縁導体４９が形成される。同様に、第１および第２の主面３および４ならびに第１および第２の側面５および６の、第２の端面８側の各端部上には、第２の外部端子電極１０の外周縁のみにおいて第２の外部端子電極１０と電気的に接続された第２の端縁導体５０が形成される。

第１および第２の端縁導体４９および５０は、前述した補助導体３９または４２の場合と同様、ガラスを含有することが好ましく、たとえば、導電性ペーストの付与および焼付けによって形成される。導電性ペーストの焼付けは、セラミック素体２の焼成と同時に行なっても、セラミック素体２の焼成の後で行なってもよい。

第８の実施形態によれば、セラミック素体２の第１および第２の主面３および４ならびに第１および第２の側面５および６の各々における、第１および第２の端面７および８に隣接する各端部に第１および第２の外部端子電極９および１０の外周縁と導通するように第１および第２の端縁導体４９および５０が形成されるので、はんだ付けによる実装時の接合信頼性を高めることができる。また、端縁導体４９および５０が形成されない場合に比べて、外部端子電極９および１０の周囲からセラミック素体２の内部への水分等の浸入が抑制されるため、積層セラミックコンデンサ１の信頼性を向上させることができる。

第８の実施形態において、第１の外部端子電極９上および第１の端縁導体４９上に、外側めっき膜５１がさらに形成され、また、第２の外部端子電極１０上および第２の端縁導体５０上に、外側めっき膜５２がさらに形成されることが好ましい。これら外側めっき膜５１および５２において、はんだ濡れ性の良好な金属を用いることにより、積層セラミックコンデンサ１の、はんだ付けによる実装時の接合信頼性を確実に高めることができる。はんだ濡れ性の良好な金属として、たとえばＳｎ、Ａｕなどが挙げられる。

なお、外側めっき膜５１および５２は、１層構造である場合に限らず、たとえば、Ｎｉめっき層を下地として、その上にＳｎめっき層を形成するなど、２層構造であっても、さらに３層以上の構造であってもよい。

図１６は、上述の端縁導体４９および５０の好ましい形成方法を示す断面図である。図１６は図１４に対応している。図１６において、図１４に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

まず、図１６（１）に示すように、外部端子電極９および１０が予め形成されたセラミック素体２が用意されるとともに、導電性ペースト４３からなるペースト層４４が形成された平板４５が用意される。

次に、図１６（２）に示すように、第１の外部端子電極９とともに、セラミック素体２の第１の端面７がペースト層４４に浸漬され、次いで、図１６（３）に示すように、セラミック素体２が引き上げられる。このとき、第１の外部端子電極９が形成された第１の端面７を覆うように、導電性ペースト４３が付着している。

次に、図１６（４）に示すように、ペースト層が形成されていない平板４６が用意される。

次に、図１６（５）に示すように、第１の端面７上の第１の外部端子電極９が平板４６に押し付けられ、第１の外部端子電極９に付着した導電性ペースト４３が第１の外部端子電極９の外周縁部に向かって搾り出される。その後、図１６（６）に示すように、セラミック素体２を引き上げたとき、第１の外部端子電極９の外周縁部を除く部分においては、導電性ペースト４３が付着しないか、ほとんど付着しない状態となっている。

同様の工程が、セラミック素体２の第２の外部端子電極１０が形成された第２の端面８に対しても実施される。

次に、導電性ペースト４３が焼き付けられ、それによって、図１５に示すような状態で端縁導体４９および５０が形成される。

図１７および図１８は、この発明の第９の実施形態を説明するためのものである。ここで、図１７は、積層セラミック電子部品の一例としての積層セラミックコンデンサアレイ１０１を示す斜視図である。

積層セラミックコンデンサアレイ１０１は、セラミック素体１０２を備えている。セラミック素体１０２は、互いに対向する第１および第２の主面１０３および１０４と、第１および第２の主面１０３および１０４間を結ぶ、第１の側面１０５、第２の側面１０６、第３の側面１０７および第４の側面１０８とを有する直方体形状をなしている。

図１８は、セラミック素体１０２の内部構造を示す平面図であり、図１８（１）と同（２）とは互いに異なる断面を示している。セラミック素体１０２は、複数のセラミック層１０９が積層された構造を有している。セラミック素体１０２の内部には、互いの間に所定のセラミック層１０９を介在させた状態で、第１および第２の内部電極１１０および１１１が複数組積層方向に交互にかつ主面方向に交互に形成されている。この実施形態では、２つの第１の内部電極１１０と２つの第２の内部電極１１１とが主面方向に交互に配列されている。第１の内部電極１１０は、第１の側面１０５に露出部１１２を有し、第２の内部電極１１１は、第２の側面１０６に露出部１１３を有している。

図１７に示すように、セラミック素体１０２の第１および第２の側面１０５および１０６上には、それぞれ、４つの第１の外部端子電極１１４および４つの第２の外部端子電極１１５が形成されている。第１の内部電極１１０の露出部１１２は、第１の外部端子電極１１４によって被覆され、第１の外部端子電極１１４と電気的に接続される。第２の内部電極１１１の露出部１１３は、第２の外部端子電極１１５によって被覆され、第２の外部端子電極１１５と電気的に接続される。

このような積層セラミックコンデンサアレイ１０１の第１および第２の外部端子電極１１４および１１５についても、図示しないが、図４、図５、図６または図７を参照して説明した外部端子電極９の構造および形成方法が適用される。

第９の実施形態によるコンデンサアレイ１０１のような多端子型の積層セラミック電子部品においては、隣り合う外部端子電極同士の距離をある程度確保してはんだブリッジを防止する必要があるが、導電性ペーストによる塗布方法の場合、精度良く導電性ペーストを塗布することが困難であるため、露出した内部電極間の距離を少し広めに確保する必要があり、その結果、小型化を阻害している。これに対して、この発明によれば、外部端子電極の形成のために、直接めっきを用いるため、露出した内部電極間の距離を必要最小限に抑えることが可能となり、積層セラミック電子部品の小型化をより進めることができる。

なお、第９の実施形態では、８つの端子すなわち内部電極１１０および１１１の露出部１１２および１１３が合計８つの列を形成していたが、少なくとも４つの列が形成されていればよく、外部端子電極についても、それぞれの列に対応するように少なくとも４つ形成されていればよい。

図１９ないし図２１は、この発明の第１０の実施形態を説明するためのものである。ここで、図１９および図２０は、それぞれ、図１７および図１８に対応する図である。図２１は、外部端子電極１１４および１１５を形成する前のセラミック素体１０２の第１および第２の主面１０３および１０４を示す図である。図１９ないし図２１において、図１７および図１８に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第１０の実施形態では、図２０に示すように、第１または第２の内部電極１１０または１１１と同一面上に形成される内層ダミー内部導体１１６と、内部電極１１０および１１１のいずれとも異なる面上に形成される外層ダミー内部導体１１７とを備えるとともに、図２１に示すように、セラミック素体１０２の第１および第２の主面１０３および１０４上に形成される補助導体１１８を備えることを特徴としている。

ダミー内部導体１１６および１１７は、第５の実施形態におけるダミー内部導体３５および３６と同様の作用効果を奏し、補助導体１１８は、第６の実施形態における補助導体３９と同様の作用効果を奏する。したがって、第１０の実施形態によれば、第９の実施形態に比べて、第１および第２の外部端子電極１１４および１１５のセラミック素体１０２に対する固着力をより向上させることができるとともに、第１および第２の外部端子電極１１４および１１５の形成領域を主面１０３および１０４にまで容易に延長することができる。

なお、第１０の実施形態において、ダミー内部導体１１６および１１７を省略したり、あるいは、補助導体１１８を省略したりすることも可能である。

図２２および図２３は、この発明の第１１の実施形態を説明するためのものである。ここで、図２２は、積層セラミック電子部品の一例としての多端子型低ＥＳＬ積層セラミックコンデンサ１５１を示す斜視図である。

低ＥＳＬ積層セラミックコンデンサ１５１は、セラミック素体１５２を備えている。セラミック素体１５２は、互いに対向する第１および第２の主面１５３および１５４と、第１および第２の主面１５３および１５４間を結ぶ第１ないし第４の側面１５５〜１５８とを有する直方体形状をなしている。

図２３は、セラミック素体１５２の内部形状を示す平面図であり、図２３（１）と同（２）とは互いに異なる断面を示している。

セラミック素体１５２は複数のセラミック層１５９が積層された構造を有している。セラミック素体１５２の内部には、互いの間に所定のセラミック層１５９を介在させた状態で、第１および第２の内部電極１６０および１６１が複数組積層方向に交互に形成されている。

第１の内部電極１６０は、第２の内部電極１６１と対向する第１の容量部１６２と第１の容量部１６２から第１または第２の側面１５５または１５６にまで引き出される複数の第１の引出し部１６３とを有していて、第１の引出し部１６３の端部に、第１または第２の側面１５５または１５６に露出する露出部１６４を形成している。

第２の内部電極１６１は、第１の内部電極１６０と対向する第２の容量部１６５と第２の容量部１６５から第１または第２の側面１５５または１５６にまで引き出される複数の第２の引出し部１６６とを有していて、第２の引出し部１６６の端部に、第１または第２の側面１５５または１５６に露出する露出部１６７を形成している。

セラミック素体１５２の第１および第２の側面１５５および１５６の各々上には、第１および第２の外部端子電極１６８および１６９が交互に複数組配列されている。第１の内部電極１６０の露出部１６４は、第１の外部端子電極１６８によって被覆され、第１の外部端子電極１６８と電気的に接続される。第２の内部電極１６１の露出部１６７は、第２の外部端子電極１６９によって被覆され、第２の外部端子電極１６９と電気的に接続される。

このような第１１の実施形態における第１および第２の外部端子電極１６８および１６９についても、図４、図５、図６または図７を参照して説明した外部端子電極９の構造および形成方法が適用される。

図２４ないし図２６は、この発明の第１２の実施形態を説明するためのものである。ここで、図２４は図２２に対応し、図２５は図２３に対応する図である。図２６は、セラミック素体１５２の第１および第２の主面１５３および１５４を示す図である。図２４ないし図２６において、図２２および図２３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第１２の実施形態の、第１１の実施形態に対する関係は、第１０の実施形態の、第９の実施形態に対する関係と同様である。すなわち、第１２の実施形態では、図２５に示すように、第１または第２の内部電極１６０または１６１と同一面上に形成される内層ダミー内部導体１７０と、内部電極１６０および１６１のいずれとも異なる面上に形成される外層ダミー内部導体１７１とを備えるとともに、図２６に示すように、セラミック素体１５２の第１および第２の主面１５３および１５４上に形成される補助導体１７２を備えることを特徴としている。

ダミー内部導体１７０および１７１は、第５の実施形態におけるダミー内部導体３５および３６と同様の作用効果を奏し、補助導体１７２は、第６の実施形態における補助導体３９と同様の作用効果を奏する。したがって、第１２の実施形態によれば、第１１の実施形態に比べて、第１および第２の外部端子電極１６８および１６９の、セラミック素体１５２に対する固着力をより向上させることができるとともに、第１および第２の外部端子電極１６８および１６９の形成領域を第１および第２の主面１５３および１５４にまで容易に延長することができる。

なお、第１２の実施形態において、ダミー内部導体１７０および１７１が省略されても、あるいは、補助導体１７２が省略されてもよい。

図２７および図２８は、この発明の第１３の実施形態を説明するためのものである。ここで、図２７は、積層セラミック電子部品の一例としての積層セラミックインダクタ２０１を示す斜視図である。

積層セラミックインダクタ２０１は、セラミック素体２０２を備えている。セラミック素体２０２は、互いに対向する第１および第２の主面２０３および２０４と、第１および第２の主面２０３および２０４間を結ぶ４つの側面２０５〜２０８とを有する直方体形状をなしている。なお、以下の説明において、４つの側面２０５〜２０８のうち、主面２０３および２０４の長辺方向に延びる側面２０５および２０６を、それぞれ、第１および第２の側面と呼び、短辺方向に延びる側面２０７および２０８を、それぞれ、第１および第２の端面と呼ぶことにする。

セラミック素体２０２の第１および第２の端面２０７および２０８上には、それぞれ、第１および第２の外部端子電極２０９および２１０が形成されている。

図２８は、積層セラミックインダクタ２０１に備えるセラミック素体２０２を分解して示す斜視図である。

セラミック素体２０２は、複数のセラミック層２１１が積層された構造を有している。セラミック素体２０２の内部には、第１の端面２０７に露出部２１２を有する第１の内部導体２１３と、第２の端面２０８に露出部２１４を有しかつセラミック層２１１の積層方向において第１の内部導体２１３とは異なる位置に配置される第２の内部導体２１５とが形成されている。第１の内部導体２１３の露出部２１２は、第１の外部端子電極２０９によって被覆され、第１の外部端子電極２０９と電気的に接続される。第２の内部導体２１５の露出部２１４は、第２の外部端子電極２１０によって被覆され、第２の外部端子電極２１０と電気的に接続される。

また、セラミック素体２０２の内部には、第１の内部導体２１３と第２の内部導体２１５とを電気的に接続するようにコイル状に延びるコイル導体２１６が形成されている。コイル導体２１６は、所定のセラミック層２１１上に延びるいくつかのライン導体２１７と所定のセラミック層２１１を厚み方向に貫通するいくつかのビア導体２１８とから構成され、セラミック素体２０２の内部において立体的に延びている。

また、積層セラミックインダクタ２０１は、電気的特性の発現に実質的に寄与しないいくつかのダミー内部導体２１９を備えている。ダミー内部導体２１９は、第１または第２の内部導体２１３または２１５の露出部２１２または２１４に隣接する位置に露出部を有していて、第１および第２の外部端子電極２０９および２１０の、セラミック素体２０２に対する固着力をより向上させるように作用する。

以上、この発明を図示した実施形態に関連して説明したが、この発明は、その他、積層圧電電子部品や積層サーミスタなどの他の積層セラミック電子部品にも適用することができる。

次に、この発明による効果を確認するために実施した実験例について説明する。この実験例では、第１の実施形態に基づいて積層セラミックコンデンサを作製し、評価を行なった。

まず、以下の表１に示すような仕様を有する積層セラミックコンデンサのためのセラミック素体を準備した。

次に、セラミック素体に外部端子電極を形成するため、以下の表２に示すようなめっき浴を用いながら、表３に示すようなめっき条件にて水平回転バレルを適用することによって、ＣｕストライクめっきおよびＣｕ厚付けめっきを実施し、厚み約１０μｍのＣｕめっき膜を形成した。

次に、セラミック素体に対して、以下の表４に示す各条件にて熱処理を施した。

その後、ＮｉめっきおよびＳｎめっきを、前掲の表２に示すようなめっき浴を用いながら、表３に示すようなめっき条件にて水平回転バレルを適用することによって順次実施し、前述のＣｕめっき膜上に厚み約４μｍのＮｉめっき膜、およびその上に厚み約４μｍのＳｎめっき膜を形成し、試料１〜９の各々に係る試料を得た。

次に、このようにして得られた各試料について、まず、次のようにして外部端子電極の固着力を評価した。外部端子電極の固着力の評価は、試料にせん断破壊を生じさせるようにして行なった。すなわち、各試料に係る積層セラミックコンデンサをはんだ付けにより基板に実装し、荷重速度０．５ｍｍ／秒にて、両外部端子電極に平行方向に、破壊が生じるまで荷重を加え、破壊が生じたときの破壊モードを観察した。以下の表５には、各試料について破壊が生じた場所が示されている。また、表５には、各試料１０個において、Ｃｕめっき膜とセラミック素体との間で破壊が生じた試料、すなわち電極剥がれが生じた試料の個数も、「不良率」として示している。

さらに、耐湿信頼性試験を実施した。１２５℃および９５％ＲＨの環境下で、各試料に３．２Ｖの電圧を７２時間印加した後、絶縁抵抗が１ＭΩ以下となった試料を不良と判定し、各試料２０個における不良試料の個数を、表５において、「耐湿信頼性不良率」として示した。

表５に示すように、試料１〜８および１１では、Ｃｕめっき膜とセラミック素体との間で破壊が生じており、かつ、耐湿信頼性に劣っていたのに対し、試料９、１０、１２および１３では、セラミック素体の内部で破壊が生じており、また、耐湿信頼性にも優れていた。このことから、試料９、１０、１２および１３のように、５０ｐｐｍ以上の酸素雰囲気において１０６５℃以上の温度で熱処理を行なうことにより、セラミック素体に対して、十分な強度および耐湿性をもって、外部端子電極を固着させ得ることがわかる。

この発明の第１の実施形態による積層セラミックコンデンサ１の外観を示す斜視図である。 図１の線Ａ−Ａに沿う断面図である。 図１に示した積層セラミックコンデンサ１に備えるセラミック素体２の内部構造を示す平面図である。 図２の一部を拡大して示す断面図である。 この発明の第２の実施形態を説明するための図４に対応する図である。 この発明の第３の実施形態を説明するための図４に対応する図である。 この発明の第４の実施形態を説明するための図４に対応する図である。 この発明の第５の実施形態を説明するための図２に対応する図である。 この発明の第５の実施形態を説明するための図３に対応する図である。 この発明の第６の実施形態を説明するための図２に対応する図である。 この発明の第６の実施形態を説明するためのもので、外部端子電極９および１０を形成する前のセラミック素体２の状態を示す斜視図である。 この発明の第７の実施形態を説明するための図１０に対応する図である。 この発明の第７の実施形態を説明するための図１１に対応する図である。 この発明の第７の実施形態を説明するためのもので、図１３に示した補助導体４２の好ましい形成方法を示す断面図である。 この発明の第８の実施形態を説明するための図２に対応する図である。 この発明の第８の実施形態を説明するためのもので、図１５に示した端縁導体４９および５０の好ましい形成方法を示す断面図である。 この発明の第９の実施形態による積層セラミックコンデンサアレイ１０１の外観を示す斜視図である。 図１７に示した積層セラミックコンデンサアレイ１０１に備えるセラミック素体１０２の内部構造を示す平面図である。 この発明の第１０の実施形態を説明するための図１７に対応する図である。 この発明の第１０の実施形態を説明するための図１８に対応する図である。 この発明の第１０の実施形態を説明するためのもので、外部端子電極１１４および１１５を形成する前のセラミック素体１０２の第１および第２の主面１０３および１０４をそれぞれ示す図である。 この発明の第１１の実施形態による多端子型低ＥＳＬ積層セラミックコンデンサ１５１の外観を示す斜視図である。 図２２に示した積層セラミックコンデンサ１５１に備えるセラミック素体１５２の内部構造を示す平面図である。 この発明の第１２の実施形態を説明するための図２２に対応する図である。 この発明の第１２の実施形態を説明するための図２３に対応する図である。 この発明の第１２の実施形態を説明するためのもので、外部端子電極１６８および１６９を形成する前のセラミック素体１５２の第１および第２の主面１５３および１５４をそれぞれ示す図である。 この発明の第１３の実施形態による積層セラミックインダクタ２０１の外観を示す斜視図である。 図２７に示した積層セラミックインダクタ２０１に備えるセラミック素体２０２を分解して示す斜視図である。

符号の説明

１ 積層セラミックコンデンサ
２，１０２，１５２，２０２ セラミック素体
３，４，１０３，１０４，１５３，１５４，２０３，２０４ 主面
５〜８，１０５〜１０８，１５５〜１５８，２０５〜２０８ 側面
９，１０，１１４，１１５，１６８，１６９，２０９，２１０ 外部端子電極
１１，１０９，１５９，２１１ セラミック層
１２，１３，１１０，１１１，１６０，１６１ 内部電極（内部導体）
１４，１５，１１２，１１３，１６４，１６７，２１２，２１４ 露出部
２０ Ｃｕめっき膜
２１ Ｃｕ酸化物
３５，３６，１１６，１１７，１７０，１７１，２１９ ダミー内部導体
３９，４２，１１８，１７２ 補助導体
４９，５０ 端縁導体
５１，５２ めっき膜
１０１ 積層セラミックコンデンサアレイ
１５１ 多端子型低ＥＳＬ積層セラミックコンデンサ
２０１ 積層セラミックインダクタ
２１３，２１５ 内部導体
２１６ コイル導体

Claims (14)

1. 複数のセラミック層が積層されてなる、セラミック素体と、
   前記セラミック素体の内部に形成され、かつ前記セラミック素体の外表面に露出部を有する、内部導体と、
   前記セラミック素体の外表面上に形成され、かつ前記内部導体の前記露出部を被覆する、外部端子電極と
   を備え、
   前記外部端子電極は、前記内部導体の前記露出部を被覆するＣｕめっき膜を含み、前記Ｃｕめっき膜の内部であって、前記Ｃｕめっき膜の少なくとも前記セラミック素体との界面側に、不連続状にＣｕ酸化物が存在している、
   積層セラミック電子部品。
2. 前記Ｃｕ酸化物は玉状に存在している、請求項１に記載の積層セラミック電子部品。
3. 前記Ｃｕ酸化物はＣｕ_２ＯとＣｕＯとを含む、請求項１または２に記載の積層セラミック電子部品。
4. 前記Ｃｕ酸化物において、Ｃｕ_２Ｏは９０重量％以上を占める、請求項３に記載の積層セラミック電子部品。
5. 前記内部導体は、電気的特性の発現に実質的に寄与しないダミー内部導体を含む、請求項１ないし４のいずれかに記載の積層セラミック電子部品。
6. 前記セラミック素体の外表面上の、前記内部導体の前記露出部以外の領域であって、前記外部端子電極と前記セラミック素体との間に、補助導体が形成されている、請求項１ないし５のいずれかに記載の積層セラミック電子部品。
7. 前記補助導体はガラスを含有する、請求項６に記載の積層セラミック電子部品。
8. 前記内部導体の前記露出部は、前記セラミック素体の外表面上において少なくとも４つの列をなすように形成され、前記外部端子電極は、前記内部導体の前記露出部の列に対応するように少なくとも４つ形成されている、請求項１ないし７のいずれかに記載の積層セラミック電子部品。
9. 前記セラミック素体は、互いに対向する第１および第２の主面と前記第１および第２の主面間を結ぶ４つの側面とを有し、前記外部端子電極は、前記側面上の互いに異なる第１および第２の位置にそれぞれ形成された第１および第２の外部端子電極を含む、請求項１ないし８のいずれかに記載の積層セラミック電子部品。
10. 前記内部導体は、前記側面上の前記第１の位置に露出部を有しかつ前記第１の外部端子電極と電気的に接続される第１の内部電極と、前記側面上の前記第２の位置に露出部を有しかつ前記第２の外部端子電極と電気的に接続される第２の内部電極とを含み、前記第１および第２の内部電極は、所定の前記セラミック層を介して互いに対向している、請求項９に記載の積層セラミック電子部品。
11. 前記内部導体は、前記側面上の前記第１の位置に露出部を有する第１の内部導体と、前記側面上の前記第２の位置に露出部を有しかつ前記セラミック層の積層方向において前記第１の内部導体とは異なる位置に配置される第２の内部導体と、前記第１の内部導体と前記第２の内部導体とを電気的に接続するようにコイル状に延びるコイル導体とを含む、請求項９に記載の積層セラミック電子部品。
12. 前記４つの側面は、互いに対向する第１および第２の側面ならびに互いに対向する第３および第４の側面からなり、前記第１の外部端子電極は、前記第３の側面上にのみ形成され、前記第２の外部端子電極は、前記第４の側面上にのみ形成され、前記第１および第２の主面ならびに前記第１および第２の側面の各一部上に形成されかつ前記第１の外部端子電極の外周縁のみにおいて前記第１の外部端子電極と電気的に接続された第１の端縁導体と、前記第１および第２の主面ならびに前記第１および第２の側面の各一部上に形成されかつ前記第２の外部端子電極の外周縁のみにおいて前記第２の外部端子電極と電気的に接続された第２の端縁導体とをさらに備える、請求項９ないし１１のいずれかに記載の積層セラミック電子部品。
13. 複数のセラミック層が積層されてなるもので、内部に内部導体を有し、かつ外表面に前記内部導体の一部が露出した露出部を有する、セラミック素体を準備する工程と、
    前記セラミック素体にめっき処理を施し、前記内部導体の露出部上にＣｕめっき膜を析出させる工程と、
    前記セラミック素体に熱処理を施し、前記Ｃｕめっき膜と前記セラミック素体との間に、Ｃｕ液相、Ｏ液相およびＣｕ固相を生成させる工程と
    を備える、積層セラミック電子部品の製造方法。
14. 前記熱処理は、温度１０６５℃以上、かつ酸素濃度５０ｐｐｍ以上の条件で実施される、請求項１３に記載の積層セラミック電子部品の製造方法。

Images