JP5245970B2 - 発光ダイオード及びその製造方法、並びにランプ - Google Patents

Description

本発明は、発光ダイオード及びその製造方法、並びにランプに関するものである。

従来から、赤色、橙色、黄色あるいは黄緑色の可視光を発する発光ダイオード（ＬＥＤ）として、例えば、燐化アルミニウム・ガリウム・インジウム（組成式（Ａｌ_ＸＧａ_１−Ｘ）_ＹＩｎ_１‐ＹＰ；０≦Ｘ≦１，０＜Ｙ≦１）からなる発光層を備えた化合物半導体ＬＥＤが知られている。このようなＬＥＤにおいて、例えば（Ａｌ_ＸＧａ_１−Ｘ）_ＹＩｎ_１−ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）からなる発光層を備えた化合物半導体層は、一般に発光層から出射される光に対して光学的に不透明であり、また機械的にもそれ程強度のない砒化ガリウム（ＧａＡｓ）等の材料からなる基板上に形成されている。

このため、最近では、より高輝度の可視ＬＥＤを得ること、並びに、さらなる素子の機械的強度の向上を目的として、発光光に対して不透明な基板材料を除去した後、発光光を透過または反射し、なお且つ機械強度的に優れる材料からなる支持体（基板）を、化合物半導体層に改めて接合させ、接合型ＬＥＤを構成する技術が開示されている（例えば、特許文献１〜７を参照）。ここで、引用文献４においては、基板としてＳｉ、ＧａＰからなる基板を用いることが開示されており、また、引用文献６においては、金属材料からなる基板を用いることが開示されている。

また、近年、上述のような発光ダイオードのパッケージの技術分野においては、放熱性を重視した、高電流に耐えられるパッケージが普及している。

特許第３２３０６３８号公報 特開平６−３０２８５７号公報 特開２００２−２４６６４０号公報 特開２００１−３３９１００号公報 特開２００１−５７４４１号公報 特開２００７−８１０１０号公報 特開２００６−３２９５２号公報

上記各特許文献に記載のような発光ダイオードにおいては、基板の接合技術の開発によって基板の設計自由度が増したことにより、高電流の印加が可能な、放熱性の高い金属基板、セラミック基板、複合基板等が提案されている。しかしながら、上述したような放熱性の高い基板は、発光層を含む半導体層との間の熱膨張係数の差が大きいため、基板の接合時や熱処理工程において半導体層の割れが発生し、収率が低下するという問題がある。
また、上述のような発光ダイオードにおいては、基板が銅、アルミニウム、金、銀等の放熱性の高い金属材料等からなる構成の場合、これらの材料は柔らかく、粘りを有する材料であることから、ウェーハをチップ単位に切断する工程においてバリが発生したり、切断に用いるブレードの寿命が短くなったりする等、収率良く正確に切断するのが困難である等の問題があった。

本発明は上記問題に鑑みてなされたものであり、基板の放熱性及び加工性に優れるとともに、製造工程において半導体層にクラック等の損傷が生じるのを防止でき、高電流の印加が可能で高い発光効率を有し、歩留まりに優れる発光ダイオードを提供することを目的とする。
また、本発明は、上述のように高い発光効率を備える発光ダイオードを、歩留まり高く且つ低コストで得られる発光ダイオードの製造方法を提供することを目的とする。
また、本発明は、上記本発明の発光ダイオードが用いられてなるランプを提供することを目的とする。

本発明者等が上記問題を解決するために鋭意検討したところ、発光層を含む化合物半導体層と熱膨張係数がほぼ等しく、加工性に優れた基板を化合物半導体層に接合した構成とすることで、化合物半導体層に割れ等が生じるのが防止できることを見出した。また、基板を基材部と埋設部とからなる３次元構造とし、放熱性に優れた材料から構成することにより、発光ダイオードにより大きな電流を印加することが可能になるとともに、発光効率がより向上することを見出し、本発明を完成させた。
即ち、本発明は以下に説明する各構成を採用する。

［１］ 基板上に少なくとも発光層を含む化合物半導体層が積層され、該化合物半導体層の上面側が発光面とされたチップ構造を有する発光ダイオードであって、前記基板は、基材部と、該基材部に囲まれた埋設部とからなるとともに、前記基材部の下面側に凹部が形成され、該凹部に前記埋設部が設けられ、且つ、前記埋設部の厚さが、前記基材部の厚さの７０％以上とされており、さらに、前記基板は、前記基材部と前記埋設部とが、それぞれ異なる金属材料からなるとともに、前記基材部が、前記埋設部よりも熱膨張係数が小さな材料からなり、前記化合物半導体層は、前記基板上において、前記基材部の上面側に、少なくとも、ｐ型半導体層、発光層及びｎ型半導体層の各層が積層されてなることを特徴とする発光ダイオード。
［２］ 前記基材部と前記化合物半導体層との間の熱膨張係数の差が、±１．５ｐｐｍ／Ｋ以下であることを特徴とする上記［１］に記載の発光ダイオード。
［３］ 前記基板は、熱伝導率が２００Ｗ／ｍ・Ｋ以上であることを特徴とする上記［１］又は［２］の何れか１項に記載の発光ダイオード。
［４］ 前記基材部は、モリブデン又はタングステン、あるいはこれらの合金材料からなることを特徴とする上記［１］〜［３］の何れか１項に記載の発光ダイオード。

［５］ 前記埋設部は、金、銀、銅、又はアルミニウムの内の少なくとも何れか１種以上を含む材料からなることを特徴とする上記［１］〜［４］の何れか１項に記載の発光ダイオード。
［６］ 前記埋設部が、金、銀、銅、又はアルミニウムの内の少なくとも何れか１種以上を含むメッキ層であることを特徴とする上記［５］に記載の発光ダイオード。

［７］ 前記化合物半導体層に含まれる前記発光層は、ＡｌＧａＩｎＰ又はＡｌＧａＡｓを含む材料からなることを特徴とする上記［１］〜［６］の何れか１項に記載の発光ダイオード。
［８］ 前記基板が、１辺あたりの長さが５００μｍ以上の平面視略四角形とされていることを特徴とする上記［１］〜［７］の何れか１項に記載の発光ダイオード。
［９］ さらに、前記化合物半導体層の前記ｎ型半導体層上に、負極であるｎ型電極層が設けられるとともに、前記基板が正極とされ、各電極間に０．５Ｗ／ｍｍ^２以上の密度を有する電力が印加されるものであることを特徴とする上記［１］〜［８］の何れか１項に記載の発光ダイオード。
［１０］ 前記基板と化合物半導体層とが、金属接合層によって接合されてなることを特徴とする上記［１］〜［９］の何れか１項に記載の発光ダイオード。
［１１］ 前記基板と化合物半導体層とが直に接合されてなることを特徴とする上記［１］〜［９］の何れか１項に記載の発光ダイオード。

［１２］ 積層用基板上に、少なくともｎ型半導体層、発光層及びｐ型半導体層を順次積層することで、前記発光層を含む化合物半導体層を形成し、該化合物半導体層に備えられる第２の半導体層の上にオーミック特性を有する第２の電極を形成した後、該第２の電極を覆うように接合層を積層して積層体を形成する工程と、基材部の下面側の少なくとも一部にエッチング法によって凹部を形成し、前記凹部の内部に前記基材部に囲まれた埋設部を形成するとともに、前記埋設部の厚さを、前記基材部の厚さの７０％以上として基板を形成した後、前記積層体の接合層と前記基板の上面側とを接合することで前記積層体と前記基板とを接合する工程と、前記積層用基板を前記化合物半導体層から剥離して、該化合物半導体層に備えられる第１の半導体層の光取出面を露出させた後、該光取出面の上に第１の電極を形成する工程と、前記化合物半導体層及び前記接合層を複数に分割した後、該複数の化合物半導体層の各々の間に形成される分断溝に沿って、前記基板における基材部の位置を切断することで素子単位に分割する工程と、を具備しており、前記基板は、前記基材部と前記埋設部とが、それぞれ異なる金属材料からなるとともに、前記基材部が、前記埋設部よりも熱膨張係数が小さな材料からなることを特徴とする発光ダイオードの製造方法。

［１３］ 積層用基板上に、少なくともｎ型半導体層、発光層及びｐ型半導体層を順次積層して化合物半導体層を形成する半導体層形成工程と、前記化合物半導体層に備えられる前記ｐ型半導体層の上にｐ型オーミック電極を形成した後、該ｐ型オーミック電極を覆うように接合層を積層して積層体を形成する積層体形成工程と、基材部の下面側の少なくとも一部にエッチング法によって凹部を形成した後、前記凹部の内部に前記基材部に囲まれた埋設部を形成するとともに、前記埋設部の厚さを、前記基材部の厚さの７０％以上として基板を形成する基板形成工程と、前記積層体の接合層と前記基板の上面側とを接合することにより、前記化合物半導体層と前記基板とを接合する接合工程と、前記積層用基板を前記化合物半導体層から剥離して、該化合物半導体層に備えられる前記ｎ型半導体層の光取出面を露出させる除去工程と、前記ｎ型半導体層の光取出面の上にｎ型電極層を形成する電極形成工程と、前記化合物半導体層及び前記接合層を複数に分割した後、該複数の化合物半導体層の各々の間に形成される分断溝に沿って、前記基板における基材部の位置を切断する分割工程と、を具備しており、前記基板は、前記基材部と前記埋設部とが、それぞれ異なる金属材料からなるとともに、前記基材部が、前記埋設部よりも熱膨張係数が小さな材料からなることを特徴とする発光ダイオードの製造方法。

［１４］ 前記基板形成工程は、前記基材部の凹部の内部にメッキ法を用いて前記埋設部を形成することを特徴とする上記［１３］に記載の発光ダイオードの製造方法。
［１５］ 前記基板形成工程は、前記基材部を、モリブデン又はタングステン、あるいはこれらの合金材料から形成することを特徴とする上記［１３］又は［１４］に記載の発光ダイオードの製造方法。
［１６］ 前記基板形成工程は、前記埋設部を、金、銀、銅、又はアルミニウムの内の少なくとも何れか１種以上を含む材料から形成することを特徴とする上記［１３］〜［１５］の何れか１項に記載の発光ダイオードの製造方法。
［１７］ 前記電極形成工程と前記分割工程との間において、前記ｎ型半導体層の前記光取出面を粗面化する粗面化工程を設けることを特徴とする上記［１３］〜［１６］に記載の発光ダイオードの製造方法。

［１８］ 上記［１２］〜［１７］の何れか１項に記載の製造方法で得られる発光ダイオード。
［１９］ 上記［１］〜［１１］、又は［１８］の何れか１項に記載の発光ダイオードが用いられてなるランプ。

本発明の発光ダイオードによれば、基板上に少なくとも発光層を含む化合物半導体層が積層され、基板が基材部と該基材部に囲まれた埋設部とからなるとともに、基材部が埋設部よりも熱膨張係数が小さな材料から構成されることにより、基板の加工性と放熱性とを両立することができる。これにより、製造工程において化合物半導体層にクラック等の損傷が生じるのを防止でき、歩留まりが向上するとともに、高電流の印加が可能で高い発光効率を有する発光ダイオードを実現することができる。

また、本発明の発光ダイオードの製造方法によれば、積層用基板上に化合物半導体層及び接合層が積層されてなる積層体と、基材部と該基材部に形成された凹部又は貫通部の内部に設けられた埋設部とからなる基板とを接合することで、化合物半導体層と基板とを接合する工程と、積層用基板を化合物半導体層から剥離して第１の半導体層の光取出面を露出させる工程と、複数の化合物半導体層の各々の間に形成される分断溝に沿って基板における基材部の位置を切断する工程とを具備した方法であり、基材部が埋設部よりも熱膨張係数が小さな材料からなるので、化合物半導体層にクラック等の損傷が生じるのを防止でき、歩留まりが向上するとともに、基板の放熱性に優れた発光ダイオードを製造することが可能となる。これにより、高電流の印加が可能で発光効率に優れた発光ダイオードを、高い製造効率で製造することが可能となる。

また、本発明のランプによれば、上記本発明の発光ダイオードが用いられてなるものなので、発光特性に優れたものとなる。

本発明に係る発光ダイオードの一例を示す断面模式図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードの製造方法の一例を説明する工程図である。 本発明に係る発光ダイオードを用いて構成したランプの一例を示す断面模式図である。

以下に、本発明の実施形態である発光ダイオード及びその製造方法、並びにランプについて、図面を適宜参照しながら説明する。図１（ａ）、は本実施形態の発光ダイオードの断面模式図、図１（ｂ）は図１（ａ）の平面図であり、図２〜図１０は発光ダイオードの製造方法を説明する工程図、図１１は、本発明の実施形態のダイオードが用いられてなる発光ダイオードランプの模式断面図である。尚、以下の説明において参照する図面は、発光ダイオード及びその製造方法等を説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際の発光ダイオード等の寸法関係とは異なっている。

［発光ダイオード］
図１（ａ）、（ｂ）に示す例の発光ダイオードＡは、基材部２と、該基材部２に囲まれた埋設部３とからなり、発光ダイオードＡの基体となるヒートシンク基板（基板）１と、このヒートシンク基板１の上面２ａに配置された接合層４と、この接合層４の上側に配置された化合物半導体層１１と、この化合物半導体層１１の上下に配置されたｎ型電極層９及びｐ型オーミック電極５と、から概略構成されている。また、発光ダイオードＡは、ヒートシンク基板１をなす基材部２が、埋設部３よりも熱膨張係数が小さな材料からなる構成とされている。

ここで、化合物半導体層１１は、ｐ型半導体層６、発光層７及びｎ型半導体層８が積層されて構成されている。化合物半導体層１１の上面は、発光層７からの光を外部に取り出す光取出面１１ａとされており、この光取出面１１ａ上にはｎ型電極層９が形成されている。また、詳細な図示を省略するが、光取出面１１ａはエッチング等の手段によって粗面化されており、これにより発光ダイオードＡの光取出効率がより高められている。

ｎ型電極層９は、化合物半導体層１１のｎ型半導体層８とオーミック接触することによって、化合物半導体層１１の負極となっている。一般に、発光ダイオード等の半導体素子において電極を設ける場合、ｎ型の化合物半導体に設けられるｎ型のオーミック電極としては、例えば、ＡｕＧｅやＡｕＳｉ等を用いることができる。また、ｐ型の化合物半導体に設けられるｐ型のオーミック電極（図１のｐ型オーミック電極５を参照）としては、ＡｕＢｅ、ＡｕＺｎ等を用いることができる。図１（ａ）、（ｂ）に示すｎ型電極層９の層構造や材質は特に限定されないが、ワイヤーボンディングによる接続を考慮してＡｕを含有する金属材料から構成することが好ましく、上述のようなＡｕＧｅやＡｕＳｉ等を用いることが好ましい。

また、ｎ型電極層９としては、例えば、上述のようなオーミック特性を有する電極材料の上に、Ｔｉ、Ｐｔ等の所謂バリアメタルを形成し、さらに、その上にＡｕが形成された構成とすることがより好適である。この際の形成方法としては、従来公知の蒸着法やスパッタ法等を何ら制限無く採用することができる。また、各層の膜厚は、特に制限されないが、オーミック電極材料（ＡｕＧｅ、ＡｕＳｉ）は０．１〜０．５μｍ、バリアメタルは０．１〜０．５μｍ、Ａｕ層は１〜３μｍの範囲とすることが、膜厚の制御性や生産性（コスト）等の観点から好ましい。

ｎ型電極層９は、発光層７を含む化合物半導体層１１に電流を均一に拡散させるため、化合物半導体層１１に対する配置や形状を適性化することが好ましいが、ｎ型電極層９の配置形態や形状は特に限定されず、従来公知の技術を適用することが可能である。
また、ｎ型電極層９と発光層７との間には、オーミック接触する際の抵抗を下げるためのコンタクト層であるｎ型半導体層８が設けられる。また、ｎ型電極層９と化合物半導体層１１（ｎ型半導体層８）との間には、ｎ型電極層９から供給される駆動電流を化合物半導体層１１全体に平面的に拡散させるための電流拡散層や、逆に、駆動電流の流通する領域を制限するための電流阻止層あるいは電流狭窄層等を設けた構成とすることも可能である。

なお、図１（ａ）、（ｂ）に示す例のｎ型電極層９は、平面視で略円形状の中心部から、４本の枝部が十字状に延在する形状とされているが、これには限定されず、化合物半導体層１１への電流拡散を考慮しながら、適宜採用すれば良い。

次に、図１（ａ）、（ｂ）に示すように、化合物半導体層１１の下側、即ち、ｐ型半導体層６の下側に接するようにｐ型オーミック電極５が形成されている。また、詳細な図示を省略するが、ｐ型オーミック電極５は平面視円形状に形成され、ｐ型半導体層６の下側に接して、所定の間隔で複数設けられ、図示例においては発光ダイオードＡの四隅近傍で、計４箇所に設けられている。このようなｐ型オーミック電極５の材料としては、例えば、ＡｕＢｅ合金膜及びＡｕ膜からなる積層膜等、各種構成が周知であり、この技術分野でよく知られた慣用の手段で設けることができる。

なお、ｐ型オーミック電極５は、発光層７を含む化合物半導体層１１に電流を均一に拡散させるため、化合物半導体層１１に対する配置や形状を適性化することが好ましいが、ｐ型電極層５の配置形態や形状は特に限定されず、従来公知の技術を適用することが可能である。
また、一般に、ｐ型オーミック電極５とｎ型電極層９の配置や形状は、光を取り出しやすい発光層７の領域に、電流が均一に流れるような組み合わせとすることが好ましい。ここで、例えば、ｎ型電極層９の直下にｐ型オーミック電極５を配置するのは、電流が集中し易いので好ましくない。

次に、図１（ａ）に示すように、化合物半導体層１１の下側、即ち、ｐ型半導体層６の下側においては、上述したｐ型オーミック電極５を覆うように接合層４が配置されている。この接合層４は、図１（ａ）に示す例においては、化合物半導体層１１側から、透光性薄膜層４ａ、反射層４ｂ、バリア層４ｃ、Ａｕ層４ｄ及び金属接合層４ｅの各層がこの順で配された積層膜として構成されており、金属接合層４ｅがヒートシンク基板１と接合される。また、図１（ａ）に示す例では、上述したｐ型オーミック電極５の先端が、接合層４を構成する透光性薄膜層４ａに覆われて接するように構成されている。本実施形態の発光ダイオードＡは、接合層４が設けられることにより、化合物半導体層１１とヒートシンク基板１とが低い接触抵抗で確実に接合されるとともに、発光層７で発生した光を光取出面１１ａ側に反射させることができる。

また、接合層４は、透光性薄膜層４ａ及び金属接合層４ｅによって化合物半導体層１１及びヒートシンク基板１と電気的に接続されており、これにより、ヒートシンク基板１が正極側の取出電極となっている。また、接合層４及びヒートシンク基板１とｎ型電極層９とは、化合物半導体層１１の厚み方向において反対側に配置された関係になっている。これにより本実施形態の発光ダイオードＡは、所謂、上下電極構造の発光ダイオードとされている。

発光ダイオードＡに用いられる接合層４は、正極側となるヒートシンク基板１と化合物半導体層１１とを接合することから、電気抵抗が低い材料で構成されることが好ましい。また、接合層４は、化合物半導体層１１に与えるストレスを考慮し、ヒートシンク基板１との接合を低温で行うことが可能な材料からなる金属接合層４ｅを設けることが好ましい。
また、本実施形態の発光ダイオードＡにおいては、高輝度化を図る観点から、接合層４を、反射率の高い構造とすることが好ましい。このため、接合層４には、反射性材料からなる反射層４ｂを設けることが好ましく、また、従来公知の方法を用いて透光性導電材料からなる透光性薄膜層４ａを組み合わせることも可能である。

透光性薄膜層４ａは、化合物半導体層１１と反射層４ｂとの間の反応及び拡散を防止するための層である。このような透光性薄膜層４ａとしては、例えば、ＩＴＯ（酸化インジウム錫）やＳｉＯ_２（酸化ケイ素）、ＴｉＯ_２（酸化チタン）、ＳｉＮ（窒化シリコン）等、透光性導電材料の屈折率差を利用した、所謂コールドミラー作用を有する酸化膜や窒化膜等から構成することができる。また、透光性薄膜層４ａは、上記材料の多層膜とすることができる。またさらに、透光性薄膜層４ａは、白色のＡｌ_２Ｏ_３（アルミナ）、ＡｌＮ（窒化アルミニウム）等の材料も、高い反射率が得られる点から好適に用いることができ、各種材料を組み合わせて用いることも可能である。
透光性薄膜層４ａの厚さは、例えば、１０〜５００ｎｍ程度であることが好ましく、３０〜２００ｎｍ程度であることがより好ましい。

反射層４ｂは、例えば、Ａｇ、Ａｕ、Ｐｔ、Ａｌ、Ｃｕ等の、化合物半導体層１１から発光される光に対して高い反射特性を有する金属材料から構成される反射膜であり、化合物半導体層１１から出射されて透光性薄膜層４ａを透過し、ヒートシンク基板１側に向かう光を化合物半導体層１１側に向けて反射する。また、反射層４ｂの材料は、化合物半導体層１１（発光層７）の発光波長を勘案しながら、上記材料を単独か、あるいは、合金材料として使用することが可能である。
反射層４ｂの厚さとしては、例えば、１００〜８００ｎｍ程度であることが好ましく、２００〜５００ｎｍ程度であることがより好ましい。

本実施形態においては、発光層７を含む化合物半導体層１１とヒートシンク基板１との間に、上記構成の反射層４ｂ並びに透光性薄膜層４ａを備える接合層４を設けることにより、発光ダイオードＡの輝度が向上するという優れた効果が得られる。このような反射構造を有する接合層４の反射率としては、例えば、９０％以上であることが好ましい。

バリア層４ｃは、反射層４ｂの構成元素と、後述のＡｕ層４ｄ並びに金属接合層４ｅの構成元素との相互拡散を防止するために形成される。バリア層４ｃとしては、例えば、Ｍｏ（モリブデン）、Ｗ（タングステン）、チタン（Ｔｉ）、クロム（Ｃｒ）、Ｐｔ（白金）等、従来公知のバリア金属を用いることができる。また、バリア層４ｃの厚さとしては、例えば、５０〜５００ｎｍ程度であることが好ましく、１００〜３００ｎｍ程度であることがより好ましい。

Ａｕ層４ｄは、詳細を後述する金属接合層４ｅによってヒートシンク基板１が接合された際の接触層となる層であり、接触抵抗の低いＡｕから構成される。また、例えば、このＡｕ層４ｄに置き換えて、低い接触抵抗を有する他の金属材料からなる層を設けることも可能である。
Ａｕ層４ｄの厚さとしては、例えば、１００〜１０００ｎｍ程度であることが好ましく、２００〜５００ｎｍ程度であることがより好ましい。

金属接合層４ｅは、ヒートシンク基板１と接合する層であり、上述したように、低温で接合処理を行うことが可能な材料から構成される。このため、金属接合層４ｅは、化学的に安定であり、且つ、融点の低いＡｕ系の共晶金属材料やはんだ材料等から構成することが好ましい。このような金属接合層４ｅをなす材料としては、例えば、ＡｕＳｎの他、ＡｕＩｎ、ＡｕＧｅ、ＡｕＳｉや、一般的なはんだ材料等の合金で融点の低い共晶組成の金属材料を用いることが好適である。金属接合層４ｅの厚さとしては、例えば、３００〜２０００ｎｍ程度であることが好ましく、５００〜１５００ｎｍ程度であることがより好ましい。

上記構成とされた接合層４の全体の厚さとしては、特に限定されず、例えば、組み合わせる層の数や材質等に応じて適宜設定すれば良い。

また、接合層４（金属接合層４ｅ）とヒートシンク基板１とを接合する方法としては特に限定されず、例えば、拡散接合や接着剤を用いた接合、常温接合方法等の従来公知の技術を採用することができ、素子構造を勘案しながら適宜選択することが可能である。

また、本発明に係る発光ダイオードＡにおいては、上述のような接合層４を設けず、ヒートシンク基板１の基材部２と化合物半導体層１１のｐ型半導体層６とが直に接合されてなる構成とすることも可能である。但し、このような構成とする場合には、ｐ側の電極となるヒートシンク基板１とｐ型半導体層６との間のオーミック接触性を高めるため、上述のようなｐ型オーミック電極５を設けることが好ましい。

次に、ヒートシンク基板（基板）１は、上述したように、基材部２と、該基材部２に囲まれた埋設部３とからなり、本実施形態の発光ダイオードＡの基体である。また、本発明に係る発光ダイオードＡにおいては、基材部２が埋設部３よりも熱膨張係数が小さな材料から構成される。

本発明者等は、優れた放熱性及び加工性が両立可能であり、歩留まり良く発光ダイオードが得られる基板を実現するために鋭意検討を行なった。そして、発光層７を含む化合物半導体層１１と熱膨張係数がほぼ等しく、加工性に優れたヒートシンク基板１を化合物半導体層１１に接合した構成とすることで、化合物半導体層１１に割れ等が生じるのが防止できることを見出した。また、ヒートシンク基板１を基材部２と埋設部３とからなる３次元構造とし、放熱性に優れた材料から構成することにより、発光ダイオードＡにより大きな電流を印加することが可能になるとともに、発光効率がより向上することを見出した。

ヒートシンク基板１は、基材部２と埋設部３とが、それぞれ異なる金属材料からなることが好ましい。また、ヒートシンク基板１に備えられる基材部２と、詳細を後述する化合物半導体層１１との間の熱膨張係数の差が±１．５ｐｐｍ／Ｋ以下であることがより好ましい。また、ヒートシンク基板１は、熱伝導率が２００Ｗ／ｍ・Ｋ以上である構成とされていることがさらに好ましい。

本発明者等が上記各特性を満たすことが可能な基板の構成について鋭意研究したところ、これらの全ての条件に対して、単独材料で適合するものは存在しなかったものの、一部の金属材料を用いた複合構造とすることにより、上記条件に適合することを見出した。
本発明に係る発光ダイオードＡでは、まず、熱膨張係数が化合物半導体層１１をなすＩＩＩ−Ｖ族化合物半導体に近い金属を基材部２の材料として選択し、さらに、基材部２よりも熱伝導率が大きな金属を埋設部３の材料として選択して組み合わせた。ヒートシンク基板１を上記構成とすることにより、上述した条件に適合可能な、発光ダイオードに最適な基板が得られる。好適な例としては、例えば、ＡｌＧａＩｎＰ系の組成からなる化合物半導体の熱膨張係数は、約５．３ｐｐｍ／Ｋであるので、ヒートシンク基板１を構成する基材部２の金属材料としては、モリブデン（Ｍｏ：熱膨張係数＝５．１ｐｐｍ／Ｋ）、タングステン（Ｗ：熱膨張係数＝４．３ｐｐｍ／Ｋ）、又はこれらの合金が挙げられる。

また、ヒートシンク基板１を構成する基材部２と半導体材料との熱膨張係数の差は、±１．５ｐｐｍの範囲であることが好ましく、±１ｐｐｍの範囲であることがより好ましい。また、埋設部３の熱伝導率は、２００Ｗ／ｍ・Ｋ以上であることが好ましく、２３０Ｗ／ｍ・Ｋ以上であることがより好ましい。

基材部２は、上記材料からなる金属板に対し、エッチング等の方法によって凹部２１が形成されてなる。凹部２１の平面視形状としては、特に限定されず、四角形、六角形等、何れも適用可能であるが、均一な放熱性を確保するためには全方位で対象形状であることが好ましいことから円形が最も好ましい。また、凹部２１の断面形状としても、例えば、略すり鉢状等、特に限定されるものではない。

また、図１（ａ）、（ｂ）に示す例のように、凹部２１は、発光ダイオードＡのチップ１個当たりで１つとしても良いが、複数設けても構わない。また、凹部の深さについても特に限定されず、例えば、基材部を厚さ方向で貫くように貫通部として形成され、基材部が略筒状に構成されていても良いが、底部を薄く残した凹部２１とすることにより、埋設部３をメッキ処理で形成する工程が簡便になることから好ましい。この場合、基材部２の厚さ方向で底部を残す位置としては、例えば、上面２ａ側、下面２ｂ側、あるいは中央付近の何れでも良いが、化合物半導体層１１と接合する上面２ａ側に底部を残すことが、熱膨張によるストレスが最小になる点から好ましい。

埋設部３は、基材部２に囲まれて配置され、図１（ａ）、（ｂ）に示す例では、基材部２の凹部２１の全体を埋め込みように形成されている。
また、埋設部３は、熱伝導率が２３０Ｗ／ｍ・Ｋ以上と大きな金属、例えば、銀（Ａｇ：熱伝導率＝４２０Ｗ／ｍ・Ｋ）、銅（Ｃｕ：熱伝導率＝３９８Ｗ／ｍ・Ｋ）、金（Ａｕ：熱伝導率＝３２０Ｗ／ｍ・Ｋ）、アルミニウム（Ａｌ：熱伝導率＝２３６Ｗ／ｍ・Ｋ）の内の少なくとも１種以上を含む材料から構成することができる。また、埋設部３は、上記元素の内の複数からなる合金材料を用いることも可能であり、また、上記の内の少なくとも１種以上を含むメッキ層として構成することが可能である。

ヒートシンク基板１は、基材部２の厚さに対する埋設部３の厚さの割合が、７０％以上であることが好ましい。基材部２の厚さ全体に対する埋設部３の厚さを上記割合とすることにより、良好な放熱性を有するとともに、素子単位に分割する際の加工性に優れる発光ダイオードＡを実現できる。

ヒートシンク基板１は、チップ単位とされた発光ダイオードＡの側面領域の少なくとも一部を、基材部２をなす上記金属で構成し、また、ヒートシンク基板１の内部領域及び下面１ｂの中心領域を、埋設部３をなす上記金属で構成している。基材部２をなす上記金属材料は硬い金属であるが、切断加工による分割処理が容易な金属であることから、発光ダイオードＡのチップ側面に配置する。また、基材部２が埋設部３を囲む構成のため、発光ダイオードＡ全体の熱膨張特性が、ほぼ、基材部２をなす金属材料の物性によって決定される。また、熱伝導特性については、ヒートシンク基板１の内部に設けられる埋設部３をなす金属材料により、良好な特性を得ることが可能となる。

また、ヒートシンク基板１の厚さとしては、３０〜３００μｍの範囲であることが好ましく、５０〜１５０μｍの範囲であることがより好ましい。また、本実施形態では、基材部２の厚さを、ヒートシンク基板１全体の厚さと同様の上記範囲とすることが好ましい。ヒートシンク基板１全体の厚さ、並びに基材部２の厚さを上記範囲とすることにより、ウェーハとしての強度並びに埋設部３を設けた際の放熱特性を確保できるとともに、後述の製造方法に備えられる分割工程において、容易に素子分割することが可能となる。ヒートシンク基板１全体の厚さ、並びに基材部２の厚さが３０μｍ未満だと強度が不足する虞があり、また、３００μｍを超えると、分割工程における分割性が低下し、チップ化が困難になる虞がある。
なお、基材部２に埋め込まれる埋設部３は、図１（ａ）に示す例のように、その露出面が基材部２の表面と同一面である構成とすることができる。

また、ヒートシンク基板１は、１辺あたりの長さが５００μｍ以上の平面視略四角形として形成することが、その上に相似形状で化合物半導体層１１を設けて発光ダイオードＡを構成した場合に良好な放熱性や発光特性が得られる点や、製造工程における分割処理の容易さ等の点から好ましい。

次に、化合物半導体層１１は、発光層７を含み、ｐｎ接合構造を有する化合物半導体積層構造体であり、図１（ａ）に例示する模式断面図のように、ｐ型半導体層６、発光層７及びｎ型半導体層８が順次積層された構成とされている。

本実施形態で説明する化合物半導体層１１は、後述の製造方法において詳細を説明するが、エピタキシャル成長用基板３０（図２及び図３を参照）上において予め形成された層である。発光ダイオードＡは、ヒートシンク基板１（基材部２）の上面２ａ上に、予め形成された化合物半導体層１１に備えられるｐ型半導体層６が、接合層４を介して接合されてなるものである。

化合物半導体層１１は、ｎ形又はｐ形の何れの伝導形の化合物半導体からも構成できるが、本発明においては、特に、発光層の発光効率に優れ、また、基板接合技術が確立されている、一般式（Ａｌ_ＸＧａ_１−Ｘ）_ＹＩｎ_１−ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）で表されるＩＩＩ−Ｖ族化合物半導体を好適に用いることができる。一方、赤色及び赤外発光が得られるＡｌ_ＸＧａ_{（１−Ｘ）}Ａｓ（０≦Ｘ≦１）の発光層を備える化合物半導体層に対しても、本実施形態の素子構造を適用することが可能である。
化合物半導体層１１は、具体的には、以下に説明するような構造とされている。

ｐ型半導体層６は、Ｍｇ、Ｚｎ等が所定量でドープされたｐ型特性を有し、例えば、ＧａＰからなるｐ型のコンタクト層である。Ｍｇをドーピングするための原料としては、例えば、公知のビスシクロペンタジエニルマグネシウム（ｂｉｓ−（Ｃ_５Ｈ_５）_２Ｍｇ）等が用いられる。また、本発明においては、輝度をより向上させるため、ｐ型半導体層６には上記ＧａＰを用いることが好ましいが、その他、例えば、ＡｌＧａＡｓ、ＡｌＧａＩｎＰ等のＩＩＩ−Ｖ族化合物半導体結晶についても、何ら制限無く採用することが可能である。

また、ｐ型半導体層６の厚さは、０．５〜２０μｍの範囲であることが好ましく、１〜１０μｍの範囲であることがより好ましい。ｐ型半導体層６の厚さがこの範囲であれば、良好な結晶性を有する薄膜となり、後述の発光層７の発光効率が向上し、ひいては発光ダイオードＡの発光特性が良好なものとなる。

発光層７は、上記ｐ型半導体層６上に備えられており、該ｐ型半導体層６側から順に、例えば、Ｍｇ、Ｚｎ等をドープしたｐ形特性を有し、（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ及び（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐの薄膜からなるｐ型クラッド層７ｃと、アンドープの（Ａｌ_０．２Ｇａ_０．８）_０．５Ｉｎ_０．５Ｐからなる井戸層と、（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐからなる障壁層が交互に１０対で積層されてなる多重井戸層７ｂと、Ｓｉ、Ｔｅ等をドープしたｎ形特性を有する（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐからなるｎ型クラッド層７ａと、が積層された構成とされている。ここで、多重井戸層等の構造を有する公知の発光層７（多重井戸層７ｂ）をなし、（Ａｌ_ＸＧａ_１−Ｘ）_ＹＩｎ_１−ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）なる組成の障壁（ｂａｒｒｉｅｒ）層及び井戸（ｗｅｌｌ）層の構成は、所望の発光波長が得られるように適宜決定することができる。また、ｐ型クラッド層７ｃ、ｎ型クラッド層７ａ、多重井戸層７ｂをなす障壁層の組成や厚さ、キャリア濃度等は、発光効率が高くなるように適宜調整すれば良い。また、本実施形態の発光ダイオードにおいては、上記ｎ型及びｐ型の極性を入れ替えた層構造とすることも可能である。

本実施形態の発光ダイオードＡに備えられる発光層７は、上記構成により、ｐ型クラッド層７ｃ、多重井戸層７ｂ及びｎ型クラッド層７ａからなる、所謂ｐｎ接合型ダブルヘテロ接合構造とされている。発光層７は、放射再結合を担うキャリアを閉じ込めるため、ダブルヘテロ（ＤＨ：Ｄｏｕｂｌｅ Ｈｅｔｅｒｏ）構造、多重量子井戸構造等の公知の構造を適用できる。

上述した多重井戸層７ｂは、ｎ形又はｐ形の何れの伝導形の化合物半導体からも構成することが可能である。
また、本実施形態の発光層７は、上記構造の多重井戸構造とされた、多重井戸層７ｂが備えられた構成とされているが、発光構造については、これには限定されない。例えば、上記多重井戸構造の他、単一（Ｓｉｎｇｌｅ）量子井戸（ＳＱＷ）構造を採用することも可能であるが、優れた発光を得るためには多重量子井戸構造であることがより好ましい。

また、発光層７の材質としては、上述した一例のみならず、ＧａＩｎＮ系、ＡｌＧａＡｓ系等、従来公知の他の材料を用いることも可能であるが、後述の製造方法において用いる積層用基板の材質を勘案し、この積層用基板上に直接成長可能な材料を選択することが好ましい。上述のような材料からなる発光層７は、例えば、格子整合したＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体等の単結晶基板の表面上に形成することができる。また、上記発光層の構造に付加して、従来公知の技術である機能的な層、例えば、コンタクト層、電流拡散層、電流阻止層、反射層等を設けた構成とすることができる。

発光層７を、上述のような多重井戸層７ｂを備える多重井戸構造として構成した場合には、障壁層の膜厚を、１０〜１００ｎｍの範囲とするとともに、井戸層の膜厚を１０〜１００ｎｍの範囲とすることが好ましい。また、多重井戸層７ｂ全体の膜厚としては、１００〜２０００ｎｍの範囲とすることが好ましい。

また、ｐ型クラッド層７ｃの膜厚は、２００〜２０００ｎｍの範囲とすることが好ましく、ｎ型クラッド層７ａの膜厚は、２００〜２０００ｎｍの範囲とすることが好ましい。また、発光層７全体の膜厚としては、５００〜１５００ｎｍの範囲とすることが好ましい。発光層７及び該発光層７を構成する各層の厚さを上記範囲とすることにより、結晶性に優れ、優れた発光効率を備える発光層７が得られる。

ｎ型半導体層８は、上記発光層７上に備えられており、Ｓｉ、Ｔｅ、Ｓｎが所定量でドープされたｎ型特性を有し、例えば、Ｓｉドープの（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐからなるｎ型のコンタクト層である。Ｓｉをドーピングするための原料としては、例えば、ジシラン(Ｓｉ_２Ｈ_６)が用いられる。

ｎ型半導体層８の厚さは、１００〜８０００ｎｍの範囲であることが好ましく、５００〜３０００ｎｍの範囲であることがより好ましい。ｎ型半導体層８の厚さがこの範囲であれば、良好な結晶性を有する薄膜となり、発光層７の発光効率が向上し、ひいては発光ダイオードＡの発光特性が良好なものとなる。

以上説明したような、本実施形態の発光ダイオードＡによれば、ヒートシンク基板１の上面２ａ上に少なくとも発光層７を含む化合物半導体層１１が積層され、ヒートシンク基板１が基材部２と該基材部２に囲まれた埋設部３とからなるとともに、基材部２が埋設部３よりも熱膨張係数が小さな材料から構成されることにより、ヒートシンク基板１の加工性と放熱性とを両立することができる。これにより、製造工程において化合物半導体層１１にクラック等の損傷が生じるのを防止でき、歩留まりが向上するとともに、高電流の印加が可能で高い発光効率を有する発光ダイオードＡを実現することができる。

本実施形態の発光ダイオードＡは、上記構成により、正極となるヒートシンク基板１と、負極となるｎ型電極層９との間の各電極間に０．５Ｗ／ｍｍ^２以上の高密度の電力を印加した場合でも、ヒートシンク基板１によって放熱作用が効果的に得られる。従って、発光ダイオードＡの発光輝度が飛躍的に向上するという効果が得られる。

［発光ダイオードの製造方法］
次に、図２〜図１０を参照して、発光ダイオードＡの製造方法の一例について説明する。
本発明に係る発光ダイオードＡの製造方法は、積層用基板（図２等の符号３０参照）上に、少なくとも発光層７を含む化合物半導体層１１を形成し、該化合物半導体層１１に備えられるｐ型半導体層（第２の半導体層）６の上にｐ型オーミック電極（第２の電極）５を形成した後、このｐ型オーミック電極５を覆うように接合層４を積層して積層体４０を形成する工程と、基材部２の少なくとも一部にエッチング法によって凹部（図１等の符号２１を参照）又は貫通部を形成し、この凹部又は貫通部の内部に埋設部３を形成することでヒートシンク基板（基板：図４等の符号１参照）を形成した後、積層体４０の接合層４とヒートシンク基板１の上面２ａ側（一面側）とを接合することで積層体４０とヒートシンク基板１とを接合する工程と、積層用基板１１を化合物半導体層１１から剥離して、該化合物半導体層１１に備えられるｎ型半導体層（第１の半導体層）８の光取出面１１ａを露出させた後、該光取出面１１ａの上にｎ型電極層（第１の電極）９を形成する工程と、化合物半導体層１１及び接合層４を複数に分割した後、該複数の化合物半導体層１１の各々の間に形成される分断溝１１ｂに沿って、ヒートシンク基板１における基材部２の位置を切断することで素子単位に分割する工程と、を具備しており、基材部２が、埋設部３よりも熱膨張係数が小さな材料からなる方法である。

また、本実施形態において説明する例の発光ダイオードＡの製造方法は、積層用基板３０上に、少なくともｎ型半導体層８、発光層７及びｐ型半導体層６を順次積層して化合物半導体層１１を形成する半導体層形成工程と、化合物半導体層１１のｐ型半導体層６の上にｐ型オーミック電極５を形成した後、該ｐ型オーミック電極５を覆うように接合層４を積層して積層体４０を形成する積層体形成工程と、基材部２の少なくとも一部にエッチング法によって凹部２１を形成した後、凹部２１の内部にメッキ法によって埋設部３を形成することでヒートシンク基板１を形成する基板形成工程と、積層体４０の接合層４とヒートシンク基板１の上面２ａ側とを接合することにより、化合物半導体層１１とヒートシンク基板１とを接合する接合工程と、積層用基板３０を化合物半導体層１１から剥離してｎ型半導体層８の光取出面１１ａを露出させる除去工程と、化合物半導体層１１に備えられるｎ型半導体層８上にｎ型電極層９を形成する電極形成工程と、化合物半導体層１１及び接合層４を複数に分割した後、複数の化合物半導体層１１の各々の間に形成される分断溝１１ｂに沿って、ヒートシンク基板１における基材部２の位置を切断する分割工程と、を具備した方法であり、基材部２が埋設部３よりも熱膨張係数が小さな材料からなる。

また、本実施形態で説明する例では、前記電極形成工程と前記分割工程との間において、ｎ型半導体層８の光取出面１１ａを粗面化する粗面化工程が設けられている。
以下、本実施形態の発光ダイオードの製造方法の一例について、図面を参照しつつ各工程を説明する。

「半導体層形成工程」
半導体層形成工程では、図２に示すように、半導体結晶のエピタキシャル成長が可能な積層用基板３０の上に、ｎ型半導体層８、発光層７及びｐ型半導体層６を順次積層して化合物半導体層１１を形成する。

具体的には、まず、Ｓｉをドープしたｎ形特性とされ、（１００）面から１５°傾けた面を有するＧａＡｓ単結晶からなる積層用基板３０を用意する。そして、図２（ａ）に示すように、積層用基板３０上に、ｎ型半導体層８、発光層７及びｐ型半導体層６を、この順で積層して化合物半導体層１１を形成する。

ここで、半導体結晶を成長させるための積層用基板３０の材料としては、上述したＧａＡｓ単結晶の他、例えば、サファイア（α−Ａｌ_２Ｏ_３単結晶）、炭化シリコン（ＳｉＣ）、ガリウムリン（ＧａＰ）及びＧａＮ等、ＩＩＩ−Ｖ族半導体結晶を表面にエピタキシャル成長させることが可能な基板材料を適宜選択して用いることが可能である。また、積層用基板３０の大きさは、通常は直径２インチ又は３インチ程度のものが用いられ、この上に複数の化合物半導体層が形成されるが、これには限定されず、例えば、直径４〜６インチの円形又は矩形基板等、さらに大型の基板を使用することも可能である。

本実施形態では、半導体層形成工程として、まず、積層用基板３０上に、Ｓｉをドープしたｎ形特性のＧａＡｓからなる図示略の緩衝層を形成し、この上に、Ｓｉドープの（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐからなるｎ型半導体層８、Ｓｉドープのｎ形特性を有する（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐからなるｎ型クラッド層７ａと、アンドープの（Ａｌ_０．２Ｇａ_０．８）_０．５Ｉｎ_０．５Ｐからなる井戸層と（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐからなる障壁層が交互に１０対で積層されてなる多重井戸層７ｂと、Ｍｇドープのｐ形特性を有し、（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐからなる第２クラッド層及び（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐの薄膜からなるｐ型クラッド層７ｃとが積層されてなる発光層７、及び、Ｍｇドープでｐ型特性を有するＧａＰからなるｐ型半導体層６を順次積層する例を説明する（図１（ａ）も参照）。

化合物半導体層１１を構成するｎ型半導体層８、発光層７及びｐ型半導体層６の成長方法は特に限定されず、スパッタリング法、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、ＬＰＥ（液相エピタキシャル法）等、ＧａＮ系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性や量産性の観点からＭＯＣＶＤ法が挙げられる。
本実施形態では、上記組成からなる緩衝層、ｎ型半導体層８、発光層７及びｐ型半導体層６の各層を形成する際、トリメチルアルミニウム（（ＣＨ_３）_３Ａｌ）、トリメチルガリウム（（ＣＨ_３）_３Ｇａ）およびトリメチルインジウム（（ＣＨ_３）_３Ｉｎ）ＩＩＩ族構成元素の原料に用いた減圧有機金属化学気相堆積法（ＭＯＣＶＤ法）により、積層用基板３０上に各層を形成することができる。

ｐ型クラッド層７ｃ及びｐ型半導体層６を形成する際にドープするＭｇの原料としては、上述したように、ビスシクロペンタジエニルマグネシウム（ｂｉｓ−（Ｃ_５Ｈ_５）_２Ｍｇ）を用いることができる。また、ｎ型半導体層８及びｎ型クラッド層７ａを形成する際にドープするＳｉの原料としては、ジシラン(Ｓｉ_２Ｈ_６)を用いることができる。
また、Ｖ族構成元素の原料としては、ホスフィン（ＰＨ_３）またはアルシン（ＡｓＨ_３）を用いることができる。

化合物半導体層１１を形成する際の成長温度としては、例えば、ＧａＰからなるｐ型半導体層６は７００〜７８０℃程度、好ましくは７５０℃程度の温度で成長させることができる。また、その他の層、つまり、ｎ型半導体層８及び発光層７、並びに緩衝層を含む各層の成長温度も、７００〜７８０℃程度、好ましくは７３０℃程度とすることができる。

ここで、ＧａＡｓからなる緩衝層は、キャリア濃度を、単結晶基板と同程度の約０．１×１０^１８ｃｍ^−３〜５×１０^１８ｃｍ^−３、膜厚を０．１〜１μｍ程度とすることができる。
また、（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐからなるｎ型半導体層８は、キャリア濃度を約０．１×１０^１８ｃｍ^−３〜５×１０^１８ｃｍ^−３、膜厚を１〜８μｍ程度とすることができる。

また、発光層７を構成するｎ型クラッド層７ａは、キャリア濃度を約１×１０^１７ｃｍ^−３〜３０×１０^１７ｃｍ^−３、膜厚を０．１〜２μｍ程度とすることができる。多重井戸層７ｂは、アンドープで、膜厚を０．２〜２μｍ程度とすることができる。ｐ型クラッド層７ｃは、キャリア濃度を約１×１０^１７ｃｍ^−３〜２０×１０^１７ｃｍ^−３とし、膜厚を０．１〜３μｍ程度とすることができる。

また、ｐ型半導体層６は、キャリア濃度を約０．５×１０^１８ｃｍ^−３〜５×１０^１８ｃｍ^−３とし、膜厚を０．５〜２０μｍ程度とすることができる。このｐ型半導体層６の膜厚が薄いと、電流拡散が不十分となり、発光層７へ電流が均一に供給されないため、発光効率の低下を招く虞がある。また、不必要に厚い膜厚とした場合にはコストアップとなり、また、層の成長も技術的に困難となる場合がある。またさらに、ｐ型半導体層６のキャリア濃度が低い場合は電流拡散が不十分となり、高すぎる場合は結晶品質の低下を招く虞がある。

「積層体形成工程」
積層体形成工程では、図３（ａ）、（ｂ）に示すように、化合物半導体層１１の各々のｐ型半導体層６の上にｐ型オーミック電極５を形成した後、該ｐ型オーミック電極５を覆うように接合層４を積層して積層体４０を形成する。

具体的には、図３（ａ）に示すように、まず、ｐ型半導体層６上に、ＡｕＢｅ合金膜及びＡｕ膜からなる積層膜を、フォトリソグラフィ技術によって順次積層し、パターニングすることにより、ｐ型オーミック電極５を形成する。この際、ｐ型オーミック電極５は、例えば、円形状として、ｐ型半導体層６上において所定間隔で複数形成することが、電流拡散の点で好ましい。また、ｐ型半導体層６上には、予め、鏡面加工を施すことが、ｐ型半導体層６と、ｐ型オーミック電極５並びに接合層４との間で良好な接触が得られる点から好ましい。

次に、図３（ｂ）に示すように、さらに、化合物半導体層１１の各々の上に接合層４を形成する。
具体的には、まず、化合物半導体層１１のｐ型半導体層６上に形成したｐ型オーミック電極５を覆うように、ＩＴＯ等からなる透光性薄膜層４ａを形成する。そして、その上に、Ａｇ等からなる反射層４ｂ、Ｍｏ等からなるバリア層４ｃ、Ａｕ層４ｄ及びＡｕＳｎ材料等からなる金属接合層４ｅの各層を順次積層して接合層４を形成する。この接合層４を構成する各層の形成方法としては、従来公知の方法を何ら制限無く採用することが可能である。

上記手順により、積層用基板３０上に形成された化合物半導体層１１の各々の上に、ｐ型オーミック電極５及び接合層４を積層して積層体４０を形成する。

「基板形成工程」
積層体形成工程では、図４（ａ）、（ｂ）に示すように、基材部２の少なくとも一部にエッチング法によって凹部２１を形成した後、凹部２１の内部に埋設部３を形成することでヒートシンク基板１を形成する。

具体的には、まず、金属Ｍｏ塊に圧延処理を施し、得られた圧延板をプレスで打ち抜くことにより、平板状の基材部２を得る。この際の、金属Ｍｏの圧延処理方法としては、従来公知の方法を何ら制限無く用いることができる。
次いで、図４（ａ）に示すように、基材部２の下面２ｂに凹部２１を形成する。ここで、図１（ａ）、（ｂ）に示す例の発光ダイオードＡでは、凹部２１を横断面円形状で形成している。この際の、基材部２の加工方法としては、例えば、エッチング法や機械的加工法の他、高出力レーザによる穴あけ加工法等の従来公知の技術を適用できるが、量産に適していることや低コストである等の点から、エッチング法が好適である。

次に、図４（ｂ）に示すように、基材部２の下面２ｂ側に形成した凹部２１の内部にＣｕ材料を埋め込むことにより、埋設部３を形成する。
具体的には、例えば、メッキ法や印刷法等を用いて凹部２１内にＣｕ材料を埋め込み、埋設部３を形成する。この際の埋設部３の形成方法としては、特に限定されないが、量産性の観点からメッキ法が好適であり、特に、電解メッキ法を用いることが、処理速度が早く生産性が向上する点でより好ましい。

また、基材部２の凹部２１にＣｕ材料を埋め込んで埋設部３を形成した後、下面２ｂまでそのままメッキを形成する方法としても良い。あるいは、基材部２の下面２ｂ及び埋設部３の表面を、より安定した他の金属材料、例えば、Ａｕ、Ａｇ、Ｎｉ、Ｐｔ、Ｃｕ等で覆う方法としても良い。一方、埋設部３の表面状態によっては、この表面を鏡面加工することが、後述の接合工程において良好な接合性が得られる点から好ましい。また、Ｃｕ材料に加えて、ダイボンド用の共晶金属を付与することにより、工程を簡便にすることも可能となる。

また、本実施形態の基板形成工程においては、基材部２にＭｏ材料を用い、埋設部３としてＣｕ材料を用いる例を説明しているが、これには限定されない。例えば、基材部２としては、上述したように、Ｍｏ材料と近似した熱膨張係数の特性を有するＷや、あるいは、ＭｏとＷの合金材料を採用することも可能である。また、同様に、埋設部３としては、Ａｕ、Ａｇ、Ｃｕ、又はＡｌの内の少なくとも何れか１種以上を含む材料から形成することが可能であり、適宜、選択して採用することができる。

なお、本実施形態では、後述の接合工程の前の基板形成工程において、基材部２に凹部２１を形成して埋設部３を設ける例を説明しているが、これには限定されない。例えば、接合工程において、積層体２０と基材部２の上面２ａとを接合した後、下面２ｂに凹部２１を形成して埋設部３を設ける方法としても良い。このような場合には、例えば、まず、積層工程において積層体２０の接合層４と基材部２の上面２ａとを接合した後、後述の除去工程や電極形成工程等を行ない、分割工程において素子分割を行なう前に、基材部２の下面２ｂにエッチング法を用いて凹部２１を形成する。そして、凹部２１の内部にＣｕ材料を埋め込んでメッキ処理を行うことで埋設部３を設けることによりヒートシンク基板１を形成する方法とすることができる。

また、基材部２に凹部２１を形成して埋設部３を設ける工程においては、上述のように接合工程の前あるいは後に行う何れの場合でも、埋設部３の位置と化合物半導体１１の位置とが対応するように、位置調整をしながら形成する必要がある。

「接合工程」
接合工程では、図５に示すように、上述した積層体４０の接合層４とヒートシンク基板１の一面側である上面２ａとを接合することにより、化合物半導体層１１とヒートシンク基板１とを接合する。

具体的には、図５に示すように、積層体２０の接合層４をなす金属接合層４ｅと、ヒートシンク基板１の上面２ａとを、例えば、ＡｕＳｎ共晶接合によって接合する。この際、上面２ａに、予め、Ｐｔ、Ｎｉ等をスパッタ法や蒸着法、メッキ法等で成膜しておくことが、上面２ａの表面が安定化し、接合性が高められる点から好ましい。

上述のようなＡｕＳｎ共晶接合を行う際は、まず、基板（積層体２０並びにヒートシンク基板１）を基板接合装置内に導入し、装置内圧力が３×１０^−５Ｐａ以下となるまで真空排気を行なう。そして、基板温度を４００℃程度に加熱し、１００ｇ／ｃｍ^２程度の荷重を印加することで共晶接合を行う方法とすることができる。これにより、接合層４とヒートシンク基板１との間がオーミック接触するとともに、積層体４０（化合物半導体層１１）とヒートシンク基板１とが一体に形成される。

なお、本実施形態では、上記方法により、接合層４とヒートシンク基板１とを共晶接合することで、化合物半導体層１１とヒートシンク基板１とを接合する例を説明しているが、本発明はこれに限定されるものではない。例えば、化合物半導体層１１とヒートシンク基板１との接合には、加熱圧着法や、接着剤等を用いた公知の方法を何ら制限無く採用することができる。

「除去工程」
除去工程では、図６（ａ）、（ｂ）に示すように、積層用基板３０及び図示略の緩衝層を化合物半導体層１１から剥離してｎ型半導体層８の光取出面１１ａを露出させる。

図示略の緩衝層及び積層用基板３０を取り除く方法としては、機械的研磨法、アンモニア系エッチャントを用いたエッチング法、レーザリフトオフ法など公知の技術を何ら制限なく用いることが出来るが、生産性の観点からエッチング法を用いることが好ましい。

具体的には、図６（ａ）に示すように、アンモニアや過酸化水素系のエッチャントを用い、ＧａＡｓ単結晶からなる積層用基板３０及び緩衝層を取り除くことにより、ｎ型半導体層８の緩衝層との界面、つまり光取出面１１ａが露出される。

「電極形成工程」
電極形成工程では、図７に示すように、ｎ型半導体層８の光取出面１１ａの上に、０．１〜１μｍの厚さのＡｕＧｅ／Ｎｉ合金膜、及び、厚さが１〜３μｍのＡｕ膜を真空蒸着法により堆積した後、一般的なフォトリソグラフィ手段を利用してパターニングを施すことにより、ｎ型電極層９を形成する。また、ｎ型電極層９は上記層構造には限定されず、他の材料を用いて形成しても良いし、また、例えば、スパッタリング法や蒸着法を用いて形成することも可能である。

「粗面化工程」
粗面化工程では、ｎ型半導体層８の光取出面１１ａを粗面化する。この、光取出面１１ａの方法としては、この分野で従来から採用されている方法を、何ら制限無く用いることができる。

「分割工程」
分割工程では、図８〜図１０に示すように、化合物半導体層１１の少なくとも一部をエッチング除去して複数に分割した後、ヒートシンク基板１の表面が露出した分断溝１１ｂに沿って、ダイシングソー等でヒートシンク基板１の基材部２の位置を切断し、素子単位のチップに分割して発光ダイオードＡとする。そして、分割後、このチップ（素子）を洗浄して、切削時に生じた付着物を除去する。

また、上述したヒートシンク基板１を形成する基板形成工程において、基材部２の下面２ｂ並びに埋設部３の表面に形成されたＣｕメッキ層を除去する。

次に、図９に示すように、ヒートシンク基板１の基材部２の位置を、複数の化合物半導体層１１の各々の間に形成された分断溝１１ｂに沿って、例えば、ダイシングソーを用いて切断する。このような分割工程を行なうことにより、図１０（図１（ａ）、（ｂ）も参照）に示すような、一辺の長さが５００μｍ以上の略四角形状（図１（ｂ）に示す例では略正方形）とされた、複数の発光ダイオードＡが得られる。

ここで、本発明に係る発光ダイオードＡの製造方法では、基材部２が埋設部３よりも熱膨張係数が小さな材料から構成される。このように、上述のような分割工程において、ヒートシンク基板１を切断する位置が、加工性に優れる基材部２の位置となるので、化合物半導体層１１にストレスを与えることなく、容易に切断処理を行うことが可能となる。これにより、化合物半導体層１１に損傷等が生じることが無いので、発光効率の高い発光ダイオードＡを、高い歩留まりで製造することが可能となる。

以上説明したように、本実施形態の発光ダイオードＡの製造方法によれば、積層用基板３０上に化合物半導体層１１及び接合層４が積層されてなる積層体２０と、基材部２と該基材部２に形成された凹部２１（又は貫通部）の内部に設けられた埋設部３とからなるヒートシンク基板１とを接合することで、化合物半導体層１１とヒートシンク基板１とを接合する接合工程と、積層用基板３０を化合物半導体層１１から剥離してｎ型半導体層８の光取出面１１ａを露出させる除去工程と、複数の化合物半導体層１１の各々の間に形成される分断溝１１ｂに沿ってヒートシンク基板１における基材部２の位置を切断する分割工程とを具備した方法であり、基材部２が埋設部３よりも熱膨張係数が小さな材料からなるので、化合物半導体層１１にクラック等の損傷が生じるのを防止でき、歩留まりが向上するとともに、ヒートシンク基板１の放熱性に優れた発光ダイオードＡを製造することが可能となる。これにより、高電流の印加が可能で発光効率に優れた発光ダイオードＡを、高い製造効率で製造することが可能となる。

［発光ダイオードランプ］
本発明に係る発光ダイオードを用いて、当業者周知の手段によってランプを構成することができる。このようなランプとしては、一般用途の砲弾型、携帯機器用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。

例えば、図１１に示す例のように、上下電極型の発光ダイオードＡをトップビュー型に実装する場合には、マウント用基板８５の表面に設けられたｎ電極端子８４及びｐ電極端子８３の内の一方、図示例においてはｐ電極端子８３に発光ダイオードＡのヒートシンク基板１側を接着し、また、発光ダイオードＡのｎ型電極層９をワイヤー８６でｎ電極端子８４に接合する。そして、透明な樹脂からなるモールド樹脂８１で発光ダイオードＡの周辺をモールドすることにより、図１１に示すようなトップビュー型の発光ダイオードランプ（ランプ）８０を作製することができる。

図１１に示す発光ダイオードランプ８０は（図１（ａ）、（ｂ）も参照）、上記構成により、ｎ電極端子８３とｐ電極端子８４との間に印加された電圧が、負極側であるｎ型電極層９と正極側であるヒートシンク基板１を介して化合物半導体層１１に印加され、発光層７が発光する。そして、発光層７から出射された光は、発光ダイオードランプ８０の正面方向Ｆに向けて取り出される。

本実施形態の発光ダイオードランプ８０は、上記本発明に係る発光ダイオードＡが用いられてなるものなので、非常に高い輝度を備え、発光特性に優れたものとなる。特に、各電極間に０．５Ｗ／ｍｍ^２以上の高密度で電力を印加した場合であっても、発光に伴う発熱が効果的に放熱されるので、発光効率に優れ、高出力、高輝度の発光ダイオードランプ８０が得られる。

なお、上記構成の発光ダイオードランプ８０において、マウント用基板８５を、例えば、熱抵抗が９℃／Ｗ以下となるように材質等を調整することがより好ましい。これにより、発光ダイオードＡに、例えば、０．５Ｗ／ｍｍ^２以上の高密度の電力を印加して発光させた際に、上述のヒートシンク基板１による放熱効果に加え、さらに、マウント用基板８５による放熱効果が得られるので、内装される発光ダイオードＡの発光効率を一層向上させることが可能となる。また、マウント用基板の形状としては、図１１に示す例においては板状に形成されているが、これには限定されず、他の形状を採用することも可能である。

以下に、本発明に係る発光ダイオード及びその製造方法、並びにランプの実施例について、図１〜図１１を適宜参照しながら詳細に説明するが、本発明は以下に説明する実施例に限定されるものではない。

［実施例］
図１（ａ）、（ｂ）は本実施例で作製した発光ダイオードの模式図であり、図１（ａ）は断面図、図１（ｂ）は平面図である。また、図１１は、図１（ａ）、（ｂ）に示す発光ダイオードを用いて作製した発光ダイオードランプの模式断面図である。
本実施例では、ＧａＡｓからなる積層用基板上に設けた化合物半導体層からなる積層体と、Ｍｏ材料からなる基材部とＣｕメッキ層からなる埋設部３とから構成されるヒートシンク基板１とを接合することで、上下電極構造の発光素子を作製した。即ち、発光層７がＡｌＧａＩｎＰ系化合物半導体からなり、赤色発光を呈する発光ダイオードＡを作製し、さらに、この発光ダイオードＡを用いてトップビュー型の発光ダイオードランプ８０を作製した。

「化合物半導体層の成長（半導体層形成工程）」
まず、Ｓｉをドープしたｎ形特性とされ、（１００）面から１５°傾けた面を有するＧａＡｓ単結晶からなる積層用基板３０を用意した。
そして、積層用基板３０上に、まず、Ｓｉをドープしたｎ形特性のＧａＡｓからなる緩衝層を形成し、この上に、Ｓｉドープの（Ａｌ_０．５Ｇａ_０．５）_０．５Ｉｎ_０．５Ｐからなるｎ型半導体層８、Ｓｉドープのｎ形特性を有する（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐからなるｎ型クラッド層７ａと、アンドープの（Ａｌ_０．２Ｇａ_０．８）_０．５Ｉｎ_０．５Ｐからなる井戸層と、（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐからなる障壁層が交互に１０対で積層されてなる多重井戸層７ｂと、Ｍｇドープのｐ形特性を有し、（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐからなるｐ型クラッド層７ｃとが積層されてなる発光層７、及び、Ｍｇドープでｐ型特性を有するＧａＰからなるｐ型半導体層６を順次積層した。

本実施例では、上記組成からなる緩衝層、ｎ型半導体層８、発光層７及びｐ型半導体層６の各層を形成する際、トリメチルアルミニウム（（ＣＨ_３）_３Ａｌ）、トリメチルガリウム（（ＣＨ_３）_３Ｇａ）およびトリメチルインジウム（（ＣＨ_３）_３Ｉｎ）ＩＩＩ族構成元素の原料に用いた減圧有機金属化学気相堆積法（ＭＯＣＶＤ法）により、積層用基板３０上に各層を形成した。

ｐ型クラッド層７ｃ及びｐ型半導体層６にドープするＭｇの原料としては、ビスシクロペンタジエニルマグネシウム（ｂｉｓ−（Ｃ_５Ｈ_５）_２Ｍｇ）を用い、ｎ型半導体層８及びｎ型クラッド層７ａにドープするＳｉの原料としては、ジシラン(Ｓｉ_２Ｈ_６)を用いた。また、Ｖ族構成元素の原料として、ホスフィン（ＰＨ_３）またはアルシン（ＡｓＨ_３）を用いた。また、各層の成長温度としては、ＧａＰからなるｐ型半導体層６を７５０℃で成長させ、ｎ型半導体層８、発光層７の他、障壁層を含めた各層を７３０℃で成長させた。

上記成膜処理において、ＧａＡｓからなる緩衝層は、キャリア濃度を約５×１０^１８ｃｍ^−３、膜厚を約０．２μｍとして形成した。また、ｎ型半導体層８は、キャリア濃度を約２×１０^１８ｃｍ^−３、膜厚を約１．５μｍとして形成した。また、発光層７を構成するｎ型クラッド層７ａは、キャリア濃度を約８×１０^１７ｃｍ^−３、膜厚を約１μｍとした。また、多重井戸層７ｂは、アンドープの（Ａｌ_０．２Ｇａ_０．８）_０．５Ｉｎ_０．５Ｐと、（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐとの、１０対の積層構造として形成し、その層厚を０．８μｍとした。ｐ型クラッド層７ｃは、Ｍｇをドープしたｐ型の（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐからなり、キャリア濃度を２×１０^１７ｃｍ^−３とし、層厚を１μｍとした。また、ｐ型半導体層６は、Ｍｇをドープしたｐ型ＧａＰ層であり、キャリア濃度を３×１０^１８ｃｍ^−３とし、層厚を３μｍとした。

以上の各工程処理により、積層用基板３０上に、ｎ型半導体層８、発光層７及びｐ型半導体層６をこの順で積層して化合物半導体層１１を形成した。

「積層体の形成（積層体形成工程）」
次に、上記工程で形成した化合物半導体層１１のｐ型半導体層６を、表面から１μｍの深さに至る領域を研磨して鏡面加工することで、ｐ型半導体層６の表面粗さを０．１８ｎｍ程度とした。
次いで、鏡面研磨したｐ型半導体層６上に、ＡｕＢｅ合金膜及びＡｕ膜からなる積層膜をフォトリソグラフィ技術によって順次積層してパターニングすることにより、ｐ型オーミック電極５を形成した。この際、ＡｕＢｅ合金膜／Ａｕ膜の膜厚をそれぞれ０．４μｍ／０．２μｍとし、２０μｍ径の円形とされたｐ型オーミック電極５を８０μｍの等間隔で複数形成した。

次いで、化合物半導体層１１のｐ型半導体層６上に形成したｐ型オーミック電極５を覆うように、ｐ型半導体層６上に接合層４を形成した。まず、透明の導電膜であり、ＩＴＯからなる透光性薄膜層４ａを、複数のｐ型オーミック電極５を完全に覆うように形成した後、４５０℃の温度で熱処理を施すことにより、オーミックコンタクト形成した。次いで、その表面に、Ａｇ合金からなる０．５μｍの反射層４ｂ、Ｗ及びＰｔが各０．１μｍずつ積層されたバリア層４ｃ、０．５μｍのＡｕ層４ｄ、ＡｕＧｅ材料（融点：３８６℃）からなる１μｍの金属接合層４ｅの各層を、蒸着法を用いて順次積層して接合層４を形成した。

「ヒートシンク基板の形成（基板形成工程）」
次に、金属Ｍｏ塊に圧延処理を施し、得られた圧延板をプレスで打ち抜くことにより、厚さが８０μｍとされた平板状の基材部２を得た。次いで、基材部２の下面２ｂ側に、５００μｍ間隔で直径３００μｍの円形のパターンを形成した。そして、エッチング法を用いて、深さ６５μｍ（基材部２の残厚：１５μｍ）の凹部２１を形成した。この際、エッチング処理後の下面２ｂ側の直径は４００μｍに拡大し、垂直断面が台形状となった。

次いで、基材部２に形成した凹部２１の内部に、電解メッキ法によってＣｕメッキ層からなる埋設部３を埋め込み、さらに、基材部２の下面２ｂ並びに埋設部３の表面に、１μｍの全面メッキを施し、ヒートシンク基板１とした。このヒートシンク基板１の熱膨張係数は５．５ｐｐｍ／Ｋ、熱伝導率は２２０Ｗ／ｍ・Ｋであった。
そして、上面２ａ側に、０．１μｍのＰｔをスパッタ法によって成膜し、表面を安定化させた。

「化合物半導体層とヒートシンク基板の接合（接合工程）」
次に、積層体２０の接合層４に備えられた金属接合層４ｅと、ヒートシンク基板１の上面２ａ側とを共晶接合することにより、化合物半導体層１１とヒートシンク基板１とを接合した。この共晶接合においては、まず、（積層体２０並びにヒートシンク基板１）を基板接合装置内に導入し、装置内圧力が３×１０^−５Ｐａ以下となるまで真空排気を行なった。次いで、基板温度を４００℃程度に加熱した後、１００ｇ／ｃｍ^２程度の荷重を印加することにより、ヒートシンク基板１の上面２ａと金属接合層４ｅとを共晶接合させた。

『積層用基板の除去（除去工程）』
次に、化合物半導体層１１から積層用基板３０を除去して発光面１１ａを露出させた。この際、積層用基板３０及び図示略の緩衝層並びに下地層を、アンモニア系エッチャント等を用いて選択的に除去した。

「ｎ型電極層の形成（電極形成工程）」
次に、ｎ型半導体層８上にｎ型電極層９を形成した。この際、まず、ｎ型半導体層８上に、真空蒸着法を用いて、０．１５μｍのＡｕＧｅ（Ｇｅ質量比１２％）、０．０５μｍのＮｉ、１μｍのＡｕを順次積層した。そして、一般的なフォトリソグラフィ法を用いてパターニングを施した後、４２０℃の温度３分間の熱処理を行うことによって合金化し、低接触抵抗のｎ型電極層９を形成した。また、この際、ヒートシンク基板１についても同時に合金化する処理を施した。

「チップ分割（分割工程）」
次に、上記各工程によって作製したウェーハをダイシングによって裁断し、平面視で略正方形（四角形状）となるように、素子単位のチップに分割した。
まず、化合物半導体層１１及び接合層４を、裁断予定ラインに沿ってエッチング除去した後、ダイヤモンドブレードを装着したダイシングソーを用いて、露出したヒートシンク基板１の内、Ｍｏ材料からなる基材部２の位置を、０．５ｍｍピッチで切断した。そして、化合物半導体層１１の側面に粘着シートを貼着することで、化合物半導体層１１を保護しながら、切断面を湿式の方法で洗浄した。
上記各手順により、平面視形状で１辺が５００μｍの略正方形とされた、チップ状の発光ダイオードＡを作製した。

「ランプの作製」
上記手順によって得られた発光ダイオードＡを実装することにより、図１１に示すようなトップビュー型の発光ダイオードランプ８０を作製した。
まず、熱抵抗が９℃／Ｗとされたマウント用基板８５の表面に設けられたｐ電極端子８３に発光ダイオードＡのヒートシンク基板１側を接着し、また、発光ダイオードＡのｎ型電極層９をワイヤー８６でｎ電極端子８４に接合した。そして、透明な樹脂からなるモールド樹脂８１で発光ダイオードＡの周辺をモールドすることにより、図１１に示すようなトップビュー型の発光ダイオードランプ（ランプ）８０を作製した。

「発光特性の測定」
上記手順で得られた発光ダイオードＡが実装されてなる発光ダイオードランプ８０について、ｎ電極端子８４及びｐ電極端子８３を介して、ｎ型電極層９とヒートシンク基板１との各電極間に順方向電流を流したところ、主波長が６２０ｎｍとされた赤色光が出射された。また、各電極間に２．２Ｖの順方向電圧で１５０ｍＡの順方向電流を流した際の発光効率は約７０ｌｍ／Ｗとなり、高い発光効率を備えることが明らかとなった。また、この際の電力密度は１．４３Ｗ／ｍｍ^２であった。

［比較例１］
比較例１においては、基板全体がＣｕ材料からなり、厚さが８０μｍのヒートシンク基板を用いた点を除き、上記実施例と同様の方法で発光ダイオードを作製し、さらに、この発光ダイオードを用いて、上記実施例と同様の方法でトップビュー型の発光ダイオードランプを作製した。本比較例で用いたＣｕ材料からなるヒートシンク基板は、熱伝導率が３９８Ｗ／ｍ・Ｋ、熱膨張係数が１６．８ｐｐｍ／Ｋであった。

本比較例では、接合工程において、ヒートシンク基板と化合物半導体層を含む積層体とを接合した後、化合物半導体層に割れが発生した。これは、ヒートシンク基板と化合物半導体層との間の熱膨張係数の差が大きいため、化合物半導体層に大きな応力が発生して割れたものと考えられる。また、本比較例においては、分割工程でのチップ分割の際、ダイシングソーのブレードの消耗が激しくチップの欠けが多発し、少量のチップしか作製できず、歩留まりの低いものとなった。このように、本比較例では、分割後のチップの殆どが不合格となり、実用的なプロセスではないことが明らかとなった。

また、分割工程において損傷が生じることなく作製することができた本比較例の発光ダイオードが実装されてなるランプについて、ｎ電極端子及びｐ電極端子を介して、ｎ型電極層とヒートシンク基板の各電極間に順方向電流を流したところ、主波長が６２０ｎｍとされた赤色光が出射された。また、各電極間に２．２Ｖの順方向電圧で１５０ｍＡの順方向電流を流した際の発光効率は約７２ｌｍ／Ｗとなり、発光効率の点では問題が無かったものの、上述したように、本比較例では分割後のチップの殆どが不合格であり、工業生産性の観点から実用的ではなかった。

［比較例２］
比較例２においては、基板全体がＭｏ材料からなり、厚さが８０μｍのヒートシンク基板を用いた点を除き、上記実施例と同様の方法で発光ダイオードを作製し、さらに、この発光ダイオードを用いて、上記実施例と同様の方法でトップビュー型の発光ダイオードランプを作製した。本比較例で用いたＭｏ材料からなるヒートシンク基板は、熱伝導率が１３８Ｗ／ｍ・Ｋであった。

本比較例では、Ｍｏ材料からなるヒートシンク基板と化合物半導体層との間の熱膨張係数の差が小さいことから、接合工程において化合物半導体層に損傷が生じることが無く、また、分割工程における加工性も良好となり、歩留まりが高いものとなった。

また、本比較例の発光ダイオードが実装されてなるランプについて、ｎ電極端子及びｐ電極端子を介して、ｎ型電極層とヒートシンク基板の各電極間に順方向電流を流したところ、主波長が６２０ｎｍとされた赤色光が出射された。また、各電極間に２．２Ｖの順方向電圧で１５０ｍＡの順方向電流を流した際の発光効率は約６２ｌｍ／Ｗとなり、上記実施例に対して発光効率が劣ることが明らかとなった。これは、ヒートシンク基板全体がＭｏ材料からなるため、分割時の加工性等には優れているものの、放熱性が充分ではないため、発光効率が低くなっているものと考えられる。

以上の結果により、本発明に係る発光ダイオード並びにそれが用いられてなるランプが、発光効率に優れ、高い輝度を備えるとともに、本発明に係る発光ダイオードの製造方法が歩留まりに優れていることが明らかである。

本発明の発光ダイオードは、優れた放熱特性を備え、従来にない高輝度で高効率の発光ダイオードを提供するものなので、各種の表示ランプや照明器具等に好適に用いることができる。

１…ヒートシンク基板（基板）、２…基材部、２１…凹部、２ａ…上面（一面側）、２ｂ…下面、３…埋設部、４…接合層、５…ｐ型オーミック電極、６…ｐ型半導体層、７…発光層、８…ｎ型半導体層、９…ｎ型電極層、１１…化合物半導体層、１１ａ…光取出面、１１ｂ…分断溝、３０…積層用基板、Ａ…発光ダイオード、８０…発光ダイオードランプ（ランプ）

Claims (19)

1. 基板上に少なくとも発光層を含む化合物半導体層が積層され、該化合物半導体層の上面側が発光面とされたチップ構造を有する発光ダイオードであって、
   前記基板は、基材部と、該基材部に囲まれた埋設部とからなるとともに、前記基材部の下面側に凹部が形成され、該凹部に前記埋設部が設けられ、且つ、前記埋設部の厚さが、前記基材部の厚さの７０％以上とされており、
   さらに、前記基板は、前記基材部と前記埋設部とが、それぞれ異なる金属材料からなるとともに、前記基材部が、前記埋設部よりも熱膨張係数が小さな材料からなり、
   前記化合物半導体層は、前記基板上において、前記基材部の上面側に、少なくとも、ｐ型半導体層、発光層及びｎ型半導体層の各層が積層されてなることを特徴とする発光ダイオード。
2. 前記基材部と前記化合物半導体層との間の熱膨張係数の差が、±１．５ｐｐｍ／Ｋ以下であることを特徴とする請求項１に記載の発光ダイオード。
3. 前記基板は、熱伝導率が２００Ｗ／ｍ・Ｋ以上であることを特徴とする請求項１又は請求項２に記載の発光ダイオード。
4. 前記基材部は、モリブデン又はタングステン、あるいはこれらの合金材料からなることを特徴とする請求項１〜請求項３の何れか１項に記載の発光ダイオード。
5. 前記埋設部は、金、銀、銅、又はアルミニウムの内の少なくとも何れか１種以上を含む材料からなることを特徴とする請求項１〜請求項４の何れか１項に記載の発光ダイオード。
6. 前記埋設部が、金、銀、銅、又はアルミニウムの内の少なくとも何れか１種以上を含むメッキ層であることを特徴とする請求項５に記載の発光ダイオード。
7. 前記化合物半導体層に含まれる前記発光層は、ＡｌＧａＩｎＰ又はＡｌＧａＡｓを含む材料からなることを特徴とする請求項１〜請求項６の何れか１項に記載の発光ダイオード。
8. 前記基板が、１辺あたりの長さが５００μｍ以上の平面視略四角形とされていることを特徴とする請求項１〜請求項７の何れか１項に記載の発光ダイオード。
9. さらに、前記化合物半導体層の前記ｎ型半導体層上に、負極であるｎ型電極層が設けられるとともに、前記基板が正極とされ、各電極間に０．５Ｗ／ｍｍ^２以上の密度を有する電力が印加されるものであることを特徴とする請求項１〜請求項８の何れか１項に記載の発光ダイオード。
10. 前記基板と化合物半導体層とが、金属接合層によって接合されてなることを特徴とする請求項１〜請求項９の何れか１項に記載の発光ダイオード。
11. 前記基板と化合物半導体層とが直に接合されてなることを特徴とする請求項１〜請求項９の何れか１項に記載の発光ダイオード。
12. 積層用基板上に、少なくともｎ型半導体層、発光層及びｐ型半導体層を順次積層することで、前記発光層を含む化合物半導体層を形成し、該化合物半導体層に備えられる第２の半導体層の上にオーミック特性を有する第２の電極を形成した後、該第２の電極を覆うように接合層を積層して積層体を形成する工程と、
    基材部の下面側の少なくとも一部にエッチング法によって凹部を形成し、前記凹部の内部に前記基材部に囲まれた埋設部を形成するとともに、前記埋設部の厚さを、前記基材部の厚さの７０％以上として基板を形成した後、前記積層体の接合層と前記基板の上面側とを接合することで前記積層体と前記基板とを接合する工程と、
    前記積層用基板を前記化合物半導体層から剥離して、該化合物半導体層に備えられる第１の半導体層の光取出面を露出させた後、該光取出面の上に第１の電極を形成する工程と、
    前記化合物半導体層及び前記接合層を複数に分割した後、該複数の化合物半導体層の各々の間に形成される分断溝に沿って、前記基板における基材部の位置を切断することで素子単位に分割する工程と、を具備しており、
    前記基板は、前記基材部と前記埋設部とが、それぞれ異なる金属材料からなるとともに、前記基材部が、前記埋設部よりも熱膨張係数が小さな材料からなることを特徴とする発光ダイオードの製造方法。
13. 積層用基板上に、少なくともｎ型半導体層、発光層及びｐ型半導体層を順次積層して化合物半導体層を形成する半導体層形成工程と、
    前記化合物半導体層に備えられる前記ｐ型半導体層の上にｐ型オーミック電極を形成した後、該ｐ型オーミック電極を覆うように接合層を積層して積層体を形成する積層体形成工程と、
    基材部の下面側の少なくとも一部にエッチング法によって凹部を形成した後、前記凹部の内部に前記基材部に囲まれた埋設部を形成するとともに、前記埋設部の厚さを、前記基材部の厚さの７０％以上として基板を形成する基板形成工程と、
    前記積層体の接合層と前記基板の上面側とを接合することにより、前記化合物半導体層と前記基板とを接合する接合工程と、
    前記積層用基板を前記化合物半導体層から剥離して、該化合物半導体層に備えられる前記ｎ型半導体層の光取出面を露出させる除去工程と、
    前記ｎ型半導体層の光取出面の上にｎ型電極層を形成する電極形成工程と、
    前記化合物半導体層及び前記接合層を複数に分割した後、該複数の化合物半導体層の各々の間に形成される分断溝に沿って、前記基板における基材部の位置を切断する分割工程と、を具備しており、
    前記基板は、前記基材部と前記埋設部とが、それぞれ異なる金属材料からなるとともに、前記基材部が、前記埋設部よりも熱膨張係数が小さな材料からなることを特徴とする発光ダイオードの製造方法。
14. 前記基板形成工程は、前記基材部の凹部の内部にメッキ法を用いて前記埋設部を形成することを特徴とする請求項１３に記載の発光ダイオードの製造方法。
15. 前記基板形成工程は、前記基材部を、モリブデン又はタングステン、あるいはこれらの合金材料から形成することを特徴とする請求項１３又は請求項１４に記載の発光ダイオードの製造方法。
16. 前記基板形成工程は、前記埋設部を、金、銀、銅、又はアルミニウムの内の少なくとも何れか１種以上を含む材料から形成することを特徴とする請求項１３〜請求項１５の何れか１項に記載の発光ダイオードの製造方法。
17. 前記電極形成工程と前記分割工程との間において、前記ｎ型半導体層の前記光取出面を粗面化する粗面化工程を設けることを特徴とする請求項１３〜請求項１６の何れか１項に記載の発光ダイオードの製造方法。
18. 請求項１２〜請求項１７の何れか１項に記載の製造方法で得られる発光ダイオード。
19. 請求項１〜請求項１１、又は請求項１８の何れか１項に記載の発光ダイオードが用いられてなるランプ。

Images