JP2004297095A - 化合物半導体発光素子の製造方法 - Google Patents
化合物半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2004297095A JP2004297095A JP2004211538A JP2004211538A JP2004297095A JP 2004297095 A JP2004297095 A JP 2004297095A JP 2004211538 A JP2004211538 A JP 2004211538A JP 2004211538 A JP2004211538 A JP 2004211538A JP 2004297095 A JP2004297095 A JP 2004297095A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- hole
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【課題】 1回のワイヤボンディングで済み、位置合わせの容易な実装が可能で、工数の低減につながるチップを作製すること課題とする。
【解決手段】 基板11の一面上に活性層を形成すべく複数の半導体薄膜層からなる半導体層4を積層形成し、半導体層4の上面に一方の電極33を設ける化合物半導体発光素子の製造方法において、他方の電極33がコンタクトされる第1の半導体薄膜層13を露出するために第1の半導体薄膜層13上の半導体膜を除去して露出領域10を形成し、露出領域10に基板11及び第1の半導体薄膜層13を貫く貫通孔2をレーザ加工により設け、貫通孔2に導電性材料3を設け、導電性材料3と電気的に接続されると共に露出領域10に位置する第1の半導体薄膜層13とオーミックコンタクトするオーミック電極31を形成し、絶縁性基板11の他面に設けた電極33と第1の半導体薄膜層13を貫通孔2に設けた導電性材料3とオーミック電極31を介して電気的に接続する。
【選択図】 図2
【解決手段】 基板11の一面上に活性層を形成すべく複数の半導体薄膜層からなる半導体層4を積層形成し、半導体層4の上面に一方の電極33を設ける化合物半導体発光素子の製造方法において、他方の電極33がコンタクトされる第1の半導体薄膜層13を露出するために第1の半導体薄膜層13上の半導体膜を除去して露出領域10を形成し、露出領域10に基板11及び第1の半導体薄膜層13を貫く貫通孔2をレーザ加工により設け、貫通孔2に導電性材料3を設け、導電性材料3と電気的に接続されると共に露出領域10に位置する第1の半導体薄膜層13とオーミックコンタクトするオーミック電極31を形成し、絶縁性基板11の他面に設けた電極33と第1の半導体薄膜層13を貫通孔2に設けた導電性材料3とオーミック電極31を介して電気的に接続する。
【選択図】 図2
Description
本発明は、青色発光ダイオード、青色レーザダイオード等の化合物半導体発光素子とその製造方法に関わり、特にサファイア等の絶縁性基板上にエピタキシャル成長された窒化物系化合物半導体を備える発光素子の製造方法に関する。
青色発光ダイオード、青色レーザダイオード等に用いる窒化物系化合物半導体のエピタキシャル成長は、窒化物系化合物半導体と格子整合するサファイア(Al2O3)基板上に行われるのが一般的である。窒化物系化合物半導体を用いた青色系の半導体素子の基本構造は、例えば、第23図に示されるような構造になっている。すなわち、サファイア基板210上に、例えば、AlXGa1-XN(0≦X≦1)からなるバッファ層220が設けられ、このバッファ層220上に、例えば、シリコン(Si)がドープされたn型のGaNからなるn型コンタクト層230が形成されている。そして、n型コンタクト層230上に、例えば、シリコン(Si)がドープされたn型AlXGa1-XN(0≦X≦1)からなるn型クラッド層240が形成されている。このn型クラッド層240上に、例えば、AlaInbGa1-a-bN(0≦a、0≦b、a+b≦1)組成の多重量子井戸からなる活性層250が形成されている。この活性層250上に、例えば、マグネシウム(Mg)がドープされたp型のAlYGa1-YN(0≦Y≦1)からなるp型クラッド層260が形成され、このp型クラッド層260上に、例えば、マグネシウム(Mg)がドープされたp型のGaNからなるp型コンタクト層270が形成されている。
そして、p型コンタクト層270の表面にp型電極280が設けられ、積層された半導体層の一部がエッチングされて露出したn型コンタクト層230の表面にn型電極290が設けられている。
上記したサファイア基板は絶縁体であるため、導電性基板を備える通常の発光デバイスのように、基板裏面に電極を設け、半導体層表面に設けられたもうひとつの電極とで両極の電極を成し、通電することができない。
このため、上記したように、半導体層の表面から半導体層の一部を取り除き、一方の伝導型半導体層を露出させ、残った半導体層表面に他方の極の電極を形成することで、半導体層表面側に両方の電極を設け通電し、デバイスとして機能させていた。
この構造では両極電極が同一面側に存在するため、遮光される部分の面積が大きく、光取り出し効率が悪い。そして、両極電極が同一面側に存在する所為でどうしても2回のワイヤボンディングが必要であるという問題があった。更に、フェースダウン実装する場合、チップの両極電極が、それに対向する基台の電極の位置と正確に合致しなければならず、この位置合わせが非常に精密で難しいという問題があった。
ところで、サファイア基板側から半導体層とコンタクトを取るためにサファイア基板にコンタクト孔を形成した半導体発光素子が、特許文献1に示されている。この半導体発光素子は、サファイア基板の裏面側に段差が形成され、この段差により薄く形成された基板の肉薄部分に半導体層を露出させるコンタクト孔が反応性イオンエッチングにより設けられている。
確かに、上記明細書に示されている半導体発光素子においては、サファイア基板側から半導体層とのコンタクトを取ることができ、基板側と半導体層側とに電極を分けて配置させることができる。
特開平10−173235号公報
しかし、この素子においては、反応性イオンエッチングでコンタクト孔を形成するために、予め基板に段差を形成する必要があり、工程が複雑になると共に、エッチング加工時に基板の割れが発生しやすいなどの問題があった。
そこで、本発明は、光取り出し効率の向上を図ることを課題の1つとする。そして、1回のワイヤボンディングで済み、位置合わせの容易な実装が可能で、工数の低減につながるチップの作製を課題の1つとする。更に、工程数を削減し、基板の割れなどの発生を削減し、歩留まりの良い素子を提供することを課題の1つとしている。
請求項1に記載の発明は、絶縁性基板の一面上に活性層を形成すべく複数の半導体薄膜層からなる半導体層を積層形成し、この半導体層の上面に一方の電極を設ける化合物半導体発光素子の製造方法において、他方の電極がコンタクトされる第1の半導体薄膜層を露出するために第1の半導体薄膜層上の半導体膜を除去して露出領域を形成し、この露出領域に前記絶縁性基板及び第1の半導体薄膜層を貫く貫通孔をレーザ加工により設け、前記貫通孔に電気的パスを形成し、前記電気的パスと電気的に接続されると共に前記露出領域に位置する前記第1の半導体薄膜層とオーミックコンタクトするオーミック電極を形成し、前記絶縁性基板の他面に設けた電極と前記第1の半導体薄膜層を前記貫通孔に形成した電気的パスと前記オーミック電極を介して電気的に接続することを特徴とする。
請求項2に記載の発明は、請求項1の構成に加え、前記露出領域に素子を貫く貫通孔をレーザ加工によって設ける際、加工を半導体層の積層側から行うことを特徴とする。
請求項3に記載の発明は、請求項1の構成に加え、前記貫通孔を開けた後、孔内をドライエッチングによって清浄することを特徴とする。
請求項4に記載の発明は、請求項1の構成に加え、前記貫通孔を開けた後、孔内を塩素系、フッ素系のガスを用いてドライエッチングによって清浄することを特徴とする。
請求項5に記載の発明は、請求項1の構成に加え、前記化合物半導体発光素子が複数形成されたウェハを個々の発光素子に分割する際に、レーザ加工によって溝を形成し、この溝に沿ってウェハを個々の発光素子に分割することを特徴とする。
請求項6に記載の発明は、請求項5の構成に加え、記溝加工の後、加工によってダメージを受けた半導体層を塩素系、フッ素系のガスを用いてドライエッチングによって除去することを特徴とする。
請求項7記載の発明は、請求項5の構成に加え、前記溝加工をレーザ加工によって行う際、加工を絶縁性基板側、または半導体層積層側、または絶縁性基板側、半導体層積層側の両方から行うことを特徴とする。
上記のように、本発明によれば高効率の光取り出しが可能となる。また、素子の静電耐圧向上を図ることができる。
そして第2伝導型半導体層のみで基台との位置合わせを行えばよく、容易で且つ正確な実装が可能とすることができる。
本発明を添付の図面に従ってより詳細に説明する。
まず、第1の実施形態について、第1図及び第2図を参照して説明する。第1図は、この発明の第1の実施形態にかかる化合物半導体発光素子1の裏面側から1個の素子を見た底面図、第2図は、第1図のII-IIに沿って断面した化合物半導体発光素子1の断面図である。
第2図に示すように、素子1は、その上下方向に貫通する孔2を備えていることを特徴としている。この貫通孔2は、レーザ光を照射するレーザ加工によって直径が30μm〜100μmの円柱状、または円錐状に形成される。尚、貫通孔2は、表裏の開口部の直径が広く、中央部が窪んだ中すぼみ形状に形成しても良い。
この実施の形態では直径50μmの孔2をレーザ加工により形成した。レーザは、半導体層の積層側から照射するのが好ましい。この孔2は、素子の上下方向の電気的な通路(電気的パス)として利用される。電気的パスを形成するために、孔2には、その内部を充填するように、導電性材料3が設けられる。この導電性材料3としては、例えば、導電ペーストを圧入法により充填する。
また、導電性材料3は、メッキなどにより形成することもできる。メッキは、例えば、ニッケル(Ni)をシードとして孔2の表面に蒸着した後、銅(Cu)メッキし、孔2の内壁面に導電性材料3を形成すればよい。
更に、内部を充填する場合には、導電性ペースト以外に、溶融半田、あるいは金属のマイクロボールなどを用いることができる。
素子1は、基板11上に2層以上の半導体薄膜が積層された半導体層4を備えて構成される。基板11は、絶縁性基板によって構成される。基板11は、例えばサファイア基板によって構成される。素子1は、基板11にバッファ層12を介して、第1の伝導型半導体層と第2の伝導型半導体層が積層された半導体層4が順次形成される。
バッファ層12と半導体層4は、例えば、MOCVD法により形成され、例えば、バッファ層12としては、基板11上に膜厚300nm程度のAlXGa1-XN(0≦X≦1)層が形成される。そして、このバッファ層12上に、例えば、シリコン(Si)がドープされた膜厚3μm程度のn型のGaN層からなるn型コンタクト層13が形成される。そして、n型コンタクト層13上に、例えば、シリコン(Si)がドープされた膜厚300nm程度のn型AlXGa1-XN(0≦X≦1)からなるn型クラッド層14が形成される。このn型クラッド層14上に、例えば、AlaInbGa1-a-bN(0≦a、0≦b、a+b≦1)組成の多重量子井戸からなる活性層15が形成されている。この活性層15上に、例えば、マグネシウム(Mg)がドープされた膜厚300nm程度のp型のAlYGa1-YN(0≦Y≦1)からなるp型クラッド層16が形成され、このp型クラッド層16上に、例えば、マグネシウム(Mg)がドープされた膜厚500nm程度のp型のGaNからなるp型コンタクト層17が形成される。
なお、バッファ層12を介在させることなく直接半導体層4を基板11上に形成することもできる。
n型コンタクト層13(第1の伝導型半導体層)の一部は、その上に積層された半導体層(第2の伝導型半導体層を含む)が除去され、その一部が露出した露出領域10を有している。半導体層4の除去は、ドライエッチングを含む工程によって行われる。この露出領域10に、前記貫通孔2を配置している。
半導体層4のダメージを抑えるために、基板11の半導体層4が形成された面と同じ側からレーザ照射を行うことが望ましい。孔2の形状は上下の直径が同一の円柱状に設定されるが、若干のテーパーが形成される。また、半導体層4からレーザを照射した後、基板11の側からレーザを照射して貫通孔2を形成することもできる。レーザは、基板11において光吸収が生じる波長を有するものが選択される。
ここでは、基板11にサファイア基板を用いるので、波長が500nm以下の短波長レーザが用いられる。この実施形態では、固体レーザであるYAGレーザの第3高調波を利用した波長が355nmの紫外レーザを用いている。繰り返し周波数(f)3kHz、走査速度0.5mm/秒、デフォーカス(DF)−80μm、パワー1.85Wで、n電極の中心位置を孔2の中心位置として半導体層4側から1秒程度レーザ照射し、50μmの穴を形成した。孔2の直径は、デフォーカス(DF)、照射時間を制御することで、30μm〜100μmの間で形成することができる。
なお、レーザの種類は上記以外に、YAGレーザの基本波1060nmや、第2高調波533nm、更に第4高調波266nmを用いることもできる。
上記のように形成された孔2に導電性材料3が充填される。なお、孔2に導電性材料3を充填する前に、レーザ加工により半導体層4に与えたダメージ層をドライエッチングにより除去するとよい。この半導体層に与えたダメージをドライエッチングにより除去する際に用いるエッチングガスとしては、塩素系、フッ素系のガスを用いることができる。
導電性材料3の充填は、例えば、次のように行われる。まず、半導体層4側を下向きにし、基板11側に導電性材料を充填した所望の大きさの領域をくり抜いた粘着シートのマスクを貼り付ける。マスクのくり抜き部を中心に導電ペーストなどの導電性材料を塗り込む。導電性材料をへらなどで押さえつけ、孔2内に圧入する。孔2内に導電性材料3が圧入され、孔2に導電性材料3を充填すると、マスクである粘着シートを剥がし、200℃の温度にて、30分間、硬化炉内で熱処理を施し、導電性材料3を硬化させる。その後、余分な導電性材料を剥離液により除去して、孔2内に導電性材料3の充填作業が終わる。
続いて、必要に応じて、基板11の裏面をバックラップし、350μm〜430μm程度の基板11の厚みを95μm程度に薄くする。
そして、n型コンタクト層13には、前記露出領域10においてオーミックコンタクトをとるための電極31を形成している。露出領域10のn型オーミック電極31は、貫通孔2の上縁と接するように配置される。このn型コンタクト層13上に形成されたn型オーミック電極31と導電材料3とが電気的に接続される。貫通孔2に形成される導電材料3をn型コンタクト層13とオーミックコンタクトが可能な材料を用いれば、この電極31は、前記貫通孔2に配置した導電性材料3と兼ねることもできる。すなわち、貫通孔2に導電性材料3を形成することによって、その材料がn型コンタクト層13とオーミックコンタクトが可能であれば、電極31の形成は省略することができる。貫通孔2に形成した導電性材料3を電極31と兼ねることもできる。また、電極31の形成に用いる金属材料を貫通孔2の導電性材料3に兼用することもできる。
p型コンタクト層17には、これとオーミックコンタクトをとるための電極32を形成している。この電極32は、p型コンタクト層17の全面を覆うように形成している。この電極32は、素子1の発する光を反射する反射性の電極としている。
更に、この電極32をp型コンタクト層17の一部のみを覆うように形成し、この部分で素子1の発する光を反射させ、この部分で反射しなかった光は、この電極32に対しp型コンタクト層17と反対側に形成されたこの素子1の発する光の波長を反射する部材によって反射させることもできる。電極32側から光を取り出す場合などにおいては、この電極32は、素子1の発する光を透過する光透過性の電極とすることもできる。
第1図及び第2図に示すように、基板11の半導体層4が形成された面とは反対の面(裏面)には、電極33が形成されている。この電極33は、前記貫通孔2に配置した導電性材料3と電気的に接続される。この電極33は、前記貫通孔2に配置した電極材料と兼ねることもできる。この電極33は所定厚さのパッド電極34を兼ねている。この実施形態では、第1図に示すように、前記貫通孔2を覆うように、パッド電極34を配置しているが、貫通孔2と離れた位置にパッド電極34を配置することもできる。パッド電極34は、ワイヤボンド接続に利用される。パッド電極34は、露出領域10と平面的に重なる位置に配置しているが、例えば、後述する第19図に示すものと同様に、露出領域10と平面的に重なる位置を避けて配置することもできる。
このような素子1は、ウェハ(図示せず)として直径が2インチ程度の基板上に複数形成された後、そのウェハを基盤の目状に分離することにより、個々の素子とされる。ウェハを分割する際には、前記貫通孔2の形成に用いたレーザ光を利用して素子分離用の溝を形成することができる。分離用の溝は、基板11の半導体層4が形成された側と反対側の面、或いは基板11の半導体層4が形成された面、或いは基板11の半導体層4が形成された側と反対側の面及び基板11の半導体層4が形成された面の両方に形成することができる。
分離用溝の深さは、基板11の半導体層4が形成された側と反対側の面に形成する場合は、基板11の裏側から活性層15の手前までの深さに設定される。この実施形態では、基板11の一部が残るように、基板11の厚さよりも若干短い長さに設定される。基板11の半導体層4が形成された面に溝を形成する場合でも、分離用溝の深さは、基板11の厚さの20〜70%に設定するのが好ましい。更に、レーザ加工で生じたダメージ層を、ドライエッチングによって取り除くことが望ましい。このドライエッチングに使用するエッチングガスとしては、塩素系、フッ素系ガスが適している。
第3図は、前記発光素子1を備える発光装置を示している。発光素子1は、基板11が上に位置するように上下反転され、第1のリード電極100上に配置される。素子1の電極32が導電材料101によって第1のリード電極100に電気的に接続される。導電材料101の真上に第1のリード電極100が接着するよう注意を要するのみで、微細な位置合わせは不要である。導電材料101が電極31やn型コンタクト層13に接することを防止するために、これらの上を絶縁材料102によって被覆しておくことが望ましい。この被覆のための絶縁材料102は、前記露出領域10を覆うように予め素子1に配置しておくのが望ましい。基板11側のパッド電極34と第2のリード電極103が金線104などのワイヤボンド線によって電気的に接続される。
第1、第2のリード電極100、103間に所定の電圧または電流を供給すると、第1リード電極100、導電材料101、電極32、半導体層4、電極31、導電性材料3、電極33(34)、ワイヤボンド線104、第2リード電極103の経路が形成され、活性層15から光が取り出される。ここで、発光素子1をLED表示器に利用する場合は、光り取り出し効率を高めるために、素子1や電極100、103を樹脂によってモールドすることが望ましい。
両電極を基板の一方の側に配置する従来例に比べて、基板11の一方と他方に電極をそれぞれ配置することができるので、電極による遮光を抑制して光り取り出し効率を高めることができる。また、ワイヤボンドも1個所で済み、組立作業性を高めることができる。そしてp型の電極32のみで基台との位置合わせを行えばよく、容易で且つ正確な実装を可能とすることができる。
次に、第2の実施形態について、第4図及び第5図を参照して説明する。第4図は素子1の底面図で、第1図と対応する。第5図は、第4図のV−Vに沿った断面図で、第2図と対応する。第1図及び第2図に示す第1の実施形態と同一構成要素には、同一の符号を付し、説明の重複を避けるために、ここではその説明を省略し、相違点を中心に説明する。
素子1は、その上下方向に延びるn型コンタクト層13に達し、n型コンタクト層13を貫通しない縦穴20を備えていることを特徴としている。この縦穴20は、レーザ光を照射するレーザ加工によって直径30μm〜100μmの円柱状、または円錐状に形成される。尚、縦穴20は、開口部並びに底部の直径が広く、中央部が窪んだ中すぼみ形状に形成しても良い。
この実施の形態では直径50μmの縦穴20をレーザ加工により形成した。この縦穴20は、素子の上下方向の電気的な通路(電気的パス)として利用される。電気的パスを形成するために、縦穴20には、その内面を覆うように金属薄膜などの導電性材料30が形成される。導電性材料30は、細部に形成が容易なメッキよって形成するのが好ましいが、穴の外径が大きい場合やテーパー面が形成されている場合などには、金属の蒸着によって形成することもできる。縦穴20は、その内部を金属材料などの導電性材料によって充填することもできる。
導電性材料30をメッキで形成する場合には、例えば、縦穴20の内壁に膜厚20nm程度のチタン(Ti)、白金(Pt)、金(Au)等のn型コンタクト層13とオーミックコンタクトがとれる積層膜を蒸着により形成し、その後、銅(Cu)をメッキして、縦穴20の内壁面にメッキ層からなる導電性材料30を形成する。尚、この導電性材料30は、n型コンタクト層13とオーミックコンタクトが可能な材料だけで形成しても良く、また、オーミックコンタクトが可能な材料でn型コンタクト層13と接触する膜を縦穴20内に形成し、その上に、メッキ、導電性ペースト等を設けて導電性材料30を形成しても良い。
また、金属を充填する場合は、導電性ペースト、溶蝕半田、あるいは金属のマイクロボールなどを用いることができる。
n型コンタクト層13は、第1の実施形態においては、その上に位置する半導体層4の一部が除去され、その一部が露出して露出領域が形成されていた。しかし、この実施形態では、n型コンタクト層13とコンタクトを取る領域において、n型コンタクト層13とその上に位置するp型コンタクト層17を含む半導体層が同一平面形状に形成されているので、従来の露出領域が形成されていない。
縦穴20は、レーザ照射して穴開け加工を施すことによって形成される。レーザ照射は、半導体層4へのダメージを抑えるために、基板11の半導体層4が形成された面(表面)とは反対の面(裏面)側から行われる。縦穴20の形状は上下の直径が同一の円柱状に設定されるが、若干のテーパーが形成される。この実施形態では、レーザ照射する前に、例えば、基板11の裏面をバックラップし、350μm〜430μm程度の基板11の厚みを45μm程度に薄くする。そして、開口部の直径が50μm、底部が40μmのすり鉢状の縦穴20を形成した。
レーザは、第1の実施形態と同様に、基板11において光吸収が生じる波長を有するものが選択される。ここでは、基板11にサファイア基板を用いるので、波長が500nm以下の短波長レーザが用いられる。この第2の実施形態も第1の実施形態と同様に、固体レーザであるYAGレーザの第3高調波を利用した波長が355nmの紫外レーザを用いている。また、YAGレーザの基本波、1060nmや、第2高調波533nm、更に第4高調波266nmを用いることもできる。
レーザ光は、その強度分布としてガウシアン分布のビームプロファイルを持つものが利用される。縦穴20は、その先端がn型コンタクト層13内に達する範囲で形成される。更に、縦穴20は、その先端がクラッド層14には達しない範囲で形成される。
n型コンタクト層13に接続された導電性材料30は、上述したように、n型コンタクト層13とオーミックコンタクトをとるに適した金属薄膜が用いられる。p型コンタクト層17には、これとオーミックコンタクトをとるための電極32を形成している。この電極32は、p型コンタクト層17の全面を覆うように形成している。この電極32は、p型コンタクト層17の一部のみを覆うように形成することもできる。この電極32は、素子1の発する光を反射する反射性の電極としている。
電極32側から光を取り出す場合などにおいては、この電極32は、素子1の発する光を透過する光透過性の電極とすることもできる。この電極32は、それ自体が透光性である以外に、遮光性の導電性材料を櫛歯状あるいはメッシュ状に形成することによって、光透過性構造を有する電極とすることもできる。この第2の実施形態においては、n型電極上の半導体層4を除去していないので、電極12側から光を取り出す場合には、光の出射面積を広くすることができる。
更に、この電極は、電極32の側から光を取り出さない場合、この部分通過した光を、この電極32に対しp型コンタクト層17と反対側に形成されたこの素子の発する光の波長を反射する部材によって反射させることもできる。
第4図及び第5図に示すように、基板11の半導体層4が形成された面とは反対の面には、電極33aが形成されている。この電極33aは、前記縦穴20に配置した導電性材料30aと電気的に接続される。この電極33aは、前記縦穴20に配置した導電性材料30と兼ねることもできる。この電極33aは所定厚さのパッド電極34aを兼ねている。この第2の実施形態では、第4図に示すように、前記縦穴20を塞ぐように、パッド電極34aを配置し、遮光領域の削減を図っているが、後述する第19図に示すものと同様に、縦穴20と離れた位置にパッド電極34aを配置することもできる。パッド電極34aの面積は、縦穴20の入口の面積よりも大きく設定されている。パッド電極34aは、ワイヤボンド接続に利用される。
第4図に示すように、この第2の実施形態では、パッド電極34a及び縦穴20は、基板11の1つの角に位置するようにして配置しているが、第6図、第7図に示すように、平面的に見て基板11の1つの辺の中央近傍や基板の中心部に配置することもできる。縦穴20は、基板11の外側縁11aから一定の距離を保って外側縁11aよりも内側に配置している。
このような素子1は、上記したように、ウェハ(図示せず)として直径が2インチ程度の基板上に複数形成された後、そのウェハを基盤の目状に分離することにより、個々の素子とされる。ウェハを分割する際には、前記縦穴20の形成に用いたレーザ光を利用して素子分離用の溝を形成することができる。分離用の溝は、基板11の半導体層4が形成された側と反対側の面、或いは基板11の半導体層4が形成された面、或いは基板11の半導体層4が形成された側と反対側の面及び基板11の半導体層4が形成された面の両方に形成することができる。分離用溝の深さは、基板11の半導体層4が形成された側と反対側の面に形成する場合は、基板11の裏側から活性層15の手前までの深さに設定される。この実施形態では基板11の一部が残るように、基板11の厚さよりも若干短い長さに設定される。基板11の半導体層4が形成された面に溝を形成する場合でも、分離用溝の深さは、基板11の厚さの20〜70%に設定するのが好ましい。更に、レーザ加工で生じたダメージ層を、ドライエッチングによって取り除くことが望ましい。
基板11の裏面に、分離用溝と同様にして、ウェハの縦と横方向に基盤の目状に長溝を形成し、この長溝を介して、n型コンタクト層13とのコンタクトをとる構造の場合は、ウェハの分割に際して、長溝から素子の分離が始まることによる素子の形状異常が発生する可能性が高い。
しかしながら、上記実施形態のように、素子分離用溝とは形態が相違する縦穴20を形成したので、素子分離がこの縦穴20から始まることに起因して発生する素子形状の異常を未然に防止することができる。
第8図は、前記発光素子1を備える発光装置を示している。発光素子1は、基板11を光取出面とするために、基板11が上に位置するように上下反転され、第1のリード電極100上に配置される。素子1の電極32は導電性材料101によって第1のリード電極100に電気的に接続される。基板11側のパッド電極34aと第2のリード電極103は金線104などのワイヤボンド線よって電気的に接続される。
第2のリード電極100、103間に所定の電圧または電流を供給すると、第1リード電極100、導電材料101、電極32、半導体層4、導電性材料30a、電極33a(34a)、ワイヤボンド線104、第2リード電極103の経路が形成され、活性層15から光が取り出される。したがって、電流経路に電界が集中する個所が少ない構造となり、静電耐圧を高めることができる。
活性層15から出力される光は、基板11を透過して素子1の外に取り出される。ここで、発光素子1をLED表示器に利用する場合は、光取り出し効率を高めるために、素子1や電極100、103を樹脂によってモールドすることが望ましい。
両電極を基板の一方の側に配置する従来例に比べて、基板の一方と他方に電極をそれぞれ配置することができるので、電極による遮光を抑制して光取り出し効率を高めることができる。また、ワイヤボンドも1個所で済み、組立作業性を高めることができる。
次に、第3の実施形態について、第9図、第10図を参照して説明する。第9図は、素子1の底面図で第4図と対応する。第10図は、第9図のX−Xに沿った断面図で、第5図と対応する。上記した第1及び第2の実施形態と同一構成要素には同一の符号を付してその説明を省略し、相違点を中心に説明する。
この第3の実施形態は、第2の実施形態に溝35とそこに配置した導電性材料36を追加した点に特徴が有る。すなわち、基板11の裏面に半導体素子1を貫通しない溝35を追加した。この溝35の先端は、n型コンタクト層13に接している。
溝35は、前記縦穴20と同様に、レーザ照射して形成される。溝35は、縦穴20と連絡され互いに繋がっている。溝35は、基板11の外側縁11aから露出しないように、基板11の外側縁11aと一定の距離を保って外側縁11aの内側に形成している。溝35は、基板11の外側形状に沿うような平面ロ字型に形成している。溝35が基板11の外側縁と交差しない形状で、溝35の外側に基板が額縁状に連続する形状であるので、溝35が素子分離に与える悪影響を抑制することができる。
溝35の内面には、導電性材料36が形成されている。この導電性材料36は、前記縦穴20に形成した電気的パス形成用の導電性材料30と同じ材料で同時に形成しているが、同種の材料で、個別に形成することもできる。この導電性材料36は、n型コンタクト層13にオーミックコンタクトして電気的に接続している。したがって、第2の実施形態に比べて、n型コンタクト層13と電極33aとの電気的な接続面積を広く確保することができる。導電性材料36は、n型コンタクト層13にオーミックコンタクトする金属を極薄く形成することにより、活性層15の光を透過する透光性とすることもできる。導電性材料30も、n型コンタクト層13にオーミックコンタクトする金属を極薄く形成することにより、活性層15の光を透過する透光性とすることができる。導電性材料36あるいは導電性材料30の全部あるいは一部を透光性とすることにより、遮光性の場合に比べて光り取り出し効率を格段に高めることができる。この発光素子も、先の実施形態と同様に、第8図に示すような発光装置に組み込まれて利用される。
次に、第4の実施形態について、第11図及び第12図を参照して説明する。第11図は素子1の底面図で、第1図と対応する。第12図は、第11図のX−Xに沿った断面図で、第2図と対応する。第1図、第2図に示す実施形態と同一構成要素には同一の符号を付してその説明を省略し、相違点を中心に説明する。
第1の実施形態に溝35とそこに配置した電極材料36を追加した点に特徴が有る。すなわち、基板11の裏面に半導体素子1を貫通しない溝35を追加した。この溝35の先端は、n型コンタクト層13に接している。
溝35は、前記貫通孔2と同様に、レーザ照射して形成される。溝35は、貫通孔2と連絡され互いに繋がっている。溝35は、基板11の外側縁11aから露出しないように、基板11の外側縁11aよりも内側に形成している。また、貫通孔2内には、内壁面に導電材料3aが形成されている。
そして、第3の実施形態と同様に、溝35は、基板11の外側形状に沿うような平面ロ字型に形成している。溝35の内面には、前記貫通孔2の内壁面に形成した電気的パス形成用の導電性材料3aと同じもしくは同種の電極材料36が形成されている。この電極材料36は、n型コンタクト層13にオーミックコンタクトして電気的に接続している。したがって、第1の実施形態に比べて、n型コンタクト層13と電極33との電気的な接続面積を広く確保することができる。
次に、第5の実施形態について、第13図及び第14図を参照して説明する。第13図は素子1の底面図で、第1図と対応する。第14図は、第13図のX−Xに沿った断面図で、第2図と対応する。第1図、第2図に示す実施形態と同一構成要素には同一の符号を付してその説明を省略し、相違点を中心に説明する。
第1の実施形態に縦穴37と、その中に配置した電極材料38と、この電極材料38を基板11裏面で接続する電極39を追加した点に特徴がある。すなわち、基板11の裏面に半導体素子1を貫通しない縦穴37を複数追加形成した。この縦穴37の先端は、n型コンタクト層13に接している。縦穴37は、前記貫通孔2と同様に、レーザ照射して形成される。縦穴37は、貫通孔2と連絡されないで独立して形成される。縦穴37は、基板11の外側縁11aからはみ出さないように、基板11の外側縁11aよりも内側に形成している。縦穴37は、基板11の角に対応して貫通孔2を除く3つの角に近接して形成している。前記貫通孔2の内壁には導電性材料3bが形成されている。そして、縦穴37の内面には、前記貫通孔2に形成した導電性材料3bと同じもしくは同種の電極材料38が形成されている。この電極材料38は、n型コンタクト層13にオーミックコンタクトして電気的に接続している。
貫通孔2の導電性材料3bと縦穴37の電極材料38を接続する電極39は、電極33を形成する時に同時に形成される。電極39によって、導電性材料3bと電極材料38は基板11の裏側にて相互に接続される。縦穴37の電極材料38は、パッド電極34を形成する電極33の材料によっても相互に接続している。したがって、第1の実施形態に比べて、n型コンタクト層13と電極33の間の電気的な接続面積を広く確保することができる。また、第4の実施形態に比べて、縦穴37内の電極によって遮光される面積を少なくすることができる。
上記各実施形態において、電極32を光透過性の薄い電極とする場合、あるいはワイヤボンド用の電極が必要な場合などにおいては、図14に示すように、電極32上に、所定の厚さのパッド電極40を別途形成しても良い。
また、第15図、第16図の第6の実施形態に示すように、p型コンタクト層17、p型クラッド層16、活性層15、n型クラッド層14の周囲をn型コンタクト層13が露出するまでエッチングしてメサを形成し、露出したn型コンタクト層部に電極を貫通孔2と電気接続するように作製することで、半導体内部での電流分布を広げ、pn接合面の一部に電流の集中が起こらなくなるため、その結果静電耐圧を向上させることができる。
次に、第7の実施形態について、第17図及び第18図を参照して説明する。第17図は、素子1の底面図で第4図と対応する。第18図は、第17図のX−Xに沿った断面図で、第5図と対応する。上記各実施形態と同一構成要素には同一の符号を付してその説明を省略し、相違点を中心に説明する。
第2の実施形態に縦穴37aと、その中に配置した導電性材料38aと、この導電性材料38aを基板11裏面で接続する電極39aを追加した点に特徴がある。すなわち、基板11の裏面に半導体素子1を貫通しない縦穴37aを複数追加形成した。この縦穴37aの先端は、n型コンタクト層13に接している。縦穴37aは、前記縦穴20と同様に、レーザ照射して形成される。縦穴37aは、縦穴20と連絡されないで独立して形成される。縦穴37aは、基板11の外側縁11aからはみ出さない様に、基板11の外側縁11aよりも内側に形成している。縦穴37aは、基板11の角に対応して縦穴20の近傍を除く3つの角に近接して形成している。縦穴37aの内面には、前記縦穴20に形成した導電性材料31aと同じ、もしくは同種の導電性材料38bが形成されている。この導電性材料38bは、n型コンタクト層13にオーミックコンタクトして電気的に接続している。
縦穴20の導電性材料31aと縦穴37aの導電性材料38bを接続する電極33aと電極39aは、両材料33a、39aを同時に形成することによって形成される。電極39aによって、導電性材料31aと導電性材料38bは基板11の裏側にて相互に接続される。縦穴20の導電性材料31aと縦穴37aの導電性材料38bは、パッド電極34を形成する電極33aの材料によっても相互に接続している。電極39aを透光性とする場合には、電極33aによる遮光を防ぐために、電極39a上の電極33aはパッド電極34を残して除去するのが好ましい。したがって、第2の実施形態に比べて、n型コンタクト層13と電極33aの間の電気的な接続面積を広く確保することができる。また、第3の実施形態に比べて、縦穴20内の材料によって遮光される面積を少なくすることができる。この発光素子も、先の実施形態と同様に、第8図に示すように、基板11が上側になるような配置によって発光装置に組み込まれて利用される。
上記各実施形態において、電極32を光透過性の電極とする場合、あるいはワイヤボンド用の電極が必要な場合などにおいては、第18図に示すように、電極32上に、所定の厚さのパッド電極40を別途形成しても良い。このようにすれば、第18図に示す素子1をそのままの形態、すなわち基板11の半導体層4が形成された面を光り取り出し面として、第8図に示す発光装置に組み込むことができる。そして、基板11側の電極33を第1のリード電極100に接続し、反対側の電極40を第2のリード電極103にワイヤボンド接続することができる。
次に、第8の実施形態について、第19図、第20図を参照して説明する。図19は素子1の底面図で第4図と対応する。図20は、図19のX−Xに沿った断面図で、図1と対応する。上記各実施形態と同一構成要素には同一の符号を付してその説明を省略し、相違点を中心に説明する。
第2の実施形態の縦穴20の断面形状を深さ方向に先細りの形状とした点と、導電性材料31aに接続したパッド電極34bを縦穴20aと離して配置した点に特徴がある。すなわち、縦穴20aの形状を円筒状から円錐台形に変更した。このような縦穴20aは、例えば、レーザビーム加工する際の、レーザ光の強度分布をガウシアン分布のビームプロファイルからそのピーク部分をカットした形態をとる分布のもの(シェイプドビームのビームプロファイル)に変更することによって形成することができる。
縦穴20aが上記の形状であるので、基板11の裏側から導電性材料30aを蒸着やスパッタ等によって形成するに際して、縦穴20aの内面に所定の厚さの導電性材料を形成するのが容易になる。また、縦穴20aの傾斜した面を光反射面として利用することができる。この発光素子も、先の実施形態と同様に、第21図に示すように基板11が上側になるような配置によって発光装置に組み込まれて利用される。
縦穴20aを基板の中央に配置し、パッド電極34bをその横の辺の中央部に隣接して配置したが、第22図に示すような配置に変更することもできる。同図(a)は、縦穴20aを基板の中央に配置し、パッド電極34aを基板11の角に配置した例を示す。同図(b)は、縦穴20aを基板11の対角線方向の一方の角に配置し、パッド電極34bを基板11の対角線方向の他方の角に配置した例を示す。同図(c)は、縦穴20aを基板11の1つの辺の中央部に隣接して配置し、パッド電極34bを基板11の1つの角に配置した例を示す。同図(d)は、縦穴20aを基板11の対角線方向の両方の角に配置し、パッド電極34bを基板34aの別の対角線方向の一方の角に配置した例を示す。
この発光素子も、先の実施形態と同様に、第21図に示すように基板11が上側になるような配置によって発光装置に組み込まれて利用される。
本発明は、上記の実施形態に限られるものではなく、その趣旨を外れない範囲で種々の変更を行うことができる。例えば、基板11として絶縁基板以外に半導体基板を用いる場合にも適用することができる。
以上のように、本発明の化合物半導体発光素子は、青色発光ダイオード、青色レーザダイオードなどに適している。
1 化合物半導体素子
2 貫通孔
3 導電性材料
4 半導体層
11 基板
12 バッファ層
13 n型コンタクト層
17 p型コンタクト層
31 n型オーミック電極
32 電極
2 貫通孔
3 導電性材料
4 半導体層
11 基板
12 バッファ層
13 n型コンタクト層
17 p型コンタクト層
31 n型オーミック電極
32 電極
Claims (7)
- 絶縁性基板の一面上に活性層を形成すべく複数の半導体薄膜層からなる半導体層を積層形成し、この半導体層の上面に一方の電極を設ける化合物半導体発光素子の製造方法において、他方の電極がコンタクトされる第1の半導体薄膜層を露出するために第1の半導体薄膜層上の半導体膜を除去して露出領域を形成し、この露出領域に前記絶縁性基板及び第1の半導体薄膜層を貫く貫通孔をレーザ加工により設け、前記貫通孔に電気的パスを形成し、前記電気的パスと電気的に接続されると共に前記露出領域に位置する前記第1の半導体薄膜層とオーミックコンタクトするオーミック電極を形成し、前記絶縁性基板の他面に設けた電極と前記第1の半導体薄膜層を前記貫通孔に形成した電気的パスと前記オーミック電極を介して電気的に接続することを特徴とする化合物半導体発光素子の製造方法。
- 前記露出領域に素子を貫く貫通孔をレーザ加工によって設ける際、加工を半導体層の積層側から行うことを特徴とする請求項1に記載の化合物半導体発光素子の製造方法。
- 前記貫通孔を開けた後、孔内をドライエッチングによって清浄することを特徴とする請求項1に記載の化合物半導体発光素子の製造方法。
- 前記貫通孔を開けた後、孔内を塩素系、フッ素系のガスを用いてドライエッチングによって清浄することを特徴とする請求項1に記載の化合物半導体発光素子の製造方法。
- 前記化合物半導体発光素子が複数形成されたウェハを個々の発光素子に分割する際に、レーザ加工によって溝を形成し、この溝に沿ってウェハを個々の発光素子に分割することを特徴とする請求項1に記載の化合物半導体発光素子の製造方法。
- 前記溝加工の後、加工によってダメージを受けた半導体層を塩素系、フッ素系のガスを用いてドライエッチングによって除去することを特徴とする請求項5に記載の化合物半導体発光素子の製造方法。
- 前記溝加工をレーザ加工によって行う際、加工を絶縁性基板側、または半導体層積層側、または絶縁性基板側、半導体層積層側の両方から行うことを特徴とする請求項5に記載の化合物半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004211538A JP2004297095A (ja) | 2001-11-19 | 2004-07-20 | 化合物半導体発光素子の製造方法 |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001353003 | 2001-11-19 | ||
JP2001358042 | 2001-11-22 | ||
JP2002138356 | 2002-05-14 | ||
JP2002138357 | 2002-05-14 | ||
JP2002289731 | 2002-10-02 | ||
JP2002289732 | 2002-10-02 | ||
JP2004211538A JP2004297095A (ja) | 2001-11-19 | 2004-07-20 | 化合物半導体発光素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003546411A Division JPWO2003044872A1 (ja) | 2001-11-19 | 2002-11-19 | 化合物半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004297095A true JP2004297095A (ja) | 2004-10-21 |
Family
ID=33425866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004211538A Pending JP2004297095A (ja) | 2001-11-19 | 2004-07-20 | 化合物半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004297095A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007089077A1 (en) * | 2006-02-01 | 2007-08-09 | Epivalley Co., Ltd. | Iii-nitride semiconductor light emitting device and method of manufacturing the same |
WO2007119919A1 (en) * | 2006-04-18 | 2007-10-25 | Epivalley Co., Ltd. | Iii-nitride semiconductor light emitting device and method for manufacturing the same |
WO2008001990A1 (en) * | 2006-06-30 | 2008-01-03 | Epivalley Co., Ltd. | Iii-nitride semiconductor light emitting device and method for manufacturing the same |
JP2009532895A (ja) * | 2006-08-31 | 2009-09-10 | エピヴァレー カンパニー リミテッド | Iii族窒化物半導体発光素子 |
WO2010109801A1 (ja) * | 2009-03-26 | 2010-09-30 | 昭和電工株式会社 | 発光ダイオード及びその製造方法、並びにランプ |
KR101004711B1 (ko) | 2006-08-31 | 2011-01-04 | 주식회사 에피밸리 | 3족 질화물 반도체 발광소자 및 그 제조 방법 |
JP2011066048A (ja) * | 2009-09-15 | 2011-03-31 | Toyoda Gosei Co Ltd | Iii族窒化物半導体発光素子 |
KR101128261B1 (ko) | 2011-11-29 | 2012-03-22 | 박진성 | 전공정이 웨이퍼 레벨로 제조된 led 패키지 및 그 제조방법 |
JP2012525690A (ja) * | 2009-04-28 | 2012-10-22 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光ダイオードおよび発光ダイオードを製造する方法 |
KR101205437B1 (ko) | 2011-10-11 | 2012-11-28 | 삼성전자주식회사 | 반도체 발광 소자 |
JP2013016875A (ja) * | 2008-09-30 | 2013-01-24 | Seoul Opto Devices Co Ltd | 発光装置 |
US8653552B2 (en) | 2012-02-24 | 2014-02-18 | Stanley Electric Co., Ltd. | Semiconductor light-emitting device |
US8981409B2 (en) | 2012-08-03 | 2015-03-17 | Stanley Electric Co., Ltd. | Semiconductor light emitting device |
-
2004
- 2004-07-20 JP JP2004211538A patent/JP2004297095A/ja active Pending
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007089077A1 (en) * | 2006-02-01 | 2007-08-09 | Epivalley Co., Ltd. | Iii-nitride semiconductor light emitting device and method of manufacturing the same |
WO2007119919A1 (en) * | 2006-04-18 | 2007-10-25 | Epivalley Co., Ltd. | Iii-nitride semiconductor light emitting device and method for manufacturing the same |
JP2009528694A (ja) * | 2006-04-18 | 2009-08-06 | エピヴァレー カンパニー リミテッド | Iii族窒化物半導体発光素子及びその製造方法 |
WO2008001990A1 (en) * | 2006-06-30 | 2008-01-03 | Epivalley Co., Ltd. | Iii-nitride semiconductor light emitting device and method for manufacturing the same |
JP2009532895A (ja) * | 2006-08-31 | 2009-09-10 | エピヴァレー カンパニー リミテッド | Iii族窒化物半導体発光素子 |
KR101004711B1 (ko) | 2006-08-31 | 2011-01-04 | 주식회사 에피밸리 | 3족 질화물 반도체 발광소자 및 그 제조 방법 |
JP2013016875A (ja) * | 2008-09-30 | 2013-01-24 | Seoul Opto Devices Co Ltd | 発光装置 |
US9431377B2 (en) | 2008-09-30 | 2016-08-30 | Seoul Viosys Co., Ltd. | Light emitting device and method of fabricating the same |
US9337175B2 (en) | 2008-09-30 | 2016-05-10 | Seoul Viosys Co., Ltd. | Light emitting device and method of fabricating the same |
US9059015B2 (en) | 2008-09-30 | 2015-06-16 | Seoul Viosys Co., Ltd. | Light emitting device and method of fabricating the same |
WO2010109801A1 (ja) * | 2009-03-26 | 2010-09-30 | 昭和電工株式会社 | 発光ダイオード及びその製造方法、並びにランプ |
JP2010232263A (ja) * | 2009-03-26 | 2010-10-14 | Showa Denko Kk | 発光ダイオード及びその製造方法、並びにランプ |
JP2012525690A (ja) * | 2009-04-28 | 2012-10-22 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光ダイオードおよび発光ダイオードを製造する方法 |
US8796714B2 (en) | 2009-04-28 | 2014-08-05 | Osram Opto Semiconductor Gmbh | Light-emitting diode comprising a carrier body, a mirror layer, and two contact layers |
JP2011066048A (ja) * | 2009-09-15 | 2011-03-31 | Toyoda Gosei Co Ltd | Iii族窒化物半導体発光素子 |
KR101205437B1 (ko) | 2011-10-11 | 2012-11-28 | 삼성전자주식회사 | 반도체 발광 소자 |
WO2013081328A1 (en) * | 2011-11-29 | 2013-06-06 | Jin Sung Park | Light emitting diode package and method of manufacturing light emitting diode package |
KR101128261B1 (ko) | 2011-11-29 | 2012-03-22 | 박진성 | 전공정이 웨이퍼 레벨로 제조된 led 패키지 및 그 제조방법 |
US8653552B2 (en) | 2012-02-24 | 2014-02-18 | Stanley Electric Co., Ltd. | Semiconductor light-emitting device |
US8981409B2 (en) | 2012-08-03 | 2015-03-17 | Stanley Electric Co., Ltd. | Semiconductor light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2003044872A1 (ja) | 化合物半導体発光素子 | |
US10475778B2 (en) | Optoelectronic component and method for producing an optoelectronic component | |
KR101945140B1 (ko) | 질화물 반도체 자외선 발광 소자 및 질화물 반도체 자외선 발광 장치 | |
JP5196097B2 (ja) | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 | |
JP4579654B2 (ja) | 半導体発光装置及びその製造方法、並びに半導体発光装置を備えた照明モジュール及び照明装置 | |
TWI612696B (zh) | 發光二極體(led)結構及形成覆晶led結構之方法 | |
JP2011223049A (ja) | 高光抽出led用の基板除去方法 | |
JP5698633B2 (ja) | 半導体発光装置、発光モジュール、および半導体発光装置の製造方法 | |
JP2005322847A (ja) | 半導体発光装置とその製造方法 | |
TW201349573A (zh) | 半導體發光裝置 | |
CN113380928B (zh) | 半导体装置的制造方法 | |
JP2004297095A (ja) | 化合物半導体発光素子の製造方法 | |
JP2012174902A (ja) | 窒化物半導体発光素子の製造方法 | |
JP2012015437A (ja) | 半導体発光装置 | |
CN110021691B (zh) | 一种半导体发光器件 | |
JP2006073618A (ja) | 光学素子およびその製造方法 | |
JP2004343138A (ja) | 化合物半導体発光素子の製造方法 | |
JPH10335699A (ja) | 化合物半導体発光素子とその製造方法 | |
JP2004297097A (ja) | 化合物半導体発光素子 | |
JP2004343139A (ja) | 化合物半導体発光素子 | |
JP2003282945A (ja) | 半導体発光素子 | |
KR102387087B1 (ko) | 반도체 발광소자용 지지 기판을 제조하는 방법 | |
JP2005005727A (ja) | 化合物半導体発光素子 | |
JP2004297096A (ja) | 化合物半導体発光素子 | |
US12107201B2 (en) | Semiconductor light emitting device and method of manufacturing the same |