[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI433356B - 發光二極體及發光二極體燈 - Google Patents

發光二極體及發光二極體燈 Download PDF

Info

Publication number
TWI433356B
TWI433356B TW099103717A TW99103717A TWI433356B TW I433356 B TWI433356 B TW I433356B TW 099103717 A TW099103717 A TW 099103717A TW 99103717 A TW99103717 A TW 99103717A TW I433356 B TWI433356 B TW I433356B
Authority
TW
Taiwan
Prior art keywords
light
layer
emitting diode
electrode
transparent substrate
Prior art date
Application number
TW099103717A
Other languages
English (en)
Other versions
TW201112446A (en
Inventor
Ryouichi Takeuchi
Wataru Nabekura
Original Assignee
Showa Denko Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko Kk filed Critical Showa Denko Kk
Publication of TW201112446A publication Critical patent/TW201112446A/zh
Application granted granted Critical
Publication of TWI433356B publication Critical patent/TWI433356B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

發光二極體及發光二極體燈
本發明係有關發光二極體及發光二極體燈。
自昔以來，發出紅、橙、黃或黃綠色之可見光之發光二極體(英文簡稱為LED)已知有由磷化鋁‧鎵‧銦(組成式(AlX Ga1-X )Y In1-Y P;0≦X≦1,0<Y≦1))構成之發光層的化合物半導體LED。就此種LED而言，具備由(AlX Ga1-X )Y In1-Y P(0≦X≦1,0<Y≦1)構成之發光層的發光部一般是形成在光學上對從發光層射出之發光不透明，且機械強度不大的砷化鎵(Ga)等基板材料上。
因此，為獲得更高亮度之可見LED，又進行以更加提高元件之機械強度為目的之硏究。亦即，揭示一種在除去如GaAs之不透明基板材料後，改以可透過所發出之光並較習知增進之機械強度優異之透明材料構成的支持體層接合的所謂接合型LED之技術(例如參照專利文獻1～5)。
為獲得高亮度之可見性LED，係使用藉由元件形狀提升取出光效率的方法。其例子揭示一種藉由側面形狀增進高亮度化之技術(例如參照專利文獻6～7)。進一步揭示利用接合基板界面之高電阻層，增進抗靜電性之技術(例如參照專利文獻8)。
[習知技術文獻]
[專利文獻1]日本專利第3230638號公報
[專利文獻2]日本專利特開平6-302857號公報
[專利文獻3]日本專利特開2002-246640號公報
[專利文獻4]日本專利第2588849號公報
[專利文獻5]日本專利特開2001-57441號公報
[專利文獻6]日本專利特開2007-173551號公報
[專利文獻7]美國專利第6229160號公報
[專利文獻8]日本專利特開2007-19057號公報
如此，藉由透明基板接合型LED、晶片形狀之最適化，雖可提供高亮度LED，惟在製造技術上，被要求安裝程序中提高生產性、亮度品質之穩定化等。又有與提高抗靜電性之等的安裝製程關聯之需要。
附帶一提，於發光二極體之表面及背面形成電極之構造之元件中，作很多有關安裝技術的提議。然而，以光取出面有二電極之構造的高亮度元件而言，包含電氣特性在內，構造很複雜，針對抗靜電性之穩定化及安裝技術之檢討並不充份。
例如，如專利文獻6所揭示，揭示一種為了高亮度化，而藉由基板側面中之接近發光層側對發光層之發光面大致垂直之第1側面及在遠離發光層側對發光面傾斜之第2側面，而達成高亮度化之技術。
然而，由於與封裝連接之基板底面之形成面積小而發光面之面積大，因此，在將金屬線引線接合於第1或第2電極之際有晶片容易翻倒的問題。因此，要在發光二極體元件與封裝間獲得穩定的連接強度，有黏晶劑之選定及連接條件之管理等之限制很大的問題。
另一方面，專利文獻8所載發光二極體中，係藉由設置高電阻層於發光部與導電性基板之間，謀得抗靜電性之提升。然而，為了與封裝電氣接觸，須使用銀糊料等導電性糊料。由於此等導電性糊料之光吸收很大，因此，在透明基板連接型LED情況下，有妨礙發光之問題。特別是因若過量使用屬於導電性糊料之銀糊料等時，即會覆蓋透明基板之側面，因此有亮度顯著降低之問題。相反地，於導電性糊料之使用量過少情況下，有黏接強度不足，LED晶片不穩定之問題。
本發明係有鑑於上述情事而完成者，其目的在於提供一種於光取出面具有二電極及傾斜側面發之光二極體，其一面維持高的光取出效率，一面提高安裝程序之生產性，且在施加逆電壓之際，逆向電流不會流經發光層。
亦即，本發明和以下有關。
(1)一種發光二極體，係含有pn接合型發光部之化合物半導體層與透明基板接合之發光二極體，其特徵在於包括：第1及第2電極，設在發光二極體之主要光取出面上；以及第3電極，形成於前述透明基板之和前述化合物半導體層之接合面之相反側上。
(2)如前述申請專利範圍第(1)項所載之發光二極體，其中前述第3電極係肖特基電極。
(3)如前述申請專利範圍第(1)或(2)項所載之發光二極體，其中前述第3電極具有相對於前述光取出面之發光，反射率90%以上之反射層。
(4)如前述申請專利範圍第(3)項所載之發光二極體，其中前述反射層係含有銀、金、鋁、鉑或其一種以上之合金。
(5)如前述申請專利範圍第(3)或(4)項所載之發光二極體，其中前述第3電極在和前述透明基板相接之面與前述反射層間具有氧化膜。
(6)如前述申請專利範圍第(5)項所載之發光二極體，其中前述氧化膜係透明導電膜。
(7)如前述申請專利範圍第(6)項所載之發光二極體，其中前述透明導電膜係銦、錫氧化物構成之透明導電膜(ITO)。
(8)如前述申請專利範圍第(1)至(7)項中任一項所載之發光二極體，其中前述第3電極在和前述透明基板相接之面的相反側上具有連接層。
(9)如前述申請專利範圍第(8)項所載之發光二極體，其中前述連接層係熔點不滿400℃之共晶金屬。
(10)如前述申請專利範圍第(8)或(9)項所載之發光二極體，其中前述第3電極在前述反射層與前述連接層間具備熔點2000℃以上之高熔點障壁層金屬。
(11)如前述申請專利範圍第(10)項所載之發光二極體，其中前述高熔點障壁層金屬包含選自由鎢、鉬、鈦、鉑、鉻、鉭構成之群之至少一者。
(12)如前述申請專利範圍第(1)至(11)項中任一項所載發光二極體，其中前述發光部包含由組成式(AlX Ga1-X )Y In1-Y P(0≦X≦1,0＜Y≦1))構成之發光層。
(13)如前述申請專利範圍第(1)至(12)項中任一項所載發光二極體，其中前述第1及第2電極係歐姆電極。
(14)如前述申請專利範圍第(1)至(13)項中任一項所載發光二極體，其中前述透明基板之材質係GaP。
(15)如前述申請專利範圍第(1)至(14)項中任一項所載發光二極體，其中前述透明基板之側面具有：在接近前述化合物半導體層側對前述光取出面大致垂直之垂直面以及在遠離前述化合物半導體層側對前述光取出面向內側傾斜之傾斜面。
(16)如前述申請專利範圍第(1)至(15)項中任一項所載發光二極體，其中於前述化合物半導體層與前述透明基板間設置具有較前述透明基板之電阻還高的高電阻層。
(17)一種發光二極體燈，具備如前述申請專利範圍第(1)至(16)項中任一項所載之發光二極體，設於前述發光二極體之前述發光部上方之前述第1或第2電極與前述第3電極連接於大致同電位。
根據本發明之發光二極體，係作成除了設於主要光取出面之第1電極及第2電極外，還具備設於透明基板和化合物半導體層之接合面之相反側上之第3電極之構造。此第3電極係具有可達到高亮度化、導通性、安裝程序之穩定化之層疊構造之新功能電極。因此，可提供一面維持高的光取出效率，一面提高安裝程序中之生產性，同時在施加逆電壓之際逆向電流不會流經發光層之發光二極體。
根據本發明之發光二極體燈，係具備上述發光二極體，而設於此發光二極體之發光部上方之第1或第2電極與第3電極連接於大致同電位。因此，可提供在施加逆電壓時，逆向電流不會流經發光層之發光二極體燈。
 (用以實施發明之形態)
以下使用圖式對適用本發明之一實施形態之發光二極體以及使用其之發光二極體燈詳加說明。且，以下說明中所用之圖式有時候為了容易瞭解特徵，權宜地放大顯示構成特徵之部分，各構成元件之尺寸比率等不限於和實際相同。
第1圖及第2圖係用以說明使用適用本發明之一實施形態之發光二極體之發光二極體燈的圖式。第1圖係俯視圖，第2圖係沿第1圖中所示A－A’線之剖面圖。
如於第1圖及第2圖中所示，使用本實施形態之發光二極體之發光二極體燈41為，於安裝基板42之表面上安裝一個以上之發光二極體1。更具體而言，n電極端子43及p電極端子44設於安裝基板42之表面上。又，發光二極體1之屬第1電極的n型歐姆電極4與安裝基板42之n電極端子43是使用金線45連接(引線接合)。另一方面，發光二極體1之第2電極的P型歐姆電極5與安裝基板42之p電極端子44使用金線46連接(引線接合)。進而，如第2圖所示，在發光二極體1之設有n型及P型歐姆電極4、5之面的相反側的面上設置第3電極6，藉此第3電極6，發光二極體1連接於n電極端子43上並固定於安裝基板42。在此，n型歐姆電極4與第3電極6係藉由n電極端子43電性連接成等電位或大致等電位。而且，安裝基板42之安裝發光二極體1的表面係藉一般環氧樹脂47密封。
第3圖及第4圖係用以說明適用本發明之一實施形態之發光二極體之圖式，第3圖係俯視圖，第4圖係沿第3圖中所示B－B’線之剖視圖。如第3圖及第4圖所示，本實施形態之發光二極體1係含有pn接合型發光部7之化合物半導體層2與透明基板3接合之發光二極體。並且，發光二極體1概略建構成具備：設於主要光取出面之n型歐姆電極(第1電極)4、p型歐姆電極(第2電極)5以及設於透明基板3和化合物半導體層2之接合面之相反側上之第3電極6。此外，本實施形態之主要光取出面，係於發光部7中貼附主要光取出面3之面之相反側的面。
化合物半導體層2不特別限定於含有pn接合型發光部7。發光部7係包含由(AlX Ga1-X )Y In1-Y P(0≦X≦1,0<Y≦1))構成之發光層10之化合物半導體層疊構造體。具體而言，發光部7例如是於掺雜鎂之載子濃度1×1018 ～8×1018 cm-3 ，層厚5~15μm之p型GaP層8上至少依序層疊p型下部包覆層9、發光層10、n型上部包覆層11而構成。
發光層10亦可由非掺雜、n型或p型之任一者的傳導型(AlX Ga1-X )Y In1-Y P(0≦X≦1,0<Y≦1))構成。較佳係層厚0.1~2 μm，載子濃度不滿3×1017 cm-3 。此發光層10雖可為雙異質構造、單一(single)量子阱(英文簡稱：SQW)構造或多重(multi)量子阱(英文簡稱：MQW)構造之任一者，不過，為獲得單色性優異之發光，以MQW構造較佳。又，構成量子阱(英文簡稱：QW)構造之障壁層或阱層之(AlX Ga1-X )Y In1-Y P(0≦X≦1,0<Y≦1))之組成可決定用以歸納導出期望發光波長之量子位準形成於阱層內。
較佳為，發光部7包含上述發光層10以及為了將造成輻射複合之載體(carrier)及發光「關入」發光層10而對峙配設於發光層10之下側及上側之下部包覆層9及上部包覆層11，以所謂作成雙異質構造(英文簡稱：DH)來獲得高強度發光。下部包覆層9及上部包覆層11係以由禁帶寬是較構成發光層10之(AlX Ga1-X )Y In1-Y P(0≦X≦1,0<Y≦1))更寬之半導體材料來構成者較佳。
下部包覆層9以使用例如掺雜Mg之載子濃度1×1017 ~1×1018 cm-3 ，層厚0.5~2μm之p型(AlX Ga1-X )Y In1-Y P(0≦X≦1,0<Y≦1))構成之半導體材料者較佳。另一方面，上部包覆層11以使用例如掺雜Si之載子濃度2×1017 ~2×1018 cm-3 ，層厚0.5~5μm之n型(AlX Ga1-X )Y In1-Y P(0≦X≦1,0<Y≦1))構成之半導體材料者較佳。
又，亦可於發光層10、下部包覆層9與上部包覆層11之間設置中間層，以使二層間之能帶不連續性緩慢變化。於此情況下，中間層以由具有發光層10、下部包覆層9與上部包覆層11間之中間的禁帶寬之半導體材料構成者較佳。同樣地，發光層10亦可適用於例如使用(AlX Ga1-X )As之情形。
又，可於發光部7之構成層上方設置用以降低歐姆電極之接觸電阻之接觸層、用以使元件驅動電流平面地擴散至發光部整體之電流擴散層以及相反地用以限制元件驅動電流之流通區域之電流阻止層或電流狹窄層等習知的層構造。
如第4圖所示，透明基板3接合於化合物半導體層2之p型GaP層8側。此透明基板3係由足以機械方式支持發光部7的充份強度且可透過自發光部7射出之發光之禁帶寬還寬、並具導電性之光學上透明的材料所構成。例如可由磷化鎵(GaP)、砷化鋁‧鎵(AlGaAs)、氮化鎵(GaN)等III-V族化合物半導體結晶體、硫化鋅(ZnS)或硒化鋅(ZnSe)等II-VI族化合物半導體結晶體或六方晶或立方晶之碳化矽(SiC)等IV族半導體結晶體等構成。
透明基板3為在能以充份的機械強度支持發光部7，以例如作成厚度約50μm以上者較佳。又，為了使接合於化合物半導體層2後容易對透明基板3施行機械加工，以不超過約30 μm之厚度較佳。亦即，於具備由(AlX Ga1-X )Y In1-Y P(0≦X≦1,0<Y≦1))構成之發光層10之本實施形態之發光二極體1中，透明基板3是由具有約50 μm以上約300 μm以下的厚度之n型GaP板構成者最適當。
又，如第4圖所示，透明基板3之側面在接近化合物半導體層2側作成對主要光取出面大致垂直之垂直面3a，在遠離化合物半導體層2側作成對主要光取出面向內側傾斜之傾斜面3b。藉此，可高效率地將自發光層10放出至透明基板3側之光取出外部。又，自發光層10放出至透明基板3側之光的一部分可在垂直面3a反射而在傾斜面3b取出。另一方面，傾斜面3b反射之光可在垂直面3a取出。如此，藉由垂直面3a與傾斜面3b之相乘效果，可提高光取出效率。
又，於本實施形態中，如第4圖所示，較佳為，傾斜面3b與平行於發光面之面所成角度α在55度~80度的範圍內。藉此範圍，可高效率地將透明基板3底部所反射的光取出外部。
又，垂直面3a之寬度(厚度方向)以在30 μm~100 μm之範圍內較佳。藉由將垂直面3a之寬度設在上述範圍內，可高效率地使透明基板3底部所反射的光於垂直面3a回到發光面，進而，可自主要光取出面放出。因此，可提高發光二極體1之發光效率。
又，透明基板3之傾斜面3b宜被粗面化。藉由傾斜面3b被粗面化，可獲得提高在此傾斜面3b之光取出效率的效果。亦即，藉由將傾斜面3b粗面化，可抑制傾斜面3b之全反射，提高光取出效率。
化合物半導體層2與透明基板3之接合界面有時會成為高電阻層。亦即，有時會於化合物半導體層2與透明基板3間設置未圖示之高電阻層。此高電阻層表示較透明基板3更高之電阻值，在設置高電阻層情況下，具有減低自化合物半導體層2之p型GaP層8側朝透明基板3側之逆向電流之功能。又，雖然建構了對意外自透明基板3側朝p型GaP層8側施加之逆向電壓能發揮抗電壓性之接合構造，但以建構成此降伏電壓值是較pn接合型發光部7之逆向電壓的值還低者較佳。
n型歐姆電極4及P型歐姆電極5係設於發光二極體1之主要光取出面之低電阻的歐姆接觸電極。在此，n型歐姆電極4設於上部包覆層11之上方，可使用例如AuGe、Ni合金/Pt/Au構成之合金。另一方面，如第4圖所示，P型歐姆電極5可使用AuBe/Au構成之合金於露出之p型GaP層8之表面。
在此，本實施形態之發光二極體1以作成發光部7包含p型GaP層8之構造，形成P型歐姆電極5於p型GaP層8上作為第2電極較佳。藉由此構成可獲得降低操作電壓之效果，又，由於藉由形成P型歐姆電極5於p型GaP層8上可獲得良好的歐姆接觸，因此，可降低操作電壓。
且，本實施形態以第1電極之極性為n型，第2電極之極性為p型較佳。藉由作成此種構造，可達成發光二極體1之高亮度化。另一方面，若第1電極之極性為p型，則電流擴散變差，導致亮度降低。對此，藉由將第1電極設為n型，電流擴散變良好，可達成發光二極體1之高亮度化。
如第3圖所示，本實施形態之發光二極體1以配置成n型歐姆電極4與P型歐姆電極5處於對角位置者較佳。又，最好是作成以化合物半導體層2圍繞P型歐姆電極5周圍之構造。藉由作成此種構造，可獲得降低操作電壓之效果。又，藉由以n型歐姆電極4圍繞P型歐姆電極5四周，電流即容易四處流動，結果降低操作電壓。
又，如第3圖所示，本實施形態之發光二極體1以將n型歐姆電極4作成蜂巢、格子形狀等之網目者較佳。藉由作成此種構造，可獲得提升可靠性之效果。又，藉由作成格子狀，可將電流均一注入發光層10。結果，可獲得提升可靠性之效果。此外，以本實施形態之發光二極體1而言，係以墊狀電極(焊墊電極)及寬度10μm以下之線狀之電極(線狀電極)構成n型歐姆電極4者較佳。藉由作成此種構造，可謀得高亮度化。進而，藉由縮小線狀電極之寬度，可增加光取出面之開口面積，可達成高亮度化。
第5圖係用以說明本實施形態之發光二極體1之第3電極6之剖面圖。如第4及5圖所示，第3電極6形成於透明基板3之底面，具有可達到高亮度化、導通性、安裝程序之穩定化的層疊構造。具體而言，第3電極6大致構成為：自透明基板3之底面側至少層疊反射層13、障壁層14、連接層15。又，第3電極6可為歐姆電極，亦可為肖特基電極，惟若第3電極6形成歐姆電極於透明基板3之底面，即會吸收來自發光層10的光，因此，以肖特基電極者較佳。第3電極6之厚度倒未特別限定，但以0.2~5μ m之範圍較佳，1~3μ m之範圍更佳，1.5~2.5μ m之範圍特佳。在此，第3電極6之厚度若不滿0.2μ m，則需要高度膜厚控制技術，故不理想。又第3電極6之厚度若超過5μ m，則難以形成圖案因而成本高，故不理想。另一方面，若第3電極6之厚度在上述範圍內，則因可兼顧品質之穩定性及成本，故較佳。
反射層13係為了達到發光二極體1之高亮度化，亦即高效率地將自發光層10放出至透明基板3側之光取出至外部而設置。此反射層13以相對於光取出面之發光的反射率是90%以上者較佳。又，反射層13可適用反射率高之金屬。具體而言，例如可舉出銀、金、鋁、鉑及此等金屬之合金。反射層13之厚度倒未特別限定，但以0.02~2μ m之範圍較佳，0.05~1μ m之範圍更佳，0.05~0.5μ m之範圍特佳。在此，反射層13之厚度若不滿0.02μ m，則依金屬不同而有透過且反射率降低的可能性，故不理想。又反射層13之厚度若超過2μ m，則應力增加及成本變高，故不理想。另一方面，若反射層13之厚度在上述範圍內，則因高反射率及低成本，故較佳。
又，如第5圖所示，第3電極6較佳為，係以於透明基板3與反射層13相接之面插入氧化膜16。氧化膜16係為防止構成反射層13之金屬與構成透明基板3之半導體基板間的擴散、反應而設置。藉由將此氧化膜16插入透明基板3與反射層13相接之面，可抑制反射層13之反射率降低。
氧化膜16雖可適用例如氧化銦錫(ITO)、氧化銦鋅(IZO)等透明導電膜、氧化矽(SiO2 )、氮化矽(SiN)等絕緣膜、為確保電性接觸而形成一部分金屬膜之膜等習知材料及其等之組合，惟為高效率地將自發光層10放出至透明基板3側之光取出至外部，較佳係使用透明導電膜，特佳為使用ITO膜。氧化膜16之厚度倒未特別限定，但以0.02~1μ m之範圍較佳，0.05~0.5μ m之範圍更佳，0.1~0.2μ m之範圍特佳。在此，氧化膜16之厚度若不滿0.02μ m，即因相互擴散之防止不充份，故不理想。又，氧化膜16之厚度若超過1μ m，則膜之應力增大，容易發生龜裂，故不理想。另一方面，若氧化膜16之厚度在上述範圍內，則成為穩定品質之膜，故較佳。
如第5圖所示，障壁層14係設在反射層13與連接層15之間。此障壁層14具有抑制構成反射層13之金屬與構成連接層15之金屬相互擴散以防止反射層13之反射率降低之功能。又，障壁層14係由熔點在2000℃以上之高熔點障壁金屬所構成。此高熔點障壁金屬可適用例如鎢、鉬、鈦、鉑、鉻、鉭等高熔點金屬，且以含有此等金屬之至少一種者較佳。障壁層14之厚度倒未特別限定，但以0.05~0.5μ m之範圍較佳，0.08~0.2μ m之範圍更佳，0.1~0.15μ m之範圍特佳。在此，障壁層14之厚度若不滿0.05μ m，則障壁功能不充份，故不理想。又，障壁層14之厚度若超過0.5μ m，則應力增大，因而處理溫度變高，故不理想。另一方面，若障壁層14之厚度在上述範圍內，則容易形成穩定品質，故較佳。
如第5圖所示，連接層15設在透明基板3與構成第3電極6之氧化膜16相接之面的相反側，亦即在與安裝基板42表面對向之n電極端子43側。此連接層15具有在安裝發光二極體1之際會熔融而進行與安裝基板42連接之功能。又，連接層15係由低熔點金屬構成之層(低熔點金屬層)15b形成。此低熔點金屬層15b雖可適用In、Sn金屬等習知的軟焊材料，惟以適用熔點低之共晶金屬較佳。熔點低之共晶金屬可列舉例如有AuSn、AuGe、AuSi等。特別是Au系因品質穩定，故較佳。又，若前後形成Au層，則在熔融後組成改變，熔點變高，安裝程序之耐熱性提升，因此是特別理想的組合。
附帶一提，習知的發光二極體，在與安裝基板之安裝上是使用銀(Ag)糊料。由於此銀糊料反射率高，因此在使用銀糊料安裝發光二極體於安裝基板之情況下，具有可獲得高亮度發光二極體燈之優點。然而，由於銀糊料之連接強度小，因此有為了確實接合而使用量變多的問題。特別是在如本實施形態之發光二極體1接合具有傾斜面3b之透明基板3的情況下，為了獲得穩定的連接，需要多量的銀糊料。由於此銀糊料會覆蓋透明基板3之傾斜面3b，因此，結果會降低發光二極體之亮度。
對此，本實施形態之發光二極體，在與安裝基板之安裝上，可使用構成第3電極6之連接層15。由於此連接層15係如同上述使用共晶金屬作為低熔點金屬層15b，因此，可藉由共晶金屬黏晶的方式實現少量但強固的連接。因此，在未以連接層15覆蓋透明基板3之傾斜面3b之下，且構成第3電極6之反射層13分擔高亮度化之功能，因此，可兼顧發光二極體1之高亮度化及提高連接強度。
連接層15(低熔點金屬層15b)之熔點，以下限值在150℃以上較佳，在200℃以上更佳，在250℃以上特佳。又，上限值以不滿400℃以上較佳，不滿350℃更佳，不滿300℃特佳。在此，若熔點不滿150℃，由於用在發光二極體1以外零件之安裝之軟焊之際會熔融，故不理想。另一方面，若熔點在400℃以上，有時封裝材料會變質，故不理想。
如第5圖所示，連接層15可於障壁層14與低熔點金屬層15b之間設置金(Au)構成之層15a。由於藉由設置此金(Au)構成之層(金層)15a，可防止低熔點金屬層15b所構成之層的氧化，因此，可提高安裝發光二極體1於安裝基板42之黏晶製程之穩定性。
連接層15之厚度倒未特別限定，但以0.2~3μ m之範圍較佳，0.5~2μ m之範圍更佳，0.8~1.5μ m之範圍特佳。於此，若連接層15之厚度不滿0.2μ m，由於容易發生接合強度不足，故不理想。又，若連接層15之厚度超過3μ m，則在成本面上不利，故不理想。另一方面，若連接層15之厚度在上述範圍內，則能獲得穩定之連接強度，故較佳。
其次，針對本實施形態之發光二極體1之製造方法，將其與使用此發光二極體1之發光二極體燈41之製造方法一倂說明。第6圖係用於本實施形態之發光二極體1之磊晶晶圓之剖面圖。又，第7圖係用於本實施形態之發光二極體1之接合晶圓之剖面圖。
(化合物半導體層之形成程序)
首先，如第6圖所示，製作化合物半導體層2。化合物半導體層2係於例如由GaAs單晶等構成之半導體基板17上依序層疊由掺雜Si之n型GaAs構成之緩衝層18、蝕刻停止層(圖示省略)、由掺雜Si之n型AlGaInP構成之接觸層19、n型上部包覆層11、發光層10、p型下部包覆層9、掺雜Mg之p型GaP層8而製作。在此，緩衝層18係為緩和半導體基板17與發光部7之構成層間的格子失配而設置。又，蝕刻停止層係為用於選擇蝕刻而設置。
具體而言，構成上述化合物半導體層2之各層係例如藉由使用三甲鋁((CH3 )2 Al)、三甲鎵((CH3 )3 Ga)及三甲銦((CH3 )3 In)作為III族構成元素之原料的減壓有機金屬化學氣相沉積法(MOCVD)，磊晶成長而層疊於GaAs基板17上。
可使用例如雙環戊二烯鎂(bis－(C5 H5 )2 Mg)等作為鎂之掺雜原料。又，作為矽之掺雜原料可使用例如矽烷(Si2 H6 )等。又，作為V族構成元素之原料可使用磷(PH3 )或三氫化砷(AsH3 )等。又，就各層之成長溫度而言，p型GaP層8可適用750℃，其他各層可適用730℃。再者，可適當選擇各層之載子濃度及層厚。
(透明基板之形成程序)
其次，接合化合物半導體層2與透明基板3。化合物半導體層2與透明基板3之接合為，首先硏磨構成化合物半導體層2之p型GaP層8之表面以進行鏡面加工。其次，準備要貼附於此p型GaP層8之鏡面硏磨表面上之透明基板3。且此透明基板3之表面在接合於p型GaP層8之前，硏磨成鏡面。
其次，將化合物半導體層2及透明基板3搬入一般的半導體材料貼附裝置，於真空中朝已鏡面硏磨後的雙方之表面照射使電子碰撞而中性化的氬射束。之後，藉由於維持真空之貼附裝置內疊合並施加負荷，可於室溫下接合(參照第7圖)。
(第1及第2電極之形成程序)
其次，形成屬於第1電極之n型歐姆電極4及屬於第2電極之P型歐姆電極5。n型歐姆電極4及P型歐姆電極5之形成為，首先以氨系蝕刻劑，從與透明基板3接合之化合物半導體層2選擇性除去由GaAs構成之半導體基板17及緩衝層18。其次，於露出之接觸層19之表面形成n型歐姆電極4。具體而言，在藉由真空蒸鍍法將例如AuGe、Ni合金/Pt/Au層疊成任意厚度之後，利用一般的光微影手段，進行圖案化，形成n型歐姆電極4之形狀。
其次，選擇性除去接觸層19、n型上部包覆層11、發光層10、p型下部包覆層9而露出p型GaP層8，於此露出之p型GaP層8之表面形成P型歐姆電極5。具體而言，在例如藉由真空蒸鍍法層疊AuBe/Au成任意厚度之後，利用一般的光微影手段，進行圖案化，形成P型歐姆電極5之形狀。之後，藉由例如在450℃、10分鐘之條件下進行熱處理而合金化，可形成低電阻之n型歐姆電極4及P型歐姆電極5。
(第3電極之形成程序)
其次，在透明基板3之與化合物半導體層2之接合面相反側形成第3電極6。
具體而言，第3電極6之形成為，例如藉由濺鍍法於透明基板3之表面上成膜屬透明導電膜之0.1μ m厚的ITO膜作為氧化膜16之後，形成0.1μ m銀合金膜而形成反射層13。其次，於此反射層13上例如形成0.1μ m鎢膜，作為障壁層14。其次，於此障壁層14上依序形成0.5μ m的Au膜，1μ m的AuSn(共晶：熔點283℃)膜，0.1μ m的Au膜，形成連接層15。而且，藉由一般的光微影法，圖案化成任意形狀，形成第3電極6。此外，透明基板3與第3電極6係光吸收少之肖特基接觸。
(透明基板之加工程序)
其次，加工透明基板3之形狀。透明基板3之加工為，首先於未形成第3電極6之表面上進行V字形切槽。此際，V字形槽之第3電極6側之內側面成為具有與平行於發光面之面成角度α之傾斜面3b。其次，自化合物半導體層2側，隔著既定間距，進行切割，予以晶片化。且藉由晶片化之際的切割，形成透明基板3之垂直面3a。
傾斜面3b之形成方法未特別限定，雖可組合使用濕蝕、乾蝕、劃線法、雷射加工等習知方法，惟以適用形狀控制性及生產性高之切割法最佳。藉由適用切割法，可提高製造良率。
又，垂直面3a之形成方法倒未特別限定，但以藉由劃線‧折斷或切割法形成者較佳。藉由採用劃線‧折斷法，可降低製造成本。亦即，無須於晶片分離之際設置切割裕度，由於可製造為數甚多之發光二極體，因此，可降低製造成本。另一方面，以切割法而言，自垂直面3a之光取出效率提高，可達成高亮度化。
最後，依需要，以硫酸、過氧化氫混合液等蝕刻除去切割所造成之破碎層及髒污，如此製作發光二極體1。
(發光二極體之安裝程序)
其次，於安裝基板42之表面上安裝既定數量之發光二極體1。發光二極體1之安裝為，首先進行安裝基板42與發光二極體1之位置對準，於安裝基板42之表面之既定位置配置發光二極體1。其次，對構成第3電極6之連接層15及設於安裝基板42表面上之n電極端子43進行共晶金屬接合(共晶金屬黏晶)。藉此，發光二極體1固定於安裝基板42之表面上。其次，使用金線45，連接發光二極體1之n型歐姆電極4與安裝基板42之n電極端子43(金屬引線接合)。其次，使用金線46，連接發光二極體1之p型歐姆電極5與安裝基板42之p電極端子44。最後，以一般的環氧樹脂47密封安裝基板42之安裝發光二極體1之表面。如此，製造使用發光二極體1之發光二極體燈41。
茲針對具有以上構造之發光二極體燈41，就施加電壓於n電極端子43及p電極端子44之情形加以說明。
首先，對施加順向電壓於發光二極體燈41之情形加以說明。
於施加順向電壓情況下，順向電流首先自連接於陽極之p電極端子44經金線46流向p型歐姆電極5。其次，自p型歐姆電極5依序朝p型GaP層8、下部包覆層9、發光層10、上部包覆層11、n型歐姆電極4流通。其次，自n型歐姆電極4經金線45流至連接於陰極之n電極端子43。且在發光二極體1上設置有高電阻層的情況下，順向電流不會自p型GaP層8流向n型GaP基板構成的透明基板3。如此，於順向電流流動之際，自發光層10發光。又，自發光層10發出之光係自主要光取出面放出。另一方面，由於自發光層10朝透明基板3側放出之光係藉由透明基板3之形狀及構成第3電極6之反射層13的功能而反射，因此，自主要光取出面放出。因此，可達成發光二極體燈41(發光二極體1)之高亮度化(參照第2及4圖)。
其次，對施加逆向電壓於發光二極體燈41之情形加以說明。
於施加逆向電壓情況下，逆向電流首先自n電極端子43流向p電極端子44。附帶一提，沒有第3電極6之習知的發光二極體燈在不小心被施加逆向電壓之際所產生之逆向電流會經由設於發光部上方之n型歐姆電極流至pn接合部之逆向電壓高的發光部，而有發光二極體之發光部破壞之虞。對此，根據具備本實施形態之發光二極體1之發光二極體燈41，係具有第3電極6與n型歐姆電極4連接成大致等電位，並且自透明基板3側向p型GaP層8側之降伏電壓的值成為較pn接合型發光部7之逆向電壓的值低之構造。藉此，不小心被施加逆向電壓之際所產生之逆向電流不會經由設於發光部上方之n型歐姆電極流至pn接合部之逆向電壓高之發光部7，而倒是經由第3電極6流通於降伏電壓低之透明基板3與p型GaP層8之接合區域，可不經由發光部7而向p型歐姆電極5逸出。因此，可避免不小心之逆向過電流之流通所造成之發光二極體1之發光部7之破壞。
實施例
以下，使用實施例具體說明本發明之效果。且本發明不限於此等實施例。
(實施例1)
本實施例具體說明製造有關本發明之發光二極體之例子。又，本實施例製造之發光二極體係具有AlGaInP發光部之紅色發光二極體。且，本實施例1舉出以接合設於GaAs基板上之磊晶層疊構造體(化合物半導體層)與GaP基板接合而製作發光二極體之情形為例，具體說明本發明。
實施例1之發光二極體為，首先依序於具有自掺雜Si之n型(100)面傾斜15°之面的GaAs單晶所構成的半導體基板上使用具備層疊半導體層之磊晶晶圓製作。層疊半導體層係掺雜Si之n型GaAs構成的緩衝層、掺雜Si之n型(Al0.5 Ga0.5 )0.5 In0.5 P構成的接觸層、掺雜Si之n型(Al0.7 Ga0.3 )0.5 In0.5 P構成的上部包覆層、20對非掺雜(Al0.2 Ga0.8 )0.5 In0.5 P/A10.7 Ga0.3 )0.5 In0.5 P構成之發光層、以及掺雜鎂之p型(Al0.7 Ga0.3 )0.5 In0.5 P構成的下部包覆層和薄膜(Al0.5 Ga0.5 )0.5 In0.5 P構成之中間層、及掺雜Mg之p型GaP層。
於本實施例中，上述半導體層之各層係藉由用於III族構成元素之原料的減壓有機金屬化學氣相沉積法(MOCVD)，層疊三甲基鋁((CH3 )2 Al)、三甲基鎵((CH3 )3 Ga)及三甲基銦((CH3 )3 In)於GaAs基板上，形成磊晶晶圓。使用雙環戊二烯基鎂(bis－(C5 H5 )2 Mg)於Mg之掺雜原料。使用乙矽烷(Si2 H6 )於Si之掺雜原料。又，使用磷化氫(PH3 )或氫化砷(AsH3 )作為V族構成元素之原料。GaP層於750℃下成長，其他半導體層於730℃下成長。
GaAs緩衝層之載子濃度約為2×1018 cm-3 ，又，層厚約為0.2μm。接觸層由(Al0.5 Ga0.5 )0.5 In0.5 P構成，載子濃度約為2×1018 cm-3 ，層厚約為1.5 μm。上部包覆層之載子濃度約為8×1017 cm-3 ，又，層厚約為1μm。發光層為非掺雜之0.8 μm。下部包覆層之載子濃度約為2×1017 cm-3 ，又，層厚約為1μm。p型GaP層之載子濃度約為3×1018 cm-3 ，又，層厚為9μm。
其次，p型GaP層係硏磨到距離表面至約1μm的深度之區域並作鏡面加工。
藉由此鏡面加工，使p型GaP層之表面粗度成為0.18nm。另一方面，準備貼附於上述p型GaP層之鏡面硏磨表面之n型GaP構成之透明基板。此貼附用透明基板係使用添加有矽使載子濃度約為2×1017 cm-3 且面方位為(111)之單晶於。又，透明基板之直徑為50毫米，厚度為250μm。此透明基板之表面在接合於p型GaP層之前硏磨成鏡面，取均方根值(rms)，精加工成0.12 nm。
其次，將上述透明基板及磊晶晶圓搬送入一般的半導體材料貼附裝置，對裝置內部真空排氣迄至成為3×10-5 Pa為止。
其次，使朝透明基板及p型GaP層兩者之表面照射使電子碰撞而中性化之氬射束達3分鐘。此後，於維持真空之貼附裝置內，重疊透明基板與p型GaP層之表面，施加荷重，使各表面之壓力達50g/cm2 ，於室溫下接合二者。
其次，藉氨系蝕刻劑，自上述接合晶圓選擇性除去GaAs基板及GaAs緩衝層。其次，藉由真空蒸鍍法，使AuGe、Ni合金之厚度成為0.5 μm，Pt成為0.2 μm，Au成為1μm，於接觸層之表面形成n型歐姆電極，作為第1電極。此後，利用一般的光微影手段，進行圖案化，形成n型歐姆電極之形狀。
其次，選擇性除去p型歐姆電極形成區域之磊晶層，露出p型GaP層，作為第2電極。藉由真空蒸鍍法，成為形成0.2 μm的AuBe，形成1 μm的Au，於此露出之p型GaP層之表面形成p型歐姆電極。此後，於450℃下進行10分鐘熱處理，予以合金化，形成低電阻之p型及n型歐姆電極之形狀。
其次，於透明基板之底面形成第3電極。第3電極藉由濺鍍法，形成0.1μm的ITO膜、形成0.1μm的銀合金膜反射層，於其上形成0.1μm的障壁層，其次形成0.5μm的Au、1μm的AuSn(共晶：熔點283℃)、0.1μm的Au之連接層。此後，藉由一般光微影方法，形成200μm之正方形圖案。此第3電極與透明基板形成光吸收少之肖特基接觸。
其次，使用晶圓切割機，自透明基板之背面進行V字形切割，使未形成第3電極之區域之傾斜面角度α成70°，同時，垂直面之厚度成為80μm。其次，使用晶圓切割機，自化合物半導體層側以350μm之間隔切斷，予比晶片化。以硫酸、過氧化氫混合液蝕刻除去晶圓切割機造成之破碎層及髒污，製作實施例1之發光二極體。
安裝100個發光二極體燈，該發光二極體燈係其安裝基板上安裝有如上述製作之實施例1之發光二極體晶片。此發光二極體燈係支架以共晶黏接劑加熱連接支持(安裝)，以金線引線接合發光二極體之n型歐姆電極與設於安裝基板表面之n電極端子，以金線引線接合p型歐姆電極與p電極端子之後，以一般的環氧樹脂密封而製作。
當電流經由設於安裝基板表面之n電極端子及p電極端子並流入n型與p型歐姆電極之間時，就射出主波長620nm之紅色光。順向流通20毫安(mA)電流之際的順向電壓(Vf)成為約1.95伏特(V)，反映出構成化合物半導體層之p型GaP層層與透明基板之接合界面之電阻低及各歐姆電極之良好歐姆特性。又，順向電流為20 mA之際的發光強度成為800mcd之高亮度，反映出發光效率高之發光部構造及具有反射層之第3電極之構造等取出外部之效率亦提高之情形。此外，在安裝100個發光二極體燈之際，無發光二極體之安裝不良的情形。
(實施例2)
實施例2之發光二極體係於上述實施例1之發光二極體中僅變更第3電極之構成者。
於此，實施例2之發光二極體中的第3電極藉由濺鍍法形成由0.2μm厚之鋁膜構成的反射層，於其上為0.2μm厚之鈦構成的障壁層，其次形成由0.5μm的Au，1μm的Au Sn(共晶：熔點283℃)及0.1μm的Au構成的連接層。此後，藉由一般的光微影方法，形成200μm之正方形圖案。
製作100個安裝實施例2之發光二極體之發光二極體燈。
當電流經由設在安裝基板表面之n電極端子及p電極端子並流入n型與P型歐姆電極間時，就射出主波長620nm之紅色光。又，順向流出2.0毫安(mA)之電流之際的順向電壓(Vf)變成約2.0伏特(V)。又，順向電流為20 mA之際的發光強度為780mcd。且安裝100個發光二極體燈之際，並無發光二極體之安裝不良的情形。
(比較例1)
比較例1之發光二極體係作成於上述實施例1之發光二極體中不形成第3電極之構造。又在將比較例1之發光二極體安裝於安裝基板之際，使用銀糊料進行黏晶。且銀糊料之塗佈量為，於塗佈後之厚度約為0.5μm。
製作100個安裝比較例1之發光二極體之發光二極體燈。
當電流經由設在安裝基板表面之n電極端子及p電極端子並流入n型與P型歐姆電極間時，就射出主波長620nm之紅色光。又，順向流出2.0毫安(mA)之電流之際的順向電壓(Vf)變成約2.0伏特(V)。又，順向電流為20 mA之際的發光強度為680mcd。且安裝100個發光二極體燈之際，發光二極體之安裝不良的情形為，100個中有2個。
(比較例2)
比較例2之發光二極體係作成與上述比較例1相同之構造。又在將比較例2之發光二極體安裝於安裝基板之際，使用銀糊料進行黏晶，且黏晶之銀糊料量為比較例1用量的1.5倍，使發光二極體燈安裝程序時之穩定性提升。
製作100個安裝比較例2之發光二極體之發光二極體燈。
當電流經由設在安裝基板表面之n電極端子及p電極端子並流入n型與P型歐姆電極間時，就射出主波長620nm之紅色光。又，順向流出2.0毫安(mA)之電流之際的順向電壓(Vf)變成約2.0伏特(V)。又，順向電流為20 mA之際的發光強度為590mcd。且安裝100個發光二極體燈之際，並無發光二極體安裝不良的情形。
(比較例3)
比較例3之發光二極體作成與上述比較例1相同之構造。又在將比較例3之發光二極體安裝於安裝基板之際，使用銀糊料進行黏晶，且黏晶之銀糊料量為比較例1用量的一半，使發光二極體之亮度提升。
製作100個安裝比較例3之發光二極體之發光二極體燈。
當電流經由設在安裝基板表面之n電極端子及p電極端子並流入n型與P型歐姆電極間時，就射出主波長620nm之紅色光。又，順向流出20毫安(mA)之電流之際的順向電壓(Vf)變成約2.0伏特(V)。又，順向電流為20 mA之際的發光強度為730mcd。且安裝100個發光二極體燈之際，發光二極體安裝不良的情形為，100個中有6個。
(產業上可利用性)
本發明之發光二極體可發出紅、橙、黃乃至黃綠色等之光，並因高亮度而可用來作為各種顯示燈。
1．．．發光二極體
2．．．化合物半導體層
3．．．透明基板
3a．．．垂直面
3b．．．傾斜面
4．．．n型歐姆電極(第1電極)
5．．．P型歐姆電極(第2電極)
6．．．第3電極
7．．．發光部
8．．．P型GaP層
9．．．下部包覆層
10．．．發光層
11．．．上部包覆層
13．．．反射層
14．．．障壁層
15．．．連接層
15a．．．金製成的層(金層)
15b．．．低熔點之金屬製成的層(低熔點金屬層)
16．．．氧化膜
17．．．半導體基板
18．．．緩衝層
19．．．接觸層
41．．．發光二極體燈
42．．．安裝基板
43．．．n電極端子
44．．．p電極端子
45、46．．．金線
47．．．環氧樹脂
α．．．傾斜面與平行於發光面之面所成的角度
第1圖係使用本發明一實施形態之發光二極體之發光二極體燈之俯視圖。
第2圖係使用本發明一實施形態之發光二極體之發光二極體燈之沿第1圖中所示A－A’線之剖面模式圖。
第3圖係本發明一實施形態之發光二極體之俯視圖。
第4圖係本發明一實施形態之發光二極體之沿第3圖中所示B－B’線之剖面模式圖。
第5圖係用以說明本發明一實施形態之發光二極體之第3電極之剖面模式圖。
第6圖係用於本發明一實施形態之發光二極體之磊晶晶圓之剖面模式圖。
第7圖係用於本發明一實施形態之發光二極體之接合晶圓之剖面模式圖。
1．．．發光二極體
4．．．n型歐姆電極
5．．．p型歐姆電極
41．．．發光二極體燈
42．．．安裝基板
43．．．n電極端子
44．．．p電極端子
45．．．金線
46．．．金線
47．．．環氧樹脂

Claims (16)

  1. 一種發光二極體，係含有pn接合型發光部之化合物半導體層與透明基板接合之發光二極體，其特徵在於具備：第1及第2電極，設在發光二極體之主要光取出面上；以及第3電極，形成在前述透明基板和前述化合物半導體層之接合面的相反側上，其中前述第3電極至少積層有具有對前述光取出面之發光的反射率是90%以上的反射層、設置於與前述透明基板相接之面的相反側上的連接層以及設置於前述反射層與前述連接層間的障壁層，前述連接層具有由含金的共晶金屬組成的低熔點金屬層以及金層。
  2. 如申請專利範圍第1項之發光二極體，其中前述第3電極係肖特基電極。
  3. 如申請專利範圍第1項之發光二極體，其中前述反射層係含有銀、金、鋁、鉑或其等一種以上之合金。
  4. 如申請專利範圍第1項之發光二極體，其中前述第3電極具有氧化膜，其位在和前述透明基板基板相接之面與前述反射層之間。
  5. 如前述申請專利範圍第4項之發光二極體，其中前述氧化膜係透明導電膜。
  6. 如申請專利範圍第5項之發光二極體，其中前述透明導電膜係銦．錫氧化物構成之透明導電膜(ITO)。
  7. 如申請專利範圍第1項之發光二極體，其中前述連接層的前述低熔點金屬層係由熔點不滿400℃之共晶金屬所組成。
  8. 如申請專利範圍第1項之發光二極體，其中前述第3電極的前述障壁層係由熔點2000℃以上之高熔點障壁層金屬所組成。
  9. 如申請專利範圍第8項之發光二極體，其中前述高熔點障壁金屬包含選自由鎢、鉬、鈦、鉑、鉻、鉭構成之群之至少一者。
  10. 如申請專利範圍第1項之發光二極體，其中前述發光部包含由組成式(AlXGa1-X)Y In1-YP(0≦X≦1,0<Y≦1))構成之發光層。
  11. 如申請專利範圍第1項之發光二極體，其中前述第1及第2電極係歐姆電極。
  12. 如申請專利範圍第1項之發光二極體，其中前述透明基板之材質係GaP。
  13. 如申請專利範圍第1項之發光二極體，其中前述透明基板之側面具有：在接近前述化合物半導體層側對前述光取出面大致垂直之垂直面、以及在遠離前述化合物半導體層側對前述光取出面是向內側傾斜之傾斜面。
  14. 如申請專利範圍第1項之發光二極體，其中於前述化合物半導體層與前述透明基板間設置具有較前述透明基板之電阻還高的高電阻層。
  15. 如申請專利範圍第1項之發光二極體，其中前述連接層係於前述低熔點金屬層的上面側與底面側分別設置有前述金層。
  16. 一種發光二極體燈，具備如申請專利範圍中第1至15項中任一項之發光二極體，設於前述發光二極體之前述發光部上方之前述第1或第2電極與前述第3電極連接於大致同電位。
TW099103717A 2009-02-10 2010-02-08 發光二極體及發光二極體燈 TWI433356B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009028576A JP2010186808A (ja) 2009-02-10 2009-02-10 発光ダイオード及び発光ダイオードランプ

Publications (2)

Publication Number Publication Date
TW201112446A TW201112446A (en) 2011-04-01
TWI433356B true TWI433356B (zh) 2014-04-01

Family

ID=42561590

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099103717A TWI433356B (zh) 2009-02-10 2010-02-08 發光二極體及發光二極體燈

Country Status (6)

Country Link
US (1) US20110315955A1 (zh)
JP (1) JP2010186808A (zh)
KR (1) KR101318492B1 (zh)
CN (1) CN102308397A (zh)
TW (1) TWI433356B (zh)
WO (1) WO2010092741A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671982B2 (ja) * 2010-11-30 2015-02-18 三菱化学株式会社 半導体発光素子および半導体発光素子の製造方法
CN106025017B (zh) * 2016-06-01 2019-01-15 天津三安光电有限公司 具有静电保护的发光二极管及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559817A (en) * 1994-11-23 1996-09-24 Lucent Technologies Inc. Complaint layer metallization
JP3718380B2 (ja) * 1999-08-18 2005-11-24 株式会社日立製作所 はんだ接続構造を有する回路装置およびその製造方法
JP2003142731A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 発光ダイオード素子及び発光ダイオード装置
JP3705791B2 (ja) * 2002-03-14 2005-10-12 株式会社東芝 半導体発光素子および半導体発光装置
TW578318B (en) * 2002-12-31 2004-03-01 United Epitaxy Co Ltd Light emitting diode and method of making the same
KR100638666B1 (ko) * 2005-01-03 2006-10-30 삼성전기주식회사 질화물 반도체 발광소자
JP4617902B2 (ja) * 2005-01-31 2011-01-26 信越半導体株式会社 発光素子及び発光素子の製造方法
JP2006253298A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2006253361A (ja) * 2005-03-10 2006-09-21 Oki Data Corp 半導体装置、ｌｅｄヘッド及びそれを用いた画像形成装置
EP1900043B1 (en) * 2005-07-05 2016-02-17 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
JP4890801B2 (ja) * 2005-07-05 2012-03-07 昭和電工株式会社 発光ダイオード
WO2007073001A1 (en) * 2005-12-22 2007-06-28 Showa Denko K.K. Light-emitting diode and method for fabricant thereof
JP2007208221A (ja) * 2006-02-06 2007-08-16 Hitachi Cable Ltd 窒化物系半導体発光素子
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
JP5012187B2 (ja) * 2007-05-09 2012-08-29 豊田合成株式会社 発光装置
JP2008300621A (ja) * 2007-05-31 2008-12-11 Nichia Corp 半導体発光素子及びその製造方法
JP5241159B2 (ja) * 2007-07-11 2013-07-17 ローム株式会社 半導体装置
JP2009021349A (ja) * 2007-07-11 2009-01-29 Rohm Co Ltd 半導体発光素子の製造方法及び半導体発光素子
US20090173956A1 (en) * 2007-12-14 2009-07-09 Philips Lumileds Lighting Company, Llc Contact for a semiconductor light emitting device

Also Published As

Publication number Publication date
TW201112446A (en) 2011-04-01
KR101318492B1 (ko) 2013-10-16
KR20110104101A (ko) 2011-09-21
WO2010092741A1 (ja) 2010-08-19
US20110315955A1 (en) 2011-12-29
CN102308397A (zh) 2012-01-04
JP2010186808A (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
JP4974867B2 (ja) 発光ダイオード及びその製造方法
TWI447956B (zh) 發光二極體及其製造方法以及發光二極體燈
KR101290836B1 (ko) 발광 다이오드 및 그의 제조 방법, 및 발광 다이오드 램프
TWI409973B (zh) 發光二極體及發光二極體燈、及照明裝置
JP2012119585A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
WO2010125792A1 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP5557649B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5586371B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP6101303B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
TWI433356B (zh) 發光二極體及發光二極體燈
JP5557648B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5876897B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP4918245B2 (ja) 発光ダイオード及びその製造方法
JP2014158057A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2014168101A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees