[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5023318B2 - 3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子 - Google Patents

3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子 Download PDF

Info

Publication number
JP5023318B2
JP5023318B2 JP2005256022A JP2005256022A JP5023318B2 JP 5023318 B2 JP5023318 B2 JP 5023318B2 JP 2005256022 A JP2005256022 A JP 2005256022A JP 2005256022 A JP2005256022 A JP 2005256022A JP 5023318 B2 JP5023318 B2 JP 5023318B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
group
substrate
layer
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005256022A
Other languages
English (en)
Other versions
JP2006347863A (ja
Inventor
良彦 土田
善伸 小野
直宏 西川
和政 平松
秀人 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mie University NUC
Original Assignee
Mie University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005256022A priority Critical patent/JP5023318B2/ja
Application filed by Mie University NUC filed Critical Mie University NUC
Priority to KR1020077027108A priority patent/KR20080003913A/ko
Priority to PCT/JP2006/309166 priority patent/WO2006123540A1/ja
Priority to DE112006001279T priority patent/DE112006001279T5/de
Priority to US11/920,563 priority patent/US8053811B2/en
Priority to TW095116014A priority patent/TW200644299A/zh
Publication of JP2006347863A publication Critical patent/JP2006347863A/ja
Priority to GB0722572A priority patent/GB2440484A/en
Application granted granted Critical
Publication of JP5023318B2 publication Critical patent/JP5023318B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L21/02642Mask materials other than SiO2 or SiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00Special growth methods for semiconductor lasers
    • H01S2304/12Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子に関するものである。
3−5族窒化物半導体は、各種表示装置用として用いられている半導体素子の製造に用いられている。例えば、紫外もしくは青色の発光ダイオードやレーザダイオード等の発光素子や高出力又は高周波の電子素子の材料として、一般式Inx Gay Alz N(ただし、x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される化合物半導体(以下、3−5族窒化物半導体と略称する)が知られている。
ところで、サファイアなどの基板上に、該3−5族窒化物半導体発光素子を形成する手法がよく知られているが、サファイアなど3−5族窒化物半導体とは異なる材料の基板を用いる場合、基板と3−5族窒化物半導体とは格子定数や熱膨張係数が異なるため、3−5族窒化物半導体のエピタキシャル成長後に高密度の転位が発生したり、基板に反りが生じて最悪の場合には割れの原因となる等の問題がある。このため、3−5族窒化物半導体自立基板上に、n型3−5族窒化物半導体層と、活性層としての3−5族窒化物半導体層と、p型3−5族窒化物半導体層とを有するダブルへテロ構造の3−5族窒化物半導体が提案されている。この半導体は低転位の3−5族窒化物半導体自立基板上に成長しているため、結晶性がよく、発光特性の劣化が抑えられた発光素子を与えることが開示されている(例えば、特許文献1)。しかしながら、現在は3−5族窒化物半導体のバルク基板を工業的に安価に得ることはできない。
このため、サファイア基板上に一旦3−5族窒化物半導体を成長した後、その上にSiO2 マスクを用いた選択成長を行うことにより結晶性の高い基板を得る方法が提案されている(例えば、特許文献2)。
また、サファイアなどの下地基板上に3−5族窒化物半導体を成長させ、その下地基板から独立した3−5族窒化物半導体を得る方法が提案されている。例えば、特許文献3には、下地基板上に一旦GaNを成長させ、その上にSiO2 ストライプを形成してから再度GaNを成長し、しかる後、SiO2 ストライプまで部分的にエッチングを行ってトレンチ構造を形成し、さらにGaNをその上に形成して表面を平坦化した後、トレンチ構造にエッチング液を導入してSiO2 ストライプをエッチングし、基板とGaN層を分離する方法が開示されている。
特開2000−223743号公報 特開2002−170778号公報 特開2001−53056号公報
しかしながら、特許文献2による方法で、サファイア基板上に結晶性の高い3−5族窒化物半導体であるGaNを形成するためには、サファイア基板上に低温バッファ層を形成後、1000℃以上の高温でGaNを形成するいわゆる2段階成長方法を行い、該3−5族半導体積層基板を一旦半導体結晶成長装置から取り出し、該3−5族窒化物半導体層上にSiO2 ストライプマスクを形成し、再度半導体結晶成長装置に入れ、1000℃以上の高温において3−5族窒化物半導体を形成する必要がある。このように特許文献2に記載されている方法によれば、1000℃以上の高温が必要な結晶成長を長時間にわたって2回行わなくてはならない。また、特許文献3による方法を用いて、3−5族窒化物半導体基板を得るためには、レジスト露光等の工程を必要とするフォトリソグラフィー技術を用いてトレンチ構造を加工し、さらに、長時間かつ1000℃以上の高温でGaN結晶成長を3回に分けて形成することが必要なため、特許文献2及び3による方法では、コスト高で長い処理時間を要するという問題点を有している。したがって、安価で高性能の3−5族窒化物半導体発光素子を作ることができなかった。
本発明の目的は、従来技術における上述の問題点を解決することができる3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子を提供することにある。
本発明者らは、上記課題を解決すべく、3−5族窒化物半導体を成長させる基板(以下、下地基板と称する)上に高品質の3−5族窒化物半導体を積層した3−5族窒化物半導体積層基板(以下、3−5族窒化物半導体積層基板と略記する)を製造する方法について鋭意検討した結果、下地基板上に結晶性の低い層を先ず形成し、その上に無機材料薄膜を形成後、3−5族窒化物半導体を形成することにより、容易に高品質の3−5族窒化物半導体層が得られるだけでなく、該3−5族窒化物半導体層が下地基板から剥がれやすくなることを見出し、本発明を完成させるに至った。
地基板上に設けられたSiO2、Si、およびSiの窒化物よりなるマスクを用いて選択成長により形成された3−5族窒化物半導体結晶を備えて成る3−5族窒化物半導体積層基板において、前記下地基板と前記マスクとの間に前記3−5族窒化物半導体結晶より結晶性の低い半導体層を設けることが提案される
また、前記3−5族窒化物半導体積層基板の前記半導体層内には空隙が存在する
なお、前記マスクはストライプ状、ドット状を有している。
また、前記半導体層は、400℃〜700℃で成長されてなるInx Gay Alz N(ただし、0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)バッファ層であることを特徴としている3−5族窒化物半導体積層基板が提案される。
請求項の3−5族窒化物半導体自立基板の製造方法の発明によれば、下地基板上に3−5族窒化物半導体結晶を選択成長させて3−5族窒化物半導体自立基板を製造するための方法であって、前記下地基板の上に前記3−5族窒化物半導体結晶より結晶性の低い半導体層を形成する工程と、該半導体層上にSiO2、Si、およびSiの窒化物よりなるマスクを形成してから選択成長によって前記3−5族窒化物半導体結晶を成長する工程と、前記マスクと前記3−5族窒化物半導体結晶との界面及び、又は前記半導体層において前記3−5族窒化物半導体結晶と前記下地基板とを分離工程とを含むことが提案される。
また、前記分離工程には、応力を加えて機械的に前記下地基板を剥離する工程が含ま
れる。
或いは、前記分離工程が、前記3−5族窒化物半導体結晶を成長した後、雰囲気温度を降下させることによって、前記下地基板を剥離する工程を含む3−5族窒化物半導体自立基板の製造方法が提案される。
請求項の発明によれば、前記分離工程が、前記3−5族窒化物半導体結晶の成長後、前記マスク材料及び又は、前記半導体層を化学的にエッチングする工程を含む3−5族窒化物半導体自立基板の製造方法が提案される。
本発明によれば、複雑な工程を必要とせず、高品質の3−5族窒化物半導体積層基板及び3−5族窒化物半導体自立基板及び高性能の半導体素子を容易に得ることができる。
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
図1は、本発明による3−5族窒化物半導体積層基板の実施形態の一例を示す層構造図である。3−5族窒化物半導体積層基板1は、サファイア等の材料から成る下地基板11上に、半導体層12、マスク13、3−5族窒化物半導体結晶14がこの順序に積層されて成っている。マスク13は3−5族窒化物半導体結晶14を下地基板11上に選択成長させるために設けられたもので、これにより結晶性の良好な3−5族窒化物半導体を下地基板11上に形成することができる。
本実施の形態では、マスク13は、複数の帯状体が適宜の間隔をあけて所定の方向に平行に延びるストライプ状のマスクであるが、マスク13の形態はこれに限定されるものではない。例えば、ドット状のマスク、又はマスクでない部分がドット状となっている形態のマスク等を用いることもできる。また、マスク13の材料は、3−5族窒化物半導体が成長しない、あるいは成長しにくい材料が好ましい。具体的な材料については後述する通りである。
下地基板11上に設けられたマスク13を用いて選択成長により形成された3−5族窒化物半導体結晶14の結晶性をより改善すると共に、図1に示される3−5族窒化物半導体積層基板1から3−5族窒化物半導体結晶14を分離して3−5族窒化物半導体結晶14を主体とした3−5族窒化物半導体自立基板を得る目的で、半導体層12が設けられている。半導体層12は、3−5族窒化物半導体結晶14に比べて結晶性の低い状態のものとして形成されている。ここでは、半導体層12はバッファ層として設けられている。
半導体層12の結晶性が低いため、半導体層12内には、3−5族窒化物半導体結晶14の形成工程での加熱により生じた多数の空隙12Aが形成されている。これらの空隙12Aはマスク13と下地基板11とに挟まれた領域に多発する傾向を生じる。
このような目的で設けられる半導体層12(以下、低結晶性半導体層12ということがある)の所要の機能を充分に果たすことができるようにするため、その材料はInx Gay Alz N(ただし、0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)から成るのが好ましい。また、その成長温度は、400℃〜700℃の範囲であるのが好ましい。すなわち、低結晶性半導体層12は低温バッファ層として形成されるのが好ましい。
この空隙12Aは低結晶性半導体層12の機械的強度を低下させるので、低結晶性半導体層12に小さな機械的歪力が生じる何らかの工夫をすることにより、下地基板11と3−5族窒化物半導体結晶14とを容易に分離させ、3−5族窒化物半導体結晶14を主体とした3−5族窒化物半導体自立基板を容易に得ることができる。
3−5族窒化物半導体結晶14の表面14A上には、さらに、3−5族窒化物半導体による公知の構成の発光素子機能を有する半導体層15が形成されており、これにより、3−5族窒化物半導体積層基板1は3−5族窒化物半導体発光素子用基板となっている。この発光素子機能を有する半導体層15は、例えば発光層をp型層とn型層とではさんだ、いわゆるダブルヘテロ構造とすることができる。
したがって、図1に示される3−5族窒化物半導体積層基板1を用い、電極16、17を取り付けることで、図2に示されるような半導体発光素子を得ることができる。なお、図2では3−5族窒化物半導体14がn型の伝導性を持ち、下地基板11を分離、除去した状態となっている。
次に、図3を参照して、本発明による3−5族窒化物半導体積層基板及び3−5族窒化物半導体自立基板の製造方法の一実施形態について説明する。図3は、図1に示した層構造を有する基板の場合を例にとってその製造工程の一実施形態を示したものである。
ここで用いることができる該3−5族窒化物半導体のエピタキシャル成長方法としては、種々の公知方法を挙げることができる。例えば、ハイドライド気相成長法(HVPE法)、分子線成長法(MBE法)、あるいは有機金属気相成長法(MOVPE法)を単独で用いることもでき、また、単一の半導体基板において、それを構成する複数の半導体層の各層毎にこれらを適宜適用して組み合わせて用いることもできる。以下の説明においては、MOVPE法及びHVPE法を採用した場合について説明するが、本発明で用いる3−5族窒化物半導体のエピタキシャル成長方法がこられに限定されるものではない。
先ず、図3(a)に示すように、下地基板11を用意する。下地基板11は、高品質な3−5族窒化物半導体を得るための成長条件で安定であることが好ましい。具体的には、サファイア、SiC、Si等を用いることができる。特にサファイアは、SiCやSiと比較して、該化合物半導体の結晶成長後の応力によるクラックの発生が少なく、本発明に好適に用いることができる。
次に、図3(b)に示すように、下地基板11の上に低結晶性半導体層12を成長する。ここでは、低結晶性半導体層12は3−5族窒化物半導体によるバッファ層である。低結晶性半導体層12は、Inx Gay Alz N(ただし、0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で示される低温バッファ層とするのが好ましい。この場合、低結晶性半導体層12の膜厚が薄すぎると、結晶成長の核となる結晶が後の工程で3−5族窒化物半導体結晶14を高温で形成する際にエッチングにより蒸発し、3−5族窒化物半導体結晶14の結晶品質が低下する。また、低結晶性半導体層12の膜厚が厚すぎると、結晶成長の核となる結晶が多くなるため、3−5族窒化物半導体結晶14の結晶品質が低下する。したがって、低結晶性半導体層12の膜厚としては、1nm以上200nm以下が好ましく、10nm以上100nm以下がさらに好ましく、10nm以上50nm以下がより好ましい。低結晶性半導体層12の成長温度は、低い結晶性とするため、400℃〜700℃が好ましく、より好ましくは、450°〜600℃である。
低結晶性半導体層12を形成した後、低結晶性半導体層12の上にマスク13を形成する(図3(c))。マスク13の材料は、3−5族窒化物半導体が成長しない、あるいは、成長しにくい材料がよく、例えば、SiO2 、TiO2 、ZrO2 、CrO2 、W、Re、Mo、Cr、Co、Si、Au、Zr、Ta、Ti、Nb、Ni、Pt、V、Hf、Pd、BN、及び、W、Re、Mo、Cr、Si、Zr、Ta、Ti、Nb、V、Hf、Feの窒化物から選ばれる少なくとも1種類の材料から選ばれるのが好ましい。W、Tiなどの金属をマスクとして用いると、水素あるいはアンモニアによる、その上部の3−5族窒化物半導体結晶との界面に対するエッチング作用により、そこに空隙を形成することができ、得られた半導体結晶が剥離しやすくなる場合がある。
マスク13の形状は、ストライプ状、ドット状、あるいはマスクされない部分(非マスク部分)がドット状を有している等、適宜の形態でよく、またこれらの組み合わせであってもよい。W、Tiなどの金属をマスクとして用いる場合は、これらの材料はH2 又はNH3 でエッチングされ、低結晶性半導体層12が部分的に露出する場合があり、基板表面全面をマスクで覆うことができる。
ストライプ状のマスクを用いる場合、ストライプの幅は0.1μm以上50μm以下が好ましく、より好ましくは1μm以上30μm以下であり、さらに好ましくは1μm以上20μm以下、より一層好ましくは1μm以上10μm以下である。ストライプ幅が広すぎると結晶を埋め込むことが難しく、狭すぎると高品質の結晶が得られにくくなる。また、ストライプの間隔は、0.1μm以上50μm以下が好ましく、より好ましくは1μm以上20μm以下であり、さらに好ましくは1μm以上10μm以下である。
下地基板11がC(0001)面のサファイアである場合、マスク13のストライプの方向は、〈1−100〉方向あるいは、〈11−20〉方向に平行であるか僅かに傾斜させてもよい。傾斜させる場合は0.095°以上9.6°未満が好ましい。
ドット状のマスクを用いる場合は、ドット状マスクの形状は円形、三角形、四角形、六角形などの多角形のいずれでもよく、またこれらの多角形を組み合わせても良い。この場合、マスクの直径(多角形の場合は面積を円で表した時の直径)は0.1μm以上50μm以下が好ましく、より好ましくは1μm以上30μm以下であり、さらに好ましくは1μm以上20μm以下、より一層好ましくは1μm以上10μm以下である。マスク直径が大きすぎると結晶を埋め込むことが難しく、狭すぎると高品質の結晶が得られにくくなる。また、マスクの間隔は、0.1μm以上50μm以下が好ましく、より好ましくは1μm以上20μm以下であり、さらに好ましくは1μm以上10μm以下である。
ドット状マスクの場合、下地基板11がC(0001)面のサファイアである場合、ドットの一辺の方向は、〈1−100〉方向あるいは、〈11−20〉方向に平行であるか僅かに傾斜させてもよい。傾斜させる場合は0.095°以上9.6°未満が好ましい。
非マスク部分がドット状の形態のマスクである場合は、マスクされない部分のドット形状が、円形、三角形、四角形、六角形などの多角形のいずれでもよく、またこれらの多角形を組み合わせても良い。非マスク部分の直径(多角形の場合は面積を円で表した時の直径)は0.1μm以上50μm以下が好ましく、より好ましくは1μm以上30μm以下であり、さらに好ましくは1μm以上20μm以下、さらに好ましくは1μm以上10μm以下である。マスク直径が大きすぎると結晶を埋め込むことが難しく、狭すぎると高品質の結晶が得られにくくなる。また、マスクの間隔は、0.1μm以上50μm以下が好ましく、より好ましくは1μm以上20μm以下であり、さらに好ましくは1μm以上10μm以下である。
マスク13を低結晶性半導体層12上に配置した場合、次に述べる3−5族窒化物半導体結晶14の成長時において、マスク13の無いところが成長領域Q(図3(c))となる。
次に、エピタキシャル成長により、成長領域Qに3−5族窒化物半導体を成長させる。先ず、マスク13を配置した低結晶性半導体層12上にファセット構造14Aを形成しながら3−5族窒化物半導体を成長させる(図3(d))。さらに、このファセット構造14Aを埋め込んで表面を平坦化した3−5族窒化物半導体を結晶成長させ、3−5族窒化物半導体結晶14を形成する(図3(e))。
図3(d)、(e)に示す工程についてより詳しく説明する。低結晶性半導体層12は、Inx Gay Alz N(ただし、0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)層によって形成するが、AlNが含まれていると分解しにくく、InNが含まれていると分解しやすいため,低結晶性半導体層12はInGaNが好ましい。半導体層12を低温で成長した場合、得られた半導体層12の結晶性が低い。このため、マスク13下の低結晶性半導体層12は結晶化あるいは成長雰囲気である水素ないしはアンモニアによりエッチングされ、低結晶性半導体層12内であって、特に、マスク13と下地基板11との間の領域に空隙12Aが形成される。
低結晶性半導体層12上にマスク13を配置した後、低結晶性半導体層12上に3−5族窒化物半導体のエピタキシャル成長方法に従い、原料ガス等を供給すると、3−5族窒化物半導体は、成長領域Qから成長(図3)(d))配置したマスク13を埋め込むようにして低結晶性半導体層12上に3−5族窒化物半導体が成長する。3−5族窒化物半導体をマスク13をほぼ埋め込む程度にさらに成長させる。そして、エピタキシャル成長により、マスク13が3−5族窒化物半導体に埋め込まれた状態となった上に、3−5族窒化物半導体をさらに成長させることにより所要の膜厚の3−5族窒化物半導体結晶14が形成される(図3(e))。
このように、マスク13を配置した低結晶性半導体層12上にファセット構造を形成しながら3−5族窒化物半導体を成長させ、次にファセット構造を埋め込んで表面を平坦化した窒化物半導体を成長させて3−5族窒化物半導体結晶14を形成する工程を有する製造方法が好ましい。その理由は次の通りである。
低結晶性半導体層12上にマスク13を配置した後、成長領域Qでファセット構造を形成させる成長を行い、この後、横方向成長を促進させることによりファセット構造を埋め込んで平坦化させるように3−5族窒化物半導体を成長させれば(図1(e))、ファセットまで到達した転位は横方向に曲げられるため、マスク13を3−5族窒化物半導体結晶14内に埋没させて含有させることができる。このとき、結晶欠陥を大幅に減らせることができる。また、ファセット構造を埋め込む成長を行うと、3−5族窒化物半導体結晶14中のマスク13上の領域には空隙部が発生する場合がある。ファセットまで到達した転位は横方向に曲げられ、該空隙部により転位を終端することができるため、高品質の結晶を得ることが可能である。
次に、3−5族窒化物半導体結晶14と下地基板11とを分離する分離工程(図3(f))について説明する。
下地基板11を分離する工程の前に、3−5族窒化物半導体結晶14を支持基板(図示せず)に貼り合わせる工程を設けてもよい。この場合、支持基板としては、金属薄膜、高分子などの樹脂フィルムなど公知の薄膜が使用することが可能である。金属基板の場合は公知の方法により低温合金などを用いて貼り合わせることが可能である。また、樹脂フィルムを支持基板として用いる場合は熱硬化樹脂や光硬化樹脂を用いることができる。
低結晶性半導体層12及びマスク13を配置した下地基板11上に3−5族窒化物半導体結晶14を成長させる場合、マスク13下の低結晶性半導体層12が3−5族窒化物半導体結晶14成長時にエッチングされるため、下地基板11と3−5族窒化物半導体結晶14とは弱く接続された状態となっている。このため、3−5族窒化物半導体結晶14の厚さを十分に大きくすれば、内部応力又は外部応力が、この弱い接続となっている下地基板11と3−5族窒化物半導体結晶14との間の領域に集中的に作用しやすくなる。その結果、特にこれらの応力は、当該領域に対する剪断応力等として作用し、この応力が大きくなった時に、下地基板11と3−5族窒化物半導体結晶14との接続部分が破断し、両者が分離する。このように、下地基板11と3ー5族窒化物半導体結晶14との間での破断は、具体的には、下地基板11と低結晶性半導体層12との境界領域、低結晶性半導体層12とマスク13との境界領域、低結晶性半導体層12と3ー5族窒化物半導体結晶14との境界領域、もしくはマスク13と3ー5族窒化物半導体結晶14との境界領域、又はこれらの境界領域の中の複数の境界領域において生じる。
3−5族窒化物半導体結晶14と下地基板11とを分離する別の方法として、応力を加えて機械的に分離する方法が挙げられる。該応力は、内部応力でも外部応力でもよい。具体的には、内部応力及び又は外部応力を下地基板11と3−5族窒化物半導体結晶14との間の領域に加える方法が挙げられる。該内部応力及び又は外部応力を当該領域に加えることにより、容易に下地基板11と3−5族窒化物半導体結晶14とを分離(剥離)することができる。
内部応力を用いる方法としては、3−5族窒化物半導体結晶14成長後、3−5族窒化物半導体結晶14と下地基板11との熱膨張係数差に基く応力を利用して下地基板11を自然剥離する方法が挙げられる。具体的には、3−5族窒化物半導体結晶14の成長温度から室温に向けての冷却、室温から液体窒素等の低温媒体を用いた冷却、及び室温から再度加熱した後に液体窒素等の低温媒体を用いた冷却等を用いることができる。
外部応力としては、3−5族窒化物半導体結晶14又は下地基板11の一方を固定して、他方に機械的な衝撃を加える方法が挙げられる。
上記の方法により、下地基板11から独立した3−5族窒化物半導体結晶14を主体とする3−5族窒化物半導体結晶を3−5族窒化物半導体自立基板として得ることができる。
下地基板11から分離した3−5族窒化物半導体結晶14の裏面は、マスク13を含有しているため、エッチングなどの化学的、あるいは研削や研磨等の物理的な加工処理によりこれを除去して使用してもよい。例えばSiO2 などの酸化物は酸により除去可能である。この場合は、下地基板11に酸などのエッチング液がマスク13材料まで到達しやすいように予め下地基板11に溝もしくは貫通孔を設けても良い。3−5族窒化物半導体結晶14形成後3−5族窒化物半導体結晶14表面から貫通孔、あるいは溝を設けても良い。また、レーザなどの放射線を下地基板11と低結晶性半導体層12の界面に吸収させ、低結晶性半導体層12を部分的に分解させ、下地基板11との剥離を促進させてもよい。
3−5族窒化物半導体結晶14のエピタキシャル成長方法としては、MOVPE法、HVPE法、MBE法などが挙げられる。MOVPE法を用いて低結晶性半導体層12又は3−5族窒化物半導体結晶14を結晶成長させる場合、以下のような化合物を出発原料として用いることができる。
3族原料としては、例えばトリメチルガリウム[(CH3 3 Ga、以下TMGと記すことがある]、トリエチルガリウム[(C2 5 3 Ga、以下TEGと記すことがある]等の一般式R1 2 3 Ga(ここで、R1 、R2 、R3 は、低級アルキル基を示す。)で表されるトリアルキルガリウム;トリメチルアルミニウム[(CH3 3 Al、以下TMAと記すことがある]、トリエチルアルミニウム[(C2 5 3 Al、以下TEAと記すことがある]、トリイソブチルアルミニウム[(i−C4 9 3 Al]等の一般式R1 2 3 Al(ここで、R1 、R2 、R3 は、低級アルキル基を示す。)で表されるトリアルキルアルミニウム;トリメチルアミンアラン[(CH3 3 N:AlH3 ];トリメチルインジウム[(CH3 3 In、以下TMIと記すことがある]、トリエチルインジウム[(C2 5 3 In]等の一般式R1 2 3 In(ここで、R1 、R2 、R3 は、低級アルキル基を示す。)で表されるトリアルキルインジウム、ジエチルインジウムクロライド[(C2 5 2 InCl]などのトリアルキルインジウムから1ないし2つのアルキル基をハロゲン原子に置換したもの、インジウムクロライド[InCl]など一般式InX(Xはハロゲン原子)で表されるハロゲン化インジウム等が挙げられる。これらは、単独で用いても混合して用いてもよい。これらの3族原料の中で、ガリウム源としてはTMG、アルミニウム源としてはTMA、インジウム源としてはTMIが好ましい。
5族原料としては、例えばアンモニア、ヒドラジン、メチルヒドラジン、1,1−ジメチルヒドラジン、1,2−ジメチルヒドラジン、t−ブチルアミン、エチレンジアミンなどが挙げられる。これらは単独で又は任意の組み合わせで混合して用いることができる。これらの原料のうち、アンモニアとヒドラジンは、分子中に炭素原子を含まないため、半導体中への炭素の汚染が少なく好適であり、高純度品が入手しやすい観点からアンモニアがより好適である。
MOVPE法においては、成長時雰囲気ガス及び有機金属原料のキャリアガスとしては、窒素、水素、アルゴン、ヘリウムなどの気体を単独あるいは混合して用いることができ、水素、ヘリウムが好ましい。
以上の原料ガスを反応炉に導入して窒化物半導体を成長させる。反応炉は、原料供給装置から原料ガスを反応炉に供給する原料供給ラインを備え、反応炉内には基板を加熱するためのサセプタが設けられている。サセプタは、窒化物半導体層を均一に成長させるために、通常は回転装置によって回転できる構造となっている。サセプタの内部には、サセプタを加熱するための赤外線ランプ等の加熱装置が備えられている。この加熱により、原料供給ラインを通じて反応炉に供給される原料ガスが成長基板上で熱分解し、基板上に所望の化合物を気相成長させることができるようになっている。反応炉に供給された原料ガスのうち未反応の原料ガスは、排気ラインより反応炉の外部に排出され、排ガス処理装置へ送られる。
また、HVPE法を用いて窒化物半導体層を結晶成長させる場合、以下のような化合物を出発原料として用いることができる。
3族原料としては、ガリウム金属を塩化水素ガスと高温で反応させて生成する塩化ガリウムガスやインジウム金属を塩化水素ガスと高温で反応させて生成する塩化インジウムガス等が挙げられる。5族原料としては、アンモニアが挙げられる。キャリアガスとしては、窒素、水素、アルゴン、ヘリウムなどの気体を単独あるいは混合して用いることができ、水素、ヘリウムが好ましい。以上の原料ガスを反応炉に導入して窒化物半導体を成長させる。
また、MBE法を用いて窒化物半導体層を結晶成長させる場合、以下のような化合物を出発原料として用いることができる。
3族原料としては、ガリウム、アルミニウム及びインジウム等の金属が挙げられる。5族原料としては、窒素やアンモニア等のガスが挙げられる。キャリアガスとしては、窒素、水素、アルゴン、ヘリウムなどの気体を単独あるいは混合して用いることができ、水素、ヘリウムが好ましい。以上の原料ガスを反応炉に導入して窒化物半導体を成長させる。
図3(e)の工程終了後、3−5族窒化物半導体結晶14の上に別の3−5族窒化物半導体層を形成することもできる。この場合、3−5族窒化物半導体結晶14の上に更にマスクを配置させ、さらにファセット構造を形成し、ファセット構造を埋め込んで平坦化させればよい。この場合も、ファセットまで到達した転位は横方向に曲げられるため、マスクを窒化物半導体層内に埋没させて含有させることができる。このとき、結晶欠陥を大幅に減らすことができる。3−5族窒化物半導体層は、アンドープでも不純物をドープしてもよい。
この3−5族窒化物半導体の成長は、MOVPEでもHVPEでもよい。応力による剥離を行う場合の3−5族窒化物半導体層の合計膜厚は、3μm以上500μm以下であり、好ましくは10μm以上100μm以下、より好ましくは、10μm以上65μm以下、さらにこのましくは、10μm以上45μm以下である。膜厚化により転位密度が低減される傾向にあるが、厚く積層するとそれだけ製造コストがかかるため、厚すぎるのは好ましくない。該3−5族窒化物半導体積層基板を冷却後反応炉から取り出し、下地基板と分離してから再度反応炉に入れn型コンタクト層、発光層、p型層を形成してもよい。
また、3−5族窒化物半導体が所定の厚さ形成された3−5族窒化物半導体積層基板上に、続けてn型コンタクト層、発光層、p型層を形成してもよい。その後、エピタキシャル基板を反応炉から取り出し、基板を除去し、これにより得られた窒化物半導体基板に公知の手段で電極を取り付け、発光素子とすることができる。
n型コンタクト層は、発光素子の動作電圧を上昇させないために、n型キャリア濃度1×1018cm-3以上とし、かつ、1×1019cm-3以下とすることが好ましい。このようなn型コンタクト層は、成長温度850℃〜1100℃でのInx Gay Alz N(ただし、x+y+z=1、0≦x<1、0<y≦1、0≦z<1)結晶成長時に、n型ドーパントガス、あるいは有機金属原料を適当量混入させる公知方法により容易に得られる。n型ドーパント原料としては、シラン、ジシラン、ゲルマン、テトラメチルゲルマニウムなどが好適である。
またIn、Alの混晶比が高いと特に低温では結晶品質が低下し、キャリア濃度が高くなるため、In組成は好ましくは5%以下、より好ましくは1%以下である。また、Al組成は好ましくは5%以下、より好ましくは1%以下である。n型コンタクト層はGaNであることが最も好ましい。
前n型コンタクト層と発光層との間に、一般式Ina Gab Alc N(ただし、a+b+c=1、0≦a≦1、0≦b≦1、0≦c≦1)で表される3−5族窒化物半導体層を設けてもよい。該3−5族窒化物半導体は組成及び又はキャリア濃度の異なる多層構造であってもよい。
n型コンタクト層の上に発光層を形成する。発光層は、障壁層である一般式Ina Gab Alc N(ただし、a+b+c=1、0≦a≦1、0≦b≦1、0≦c≦1)と、井戸層である一般式Ina Gab Alc N(ただし、a+b+c=1、0≦a≦1、0≦b≦1、0≦c≦1)からなる多重量子井戸構造としている。井戸層を多層にしてもよいが、少なくとも1つの井戸層があればよい。
発光層と後述のp型コンタクト層との間に、一般式Ina Gab Alc N(ただし、a+b+c=1、0≦a≦1、0≦b≦1、0≦c≦1)で表される層を有してもよく、該層はAlGaN層が好ましい。AlGaN層はp型、でもn型でもよく、n型である場合は、キャリア濃度は1×1018cm-3以下、より好ましくは1×1017cm-3以下、更に好ましくは、1×1016cm-3以下である。AlGaN層のn型キャリア濃度を低減させるためにMgをドープする。尚、p型コンタクト層とAlGaN層との間にAlGaN層より空間電荷密度の低いInd Gae Alf N(ただし、0≦d≦1、0≦e≦1、0≦f≦1、d+e+f=1)で表される層とを有してもよい。
前記AlGaN層の上にp型コンタクト層を形成する。p型コンタクト層は発光素子の動作電圧を上昇させないためにP型キャリア濃度5×1015cm-3以上とすることが好ましい。より好ましくは、1×1016〜5×1019cm-3である。このようなP型コンタクト層は、成長温度800℃〜1100℃でのIna Gab Alc N(ただし、a+b+c=1、0≦a≦1、0≦b≦1、0≦c≦1)結晶成長時にドーパント用原料ガスを適当量、混入させて結晶成長した後、熱処理をする等の公知方法により容易に得られる。
p型コンタクト層は、Alの混晶比が高いと接触抵抗が高くなる傾向にあるので、Al組成は通常5%以下、好ましくは1%以下である。より好ましくはGaAlN、GaN、最も好ましくはGaNである。
MOVPE法を用いて上記のような各層を成長させる場合は、以下のような原料から適宜選択し、これを用いることができる。
3族のガリウム原料としては、例えば、トリメチルガリウム(TMG)、トリエチルガリウム(TEG)等の一般式R1 2 3 Ga(ここで、R1 、R2 、R3 は低級アルキル基を示す)で表されるトリアルキルガリウムが挙げられる。
アルミニウム原料としては、トリメチルアルミニウム(TMA)、トリエチルアルミニウム(TEA)、トリイソブチルアルミニウム等の一般式R1 2 3 Al(ここで、R1 、R2 、R3 は低級アルキル基を示す)で表されるトリアルキルアルミニウムが挙げられる。
インジウム原料としては、トリメチルインジウム(TMI)、トリエチルインジウム等の一般式R1 2 3 In(ここで、R1 、R2 、R3 は低級アルキル基を示す)で表されるトリアルキルインジウム、ジエチルインジウムクロライドなどのトリアルキルインジウムから1ないし3つのアルキル基をハロゲン原子に交換したもの、インジウムクロライドなど一般式InX(Xはハロゲン原子)で表されるハロゲン化インジウム等があげられる。
また、5族原料としては、例えばアンモニア、ヒドラジン、メチルヒドラジン、1, 1−ジメチルヒドラジン、1, 2−ジメチルヒドラジン、t−ブチルアミン、エチレンジアミン、などがあげられる。これらは単独で、又は任意の組み合わせで混合して用いることができる。これらの原料のうち、アンモニアとヒドラジンは分子中に炭素原子を含まないため、半導体中への炭素汚染の影響が少なく好適である。
p型ドーパントとしては、例えばMg、Zn、Cd、Ca、Be等があげられる。なかでもMg、Caが好ましく使用される。p型ドーパントであるMgの原料としては、例えばビスシクロペンタジエチルマグネシウム[(C5 5 2 Mg]、ビスメチルシクロペンタジエチルマグネシウム[(C5 4 CH3 2 Mg]、ビスエチルシクロペンタジエチルマグネシウム[(C5 4 2 5 2 Mg]などを使用することができる。Caの原料としては、ビスシクロペンタジエニルカルシウム((C5 5 2 Ca)及びその誘導体、例えば、ビスメチルシクロペンタジエニルカルシウム((C5 4 CH3 2 Ca)、ビスエチルシクロペンタジエニルカルシウム((C5 4 2 5 2 Ca)、ビスパーフロロシクロペンタジエニルカルシウム((C5 5 2 Ca)、又は、ジ−1−ナフタレニルカルシウム及びその誘導体、又は、カルシウムアセチリド及びその誘導体、例えば、ビス(4,4−ジフロロー3−ブテン−1−イニル)−カルシウム、ビスフェニルエチニルカルシウムなどを使用することができる。これらの原料を単独あるいは、複数混合して使用してもよい
なお、本実施形態ではMOVPE法を用いた場合を説明したが、本発明はこの方法に限定されるものではなく、ハイドライド気相成長法(HVPE)、分子線エピタキシー(MBE)など他の公知の3−5族窒化物半導体結晶成長方法も用いることができる。
本発明の製造方法によれば、例えば低温バッファのような結晶性の低い層の上にマスクを形成することを特徴としている。結晶性の低い層の上にマスクを形成して、3−5族窒化物半導体を横方向成長させ、マスクを埋め込むように成長することで、低転位の高品質の3−5族窒化物半導体結晶を得ることが可能となる。
さらにマスクと基板との間の結晶性の低い層が窒化物半導体を成長する間に結晶化あるいは雰囲気の水素ないしはアンモニアによってエッチングされ、該界面での基板との接合強度が弱まり、3−5族窒化物半導体が基板と剥離しやすくなり、熱あるいは機械的な応力による歪によって基板と3−5族窒化物半導体を剥離させることができる。
また、レーザなどの放射線を下地基板と3−5族窒化物半導体あるいはマスクとの界面に吸収させることにより、下地基板と窒化物半導体を剥離させ、高品質の3−5族窒化物半導体基板を得ることができるのである。あるいは、下地基板と窒化物基板を分離する際には、マスク材料ないしは結晶性の低い層を化学的に除去してもよい。
以上説明した3−5族窒化物半導体自立基板上に発光機能を有する層を積層した窒化物半導体基板は、そのまま用いてもよいが、放熱及び/または剛性の向上のため、適宜支持部材に取り付けて用いることができる。また支持部材は後の工程で取り外してもよい。
例えば図9に示すように、所用の厚みを有する金属製の支持基板18上に接着その他の適宜の手段で3−5族窒化物半導体自立基板19を取り付ける構成とすることができる。又は支持基板18上に3−5族窒化物半導体自立基板19を用いた窒化物半導体基板を取り付けてもよい。あるいは、図10に示すように、半導体発光素子用パッケージ20に接着その他の適宜の方法で窒化物半導体基板21を貼り付けてもよい。
このように本発明の窒化物半導体基板を高熱伝導度の半導体発光素子用パッケージに直接貼り付けると、熱伝導度の低いサファイアを介していないため、高電流密度まで輝度−電流直線の直線性を保つことができる。
以下、本発明を実施例に基づいてさらに詳細に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
以下のようにして、図1に示す3−5族窒化物半導体積層基板1を作成した。下地基板11はサファイアのC面を鏡面研磨したものを用いた。エピタキシャル成長には常圧MOVPE法を用いた。1気圧で、サセプタの温度を485℃、キャリアガスを水素とし、キャリアガス、アンモニア及びTMGを供給して、厚みが約60nmのGaNバッファ層(低結晶性半導体層12)を成長した。
一旦成長炉から下地基板11を取り出し、SiO2 ストライプ(ストライプ幅5μm/ストライプ間隔5μm、ストライプはサファイア基板の〈1−100〉方向と平行)をマスク13として80nmの膜厚で形成し、再度成長炉に下地基板11をセットした。
次に、以下のようにして3−5族窒化物半導体結晶14を形成した。先ず、反応炉の圧力を500Torrとし、サセプタの温度を1020℃にしたのち、キャリアガス、アンモニアを4.0slm、及びTMG20sccmを75分間供給して、アンドープGaN層を成長した。次に、反応炉の圧力を500Torrに保ったまま、サセプタ温度1120℃にして、キャリアガス、アンモニアを4.0slm及びTMG35sccmを90分間供給してアンドープGaN層を形成した。さらに反応炉圧力を500Torrに保ったまま、サセプタ温度を1080℃とした後、キャリアガス、アンモニア4.0slm、及びTMG50sccmを360分間供給してアンドープGaN層を形成した。最終的にアンドープGaN層は35μmまで成長させ、3−5族窒化物半導体結晶14とした。
その後反応炉温度を室温まで冷却して反応炉から取り出した。これにより、成長基板11であるサファイア基板との界面で剥離が生じ、サファイア基板から独立した窒化物半導体自立基板(GaN単結晶)を得た。X線回折から求められる(0004)の半値幅はX線受光側の水平スリット幅62.5μmの時、SiO2 ストライプと平行にX線を入射した場合、165arcsec、垂直にX線を入射した場合、189arcsecと結晶性の高いGaN自立基板が得られた。
(実施例2)
実施例1においてSiO2 ストライプを(ストライプ幅7μm/ストライプ間隔3μmストライプはサファイア基板の〈1−100〉方向と平行)とした以外は実施例1と同様の操作を行い、サファイア基板上にGaN層を35μmまで成長させて3−5族窒化物半導体結晶14とした。
その後反応炉温度を室温まで冷却して反応炉から取り出した。これにより、サファイア基板との界面で剥離が生じ、サファイア基板から独立した窒化物半導体基板(GaN単結晶)を得た。得られたGaN層のX線回折から求められる(0004)の半値幅はSiO2 ストライプと平行にX線を入射した場合156arcsec、垂直に入射した場合、120arcsecと結晶性の高いGaN自立基板が得られた。
(実施例3)
実施例1においてSiO2 ストライプを(ストライプ幅3μm/ストライプ間隔7μmストライプはサファイア基板の〈1−100〉方向と平行)とした以外は実施例1と同様の操作を行い、サファイア基板上にGaN層を35μmまで成長させて3−5族窒化物半導体結晶14とした。
その後反応炉温度を室温まで冷却して反応炉から取り出した。得られたGaN層のX線回折から求められる(0004)の半値幅は、SiO2 ストライプと平行にX線を入射した場合には184arcsec、垂直に入射した場合には125arcsecと、結晶性の高いGaN自立基板が得られた。
(比較例1)
実施例1においてSiO2 ストライプを形成しない以外は実施例1と同様の操作を行い、GaN層を35μm形成して3−5族窒化物半導体結晶14とした。GaN層のサファイア基板からの剥離は観察されなかった。この時のX線回析から求められる(0004)の半値幅はX線の入射方向に関係なく360arcsecであった。
(実施例4)
実施例1〜3、及び比較例1の試料を励起ピーク波長364nmとして、GaN結晶表面カソードルミネッセンス(以下CLと略記する)で非発光箇所を観察した。非発光箇所はダークスポットと呼び、転位に対応していると考えられるため、非発光箇所の個数から転位密度を計算した。その結果を纏めれば、以下の通りである。
ストライプ幅/間隔 転位密度
実施例1 5μm/5μm 5〜8×107 cm-2
実施例2 7μm/3μm 5〜8×107 cm-2
実施例3 3μm/7μm 4×108 cm-2
比較例1 なし >1×109 cm-2
(実施例5)
実施例1と同様にサファイア上にGaN層を35μmまで成長させた。このときGaN層の電子輸送性を付与するため、シランをドープし、35μmのSiドープGaN層とした。これらの層の上に以下の方法で青色LED用の発光層37を積層した。まず、反応炉温度を下げて780℃とし、窒素をキャリアガスとしてGaN、(InGaN、GaN)×5を成長後、Al組成0.05のMgドープAlGaN層を25nm成長した。次に反応炉温度を1040℃に上げ、キャリアガス、アンモニア、TMG、Cp2 Mgを導入して、成長時間30分で厚さが150nmのMgをドープしたGaNを形成した。その後反応炉温度を室温まで冷却して反応炉から取り出した。これにより、成長基板との界面で剥離が生じ、成長基板から独立した窒化物半導体基板を得た。
以上により作製した3−5族化合物半導体基板を反応炉から取出したのち、窒素中で800℃、20分アニールを施し、MgをドープしたGaN層を低抵抗のp型層にした。こうして得た試料に常法により電極を形成し、発光ダイオード(LED)とした。p電極としてNj−Au合金、n電極としてAlを用いた。
こうして得られた発光素子に電圧を印加してウエハ状態で発光特性を調べたところ、明瞭な青色発光を示した。
(参考例1)
バッファ層成長、SiO2 ストライプを形成し、1020℃75分間アンドープGaN層の成長までは実施例1と同様な操作を行い、アンドープGaN層を形成した。冷却後、断面の走査型電子顕微鏡(SEM)で観察を行った。図4に示す通り、マスク下の低温バッファ層には多くの空隙が形成されていた。また、図5の鳥瞰SEM像に示す通り、側面に[11−2 2]ファセット面を持つGaNが形成されていた。
(参考例2)
参考例1のGaN結晶成長に引き続いて、実施例1と同様に1120℃で90分間アンドープGaN層の成長までは実施例1と同様な操作を行い、アンドープGaN層を形成した。冷却後、GaN結晶の鳥瞰SEM像を観察した。図6に示す通り、表面は全面で平坦な膜が得られた。
(参考例3)
参考例2の成長温度を1100℃にする以外は参考例2と同様な操作を行い、アンドープGaN層を形成した。冷却後、GaN結晶の鳥瞰SEM像を観察した。図7に示す通り、表面は埋めこまれなかった。
(参考例4)
参考例2の成長温度を1140℃にする以外は参考例2と同様な操作を行い、アンドープGaN層を形成した。冷却後、GaN結晶の鳥瞰SEM像を観察した。図8に示す通り、表面は全面で平坦な膜が得られた。
(比較例2)
下地基板に予め2段階成長によりサファイア基板上にGaN層を2μm積層し、その表面にSiO2 ストライプ(ストライプ幅5μm/ストライプ間隔5μm、ストライプはサファイア基板の〈1−100〉方向と平行)を形成し、反応炉でGaN結晶を最終的に35μm成長して3−5族窒化物半導体結晶14を形成した。冷却後反応炉から取り出したが、該GaN層は、サファイア基板から剥離しなかった。
本発明の一実施形態を説明するための層構造図。 図1の基板を用いて構成した半導体発光素子の層構造図。 本発明の方法の一実施形態を説明するための工程説明図。 本発明の参考例1の断面SEM像。 本発明の参考例1の鳥瞰SEM像。 本発明の参考例2の鳥瞰SEM像。 本発明の参考例3の鳥瞰SEM像。 本発明の参考例4の鳥瞰SEM像。 本発明の一実施形態を説明するための構造図。 本発明の一実施形態を説明するための構造図。
符号の説明
1 3−5族窒化物半導体積層基板
11 下地基板
12 半導体層
12A 空隙
13 マスク
14 3−5族窒化物半導体結晶
15 発光素子機能を有する半導体層
16、17 電極
18 支持基板
19 3−5族窒化物半導体自立基板
20 半導体発光素子用パッケージ
21 窒化物半導体基板

Claims (2)

  1. 下地基板上に3−5族窒化物半導体結晶を選択成長させて3−5族窒化物半導体自立基板を製造するための方法であって、
    前記下地基板の上に400℃〜700℃で成長されてなるInxGayAlzN(ただし、0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で、前記3−5族窒化物半導体結晶より結晶性の低い半導体バッファ層を形成する工程と、
    該半導体バッファ層上にSiO2、Si、およびSiの窒化物よりなるストライプ状、ドット状のマスクを形成する工程と、
    選択成長によって前記3−5族窒化物半導体結晶を成長すると同時に、該半導体バッファ層に空隙を設ける工程と、
    前記半導体層において前記3−5族窒化物半導体結晶と前記下地基板とを、応力を加えて機械的に剥離する分離工程又は、雰囲気温度を降下させることによって前記下地基板を剥離する分離工程、
    とからなることを特徴とする3−5族窒化物半導体自立基板の製造方法。
  2. 前記分離工程が、前記剥離する工程に加え、前記マスク材料および又は前記半導体層を化学的にエッチングする工程を含む請求項に記載の3−5族窒化物半導体自立基板の製造方法。
JP2005256022A 2005-05-19 2005-09-05 3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子 Active JP5023318B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005256022A JP5023318B2 (ja) 2005-05-19 2005-09-05 3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子
PCT/JP2006/309166 WO2006123540A1 (ja) 2005-05-19 2006-05-02 3-5族窒化物半導体積層基板、3-5族窒化物半導体自立基板の製造方法、及び半導体素子
DE112006001279T DE112006001279T5 (de) 2005-05-19 2006-05-02 Mehrschichtensubstrat eines Nitridhalbleiters der Gruppe 3-5, Verfahren zur Herstellung eines freitragenden Substrats eines Nitridhalbleiters der Gruppe 3-5 und Halbleiterelement
US11/920,563 US8053811B2 (en) 2005-05-19 2006-05-02 Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing subtrate, and semiconductor element
KR1020077027108A KR20080003913A (ko) 2005-05-19 2006-05-02 3-5족 질화물 반도체 적층 기판, 3-5족 질화물 반도체 자립기판의 제조 방법 및 반도체 소자
TW095116014A TW200644299A (en) 2005-05-19 2006-05-05 Group III-V nitride semiconductor laminated substrate, method of producing the same and semiconductor device
GB0722572A GB2440484A (en) 2005-05-19 2007-11-16 Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005146346 2005-05-19
JP2005146346 2005-05-19
JP2005256022A JP5023318B2 (ja) 2005-05-19 2005-09-05 3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子

Publications (2)

Publication Number Publication Date
JP2006347863A JP2006347863A (ja) 2006-12-28
JP5023318B2 true JP5023318B2 (ja) 2012-09-12

Family

ID=37431118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005256022A Active JP5023318B2 (ja) 2005-05-19 2005-09-05 3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子

Country Status (7)

Country Link
US (1) US8053811B2 (ja)
JP (1) JP5023318B2 (ja)
KR (1) KR20080003913A (ja)
DE (1) DE112006001279T5 (ja)
GB (1) GB2440484A (ja)
TW (1) TW200644299A (ja)
WO (1) WO2006123540A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615032B2 (en) 2018-01-31 2020-04-07 Kyocera Corporation Semiconductor device manufacturing method
US12065760B2 (en) 2018-12-26 2024-08-20 Kyocera Corporation Method of manufacturing semiconductor element, semiconductor element, and substrate

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子
JP2007001855A (ja) * 2005-05-27 2007-01-11 Sumitomo Chemical Co Ltd 3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子
JP2008172040A (ja) * 2007-01-12 2008-07-24 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP2008270431A (ja) * 2007-04-18 2008-11-06 Sony Corp 発光ダイオードの製造方法、半導体装置の製造方法、電子装置の製造方法および窒化物系iii−v族化合物半導体基板の製造方法
WO2009120986A2 (en) * 2008-03-27 2009-10-01 Nitek, Inc. Mixed source growth apparatus and method of fabricating iii-nitride ultraviolet emitters
TWI447783B (zh) * 2008-04-28 2014-08-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
US8581283B2 (en) 2008-04-28 2013-11-12 Advanced Optoelectronic Technology, Inc. Photoelectric device having group III nitride semiconductor
US20120094434A1 (en) * 2008-08-04 2012-04-19 Benjamin Allen Haskell Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
US20100025727A1 (en) * 2008-08-04 2010-02-04 Benjamin Allen Haskell Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
JP5647497B2 (ja) * 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. 半導体基板、その製造方法、半導体デバイス及びその製造方法
US8860183B2 (en) * 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
CN104716023B (zh) 2009-08-26 2017-08-29 首尔伟傲世有限公司 制造半导体基底的方法和制造发光装置的方法
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
KR101673955B1 (ko) * 2010-07-02 2016-11-08 삼성전자주식회사 반도체 발광소자 및 이를 제조하는 방법
CN101962804B (zh) * 2010-10-30 2012-05-02 北京大学 基于外延材料应力控制的GaN厚膜自分离方法
KR102192130B1 (ko) 2012-03-21 2020-12-17 프라이베르게르 컴파운드 마터리얼스 게엠베하 Iii-n 단결정
DE102012204553B4 (de) * 2012-03-21 2021-12-30 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines Templats, so hergestelltes Templat, dessen Verwendung, Verfahren zur Herstellung von III-N-Einkristallen, Verfahren zur Herstellung von III-N-Kristallwafern, deren Verwendung und Verwendung von Maskenmaterialien
JP2013209271A (ja) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp 周期表第13族金属窒化物半導体基板の製造方法、および、当該製造方法に用いられる下地基板
KR101593213B1 (ko) * 2012-05-10 2016-02-18 서울바이오시스 주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR102013770B1 (ko) * 2012-08-30 2019-08-23 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US20140158976A1 (en) * 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
WO2014136602A1 (ja) * 2013-03-08 2014-09-12 国立大学法人山口大学 窒化ガリウム結晶自立基板の製造方法
JP2014237570A (ja) * 2013-06-10 2014-12-18 日本電信電話株式会社 窒化物半導体基板の製造方法
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
JP6294090B2 (ja) * 2014-02-05 2018-03-14 株式会社ディスコ リフトオフ方法
US9490119B2 (en) 2014-05-21 2016-11-08 Palo Alto Research Center Incorporated Fabrication of thin-film devices using selective area epitaxy
US10364510B2 (en) * 2015-11-25 2019-07-30 Sciocs Company Limited Substrate for crystal growth having a plurality of group III nitride seed crystals arranged in a disc shape
RU2753180C2 (ru) * 2017-02-16 2021-08-12 Син-Эцу Кемикал Ко., Лтд. Слоистая подложка из полупроводникового соединения, способ ее изготовления и полупроводниковый элемент
JP7298111B2 (ja) * 2019-06-07 2023-06-27 日亜化学工業株式会社 発光素子及びその製造方法
JP7345286B2 (ja) * 2019-06-11 2023-09-15 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346720B1 (en) * 1995-02-03 2002-02-12 Sumitomo Chemical Company, Limited Layered group III-V compound semiconductor, method of manufacturing the same, and light emitting element
US6617235B2 (en) * 1995-03-30 2003-09-09 Sumitomo Chemical Company, Limited Method of manufacturing Group III-V compound semiconductor
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JP3289682B2 (ja) * 1998-08-17 2002-06-10 株式会社村田製作所 半導体発光素子
US6228538B1 (en) * 1998-08-28 2001-05-08 Micron Technology, Inc. Mask forming methods and field emission display emitter mask forming methods
JP4337132B2 (ja) * 1998-09-16 2009-09-30 日亜化学工業株式会社 窒化物半導体基板及びそれを用いた窒化物半導体素子
JP3463736B2 (ja) * 1998-09-25 2003-11-05 株式会社村田製作所 半導体発光素子、およびその発光強度の調整方法
JP3668031B2 (ja) 1999-01-29 2005-07-06 三洋電機株式会社 窒化物系半導体発光素子の製造方法
US6844574B1 (en) * 1999-03-12 2005-01-18 Sumitomo Chemical Company, Limited III-V compound semiconductor
US6177359B1 (en) 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
US6639354B1 (en) 1999-07-23 2003-10-28 Sony Corporation Light emitting device, production method thereof, and light emitting apparatus and display unit using the same
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
TW504754B (en) * 2000-03-24 2002-10-01 Sumitomo Chemical Co Group III-V compound semiconductor and method of producing the same
JP2002170778A (ja) * 2000-03-24 2002-06-14 Sumitomo Chem Co Ltd 3−5族化合物半導体とその製造方法
JP3662806B2 (ja) * 2000-03-29 2005-06-22 日本電気株式会社 窒化物系半導体層の製造方法
US6562644B2 (en) 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
US6852161B2 (en) * 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP4867064B2 (ja) * 2000-11-17 2012-02-01 住友化学株式会社 発光素子用3−5族化合物半導体およびその製造方法
JP4963763B2 (ja) * 2000-12-21 2012-06-27 日本碍子株式会社 半導体素子
JP2002270516A (ja) 2001-03-07 2002-09-20 Nec Corp Iii族窒化物半導体の成長方法、iii族窒化物半導体膜およびそれを用いた半導体素子
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Iii族窒化物半導体基板およびその製造方法
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd 3−5族化合物半導体の製造方法
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Iii族窒化物半導体基板の製造方法
JP2004273661A (ja) * 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Iii−v族窒化物系半導体基板及びその製造方法
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
TW201013752A (en) * 2008-09-16 2010-04-01 Univ Nat Central Manufacturing method of single-crystalline substrate containing gallium nitride
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615032B2 (en) 2018-01-31 2020-04-07 Kyocera Corporation Semiconductor device manufacturing method
US12065760B2 (en) 2018-12-26 2024-08-20 Kyocera Corporation Method of manufacturing semiconductor element, semiconductor element, and substrate

Also Published As

Publication number Publication date
DE112006001279T5 (de) 2009-02-26
JP2006347863A (ja) 2006-12-28
US8053811B2 (en) 2011-11-08
US20090085165A1 (en) 2009-04-02
KR20080003913A (ko) 2008-01-08
GB2440484A8 (en) 2008-02-29
WO2006123540A1 (ja) 2006-11-23
GB2440484A (en) 2008-01-30
GB0722572D0 (en) 2007-12-27
TW200644299A (en) 2006-12-16

Similar Documents

Publication Publication Date Title
JP5023318B2 (ja) 3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子
JP3036495B2 (ja) 窒化ガリウム系化合物半導体の製造方法
US8882910B2 (en) AlGaN substrate and production method thereof
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP4055304B2 (ja) 窒化ガリウム系化合物半導体の製造方法
US20050001245A1 (en) Method for manufacturing gallium nitride group compound semiconductor
JP4644942B2 (ja) 結晶膜、結晶基板および半導体装置の製造方法
JPH10312971A (ja) III−V族化合物半導体膜とその成長方法、GaN系半導体膜とその形成方法、GaN系半導体積層構造とその形成方法、GaN系半導体素子とその製造方法
JP2011084469A (ja) GaN単結晶基板の製造方法及びインゴット
WO2003072856A1 (fr) Procede de production de semi-conducteur a base d'un compose nitrure du groupe iii
JPH11251632A (ja) GaN系半導体素子の製造方法
JP3196833B2 (ja) Iii−v族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP5015417B2 (ja) GaN結晶の製造方法
KR20070116121A (ko) 자립 기판, 그 제조 방법 및 반도체 발광 소자
JP4996448B2 (ja) 半導体基板の作成方法
JP2006196490A (ja) GaN系半導体発光素子及びその製造方法
JP2011042542A (ja) Iii族窒化物基板の製造方法およびiii族窒化物基板
JP2007001855A (ja) 3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子
JP2006273716A (ja) GaN単結晶基板の製造方法
JP2006352079A (ja) 自立基板、その製造方法及び半導体発光素子
CN101180710A (zh) 第3-5族氮化物半导体多层衬底,用于制备第3-5族氮化物半导体自立衬底的方法和半导体元件
JP4882351B2 (ja) 半導体積層基板、その製造方法及び発光素子
US20090140286A1 (en) Production Method of Group III Nitride Semiconductor Element
JP4055303B2 (ja) 窒化ガリウム系化合物半導体及び半導体素子
JP2001135575A (ja) 3−5族化合物半導体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080808

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150