[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011084469A - ＧａＮ単結晶基板の製造方法及びインゴット - Google Patents

ＧａＮ単結晶基板の製造方法及びインゴット Download PDF

Info

Publication number
JP2011084469A
JP2011084469A JP2011007252A JP2011007252A JP2011084469A JP 2011084469 A JP2011084469 A JP 2011084469A JP 2011007252 A JP2011007252 A JP 2011007252A JP 2011007252 A JP2011007252 A JP 2011007252A JP 2011084469 A JP2011084469 A JP 2011084469A
Authority
JP
Japan
Prior art keywords
single crystal
epitaxial layer
gan
substrate
gan single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011007252A
Other languages
English (en)
Inventor
Kensaku Motoki
健作 元木
Takuji Okahisa
拓司 岡久
Naoki Matsumoto
直樹 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011007252A priority Critical patent/JP2011084469A/ja
Publication of JP2011084469A publication Critical patent/JP2011084469A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/901—Levitation, reduced gravity, microgravity, space
    • Y10S117/902—Specified orientation, shape, crystallography, or size of seed or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】転位等の結晶欠陥が低減されたＧａＮ単結晶基板の製造方法を提供する。
【解決手段】ＧａＮ単結晶基板の製造方法は、ＧａＮ単結晶を種結晶として当該ＧａＮ単結晶の上に六方晶のＧａＮからなるエピタキシャル層６２を成長させて、ＧａＮ単結晶のインゴット６４を形成するインゴット形成工程と、インゴット６４を複数枚に切断する切断工程と、を備えることを特徴とする。
【選択図】図１６

Description

本発明は、窒化ガリウム（ＧａＮ）等の窒化物系化合物半導体を用いた、発光ダイオード、半導体レーザ等の発光デバイスや、電界効果トランジスタ等の電子デバイス用の基板及びその製造方法に関するものである。
従来、窒化物系化合物半導体を用いた発光デバイス等では、安定なサファイア基板が用いられていた。
しかし、サファイアには劈開面が無いため、半導体レーザにサファイア基板を用いた場合は劈開による反射面を作製することができないという問題があった。
また、サファイアを発光デバイス等の基板材料として用いた場合、サファイア基板と当該サファイア基板上に成長させるエピタキシャル層との間の格子不整合や熱膨張係数の相違に起因して、エピタキシャル層中に転位等の結晶欠陥が多発するという問題もあった。
このようなサファイアを発光デバイス等の基板とした場合の問題を解消すべく開発された技術として、特許文献１に掲載された半導体発光素子の製法がある。この半導体発光素子の製法は、ガリウム砒素（ＧａＡｓ）基板等の半導体単結晶基板上に窒化ガリウム系化合物半導体層を成長させた後、半導体単結晶基板（ＧａＡｓ基板）を除去し、残った窒化ガリウム系化合物半導体層を新たな基板としてその上に動作層である窒化ガリウム系化合物半導体単結晶層をエピタキシャル成長させて、半導体発光素子を製造するものである。
この特許文献１の技術によれば、窒化ガリウム系化合物半導体層とこの上に成長させる窒化ガリウム系化合物半導体単結晶層（エピタキシャル層）との格子定数や熱膨張係数が非常に近いため、半導体単結晶層（エピタキシャル層）に転位等に起因する格子欠陥が発生しにくくなる。また、基板とこの上に成長させる動作層とが同じ窒化ガリウム系化合物半導体層からなっているため、同種の結晶が揃うことになり、容易に劈開することができる。このため、半導体レーザ等の反射鏡を簡単に作製することができる。
特開平８−１１６０９０号公報
しかし、上記特許文献１に掲載された製法で製造したＧａＮ基板は、格子不整合等の理由で結晶品質は極めて低く、結晶欠陥に起因する内部応力の為に大きな反りが発生し、実用化には至っていなかった。そして、技術進歩に伴い、窒化ガリウム系化合物半導体を用いた光半導体デバイスの特性を更に向上させることが要求され、本発明者らにおいて、より高品質のＧａＮ単結晶基板を製作する必要が生じた。そのためには、ＧａＮ単結晶基板のエピタキシャル層に発生する転位等の結晶欠陥を一層低減させる必要がある。結晶欠陥を低減することにより、高い結晶品質を有し、内部応力が低く、反りも殆どないＧａＮ単結晶基板を得ることができる。
本発明は、かかる事情に鑑みてなされたものであり、転位等の結晶欠陥が低減されたＧａＮ単結晶基板の製造方法を提供することを目的とする。
上述の課題を解決するため、本発明のＧａＮ単結晶基板の製造方法は、ＧａＮ単結晶を種結晶として当該ＧａＮ単結晶の上に六方晶のＧａＮからなるエピタキシャル層を成長させて、ＧａＮ単結晶のインゴットを形成するインゴット形成工程と、前記インゴットを複数枚に切断する切断工程と、を備えることを特徴とする。
この場合、ＧａＮ単結晶のインゴットを複数枚に切断するため、一回の製造処理で、結晶欠陥が低減されたＧａＮ単結晶基板を複数枚得ることができる。
また、本発明のＧａＮ単結晶基板の製造方法は、ＧａＮ単結晶を種結晶として当該ＧａＮ単結晶の上に六方晶のＧａＮからなるエピタキシャル層を成長させて、ＧａＮ単結晶のインゴットを形成するインゴット形成工程と、前記インゴットを複数枚に劈開する劈開工程と、を備えることを特徴とする。
この場合、ＧａＮ単結晶のインゴットを複数枚に劈開するため、一回の製造処理で、結晶欠陥が低減されたＧａＮ単結晶基板を複数枚得ることができる。また、この場合は、ＧａＮ結晶の劈開面に沿ってインゴットを劈開させるため、容易に複数枚のＧａＮ単結晶基板を得ることができる。
本発明に係るＧａＮ単結晶基板の製造方法は、ＧａＡｓ基板上に、互いに離隔配置された複数の開口窓を有するマスク層を形成するマスク層形成工程と、前記マスク層上に、ＧａＮからなるエピタキシャル層を成長させるエピタキシャル層成長工程と、を備えることを特徴とする。
本発明のＧａＮ単結晶基板の製造方法によれば、マスク層の各開口窓内でＧａＮ核が形成され、このＧａＮ核が次第にマスク層上の横方向、すなわちマスク層の開口窓が形成されていないマスク部の上方に向かって何の障害物もなく自由にラテラル成長する。そして、ＧａＮ核がラテラル成長するときに、ＧａＮ核内の欠陥は広がらないため、結晶欠陥が大幅に低減されたＧａＮ単結晶基板を形成することができる。
また、本発明に係るＧａＮ単結晶基板の製造方法において、前記マスク層形成工程の前に、前記ＧａＡｓ基板上にバッファ層を形成するバッファ層形成工程と、前記バッファ層上に、ＧａＮからなる下層エピタキシャル層を成長させる下層エピタキシャル層成長工程と、を更に備えることが好ましい。
この場合、マスク層の開口窓の下方にＧａＮからなる下層エピタキシャル層が位置し、当該下層エピタキシャル層の上にＧａＮからなる上記エピタキシャル層が形成されるため、当該エピタキシャル層の結晶欠陥が一層低減される。すなわち、転位等の結晶欠陥は、バッファ層に近い部分ほどその密度が高いため、このように一旦下層エピタキシャル層を成長させてバッファ層からの距離をおいてマスク層を形成した方が、下層エピタキシャル層を成長させない場合よりも結晶欠陥の低減を図ることができる。
また、本発明に係るＧａＮ単結晶基板の製造方法において、前記エピタキシャル層成長工程の前に、前記マスク層の前記開口窓内における前記ＧａＡｓ基板上にバッファ層を形成するバッファ層形成工程を更に備えることも好ましい。
この場合、ＧａＮエピタキシャル層を一回成長させるだけで結晶欠陥が大幅に低減したＧａＮ単結晶基板を形成することができ、コスト削減を図ることができる。なお、ＧａＡｓ基板上にＧａＮエピタキシャル層を成長させる場合には、アモルファス層に近いＧａＮ低温バッファ層またはＡｌＮバッファ層を成長させた後、高温でＧａＮを成長させることで、たとえ格子不整合が大きくてもエピタキシャル成長を得ることができる。低温バッファ層形成時は、ＳｉＯ２、Ｓｉ３Ｎ４から成るマスク層のマスク部上には低温バッファ層は成長せず、開口窓内にのみ形成される。
また、本発明に係るＧａＮ単結晶基板の製造方法において、前記エピタキシャル層は、厚さ５〜３００μｍの範囲内で成長され、前記エピタキシャル層成長工程の後に、前記ＧａＡｓ基板を除去するＧａＡｓ基板除去工程と、前記エピタキシャル層上にＧａＮからなる第二のエピタキシャル層を積層成長させる工程と、を更に備えることも望ましい。
この場合、第二のエピタキシャル層を成長させる前にＧａＡｓ基板を除去するので、ＧａＡｓ基板とバッファ層及びエピタキシャル層との熱膨張係数の差に起因する熱応力の発生を防止することでエピタキシャル層に発生するクラック及び内部応力を低減でき、これにより、クラックが無く、且つ、結晶欠陥の大幅に低減されたＧａＮ単結晶基板を形成することができる。
また、本発明に係るＧａＮ単結晶基板の製造方法において、前記マスク層の前記開口窓を前記下層エピタキシャル層の＜１０−１０＞方向にピッチＬで複数配列して＜１０−１０＞窓群を形成すると共に、前記＜１０−１０＞窓群を前記下層エピタキシャル層の＜１−２１０＞方向にピッチｄ（０．７５Ｌ≦ｄ≦１．３Ｌ）で複数並設し、さらに、前記各＜１０−１０＞窓群は、前記各開口窓の中心位置が隣り合う前記＜１０−１０＞窓群の前記各開口窓の中心位置に対して前記＜１０−１０＞方向に約１／２Ｌずれて並設されていることが望ましい。
この場合、各＜１０−１０＞窓群の各開口窓は、その中心位置が隣り合う＜１０−１０＞窓群の各開口窓の中心位置に対して＜１０−１０＞方向に約１／２Ｌずれているため、各開口窓から成長する正六角錐または正六角錐台のＧａＮの結晶粒は、隣接する開口窓から成長した結晶粒と殆どピットを生じさせず、隙間無く繋がり、エピタキシャル層における結晶欠陥及び内部応力の低減を図ることができる。
また、本発明に係るＧａＮ単結晶基板の製造方法において、前記マスク層の前記開口窓を前記ＧａＡｓ基板の（１１１）面上において＜１１−２＞方向にピッチＬで複数配列して＜１１−２＞窓群を形成すると共に、前記＜１１−２＞窓群を前記ＧａＡｓ基板の（１１１）面の＜−１１０＞方向にピッチｄ（０．７５Ｌ≦ｄ≦１．３Ｌ）で複数並設し、さらに、前記各＜１１−２＞窓群は、前記各開口窓の中心位置が隣り合う前記＜１１−２＞窓群の前記各開口窓の中心位置に対して前記＜１１−２＞方向に約１／２Ｌずれて並設されていることが望ましい。
この場合、各＜１１−２＞窓群の各開口窓は、その中心位置が隣り合う＜１１−２＞窓群の各開口窓の中心位置に対して＜１１−２＞方向に約１／２Ｌずれているため、各開口窓から成長する正六角錐または正六角錐台のＧａＮの結晶粒は、隣接する開口窓から成長した結晶粒と殆どピットを生じさせず、隙間無く繋がり、エピタキシャル層における結晶欠陥及び内部応力の低減を図ることができる。
また、本発明に係るＧａＮ単結晶基板の製造方法において、前記エピタキシャル層成長工程において、前記エピタキシャル層を厚く成長させてＧａＮ単結晶のインゴットを形成し、前記インゴットを複数枚に切断する切断工程を更に備えることも望ましい。
この場合、ＧａＮ単結晶のインゴットを複数枚に切断するため、一回の製造処理で、結晶欠陥が低減されたＧａＮ単結晶基板を複数枚得ることができる。
また、本発明に係るＧａＮ単結晶基板の製造方法において、前記エピタキシャル層成長工程において、前記エピタキシャル層を厚く成長させてＧａＮ単結晶のインゴットを形成し、前記インゴットを複数枚に劈開する劈開工程を更に備えることも望ましい。
この場合、ＧａＮ単結晶のインゴットを複数枚に劈開するため、一回の製造処理で、結晶欠陥が低減されたＧａＮ単結晶基板を複数枚得ることができる。また、この場合は、ＧａＮ結晶の劈開面に沿ってインゴットを劈開させるため、容易に複数枚のＧａＮ単結晶基板を得ることができる。
また、本発明に係るＧａＮ単結晶基板の製造方法において、前述の製造方法によって得られたＧａＮ単結晶基板にＧａＮからなるエピタキシャル層を厚く成長させてＧａＮ単結晶のインゴットを形成するインゴット形成工程と、前記インゴットを複数枚に切断する切断工程と、を更に備えることも望ましい。
この場合、前述の製造方法によって製造されたＧａＮ単結晶基板にＧａＮエピタキシャル層を成長させてインゴットを形成し、当該インゴットを切断するだけでＧａＮ単結晶基板を複数枚得ることができる。すなわち、簡単な作業で、結晶欠陥が低減されたＧａＮ単結晶基板を複数枚製造することができる。
本発明のＧａＮ単結晶基板の製造方法は、ＧａＡｓ基板上に、互いに離隔配置された複数の開口窓を有するマスク層を形成するマスク層形成工程と、前記マスク層上に、ＧａＮからなるエピタキシャル層を成長させるエピタキシャル層成長工程と、を備える。
上記ＧａＮ単結晶基板の製造方法は、好ましくは、前記マスク層形成工程の前に、前記ＧａＡｓ基板上にバッファ層を形成するバッファ層形成工程と、前記バッファ層上に、ＧａＮからなる下層エピタキシャル層を成長させる下層エピタキシャル層成長工程と、を更に備える。
上記ＧａＮ単結晶基板の製造方法は、好ましくは、前記エピタキシャル層成長工程の前に、前記マスク層の前記開口窓内における前記ＧａＡｓ基板上にバッファ層を形成するバッファ層形成工程を更に備える。
好ましくは、前記マスク層の前記開口窓は、ストライプ状のストライプ窓である。
好ましくは、前記ストライプ窓は、前記ＧａＮからなる前記下層エピタキシャル層の＜１０−１０＞方向に延在しており、窓幅が０．３μｍ〜１０μｍの範囲内で、マスク幅が２μｍ〜２０μｍの範囲内である。
好ましくは、前記ストライプ窓は、前記ＧａＮからなる前記下層エピタキシャル層の＜１−２１０＞方向に延在しており、窓幅が０．３μｍ〜１０μｍの範囲内で、マスク幅が２μｍ〜２０μｍの範囲内である。
上記ＧａＮ単結晶基板の製造方法は、好ましくは、前記エピタキシャル層成長工程の後に、前記ＧａＡｓ基板を除去するＧａＡｓ基板除去工程と、前記バッファ層の下面および前記エピタキシャル層の上面を研磨する研磨工程と、を更に備える。
好ましくは、前記マスク層の前記開口窓は、ストライプ状のストライプ窓である。
好ましくは、前記ストライプ窓は、前記ＧａＡｓ基板の＜１１−２＞方向に延在しており、窓幅が０．３μｍ〜１０μｍの範囲内で、マスク幅が２μｍ〜２０μｍの範囲内である。
好ましくは、前記ストライプ窓は、前記ＧａＡｓ基板の＜１−１０＞方向に延在しており、窓幅が０．３μｍ〜１０μｍの範囲内で、マスク幅が２μｍ〜２０μｍの範囲内である。
上記ＧａＮ単結晶基板の製造方法は、好ましくは、前記エピタキシャル層成長工程の後に、前記ＧａＡｓ基板を除去するＧａＡｓ基板除去工程と、前記マスク層及び前記バッファ層の下面と、前記エピタキシャル層の上面を研磨する研磨工程と、を更に備える。
好ましくは、前記ＧａＡｓ基板が、ＧａＡｓ（１１１）Ａ基板又はＧａＡｓ（１１１）Ｂ基板である。
好ましくは、前記バッファ層を、ハイドライドＶＰＥにて形成する。
好ましくは、前記エピタキシャル層を、ハイドライドＶＰＥにて形成する。
好ましくは、前記エピタキシャル層は、厚さ５μｍ〜３００μｍの範囲内で成長され、上記ＧａＮ単結晶基板の製造方法は、前記エピタキシャル層成長工程の後に、前記ＧａＡｓ基板を除去するＧａＡｓ基板除去工程と、前記エピタキシャル層上にＧａＮからなる第二のエピタキシャル層を積層成長させる工程と、を更に備える。
好ましくは、前記マスク層の前記開口窓を前記下層エピタキシャル層の＜１０−１０＞方向にピッチＬで複数配列して＜１０−１０＞窓群を形成すると共に、前記＜１０−１０＞窓群を前記下層エピタキシャル層の＜１−２１０＞方向にピッチｄ（０．７５Ｌ≦ｄ≦１．３Ｌ）で複数並設する。
好ましくは、前記各＜１０−１０＞窓群は、前記各開口窓の中心位置が隣り合う前記＜１０−１０＞窓群の前記各開口窓の中心位置に対して前記＜１０−１０＞方向に約１／２Ｌずれて並設されている。
好ましくは、前記マスク層の前記開口窓を前記ＧａＡｓ基板の（１１１）面上において＜１１−２＞方向にピッチＬで複数配列して＜１１−２＞窓群を形成すると共に、前記＜１１−２＞窓群を前記ＧａＡｓ基板の（１１１）面の＜−１１０＞方向にピッチｄ（０．７５Ｌ≦ｄ≦１．３Ｌ）で複数並設する。
好ましくは、前記各＜１１−２＞窓群は、前記各開口窓の中心位置が隣り合う前記＜１１−２＞窓群の前記各開口窓の中心位置に対して前記＜１１−２＞方向に約１／２Ｌずれて並設されている。
好ましくは、前記各開口窓のピッチＬは、３μｍ〜１０μｍの範囲内である。
好ましくは、前記マスク層の前記開口窓の形状は、円形、楕円形、多角形の何れかである。
好ましくは、前記マスク層の前記各開口窓の面積は、０．７μｍ２〜５０μｍ２である。
好ましくは、前記マスク層の前記各開口窓は、一辺が１μｍ〜５μｍの方形、又は直径１μｍ〜５μｍの円形である。
好ましくは、前記各開口窓の総面積は、全ての前記開口窓の面積と前記開口窓が形成されていないマスク部の面積とを合わせた全面積の１０〜５０％である。
好ましくは、前記マスク層の前記開口窓が前記下層エピタキシャル層の＜１０−１０＞方向を長手方向とする長方形状の長方形窓であり、前記長方形窓を前記＜１０−１０＞方向にピッチＬで複数配列して＜１０−１０＞長方形窓群を形成すると共に、＜１０−１０＞長方形窓群を前記下層エピタキシャル層の＜１−２１０＞方向にピッチｄで複数並設する。
好ましくは、前記各＜１０−１０＞長方形窓群は、前記各長方形窓の中心位置が隣り合う前記＜１０−１０＞長方形窓群の前記各長方形窓の中心位置に対して前記＜１０−１０＞方向に約１／２Ｌずれて並設されている。
好ましくは、前記マスク層の前記開口窓が前記ＧａＡｓ基板の＜１１−２＞方向を長手方向とする長方形状の長方形窓であり、前記長方形窓を前記ＧａＡｓ基板の（１１１）面上において＜１１−２＞方向にピッチＬで複数配列して＜１１−２＞長方形窓群を形成すると共に、前記＜１１−２＞長方形窓群を＜−１１０＞方向にピッチｄで複数並設する。
好ましくは、前記各＜１１−２＞長方形窓群は、前記各長方形窓の中心位置が隣り合う前記＜１１−２＞長方形窓群の前記各長方形窓の中心位置に対して前記＜１１−２＞方向に約１／２Ｌずれて並設されている。
好ましくは、前記長方形窓のピッチＬは４μｍ〜２０μｍで、前記長方形窓の長手方向に隣り合う前記各長方形窓間のマスク長さが１μｍ〜４μｍで、前記各長方形窓の幅ｗは１μｍ〜５μｍで、前記長方形状の前記開口窓の短手方向に隣り合う前記長方形窓群間のマスク幅（ｄ−ｗ）は２μｍ〜１０μｍである。
好ましくは、前記マスク層の前記各開口窓は、六角リング状の六角窓であり、前記六角窓の六つの各辺の方向が、前記下層エピタキシャル層の＜１０−１０＞方向である。
好ましくは、前記マスク層の前記各開口窓は、六角リング状の六角窓であり、前記六角窓の六つの各辺の方向が、前記ＧａＡｓ基板の＜１１−２＞方向である。
好ましくは、前記マスク層が、ＳｉＯ２またはＳｉＮで形成されている。
上記ＧａＮ単結晶基板の製造方法は、好ましくは、前記ＧａＡｓ基板を除去する工程を更に備える。
上記ＧａＮ単結晶基板の製造方法は、好ましくは、前記エピタキシャル層成長工程において、前記エピタキシャル層を成長させてＧａＮ単結晶のインゴットを形成し、前記インゴットを複数枚に切断する切断工程を更に備える。
上記ＧａＮ単結晶基板の製造方法は、前記エピタキシャル層成長工程において、前記エピタキシャル層を成長させてＧａＮ単結晶のインゴットを形成し、前記インゴットを複数枚に劈開する劈開工程を更に備える。
上記ＧａＮ単結晶基板の製造方法は、好ましくは、本発明の製造方法によって得られたＧａＮ単結晶基板にＧａＮからなるエピタキシャル層を成長させてＧａＮ単結晶のインゴットを形成するインゴット形成工程と、前記インゴットを複数枚に切断する切断工程と、を更に備える。
上記ＧａＮ単結晶基板の製造方法は、好ましくは、本発明の製造方法によって得られたＧａＮ単結晶基板にＧａＮからなるエピタキシャル層を成長させてＧａＮ単結晶のインゴットを形成するインゴット形成工程と、前記インゴットを複数枚に劈開する劈開工程と、を更に備える。
本発明のＧａＮ単結晶基板の製造方法は、ＧａＮ単結晶を種結晶として当該ＧａＮ単結晶の上にＧａＮからなるエピタキシャル層を成長させて、ＧａＮ単結晶のインゴットを形成するインゴット形成工程と、前記インゴットを複数枚に切断する切断工程と、を備えることを特徴とする。
本発明のＧａＮ単結晶基板の製造方法は、ＧａＮ単結晶を種結晶として当該ＧａＮ単結晶の上にＧａＮからなるエピタキシャル層を成長させて、ＧａＮ単結晶のインゴットを形成するインゴット形成工程と、前記インゴットを複数枚に劈開する劈開工程と、を備えることを特徴とする。
本発明のＧａＮ単結晶基板は、互いに離隔配置された複数の開口窓を有するマスク層と、ＧａＮからなると共に前記マスク層上に積層されたエピタキシャル層と、を少なくとも含むことを特徴とする。
上記ＧａＮ単結晶基板は、好ましくは、前記マスク層の前記エピタキシャル層の形成されていない側に、バッファ層と、当該バッファ層と前記マスク層との間に形成された下層エピタキシャル層と、を更に備える。
好ましくは、前記マスク層の前記各開口窓内に、バッファ層が形成されている。
好ましくは、前記マスク層の前記開口窓が前記下層エピタキシャル層の＜１０−１０＞方向にピッチＬで複数配列されて＜１０−１０＞窓群が形成されると共に、前記＜１０−１０＞窓群を前記下層エピタキシャル層の＜１−２１０＞方向にピッチｄ（０．７５Ｌ≦ｄ≦１．３Ｌ）で複数並設されている。
好ましくは、前記各＜１０−１０＞窓群は、前記各開口窓の中心位置が隣り合う前記＜１０−１０＞窓群の前記各開口窓の中心位置に対して前記＜１０−１０＞方向に約１／２Ｌずれて並設されている。
好ましくは、前記エピタキシャル層の前記マスク層との接触面から１０μｍまでの範囲内で、且つ、前記マスク層の前記開口窓が形成されていないマスク部上において、前記開口窓の上方の領域よりも転位密度の低い低転位密度領域が形成されている。
好ましくは、前記エピタキシャル層の前記低転位密度領域における転位密度は、１×１０８ｃｍ-2以下である。
上記ＧａＮ単結晶基板は、好ましくは、前記エピタキシャル層の前記マスク層が形成されている側の面の反対側の面に、ＧａＡｓ基板を更に備えることを特徴とする。
好ましくは、前記エピタキシャル層は、厚さが５μｍ〜３００μｍの範囲内であり、上記ＧａＮ単結晶基板は、前記エピタキシャル層上に、ＧａＮからなる第二のエピタキシャル層が更に形成されている。
上記ＧａＮ単結晶基板は、好ましくは、本発明のＧａＮ単結晶基板の製造方法により製造されたことを特徴とする。
好ましくは、キャリア濃度が、ｎ型で１×１０１６ｃｍ−３〜１×１０２０ｃｍ−３の範囲内にある。
好ましくは、電子移動度が、６０ｃｍ２〜８００ｃｍ２の範囲内にある。
好ましくは、比抵抗が、１×１０−４Ωｃｍ〜１×１０Ωｃｍの範囲内にある。
本発明の発光デバイスは、本発明のＧａＮ単結晶基板と、前記ＧａＮ単結晶基板上に形成された半導体層と、を備え、前記半導体層により発光素子を構成したことを特徴とする。
本発明の電子デバイスは、本発明のＧａＮ単結晶基板と、前記ＧａＮ単結晶基板上に形成された半導体層と、を備え、前記半導体層により少なくともｐｎ接合を構成したことを特徴とする。
本発明によれば、転位等の結晶欠陥が低減されたＧａＮ単結晶基板の製造方法が提供される。
図１Ａ〜図１Ｄは、それぞれ、第１実施形態に係るＧａＮ単結晶基板の製造方法の第１工程〜第４工程を示す図である。 図２は、ＨＶＰＥ法に使用される気相成長装置を示す図である。 図３は、有機金属塩化物気相成長法に使用される気相成長装置を示す図である。 図４は、第１実施形態のマスク層の平面図である。 図５Ａ〜図５Ｄは、それぞれ、第１実施形態に係るエピタキシャル成長の第１工程〜第４工程を示す図である。 図６Ａ〜図６Ｄは、それぞれ、第２実施形態に係るＧａＮ単結晶基板の製造方法の第１工程〜第４工程を示す図である。 図７は、第２実施形態のマスク層の平面図である。 図８Ａ〜図８Ｄは、それぞれ、第３実施形態に係るＧａＮ単結晶基板の製造方法の第１工程〜第４工程を示す図である。 図９は、第３実施形態のマスク層の平面図である。 図１０Ａ及び図１０Ｂは、それぞれ、第３実施形態に係る第２のエピタキシャル層の成長過程を示す図である。 図１１Ａ〜図１１Ｄは、それぞれ、第４実施形態に係るＧａＮ単結晶基板の製造方法の第１工程〜第４工程を示す図である。 図１２は、第４実施形態のマスク層の平面図である。 図１３Ａ〜図１３Ｅは、それぞれ、第５実施形態に係るＧａＮ単結晶基板の製造方法の第１工程〜第５工程を示す図である。 図１４は、第６実施形態のマスク層の平面図である。 図１５は、第７実施形態のマスク層の平面図である。 図１６Ａ〜図１６Ｆは、それぞれ、第８実施形態に係るＧａＮ単結晶基板の製造方法の第１工程〜第６工程を示す図である。 図１７Ａ〜図１７Ｃは、それぞれ、第９実施形態に係るＧａＮ単結晶基板の製造方法の第１工程〜第３工程を示す図である。 図１８Ａ及び図１８Ｂは、それぞれ、第１０実施形態に係るＧａＮ単結晶基板の製造方法の第１工程及び第２工程を示す図である。 図１９Ａ〜図１９Ｃは、それぞれ、第１１実施形態に係るＧａＮ単結晶基板の製造方法の第１工程〜第３工程を示す図である。 図２０は、第３実施形態のＧａＮ単結晶基板を用いた発光ダイオードを示す図である。 図２１は、第３実施形態のＧａＮ単結晶基板を用いた半導体レーザを示す図である。 図２２は、昇華法に使用される気相成長装置を示す図である。
以下、添付図面を参照して、本発明の好適な実施形態を詳細に説明する。各実施形態の説明で結晶の格子方向および格子面を使用する場合があるが、ここで、格子方向及び格子面の記号の説明をしておく。個別方位は［］、集合方位は＜＞、個別面は（ ）、集合面は｛｝でそれぞれ示すことにする。尚、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、明細書作成の都合上、数字の前に負号を付けることにする。
［第１実施形態］
第１実施形態に係るＧａＮ単結晶基板及びその製造方法を、図１Ａ〜図１Ｄの製造工程図を用いて説明する。
まず、図１Ａに示す第１の工程で、ＧａＡｓ基板２を気相成長装置の反応容器内に設置する。なお、ＧａＡｓ基板２として、ＧａＡｓ（１１１）面がＧａ面となっているＧａＡｓ（１１１）Ａ基板、または、ＧａＡｓ（１１１）面がＡｓ面となっているＧａＡｓ（１１１）Ｂ基板の何れかを用いることができる。
ＧａＡｓ基板２を気相成長装置の反応容器内に設置した後、当該ＧａＡｓ基板２上にＧａＮからなるバッファ層４を形成する。バッファ層４の形成方法としては、ＨＶＰＥ（Hydride Vapor Phase Epitaxy）法、有機金属塩化物気相成長法、ＭＯＣＶＤ法等の気相成長法がある。以下、これらの各気相成長法について詳説する。
まず、ＨＶＰＥ法について説明する。図２は、ＨＶＰＥ法に使用する常圧の気相成長装置を示す図である。この装置は、第１のガス導入ポート５１、第２のガス導入ポート５３、第３のガス導入ポート５５、及び排気ポート５７を有する反応チャンバ５９と、この反応チャンバ５９を加熱するための抵抗加熱ヒータ６１と、から構成されている。また、反応チャンバ５９内には、Ｇａメタルのソースボート６３と、ＧａＡｓ基板２を支持する回転支持部材６５とが設けられている。
このような気相成長装置を用いたバッファ層４の好適な形成方法を説明すると、ＧａＡｓ基板２としてＧａＡｓ（１１１）Ａ基板を用いる場合は、抵抗加熱ヒータ６１によりＧａＡｓ基板２の温度を約４５０℃〜約５３０℃に昇温保持した状態で、第２のガス導入ポート５３より塩化水素（ＨＣｌ）を分圧４×１０−４ａｔｍ〜４×１０−３ａｔｍでＧａメタルのソースボート６３に導入する。この処理により、Ｇａメタルと塩化水素（ＨＣｌ）とが反応し、塩化ガリウム（ＧａＣｌ）が生成される。次いで、第１のガス導入ポート５１よりアンモニア（ＮＨ３）を分圧０．１ａｔｍ〜０．３ａｔｍで導入し、ＧａＡｓ基板２付近で当該ＮＨ３とＧａＣｌとを反応させ、窒化ガリウム（ＧａＮ）を生成させる。尚、第１のガス導入ポート５１及び第２のガス導入ポート５３には、キャリアガスとして水素（Ｈ２）を導入する。また、第３のガス導入ポート５５には、水素（Ｈ２）のみを導入する。このような条件下で、約２０分〜約４０分間ＧａＮを成長させることにより、ＧａＡｓ基板２上に、厚さ約５００オングストローム〜約１２００オングストロームのＧａＮからなるバッファ層４を形成する。ＨＶＰＥ法を用いた場合は、塩化ガリウム（ＧａＣｌ）の合成量を増加させてもバッファ層の成長速度はさほど変化せず、反応律速であると考えられる。
また、ＧａＡｓ基板２としてＧａＡｓ（１１１）Ｂ基板を用いる場合も、ＧａＡｓ（１１１）Ａ基板を用いる場合とほぼ同様の条件でバッファ層を形成することができる。
次に、有機金属塩化物気相成長法について説明する。図３は、有機金属塩化物気相成長法に使用する成長装置を示す図である。この装置は、第１のガス導入ポート７１、第２のガス導入ポート７３、第３のガス導入ポート７５、及び排気ポート７７を有する反応チャンバ７９と、この反応チャンバ７９を加熱するための抵抗加熱ヒータ８１と、から構成されている。また、反応チャンバ７９内には、ＧａＡｓ基板２を支持する回転支持部材８３が設けられている。
このような成長装置を用いたバッファ層４の形成方法を説明すると、ＧａＡｓ基板２としてＧａＡｓ（１１１）Ａ基板を用いる場合は、抵抗加熱ヒータ８１によりＧａＡｓ基板２の温度を約４５０℃〜約５３０℃に昇温保持した状態で、第１のガス導入ポート７１よりトリメチルガリウム（ＴＭＧ）を分圧４×１０−４ａｔｍ〜２×１０−３ａｔｍで導入するとともに、第２のガス導入ポート７３より塩化水素（ＨＣｌ）を分圧４×１０−４ａｔｍ〜２×１０−３ａｔｍで等量だけ導入する。この処理により、トリメチルガリウム（ＴＭＧ）と塩化水素（ＨＣｌ）とが反応し、塩化ガリウム（ＧａＣｌ）が生成される。次いで、第３のガス導入ポート７５よりアンモニア（ＮＨ３）を分圧０．１ａｔｍ〜０．３ａｔｍで導入し、ＧａＡｓ基板２付近で当該ＮＨ３とＧａＣｌとを反応させ、窒化ガリウム（ＧａＮ）を生成させる。尚、第１のガス導入ポート７１、第２のガス導入ポート７３、及び第３のガス導入ポート７５には、それぞれキャリアガスとして水素（Ｈ２）を導入する。このような条件下で、約２０分〜約４０分間ＧａＮを成長させることにより、ＧａＡｓ基板２上に、厚さ約５００オングストローム〜約１２００オングストロームのＧａＮからなるバッファ層４を形成する。このとき、バッファ層４の成長速度を、約０．０８μｍ/ｈｒ〜約０．１８μｍ/ｈｒにすることができる。
また、ＧａＡｓ基板２としてＧａＡｓ（１１１）Ｂ基板を用いる場合も、ＧａＡｓ（１１１）Ａ基板を用いる場合とほぼ同様の条件でバッファ層を形成することができる。
また、ＭＯＣＶＤ法とは、コールドウォール型の反応炉において、加熱されたＧａＡｓ基板２上に、Ｇａを含む例えばトリメチルガリウム（ＴＭＧ）等の有機金属とアンモニア（ＮＨ3）とをキャリアガスと共に吹きつけ、ＧａＡｓ基板２上にＧａＮを成長させる方法である。ここで、Ｇａを含む有機金属等をＧａＡｓ基板２に吹き付ける際の当該ＧａＡｓ基板２の温度は、ＧａＡｓ（１１１）Ａ基板を用いる場合は約４５０℃〜約６００℃で、ＧａＡｓ（１１１）Ｂ基板を用いる場合は約４５０℃〜約５５０℃にすることが好ましい。また、Ｇａを含む有機金属として、ＴＭＧの他に、例えばトリエチルガリウム（ＴＥＧ）等を用いることができる。
以上がバッファ層４を形成する気相成長法である。バッファ層４を形成した後、当該バッファ層４上にＧａＮからなる第１のエピタキシャル層（下層エピタキシャル層）６を成長させる。第１のエピタキシャル層６の成長には、バッファ層４の形成方法と同様に、ＨＶＰＥ法、有機金属塩化物気相成長法、ＭＯＣＶＤ法等の気相成長法を使用することができる。以下、第１のエピタキシャル層６をこれらの気相成長法で成長させる場合の好適な条件を説明する。
ＨＶＰＥ法により第１のエピタキシャル層６を成長させる場合は、バッファ層４の形成と同様に、図２に示す装置を使用することができる。そして、ＧａＡｓ基板２としてＧａＡｓ（１１１）Ａ基板を用いる場合は、抵抗加熱ヒータ６１によりＧａＡｓ基板２の温度を約９２０℃〜約１０３０℃に昇温保持させた状態で第１のエピタキシャル層６を成長させる。このとき、第１のエピタキシャル層６の成長速度を約２０μｍ/ｈｒ〜約２００μｍ/ｈｒにすることができる。なお、成長速度は、ＧａＣｌ分圧、すなわち、ＨＣｌ分圧に対する依存性が大きく、ＨＣｌ分圧は、５×１０−４ａｔｍ〜５×１０−２ａｔｍの範囲を取り得る。一方、ＧａＡｓ基板２としてＧａＡｓ（１１１）Ｂ基板を用いる場合は、抵抗加熱ヒータ６１によりＧａＡｓ基板２の温度を約８５０℃〜約９５０℃に昇温保持させた状態で第１のエピタキシャル層６を成長させる。
有機金属塩化物気相成長法により第１のエピタキシャル層６を成長させる場合は、バッファ層４の形成と同様に、図３に示す装置を使用することができる。そして、ＧａＡｓ基板２としてＧａＡｓ（１１１）Ａ基板を用いる場合は、抵抗加熱ヒータ８１によりＧａＡｓ基板２の温度を約９２０℃〜約１０３０℃に昇温保持させた状態で第１のエピタキシャル層６を成長させる。このとき、第１のエピタキシャル層６の成長速度を約１０μｍ/ｈｒ〜約６０μｍ/ｈｒにすることができる。なお、成長速度を上げるに為には、ＴＭＧの分圧を上げることでＧａＣｌの分圧を上げればよいが、ガス配管の温度でのＴＭＧの平衡蒸気圧以上の分圧であった場合、ガス配管内壁へＴＭＧの液化が起こり、配管の汚染や詰まりが発生するため、ＴＭＧの分圧はむやみに上げられず、約５×１０−３ａｔｍが上限であると考えられる。このため、成長速度も６０μｍ/ｈｒ程度が上限であると考えられる。
一方、ＧａＡｓ基板２としてＧａＡｓ（１１１）Ｂ基板を用いる場合は、抵抗加熱ヒータ８１によりＧａＡｓ基板２の温度を約８５０℃〜約９５０℃に昇温保持させた状態で第１のエピタキシャル層６を成長させる。このとき、第１のエピタキシャル層６の成長速度を約１０μｍ/ｈｒ〜約５０μｍ/ｈｒにすることができる。尚、反応チャンバ７９内に導入するトリメチルガリウム等の分圧は、上記の理由から、５×１０−３ａｔｍが上限となる。
ＭＯＣＶＤ法により第１のエピタキシャル層６を成長させる場合は、Ｇａを含む有機金属等をＧａＡｓ基板２に吹き付ける際の当該ＧａＡｓ基板２の温度は、ＧａＡｓ（１１１）Ａ基板を用いる場合は約７５０℃〜約９００℃で、ＧａＡｓ（１１１）Ｂ基板を用いる場合は約７３０℃〜約８２０℃にすることが好ましい。以上が、第１のエピタキシャル層６の成長条件である。
続いて、図１Ｂに示す第２の工程を説明する。図１Ｂに示す第２の工程では、製造途中のウエハを成長装置から取り出して、エピタキシャル層６上にＳｉＮ又はＳｉＯ２から成るマスク層８を形成する。マスク層８は、厚さ約１００ｎｍ〜約５００ｎｍのＳｉＮ膜又はＳｉＯ２膜をプラズマＣＶＤ等により形成し、このＳｉＮ膜又はＳｉＯ２膜をフォトリソグラフィ技術でパターンニングすることにより形成される。
図４は、図１Ｂに示す第２の工程におけるウエハの平面図である。図１Ｂ及び図４に示されているように、本実施形態のマスク層８には、複数のストライプ状のストライプ窓１０が形成されている。ストライプ窓１０は、ＧａＮからなる第１のエピタキシャル層６の＜１０−１０＞方向に延在するように形成されている。尚、図４の矢印は、第１のエピタキシャル層６の結晶方位を示している。
マスク層８を形成した後、図１Ｃに示す第３の工程に進む。第３の工程では、マスク層８を形成したウエハを再び気相成長装置の反応容器内に設置する。そして、マスク層８と第１のエピタキシャル層６のストライプ窓１０から露出している部分との上に第２のエピタキシャル層１２を成長させる。第２のエピタキシャル層１２の成長方法としては、第１のエピタキシャル層６の成長方法と同様に、ＨＶＰＥ法、有機金属塩化物気相成長法、ＭＯＣＶＤ法等がある。尚、第２のエピタキシャル層１２の厚さは、約１５０μｍ〜約１０００μｍにすることが好ましい。
ここで、図５Ａ〜図５Ｄを用いて、第２のエピタキシャル層１２の成長過程を詳細に説明する。図５Ａに示されているように、ＧａＮからなる第２のエピタキシャル層１２の成長初期においては、第２のエピタキシャル層１２はマスク層８上には成長せず、ＧａＮ核としてストライプ窓１０内における第１のエピタキシャル層６上にのみ成長する。そして、成長が進むに従って、第２のエピタキシャル層１２の厚みが増し、この厚みの増加に伴って、図５Ｂのように、マスク層８上において、第２のエピタキシャル層１２のラテラル成長（lateral growth）が生じる。これにより、図５Ｃに示すように、マスク層８上で両側から成長してきたエピタキシャル層１２が繋がり、それらが一体化する。ラテラル成長により一体化した後は、図５Ｄに示すように、第２のエピタキシャル層１２は上方に向かって成長し、厚みが増していく。尚、第２のエピタキシャル層１２は、ラテラル成長により隣接するエピタキシャル層１２と一体化すると、一体化する前よりも厚み方向への成長速度が速くなる。以上が、第２のエピタキシャル層１２の成長過程である。
ここで、図４の説明で述べたように、ストライプ窓１０は、ＧａＮからなる第１のエピタキシャル層６の＜１０−１０＞方向に延在するように形成されているため、ストライプ窓１０の幅方向と第１のエピタキシャル層６の＜１−２１０＞方向とがほぼ一致する。そして、一般的に、ＧａＮエピタキシャル層は、＜１−２１０＞方向へ成長する速度が速いため、第２のエピタキシャル層１２のラテラル成長が始まってから隣接するエピタキシャル層１２同士が一体化するまでの時間が短縮される。このため、第２のエピタキシャル層１２の成長速度が速くなる。
尚、ストライプ窓１０は、必ずしも第１のエピタキシャル層６の＜１０−１０＞方向に延在させる必要はなく、例えば、エピタキシャル層６の＜１−２１０＞方向に延在するように形成してもよい。
次に、第２のエピタキシャル層１２の転位密度について説明する。図５Ａに示されているように、第２のエピタキシャル層１２の内部には、複数の転位１４が存在する。しかし、図５Ｄに示されているように、第２のエピタキシャル層１２が横方向に成長しても、転位１４は横方向には殆ど広がらない。また、たとえ転位１４が横方向に広がったとしても、水平方向に延びて上下面を貫通する貫通転位とはならない。このため、マスク層８のストライプ窓１０の形成されていない部分（以下、「マスク部」という。）の上方には、ストライプ窓１０の上方の領域よりも転位密度の低い低転位密度領域１６が形成される。これにより、第２のエピタキシャル層１２の転位密度を減少させることができる。また、ラテラル成長により隣接するエピタキシャル層１２同士が一体化した図５Ｃの状態からエピタキシャル層１２が上方へ向かって急成長する際に、転位１４は殆ど上方に延びない。このため、第２のエピタキシャル層１２の上面は、ボイドや貫通転位が無く埋め込み性及び平坦性に優れた面になる。
以上のように第２のエピタキシャル層１２を形成した後、図１Ｄに示す第４の工程に進む。第４の工程では、ウエハをエッチング装置内に設置し、アンモニア系エッチング液でＧａＡｓ基板２を完全に除去する。さらに、ＧａＡｓ基板２を除去した後、ＧａＡｓ基板２の除去面、すなわちバッファ層４の下面に研磨処理を施して本実施形態に係るＧａＮ単結晶基板１３が完成する。
尚、第２のエピタキシャル層１２の一部に異常粒成長が生じた場合や、第２のエピタキシャル層１２の層厚が不均一になった場合は、第２のエピタキシャル層１２の上面に研磨処理を施して鏡面に仕上げる。具体的には、第２のエピタキシャル層１２の上面にラッピング研磨を施した後、さらに、バフ研磨を施すことが好ましい。
また、図１Ｂ及び図４に示されているマスク部の幅Ｐは、約２μｍ〜約２０μｍの範囲内であることが好ましい。マスク部の幅Ｐを前記下限よりも小さくすると、第２のエピタキシャル層１２のラテラル成長の効果が低減する傾向にあり、一方、幅Ｐを前記上限よりも大きくすると、第２のエピタキシャル層１２の成長時間が長くなって量産性が低下する傾向にある。さらに、ストライプ窓１０の窓幅Ｑは約０．３μｍ〜約１０μｍの範囲内にすることが好ましい。ストライプ窓１０の窓幅Ｑをこの範囲にすることで、マスクの効果を引き出すことができる。
また、図１Ａに示す第１の工程で、ＧａＮからなるバッファ層４を成長させる場合を述べたが、ＧａＮの代わりにＡｌＮからなるバッファ層４を成長させてもよい。この場合は、ＭＯＶＰＥ法を使用することができる。具体的には、反応容器内をあらかじめ十分に真空排気した後、常圧にて、ＧａＡｓ（１１１）Ａ基板を用いる場合は約５５０℃〜約７００℃に、ＧａＡｓ（１１１）Ｂ基板を用いる場合は約５５０℃〜約７００℃にＧａＡｓ基板２を昇温保持した状態で、キャリアガスとして水素、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ3）を導入する。そして、このような処理により、ＧａＡｓ基板２上に、厚さ約１００オングストローム〜約１０００オングストロ−ムのＡｌＮからなるバッファ層４が形成される。
［第２実施形態］
次に、第２実施形態に係るＧａＮ単結晶基板及びその製造方法を、図６Ａ〜図６Ｄの製造工程図を用いて説明する。
まず、図６Ａに示す第１の工程において、ＧａＡｓ基板２上に、直接ＳｉＮ又はＳｉＯ２から成るマスク層８を形成する。マスク層８は、厚さ約１００ｎｍ〜約５００ｎｍのＳｉＮ膜又はＳｉＯ２膜をプラズマＣＶＤ等により形成し、このＳｉＮ膜又はＳｉＯ２膜をフォトリソグラフィ技術でパターンニングすることにより形成される。
図７は、図６Ａに示す第１の工程におけるウエハの平面図である。図６Ａ及び図７に示されているように、本実施形態のマスク層８にも、第１実施形態と同様に複数のストライプ状のストライプ窓１０が形成されている。なお、ストライプ窓１０は、ＧａＡｓ基板２の＜１１−２＞方向に延在するように形成されている。また、図７の矢印は、ＧａＡｓ基板２の結晶方位を示している。
マスク層８を形成した後、図６Ｂに示す第２の工程に進み、ストライプ窓１０内のＧａＡｓ基板２上にバッファ層２４を形成する。バッファ層２４は、第１実施形態と同様に、ＨＶＰＥ法、有機金属塩化物気相成長法、ＭＯＣＶＤ法などで形成することができる。尚、バッファ層２４の厚さは、約５０ｎｍ〜約１２０ｎｍにすることが好ましい。
次に、図６Ｃに示す第３の工程において、バッファ層２４上にＧａＮからなるエピタキシャル層２６を成長させる。エピタキシャル層２６は、第１実施形態と同様に、ＨＶＰＥ法、有機金属塩化物気相成長法、ＭＯＣＶＤ法などにより、厚さ約１５０μｍ〜約１０００μｍまで成長させることが好ましい。また、この場合も、エピタキシャル層のラテラル成長によって、エピタキシャル層２６の結晶欠陥、特に、マスク層８のマスク部上方、及び、エピタキシャル層２６の上面の結晶欠陥を低減させることができる。
ここで、上述のように、ストライプ窓１０は、ＧａＡｓ基板２の＜１１−２＞方向に延在するように形成されいるため、ストライプ窓１０の幅方向とＧａＡｓ基板２の＜１−１０＞方向とがほぼ一致する。そして、一般的に、ＧａＮエピタキシャル層は、ＧａＡｓ基板２の＜１−１０＞方向へ成長する速度が速いため、エピタキシャル層２６のラテラル成長が始まってから隣接するエピタキシャル層２６同士が一体化するまでの時間が短縮される。このため、エピタキシャル層２６の成長速度が速くなる。
尚、ストライプ窓１０は、必ずしもＧａＡｓ基板２の＜１１−２＞方向に延在させる必要はなく、例えば、ＧａＡｓ基板２の＜１−１０＞方向に延在するように形成してもよい。
エピタキシャル層２６を成長させた後、図６Ｄに示す第４の工程に進み、ＧａＡｓ基板２を除去して本実施形態のＧａＮ単結晶基板２７が完成する。尚、ＧａＡｓ基板２の除去方法としては、例えばエッチングがある。アンモニア系エッチング液を用いてＧａＡｓ基板２に約１時間ウエットエッチングを施すことにより、当該ＧａＡｓ基板２を除去することができる。なお、王水を用いて、ＧａＡｓ基板２にウエットエッチングを施すこともできる。また、ＧａＡｓ基板２を除去した後、ＧａＡｓ基板２の除去面、すなわちマスク層８及びバッファ層２４の下面に研磨処理を施してもよい。さらに、第１実施形態と同様に、エピタキシャル層２６の上面に研磨処理を施してもよい。
以上のように、本実施形態のＧａＮ単結晶基板の製造方法によれば、エピタキシャル層を１回成長させるだけで結晶欠陥が少なく内部応力の小さなＧａＮ基板を製造することができるため、第１実施形態と比べて製造工程数を低減でき、かつ、コスト削減を図ることができる。
［第３実施形態］
第３実施形態の説明をする前に、本実施形態に係るＧａＮ単結晶基板及びその製造方法を完成させるに至った経緯を説明する。
光半導体デバイスの特性を向上させる要求に応えるため、本発明者らは、より高品質のＧａＮ基板を製作すべく試行錯誤を繰り返した。その結果、本発明者らは、高品質のＧａＮ基板を製作するためには、成長したＧａＮエピタキシャル層の内部応力を低減させることが重要であることを見出した。
一般に、ＧａＮエピタキシャル層の内部応力は、熱応力と真の内部応力とに分けて考えることができる。この熱応力は、ＧａＡｓ基板とエピタキシャル層との熱膨張係数の差に起因して生じるものである。また、この熱応力によりＧａＮ基板が反る方向を予測することができるが、ＧａＡｓ基板を除去しない状態におけるＧａＮ基板全体の実際の反りが、予測した方向とは反対の方向であること、さらにＧａＡｓ基板を除去した後にもＧａＮ基板に大きな反りが発生することから、ＧａＮエピタキシャル層に真の内部応力が存在することが明らかとなった。
真の内部応力は、成長の初期段階から存在するものであり、成長したＧａＮエピタキシャル層中の真の内部応力は、測定の結果、０．２×１０９〜２．０×１０９ｄｙｎ／ｃｍ２程度であることが分かった。ここで、真の内部応力の算出するために用いたストーニー（Ｓｔｏｎｅｙ）の式を説明する。基板上に薄膜が形成されたウエハにおいて、内部応力σは、下記数式（１）：
Figure 2011084469
〔数式（１）中、σは内部応力、Ｅは剛性率、νはポアソン比、ｂは基板の厚さ、ｄは薄膜の厚さ、Ｉは基板の直径、δはウエハの撓みを示す。〕
によって与えられる。ＧａＮ単結晶の場合は、ｄ＝ｂとして、下記数式（２）：
Figure 2011084469
〔数式（２）中、記号は数式（１）と同じものを示す。〕
となる。この数式（２）に基づいて、本発明者らは、上述のようなエピタキシャル層における真の内部応力の値を算出した。
真の内部応力や熱応力等の内部応力が存在すると、基板に反りが生じたり、クラック等が発生し、広面積、高品質のＧａＮ単結晶基板を得ることができない。そこで、本発明者らは、真の内部応力が発生する原因を追及した。その結果到達した真の内部応力の発生原因は以下の通りである。即ち、ＧａＮエピタキシャル層は、一般的に結晶が六角柱状となっており、この柱状粒の界面にはわずかな傾きを持った粒界が存在し、原子配列の不整合が観察される。さらに、ＧａＮエピタキシャル層中には、多くの転位が存在する。そして、これら粒界や転位が、欠陥の増殖、消滅を通じてＧａＮエピタキシャル層の体積収縮等を生じさせ、真の内部応力の発生原因になっているのである。
かかる真の内部応力の発生原因を踏まえて完成された発明の実施形態が、第３実施形態〜第７実施形態に係るＧａＮ単結晶基板及びその製造方法である。
以下、第３実施形態に係るＧａＮ単結晶基板及びその製造方法を、図８Ａ〜図８Ｄの製造工程図を用いて説明する。
図８Ａに示す第１の工程では、第１実施形態と同様の方法で、ＧａＡｓ基板２上にＧａＮからなるバッファ層４およびＧａＮからなる第１のエピタキシャル層（下層エピタキシャル層）６を成長させる。次いで、図８Ｂに示す第２の工程では、第１のエピタキシャル層６上にＳｉＮ又はＳｉＯ２からなるマスク層２８を形成する。本実施形態が第１実施形態と異なる点は、このマスク層２８の形状にある。
ここで、図９を用いて、マスク層２８の形状を説明する。図９に示されているように、本実施形態では、マスク層２８に、正方形の開口窓３０が複数形成されている。そして、各開口窓１０を第１のエピタキシャル層６の＜１０−１０＞方向にピッチＬで配列し、＜１０−１０＞窓群３２が形成されている。そして、この＜１０−１０＞窓群３２は、各開口窓１０の中心位置が隣り合う＜１０−１０＞窓群３２の各開口窓１０の中心位置に対して＜１０−１０＞方向に１／２Ｌずらしながら、第１のエピタキシャル層６の＜１−２１０＞方向にピッチｄで複数並設されている。尚、ここでいう各開口窓３０の中心位置とは、各開口窓３０の重心位置を意味する。また、各開口窓３０を一辺の長さが２μｍの正方形とし、ピッチＬを６μｍ、ピッチｄを５μｍとした。
次に、図８Ｃに示す第３の工程では、第１実施形態と同様の方法で、マスク層２８上に第２のエピタキシャル層３４を成長させる。
ここで、図１０Ａ及び図１０Ｂを用いて、第２のエピタキシャル層３４の成長過程を説明する。図１０Ａは、第２のエピタキシャル層３４の成長初期段階を示している。この図に示されているように、成長初期において、各開口窓３０から正六角錐または正六角錐台のＧａＮ結晶粒３６が成長する。そして、図１０Ｂに示されているように、このＧａＮ結晶粒３６がマスク層２８上にラテラル成長すると、各々のＧａＮ結晶粒３６は、他のＧａＮ結晶粒３６との間に隙間（ピット）を設けることなく繋がる。そして、各ＧａＮ結晶粒３６がマスク層２８を覆い、表面が鏡面状の第２のエピタキシャル層３４が形成される。
即ち、＜１０−１０＞方向に各開口窓３０の中心を１／２Ｌずらしながら、＜１０−１０＞窓群３２を＜１−２１０＞方向に複数並設しているため、正六角錐台のＧａＮ結晶粒３６は隙間を殆ど生じることなく成長し、この結果、真の内部応力が大幅に低減される。
また、第１実施形態と同様に、第２のエピタキシャル層３４のマスク層２８のマスク部上方に相当する領域では、ＧａＮ結晶粒３６のラテラル成長の効果により転位が殆ど発生しない。
第２のエピタキシャル層３４を成長させた後、図８Ｄに示す第４の工程に進み、ＧａＡｓ基板２をエッチング処理等によって除去し、本実施形態のＧａＮ単結晶基板３５が完成する。
本実施形態では、上述のように、マスク層２８の各開口窓３０の形状を一辺が２μｍの方形としたが、マスク層２８の開口窓３０の形状及び寸法はこれに限られず、成長条件等に応じて適宜調整することが望ましい。例えば、一辺が１〜５μｍの方形、直径が１〜５μｍの円形にすることができる。さらに、各窓１０の形状は、方形、円形に限られることはなく、楕円形、多角形にすることもできる。この場合、各開口窓３０の面積は、０．７μｍ２〜５０μｍ２にすることが望ましい。各開口窓３０の面積をこの範囲よりも大きくしすぎると、各開口窓３０内のエピタキシャル層３４で欠陥が多発し、内部応力が増加する傾向にある。一方、各開口窓３０の面積をこの範囲よりも小さくしすぎると、各開口窓３０の形成が困難となり、また、エピタキシャル層３４の成長速度も低下してしまう傾向にある。また、各開口窓３０の総面積は、マスク層２８の全ての開口窓３０及びマスク部を合わせた全面積の１０〜５０％であることが望ましい。各開口窓３０の総面積をこの範囲にした場合、ＧａＮ単結晶基板の欠陥密度及び内部応力を著しく低減することができる。
また、本実施形態では、ピッチＬを６μｍ、ピッチｄを５μｍとしたが、ピッチＬ及びピッチｄの長さは、これに限定されるものではない。ピッチＬは、３〜１０μｍの範囲にすることが望ましい。ピッチＬが１０μｍよりも長すぎると、ＧａＮ結晶粒３６同士が繋がるまでの時間が増加し、第２のエピタキシャル層３４の成長に多大な時間を費やすことになる。一方、ピッチＬが３μｍよりも短すぎると、結晶粒３６がラテラル成長する距離が短くなり、ラテラル成長の効果が小さくなってしまう。また、同様の理由から、ピッチｄは、０．７５Ｌ≦ｄ≦１．３Ｌとなる範囲にすることが望ましい。特に、ｄ＝０．８７Ｌのとき、即ち＜１０−１０＞方向に隣接する二つの開口窓３０と、この二つの開口窓３４の＜１−２１０＞方向に存在すると共に、この二つの開口窓３４までの距離が最も短い一つの開口窓３０とを結ぶと正三角形ができるときに、全面に結晶粒が隙間無く並びエピタキシャル層３４に生じるピットが最も少なくなり、ＧａＮ単結晶基板の欠陥密度及び内部応力を最小にすることができる。
また、＜１０−１０＞窓群３２の各開口窓３０が隣接する＜１０−１０＞窓群３２の各開口窓３０と＜１０−１０＞方向にずれている距離は、必ずしも正確に１／２Ｌである必要はなく、２／５Ｌ〜３／５Ｌ程度であれば、内部応力の低減を図ることができる。
尚、マスク層２８の厚さは、約０．０５μｍ〜約０．５μｍの範囲にすることが望ましい。これは、マスク層２８がこの範囲よりも厚すぎるとＧａＮの成長中にクラックが入ってしまい、一方、この範囲よりも薄すぎるとＧａＮの成長中にＧａＡｓ基板が蒸発損傷を受けるからである。
［第４実施形態］
次に、第４実施形態に係るＧａＮ単結晶基板及びその製造方法を、図１１Ａ〜図１１Ｄの製造工程図を用いて説明する。本実施形態は、マスク層の形状以外は、第２実施形態と同様である。
まず、図１１Ａに示す第１の工程において、ＧａＡｓ基板２上に直接、ＳｉＮ又はＳｉＯ２から成るマスク層３８を形成する。マスク層３８は、厚さ約１００ｎｍ〜約５００ｎｍのＳｉＮ膜又はＳｉＯ２膜をプラズマＣＶＤ等により形成し、このＳｉＮ膜又はＳｉＯ２膜をフォトリソグラフィ技術でパターンニングすることにより形成される。
図１２は、図１１Ａに示す第１の工程におけるウエハの平面図である。図１２に示されているように、本実施形態のマスク層３８の形状は、第３実施形態のマスク層２８と同様の形状である。マスク層３８には、複数の開口窓４０が形成されている。そして、各開口窓４０がＧａＡｓ基板２の＜１１−２＞方向にピッチＬで配列され、＜１１−２＞窓群４２が形成されている。そして、この＜１１−２＞窓群４２は、各開口窓４０の中心位置が隣り合う＜１１−２＞窓群４２の各開口窓４０の中心位置に対して＜１１−２＞方向に１／２Ｌずれながら、ＧａＡｓ基板２の＜１−１０＞方向にピッチｄで複数並設されている。本実施形態のマスク層３８が第３実施形態のマスク層２８と異なるのは、このような各開口窓の配列方向のみである。
マスク層３８を形成した後、図１１Ｂに示す第２の工程で、開口窓４０内のＧａＡｓ基板２上にバッファ層２４を形成する。
次いで、図１１Ｃに示す第３の工程でバッファ層２４上にＧａＮからなるエピタキシャル層２６を成長させる。
本実施形態においても、第３実施形態と同様に、成長初期において、各開口窓４０から正六角錐台のＧａＮ結晶粒が成長する。そして、このＧａＮ結晶粒がマスク層３８上にラテラル成長すると、各々のＧａＮ結晶粒は、他のＧａＮ結晶粒との間に隙間（ピット）を設けることなく繋がる。そして、各ＧａＮ結晶粒がマスク層３８を覆い、表面が鏡面状のエピタキシャル層２６が形成される。
即ち、ＧａＡｓ基板２の＜１１−２＞方向に各開口窓４０の中心を１／２Ｌずらしながら、＜１１−２＞窓群４２を＜１−１０＞方向に複数並設しているため、正六角錐台のＧａＮ結晶粒は隙間を殆ど生じることなく成長し、この結果、真の内部応力が大幅に低減される
尚、各開口窓４０は、必ずしもＧａＡｓ基板２の＜１１−２＞方向に延在させる必要はなく、例えば、ＧａＡｓ基板２の＜１−１０＞方向に延在するように形成してもよい。
エピタキシャル層２６を成長させた後、図１１Ｄに示す第４の工程に進み、ＧａＡｓ基板２を除去して本実施形態のＧａＮ単結晶基板３９が完成する。なお、ＧａＮ単結晶基板３９の表面や裏面の粗さが大きいときは、表面および裏面を研磨してもよい。
以上のように、本実施形態のＧａＮ単結晶基板の製造方法によれば、エピタキシャル層を１回成長させるだけで、結晶欠陥が大幅に低減したＧａＮ基板を製造することができ、コスト削減を図ることができる。
［第５実施形態］
図１３Ａ〜図１３Ｅを用いて、第５実施形態のＧａＮ単結晶基板及びその製造方法を説明する。
まず、図１３Ａに示す第１の工程で、第４実施形態と同様にＧａＡｓ基板２上に好ましくは厚さ約１００ｎｍ〜約５００ｎｍのマスク層３８を形成する。
次に、図１３Ｂに示す第２の工程で、開口窓４０内のＧａＡｓ基板２上に、好ましくは厚さ約５００ｎｍ〜約１２００ｎｍのバッファ層２４を形成する。
次いで、図１３Ｃに示す第３の工程で、バッファ層２４及びマスク層３８上にＧａＮからなる第１のエピタキシャル層４４を成長させる。第１のエピタキシャル層４４の厚さは、約５０μｍ〜約３００μｍの範囲内にすることが好ましい。本実施形態においても、第３実施形態および第４実施形態と同様に、各開口窓４０から成長するＧａＮ結晶粒は、他のＧａＮ結晶粒との間に隙間（ピット）を設けることなく繋がり、マスク層３８を埋め込むような構造となる。
図１３Ｄに示す第４の工程では、第１のエピタキシャル層４４を形成したウェハをエッチング装置内に配置し、王水で約１０時間エッチングすることにより、ＧａＡｓ基板２を完全に除去する。このようにして、一旦、厚さ約５０μｍ〜約３００μｍの薄厚のＧａＮ単結晶基板を形成する。
図１３Ｅに示す第５の工程では、第１のエピタキシャル層４４上に、上述のＨＶＰＥ法、有機金属塩化物気相成長法、ＭＯＣＶＤ法等によって、ＧａＮからなる第２のエピタキシャル層４６を厚さ約１００μｍ〜約７００μｍ成長させる。これにより、厚さ約１５０μｍ〜約１０００μｍのＧａＮ単結晶基板４７が形成される。
以上のように、本実施形態では、第２のエピタキシャル層４６を成長させる前にＧａＡｓ基板２を除去するため、ＧａＡｓ基板２と、バッファ層２４及びエピタキシャル層４４，４６との熱膨張係数の差に起因する熱応力の発生を防止することができる。このため、ＧａＡｓ基板２を途中で除去せずにエピタキシャル層を最後まで成長させる場合と比較して、反りやクラックの少ない高品質のＧａＮ単結晶基板を作製することができる。
尚、上述のように、第１のエピタキシャル層４４の厚さを約３００μｍ以下にするのは、第１のエピタキシャル層４４が厚すぎると、熱応力の影響が大きくなるためである。一方、第１のエピタキシャル層４４の厚さを約５０μｍ以上にするのは、第１のエピタキシャル層４４が薄すぎると、機械的強度が弱く、ハンドリングが困難なためである。
また、ここではマスク層として第４実施形態のマスク層を用いる場合を説明したが、本実施形態のマスク層に、第２実施形態のようなストライプ窓を有するマスク層を用いてもよい。さらに、ＧａＮ単結晶基板４７の表面や裏面の粗さが大きいときは、表面および裏面を研磨してもよい。
［第６実施形態］
次に、図１４を用いて、第６実施形態に係るＧａＮ単結晶基板及びその製造方法を説明する。本実施形態のバッファ層およびエピタキシャル層の形成方法は、第３実施形態の方法と同じであり、マスク層の開口窓の形状のみ第３実施形態と異なる。
図１４は、本実施形態で用いたマスク層４８の各開口窓の形状及び配置を示した図である。図のように、各開口窓は長方形（短冊状）に形成され、マスク層４８の直ぐ下の層である第１のエピタキシャル層６の＜１０−１０＞方向を長手方向とする長方形窓５０となっている。各長方形窓５０が第１のエピタキシャル層６の＜１０−１０＞方向にピッチＬで配列されて、＜１０−１０＞長方形窓群５２が形成されている。そして、この＜１０−１０＞長方形窓群５２は、隣り合う＜１０−１０＞長方形窓群５２と＜１０−１０＞方向に各長方形窓５０の中心位置を１／２Ｌずらしながら、第１のエピタキシャル層６の＜１−２１０＞方向にピッチｄで複数並設されている。
尚、ピッチＬは、長方形窓５０の長手方向の長さが長い場合に、第２のエピタキシャル層が＜１０−１０＞方向にラテラル成長しない領域が広くなって、内部応力が低減されにくくなることに鑑み、約４μｍ〜約２０μｍの範囲にすることが望ましい。また、長手方向、即ち＜１０−１０＞方向に隣り合う長方形窓５０間のマスクの長さは、約１μｍ〜約４μｍにすることが望ましい。これは、＜１０−１０＞方向へのＧａＮの成長が遅いため、マスク長さを長くし過ぎると、第２のエピタキシャル層の形成に長時間を費やしてしまうからである。
また、第１のエピタキシャル層６の＜１−２１０＞方向に隣り合う長方形窓群５２間のマスク幅（ｄ−ｗ）は、約２μｍ〜約１０μｍにすることが望ましい。マスク幅（ｄ−ｗ）が広すぎると、六角柱状の結晶粒が連続化するのに時間がかかり、一方、マスク幅（ｄ−ｗ）が狭すぎると、ラテラル成長の効果が得られず、結晶欠陥が低減されにくくなるためである。さらに、各長方形窓５０の幅ｗは、約１μｍ〜約５μｍにすることが望ましい。これは、幅ｗを広くしすぎると、各長方形窓５０内のＧａＮ層で欠陥が多発する傾向にあり、他方、幅ｗを狭くしすぎると、各長方形窓５０の形成が困難となり、第２のエピタキシャル層の成長速度も低下する傾向にあるからである。
このようなマスク層４８を形成した後、第３実施形態と同様に、マスク層４８上にＧａＮからなる第２のエピタキシャル層１２を成長させるが、本実施形態においても、第２のエピタキシャル層１２の成長初期において、各長方形窓５０から正六角錐台のＧａＮ結晶粒が成長する。そして、このＧａＮ結晶粒がマスク層４８上にラテラル成長すると、各々のＧａＮ結晶粒は、他のＧａＮ結晶粒との間に隙間（ピット）を設けることなく繋がり、マスク層４８を埋め込むような構造となる。
即ち、第１のエピタキシャル層６の＜１０−１０＞方向に各長方形窓５０の中心位置を１／２Ｌずらしながら、＜１０−１０＞長方形窓群５２を第１のエピタキシャル層６の＜１−２１０＞方向に複数並設しているため、正六角錐台のＧａＮ結晶粒はピットを生じることなく成長し、結晶欠陥の低減および真の内部応力の低減を図ることができる。
また、第３実施形態と同様に、第２のエピタキシャル層のマスク層４８のマスク部上方に相当する領域では、ＧａＮ結晶粒のラテラル成長の効果により転位が殆ど発生しない。
さらに、各長方形窓５０の長手方向が第１のエピタキシャル層６の＜１０−１０＞方向と一致するように各長方形窓５０が形成されているため、マスク層４８上に成長させる第２のエピタキシャル層の成長速度を速めることができる。これは、ＧａＮの成長初期に成長速度の速い｛１−２１１｝面が現れて、＜１−２１０＞方向への成長速度が増加し、各長方形窓５０内に形成された島状のＧａＮ結晶粒が連続膜化するまでの時間が短くなるためである。
また、本実施形態とは異なり、第１のエピタキシャル層６を介さず、直接ＧａＡｓ基板２上にマスク層４８を形成しても、マスク層４８上に形成する第２のエピタキシャル層の成長速度を向上することができる。この場合は、長方形窓５０の長手方向が、マスク層４８の下層のＧａＡｓ基板２の＜１１−２＞方向と一致するように形成することが好ましい。
［第７実施形態］
次に、図１５を用いて、第７実施形態に係るＧａＮ単結晶基板及びその製造方法を説明する。本実施形態は、マスク層の窓の形状に特徴がある。バッファ層およびエピタキシャル層は、上記各実施形態と同様に形成する。
図１５に示されているように、本実施形態では、マスク層５８の各開口窓が正六角リング状に形成された六角窓６０となっている。そして、この六角窓６０の六つの各辺が、マスク層５８の下層のエピタキシャル層の＜１０−１０＞方向と一致するように形成されている。六角窓６０の各辺をこの方向に形成することにより、マスク層５８上に形成するエピタキシャル層の成長速度を速めることができる。これは、ＧａＮの成長初期に、成長速度の速い｛１−２１１｝面が＜１−２１０＞方向に成長するためである。尚、六角窓６０の窓幅ａは約２μｍ、外側の正六角形の一辺の長さｂは約５μｍ、隣接する六角窓６０間のマスク幅ｗは約３μｍにすることが望ましい。但し、これらの値は、この範囲に限定されるものではない。また、図１５中の矢印は、マスク層５８の下層のエピタキシャル層の結晶方位を示している。
マスク層５８上にエピタキシャル層を成長させた後、ウエハにエッチング処理を施すことにより、ＧａＡｓ基板を完全に除去する。更に、ＧａＡｓ基板の除去面を研磨処理して、本実施形態のＧａＮ単結晶基板を形成する。
本実施形態のＧａＮ単結晶基板も、上記各実施形態と同様に、マスク層上のエピタキシャル層のマスク部上方に相当する領域では、ＧａＮ結晶粒のラテラル成長の効果により転位が殆ど発生しない。
なお、本実施形態とは異なり、エピタキシャル層を介さず直接ＧａＡｓ基板上にマスク層５８を形成しても、マスク上に形成するエピタキシャル層の成長速度を向上させることができる。この場合は、この六角窓４２の六つの各辺が、ＧａＡｓ基板の＜１１−２＞方向と一致するように形成する。
［第８実施形態］
次に、図１６Ａ〜図１６Ｆを用いて、第８実施形態に係るＧａＮ単結晶基板及びその製造方法を説明する。
図１６Ａに示す第１の工程におけるマスク層８の形成、図１６Ｂに示す第２の工程におけるバッファ層２４の形成、図１６Ｃに示す第３の工程におけるエピタキシャル層２６の成長、図１６Ｄに示す第４の工程におけるＧａＡｓ基板２の除去は、第２実施形態の同様に行われるため、説明は省略する。尚、ＧａＡｓ基板２が除去されたＧａＮ単結晶基板の厚さは、第２実施形態と同様に約５０μｍ〜約３００μｍ程度、あるいは、それ以上であることが望ましい。
図１６Ｅに示す第５の工程では、図１６Ｄに示すＧａＮ単結晶を種結晶として、エピタキシャル層２６上にＧａＮからなるエピタキシャル層６２を成長させて、ＧａＮ単結晶のインゴット６４を形成する。尚、エピタキシャル層６２の成長方法としては、上記各実施形態と同様にＨＶＰＥ法、有機金属塩化物気相成長法、ＭＯＣＶＤ法等があるが、本実施形態では、この他、昇華法を採用してもよい。昇華法は、図２２に示すような成長装置９０を用いて行われる成長法であり、より詳しくは、原料とするＧａＮ粉末９２と基板２とが対向して設置された反応炉９４内に、高温中でＮＨ3ガス等を流し込み、これによりＧａＮ粉末の蒸発拡散を進行させながらＮＨ３ガスを流し込み、基板２上にＧａＮを成長させる気相成長方法である。この昇華法は、微妙な制御が困難であるが、エピタキシャル層の厚付け、即ち、インゴットの作製には適している。本実施形態では、反応炉の温度を約１０００℃〜約１３００℃に設定し、窒素ガスをキャリアガスとして、アンモニアを約１０ｓｃｃｍ〜約１００ｓｃｃｍ流し込む。
次に、図１６Ｆに示す第６の工程では、ＧａＮ単結晶のインゴット６４を複数枚のＧａＮ単結晶基板６６にする。インゴット６４を複数枚のＧａＮ単結晶基板にする方法としては、インゴット６４を内周歯のスライサー等により切断する方法とＧａＮ単結晶の劈開面に沿ってインゴット６４を劈開する方法とがある。尚、切断処理と劈開処理の両方を用いてもよい。
以上のように、本実施形態によれば、ＧａＮ単結晶のインゴットを複数枚に切断又は劈開するため、簡単な作業で、結晶欠陥が低減されたＧａＮ単結晶基板を複数枚得ることができる。すなわち、上記各実施形態と比較して、量産性を向上させることができる。
尚、インゴット６４の高さは、約１ｃｍ以上にすることが好ましい。インゴット６４が１ｃｍよりも低すぎると量産効果がないためである。
また、本実施形態の製造方法は、図６Ａから図６Ｄに示す第２実施形態の製造工程を経たＧａＮ単結晶基板上に基づいてインゴット６４を形成するものであるが、本実施形態はこの方法には限られない。この他、第１実施形態〜第７実施形態の製造工程を経たＧａＮ単結晶基板に基づいてインゴット６４を形成するようにしてもよい。
尚、本実施形態のＧａＮ単結晶基板６６は、故意のドーピングなしで、キャリア濃度がｎ型で１×１０１６ｃｍ−３〜１×１０２０ｃｍ−３の範囲内、電子移動度が６０ｃｍ２〜８００ｃｍ２の範囲内、比抵抗が１×１０−４Ωｃｍ〜１×１０Ωｃｍの範囲内になるように制御可能であることが実験により判明した。
［第９実施形態］
次に、図１７Ａ〜図１７Ｃを用いて、第９実施形態に係るＧａＮ単結晶基板及びその製造方法を説明する。
図１７Ａに示す第１の工程では、ＧａＡｓ基板２上に、マスク層８及びバッファ層２４を形成する。マスク層８およびバッファ層２４の形成方法は、上記各実施形態と同様である。
次に、図１７Ｂに示す第２の工程では、ＧａＮからなるエピタキシャル層６８を一気に成長させて、インゴット７０を形成する。エピタキシャル層６８の成長方法は、第８実施形態のエピタキシャル層６２の成長方法と同様である。尚、インゴット７０の高さは、約１ｃｍ以上にすることが好ましい。
図１７Ｃに示す第３の工程では、第８実施形態の第６の工程と同様に、切断処理又は劈開処理によって、ＧａＮ単結晶のインゴット７０を複数枚のＧａＮ単結晶基板７２にする。
以上のように、本実施形態によれば、ＧａＮ単結晶のインゴットを複数枚に切断又は劈開するため、簡単な作業で、結晶欠陥が低減されたＧａＮ単結晶基板を複数枚得ることができる。すなわち、第１実施形態〜第７実施形態と比較して、量産性を向上させることができる。さらに、ＧａＮエピタキシャル層の成長は一回だけなので、第８実施形態と比較しても、製造プロセスの簡略化およびコスト削減を図ることができる。
尚、本実施形態のＧａＮ単結晶基板７２も、第８実施形態のＧａＮ単結晶基板６６と同様に、故意のドーピングなしで、キャリア濃度がｎ型で１×１０１６ｃｍ−３〜１×１０２０ｃｍ−３の範囲内、電子移動度が６０ｃｍ２〜８００ｃｍ２の範囲内、比抵抗が１×１０−４Ωｃｍ〜１×１０Ωｃｍの範囲内になるように制御可能であることが実験により判明した。
［第１０実施形態］
図１８Ａ〜図１８Ｂを用いて、第１０実施形態に係るＧａＮ単結晶基板及びその製造方法を説明する。
まず、図１８Ａに示す第１の工程で、上記第８実施形態で製造されたＧａＮ単結晶基板６６上にエピタキシャル層７４を成長させて、ＧａＮ単結晶のインゴット７６を形成する。エピタキシャル層７４の成長方法には、上記各実施形態と同様に、ＨＶＰＥ法、有機金属塩化物気相成長法、ＭＯＣＶＤ法、昇華法等を用いることができる。
次に、図１８Ｂに示す第２の工程では、切断処理又は劈開処理によって、ＧａＮ単結晶のインゴット７６を複数枚のＧａＮ単結晶基板７８にする。これにより、本実施形態のＧａＮ単結晶基板７８が得られる。
以上のように、本実施形態では、既に製造されたＧａＮ単結晶基板に基づいてインゴットを作製するため、簡単な作業で、結晶欠陥が低減されたＧａＮ単結晶基板を複数枚得ることができる。尚、本実施形態では、第８実施形態で製造されたＧａＮ単結晶基板６６を種結晶としてインゴットを作製したが、インゴットの種結晶はこれには限られない。例えば、第９実施形態のＧａＮ単結晶基板７２を種結晶として用いることもできる。
［第１１実施形態］
図１９Ａ〜図１９Ｃを用いて、第１１実施形態に係るＧａＮ単結晶基板及びその製造方法を説明する。
まず、図１９Ａに示す第１の工程で、ＧａＡｓ基板２上に、厚さ約５０ｎｍ〜約１２０ｎｍのバッファ層７９を形成する。
次に、図１９Ｂに示す第２の工程で、マスク層を形成せずに、バッファ層７９上にＧａＮからなるエピタキシャル層８１を成長させて、高さ約１ｃｍ以上のＧａＮ単結晶のインゴット８３を形成する。尚、エピタキシャル層８１を成長させるには、ＨＶＰＥ法、有機金属塩化物気相成長法、ＭＯＣＶＤ法、昇華法等を用いることができる。ここで、本実施形態ではマスク層を形成しないため、エピタキシャル層のラテラル成長は起こらず結晶欠陥は少なくないが、エピタキシャル層を厚くすることで転位を低減することができる。
最後に、図１９Ｃに示す第３の工程では、切断処理又は劈開処理によって、ＧａＮ単結晶のインゴット８３を複数枚のＧａＮ単結晶基板８５にする。
以上のように、本実施形態によれば、ＧａＮ単結晶のインゴットを複数枚に切断又は劈開するため、簡単な作業で、結晶欠陥が低減されたＧａＮ単結晶基板を複数枚得ることができる。すなわち、第１実施形態〜第７実施形態と比較して、量産性を向上させることができる。
［発光デバイス及び電子デバイス］
上記各実施形態により製造されるＧａＮ単結晶基板は、ｎ型で導電性を有するため、その上にＭＯＣＶＤ法などでＩｎＧａＮ活性層を含むＧａＮ系の層をエピタキシャル成長させることにより、発光ダイオード等の発光デバイスや電界効果トランジスタ（ＭＥＳＦＥＴ）等の電子デバイスを形成することができる。これらの発光デバイス等は、上記各実施形態で製造された結晶欠陥が少ない高品質のＧａＮ基板を使用して作製されているため、サファイア基板を用いた発光デバイス等と比較して特性が著しく向上する。また、ＧａＮ単結晶基板に成長させたエピタキシャル層の（０００１）面がＧａＮ単結晶基板の（０００１）面に対して平行にホモエピタキシャル成長し、劈開面が一致するため、上記発光デバイス等は優れた性能を有する。
図２０は、第３実施形態で得られたＧａＮ単結晶基板３５を用いた発光ダイオード８０を示す図である。この発光ダイオード８０は、ＧａＮ単結晶基板３５上に、ＧａＮバッファ層１０１と、Ｓｉドープｎ型ＧａＮ障壁層１０２と、厚さ３０オングストロームのアンドープＩｎ０．４５Ｇａ０．５５Ｎ井戸層１０３と、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎ障壁層１０４と、Ｍｇドープｐ型ＧａＮコンタクト層１０５と、を成長させた量子井戸構造となっている。この発光ダイオード８０は、アンドープＩｎＧａＮ井戸層１０３の組成比により発光色を変化することができ、たとえばＩｎの組成比を０．２にすると青色発光になる。
この発光ダイオード８０の特性を調べた結果、従来のサファイア基板を用いた発光ダイオードの発光輝度が０．５ｃｄであったのに対し、２．５ｃｄと５倍になった。
尚、かかる発光ダイオードの基板として、第３実施形態のＧａＮ単結晶基板３５に限られず、他の実施形態のＧａＮ単結晶基板も当然使用することができる。
図２１は、第３実施形態で得られたＧａＮ単結晶基板３５を用いた半導体レーザ８２を示す図である。半導体レーザ８２は、ＧａＮ単結晶基板３５上に、ＧａＮバッファ層１１１と、ｎ−ＧａＮコンタクト層１１２と、ｎ−Ｉｎ０．０５Ｇａ０．９５Ｎクラッド層１１３と、ｎ−Ａｌ０．０８Ｇａ０．９２Ｎクラッド層１１４と、ｎ−ＧａＮガイド層１１５と、ＳｉドープＩｎ０．１５Ｇａ０．８５Ｎ（３５オングストローム）／Ｉｎ０．０２Ｇａ０．０８Ｎ（７０オングストローム）多層によるＭＱＷ層１１６と、ｐ−Ａｌ０．２Ｇａ０．８Ｎ内部クラッド層１１７と、ｐ−ＧａＮガイド層１１８と、ｐ−Ａｌ０．０８Ｇａ０．９２Ｎクラッド１１９層と、ｐ−ＧａＮコンタクト層１２０と、を成長させ、その上下面から電極をとる構造となっている。
この半導体レーザ８２では、従来は数分程度であった発振寿命が１００時間を超え、大幅な特性向上を実現することができた。具体的には、従来、約１．５分程度であった発振寿命が、約１２０時間と増加した。
尚、かかる半導体レーザとして、第３実施形態のＧａＮ単結晶基板３５に限られず、他の実施形態のＧａＮ単結晶基板も当然使用することができる。
さらに、図示は省略するが、本実施形態のＧａＮ単結晶基板をもとに電界効果トランジスタ（ＭＥＳＦＥＴ）を製作した。この電界効果トランジスタの特性を調べた結果、５００℃という高温においても４３ｍＳ／ｍｍという高い相互コンダクタンス（ｇｍ）が得られ、本実施形態のＧａＮ単結晶基板は、電子デバイス用の基板としても有効であることが分かった。
実施例１
第１実施形態のＧａＮ単結晶基板及びその製造方法の実施例である実施例１について、図１Ａ〜図１Ｄを参照して説明する。
ＧａＡｓ基板２には、ＧａＡｓ（１１１）面がＧａ面となっているＧａＡｓ（１１１）Ａ基板を使用した。また、バッファ層４、第１のエピタキシャル層６、及び第２のエピタキシャル層１２は、全て図３に示す気相成長装置を用いて有機金属塩化物気相成長法によって形成した。
まず、図１Ａに示す第１の工程で、バッファ層４を有機金属塩化物気相成長法によって形成した。この際、抵抗加熱ヒータ８１によってＧａＡｓ基板２の温度を約５００℃に昇温保持し、トリメチルガリウム（ＴＭＧ）を分圧６×１０−４ａｔｍ、塩化水素を分圧６×１０−４ａｔｍ、アンモニアを分圧０．１３ａｔｍでそれぞれ反応チャンバ７９内に導入した。そして、バッファ層４の厚さを約８００オングストロームにした。
次に、バッファ層４上に、有機金属塩化物気相成長法によって第１のエピタキシャル層６を成長させた。この際、抵抗加熱ヒータ８１によってＧａＡｓ基板２の温度を約９７０℃に昇温保持し、トリメチルガリウム（ＴＭＧ）を分圧２×１０−３ａｔｍ、塩化水素を分圧２×１０−３ａｔｍ、アンモニアを分圧０．２ａｔｍでそれぞれ反応チャンバ７９内に導入した。そして、約１５μｍ／ｈｒの成長速度で、第１のエピタキシャル層６の厚さを約４μｍにした。
次に、図１Ｂに示す第２の工程で、第１のエピタキシャル層６上にＳｉＯ２からなるマスク層８を形成した。この際、ストライプ窓１０の長手方向を第１のエピタキシャル層６の［１０−１０］に向け、マスク層８の厚さを約３００ｎｍ、マスク部の幅Ｐを約５μｍ、窓幅Ｑを約２μｍとした。
次に、図１Ｃに示す第３の工程で、有機金属塩化物気相成長法によって第２のエピタキシャル層１２を成長させた。この際、抵抗加熱ヒータ８１によってＧａＡｓ基板２の温度を約９７０℃に昇温保持し、トリメチルガリウム（ＴＭＧ）を分圧２×１０−３ａｔｍ、塩化水素を分圧２×１０−３ａｔｍ、アンモニアを分圧０．２５ａｔｍでそれぞれ反応チャンバ７９内に導入した。そして、約２０μｍ／ｈｒの成長速度で、第２のエピタキシャル層１２の厚さを約１００μｍにした。
次に、図１Ｄに示す第４の工程で、ウエハをエッチング装置に設置し、アンモニア系エッチング液でＧａＡｓ基板２を約１時間ウエットエッチングすることで、ＧａＡｓ基板２を完全に除去した。そして最後に、ＧａＡｓ基板２の除去面に研磨処理を施して、ＧａＮ単結晶基板１３を完成させた。
本実施例により製造されたＧａＮ単結晶基板の諸特性は以下のようであった。すなわち、このＧａＮ単結晶基板は、基板面が（０００１）面となっており、その結晶性はＸ線解析によるＸ線半値幅４．５分、そして、転位密度が単位面積当たり１０７（ｃｍ−２）程度であった。これにより、従来のサファイア基板上にＧａＮエピタキシャル層を形成した場合の欠陥密度が単位面積当たり１０９（ｃｍ−２）であったのに比べて、結晶欠陥が大幅に低減したことが分かった。
実施例２
次に、第１実施形態の他の実施例である実施例２について、図１Ａ〜図１Ｄを参照して説明する。
ＧａＡｓ基板２には、ＧａＡｓ（１１１）Ａ基板を使用した。また、バッファ層４、第１のエピタキシャル層６、及び第２のエピタキシャル層１２は、全て図２に示す気相成長装置を用いてＨＶＰＥ法によって形成した。
まず、図１Ａに示す第１の工程で、バッファ層４をＨＶＰＥ法によって形成した。この際、抵抗加熱ヒータ６１によってＧａＡｓ基板２の温度を約５００℃に昇温保持し、塩化水素を分圧５×１０−３ａｔｍ、アンモニアを分圧０．１ａｔｍでそれぞれ反応チャンバ５９内に導入した。そして、バッファ層４の厚さを約８００オングストロームにした。
次に、バッファ層４上に、ＨＶＰＥ法によって第１のエピタキシャル層６を成長させた。この際、抵抗加熱ヒータ６１によってＧａＡｓ基板２の温度を約９７０℃に昇温保持し、塩化水素を分圧２×１０−２ａｔｍ、アンモニアを分圧０．２５ａｔｍでそれぞれ反応チャンバ７９内に導入した。そして、成長速度を約８０μｍ／ｈｒにして、第１のエピタキシャル層６の厚さを約４μｍにした。
次に、図１Ｂに示す第２の工程で、第１のエピタキシャル層６上にマスク層８を形成した。この際、ストライプ窓１０の長手方向を第１のエピタキシャル層６の［１０−１０］に向け、マスク層８の厚さを約３００ｎｍ、マスク部の幅Ｐを約５μｍ、窓幅Ｑを約２μｍとした。
次に、図１Ｃに示す第３の工程で、ＨＶＰＥ法によって第２のエピタキシャル層１２を成長させた。この際、抵抗加熱ヒータ６１によってＧａＡｓ基板２の温度を約９７０℃に昇温保持し、塩化水素を分圧２．５×１０−２ａｔｍ、アンモニアを分圧０．２５ａｔｍでそれぞれ反応チャンバ７９内に導入した。そして、成長速度を約１００μｍ／ｈｒにして、第２のエピタキシャル層１２の厚さを約１００μｍにした。このように、本実施例では、ＨＶＰＥ法を用いているため、有機金属塩化物気相成長法を用いた実施例１と比較して、エピタキシャル層の成長速度を速くすることができた。
次に、図１Ｄに示す第４の工程で、ウエハをエッチング装置に設置し、アンモニア系エッチング液でＧａＡｓ基板２を約１時間ウエットエッチングすることで、ＧａＡｓ基板２を完全に除去した。そして最後に、ＧａＡｓ基板２の除去面に研磨処理を施して、ＧａＮ単結晶基板１３を完成させた。
本実施例により製造されたＧａＮ単結晶基板の諸特性は以下のようであった。すなわち、このＧａＮ単結晶基板は、基板面が（０００１）面となっており、その結晶性はＸ線解析によるＸ線半値幅４．５分、そして、転位密度が単位面積当たり５×１０７（ｃｍ−２）程度であった。これにより、従来のサファイア基板上にＧａＮエピタキシャル層を形成した場合の欠陥密度が単位面積当たり１０９（ｃｍ−２）であったのに比べて、結晶欠陥が大幅に低減したことが分かった。
実施例３
次に、第２実施形態の実施例である実施例３について、図６Ａ〜図６Ｄを参照して説明する。
ＧａＡｓ基板２には、ＧａＡｓ（１１１）面がＡｓ面となっているＧａＡｓ（１１１）Ｂ基板を使用した。また、バッファ層２４及び第２のエピタキシャル層２６は、ともに図３に示す気相成長装置を用いて有機金属塩化物気相成長法によって形成した。
まず、図６Ａに示す第１の工程で、ＧａＡｓ基板２上にマスク層８を形成した。この際、ストライプ窓１０の長手方向をＧａＡｓ基板２の［１１−２］に向け、マスク層８の厚さを約３５０ｎｍ、マスク部の幅Ｐを約４μｍ、窓幅Ｑを約２μｍとした。
次に、図６Ｂに示す第２の工程で、ストライプ窓１０内のＧａＡｓ基板２上にバッファ層２４を有機金属塩化物気相成長法によって形成した。この際、抵抗加熱ヒータ８１によってＧａＡｓ基板２の温度を約５００℃に昇温保持し、トリメチルガリウム（ＴＭＧ）を分圧６×１０−４ａｔｍ、塩化水素を分圧６×１０−４ａｔｍ、アンモニアを分圧０．１ａｔｍでそれぞれ反応チャンバ７９内に導入した。そして、バッファ層２４の厚さを約７００オングストロームにした。
次に、図６Ｃに示す第３の工程で、バッファ層２４上に、有機金属塩化物気相成長法によってエピタキシャル層２６を成長させた。この際、抵抗加熱ヒータ８１によってＧａＡｓ基板２の温度を約８２０℃に昇温保持し、トリメチルガリウム（ＴＭＧ）を分圧３×１０−３ａｔｍ、塩化水素を分圧３×１０−３ａｔｍ、アンモニアを分圧０．２ａｔｍでそれぞれ反応チャンバ７９内に導入した。そして、成長速度を約３０μｍ／ｈｒにして、エピタキシャル層２６の厚さを約１００μｍにした。
次に、図６Ｄに示す第４の工程で、ウエハをエッチング装置に設置し、アンモニア系エッチング液でＧａＡｓ基板２を約１時間ウエットエッチングすることで、ＧａＡｓ基板２を完全に除去した。そして最後に、ＧａＡｓ基板２の除去面に研磨処理を施して、ＧａＮ単結晶基板２７を完成させた。
本実施例により製造されたＧａＮ単結晶基板は、転位密度が単位面積当たり２×１０７（ｃｍ−２）程度であった。すなわち、本実施例により製造されたＧａＮ単結晶基板は、実施例１および実施例２のＧａＮ単結晶基板よりは転位密度が大きかったものの、従来のサファイア基板上にＧａＮエピタキシャル層を形成した場合よりも結晶欠陥が大幅に低減したことが分かった。また、本実施例では、実施例１および実施例２よりも製造工程数が少ないため、コスト削減を図ることができた。
実施例４
次に、第３実施形態の実施例である実施例４について、図８Ａ〜図８Ｄを参照して説明する。
ＧａＡｓ基板２には、ＧａＡｓ（１１１）Ａ基板を使用した。また、バッファ層４、第１のエピタキシャル層６、及び第２のエピタキシャル層３４は、全て図３に示す気相成長装置を用いて有機金属塩化物気相成長法によって形成した。
まず、図８Ａに示す第１の工程で、バッファ層４を有機金属塩化物気相成長法によって形成した。この際、抵抗加熱ヒータ８１によってＧａＡｓ基板２の温度を約５００℃に昇温保持し、トリメチルガリウム（ＴＭＧ）を分圧６×１０−４ａｔｍ、塩化水素を分圧６×１０−４ａｔｍ、アンモニアを分圧０．１ａｔｍでそれぞれ反応チャンバ７９内に導入した。そして、バッファ層４の厚さを約７００オングストロームにした。
次に、バッファ層４上に、有機金属塩化物気相成長法によって第１のエピタキシャル層６を成長させた。この際、抵抗加熱ヒータ８１によってＧａＡｓ基板２の温度を約９７０℃に昇温保持し、トリメチルガリウム（ＴＭＧ）を分圧２×１０−３ａｔｍ、塩化水素を分圧２×１０−３ａｔｍ、アンモニアを分圧０．２ａｔｍでそれぞれ反応チャンバ７９内に導入した。そして、約１５μｍ／ｈｒの成長速度で、第１のエピタキシャル層６の厚さを約２μｍにした。
次に、図８Ｂに示す第２の工程で、第１のエピタキシャル層６上にＳｉＯ２からなるマスク層２８を形成した。この際、開口窓３０を１辺の長さが２μｍの正方形とし、＜１０−１０＞窓群３２のピッチＬを６μｍ、ピッチｄを５μｍとした。また、隣り合う＜１０−１０＞窓群３２同士を、＜１０−１０＞方向に３μｍずつずらした。
次に、図８Ｃに示す第３の工程で、有機金属塩化物気相成長法によって第２のエピタキシャル層３４を成長させた。この際、抵抗加熱ヒータ８１によってＧａＡｓ基板２の温度を約１０００℃に昇温保持し、トリメチルガリウム（ＴＭＧ）を分圧４×１０−３ａｔｍ、塩化水素を分圧４×１０−３ａｔｍ、アンモニアを分圧０．２ａｔｍでそれぞれ反応チャンバ７９内に導入した。そして、成長速度を約２５μｍ／ｈｒにして、第２のエピタキシャル層１２の厚さを約１００μｍにした。
次に、図８Ｄに示す第４の工程で、ウエハをエッチング装置に設置し、王水でＧａＡｓ基板２を約１０時間エッチングすることで、ＧａＡｓ基板２を完全に除去した。そして最後に、ＧａＡｓ基板２の除去面に研磨処理を施して、ＧａＮ単結晶基板３５を完成させた。
本実施例により製造されたＧａＮ単結晶基板の諸特性は以下のようであった。すなわち、欠陥密度は、約３×１０７（ｃｍ−２）程度であり、従来よりも著しく低減されていた。また、クラックも観察されなかった。また、別途マスク層形成工程を省いて製造したＧａＮ単結晶基板の曲率半径は約６５ｍｍであったが、本実施例のＧａＮ単結晶基板の曲率半径は約７７０ｍｍで、ＧａＮ単結晶基板の反りをかなり低減させることができた。また、従来０．０５ＧＰａであった内部応力も、本実施例のＧａＮ単結晶基板では約０．００５ＧＰａと約１／１０に低減していた。尚、ＧａＮ単結晶基板の内部応力は、上述のストーニーの式（数式（２））により算出した。また、ホール測定により電気特性を算出したところ、ｎ型でキャリア濃度２×１０１８ｃｍ−３、キャリア移動度１８０ｃｍ２／Ｖ・Ｓであった。
実施例５
次に、第５実施形態の実施例である実施例５について、図１３Ａ〜図１３Ｅを参照して説明する。
ＧａＡｓ基板２には、ＧａＡｓ（１１１）Ａ基板を使用した。また、バッファ層２４、第１のエピタキシャル層４４、及び第２のエピタキシャル層４６は、全て図２に示す気相成長装置を用いてＨＶＰＥ法によって形成した。
まず、図１３Ａに示す第１の工程で、ＧａＡｓ基板２上にマスク層３８を形成した。この際、開口窓４０を直径が２μｍの円形とし、＜１１−２＞窓群のピッチＬを６μｍ、ピッチｄを５．５μｍとした。また、隣り合う＜１１−２＞窓群同士を、＜１１−２＞方向に３μｍずつずらした。
次に、図１３Ｂに示す第２の工程で、開口窓４０内のＧａＡｓ基板２上にバッファ層２４をＨＶＰＥ法によって形成した。この際、抵抗加熱ヒータ６１によってＧａＡｓ基板２の温度を約５００℃に昇温保持し、トリメチルガリウム（ＴＭＧ）を分圧６×１０−４ａｔｍ、塩化水素を分圧６×１０−４ａｔｍ、アンモニアを分圧０．１ａｔｍでそれぞれ反応チャンバ５９内に導入した。そして、バッファ層２４の厚さを約７００オングストロームにした。
次に、図１３Ｃに示す第３の工程で、バッファ層２４上に、ＨＶＰＥ法によって第１のエピタキシャル層４４を成長させた。この際、抵抗加熱ヒータ６１によってＧａＡｓ基板２の温度を約９７０℃に昇温保持し、トリメチルガリウム（ＴＭＧ）を分圧５×１０−３ａｔｍ、塩化水素を分圧５×１０−３ａｔｍ、アンモニアを分圧０．２５ａｔｍでそれぞれ反応チャンバ５９内に導入した。そして、成長速度を約２５μｍ／ｈｒにして、第１のエピタキシャル層４４の厚さを約５０μｍにした。
次に、図１３Ｄに示す第４の工程で、ウェハをエッチング装置内に配置し、王水で約１０時間エッチングして、ＧａＡｓ基板２を完全に除去した。このようにして、一旦、厚さ約５０μｍの薄厚のＧａＮ単結晶基板を形成した。
続いて、図１３Ｅに示す第５の工程で、第１のエピタキシャル層４４上に、ＨＶＰＥによって、成長温度１００℃にて塩化水素の分圧２×１０−２ａｔｍ、アンモニアの分圧０．２ａｔｍで、約１００μｍ／ｈｒの成長速度でＧａＮからなる第２のエピタキシャル層４６を厚さ約１３０μｍ成長させた。これにより、厚さ約１８０μｍのＧａＮ単結晶基板４７を形成した。
以上のようにして形成された本実施例のＧａＮ単結晶基板は、測定の結果、基板表面での欠陥密度が２×１０７／ｃｍ２程度と著しく低減されており、クラックも観察されなかった。また、ＧａＮ単結晶基板の反りを従来よりも低減することができ、内部応力も０．００２ＧＰａと非常に小さいことが分かった。
実施例６
次に、第８実施形態の実施例である実施例６について、図１６Ａ〜図１６Ｆを参照して説明する。
本実施例では、ＧａＡｓ基板２としてＧａＡｓ（１１１）Ａ基板を使用した。また、バッファ層２４、エピタキシャル層２６、及びエピタキシャル層６２は、全て図２に示す気相成長装置を用いてＨＶＰＥ法によって形成した。
まず、図１６Ａに示す第１の工程で、ＧａＡｓ基板２上にマスク層８を形成した。この際、ストライプ窓１０の長手方向をＧａＡｓ基板２の［１１−２］に向け、マスク層８の厚さを約３００ｎｍ、マスク部の幅Ｐを約５μｍ、窓幅Ｑを約３μｍとした。
次に、図１６Ｂに示す第２の工程で、ＧａＡｓ基板２の温度を約５００℃にした状態で、ストライプ窓１０内のＧａＡｓ基板２上にバッファ層２４をＨＶＰＥ法によって形成した。尚、バッファ層２４の厚さは、約８００オングストロームにした。
次に、図１６Ｃに示す第３の工程で、ＧａＡｓ基板２の温度を約９５０℃にした状態で、バッファ層２４上にＨＶＰＥ法によってエピタキシャル層２６を約２００μｍ成長させた。
次に、図１６Ｄに示す第４の工程で、ＧａＡｓ基板２を王水でエッチング除去した。
図１６Ｅに示す第５の工程では、反応チャンバ５９内の温度を１０２０℃にした状態で、エピタキシャル層２６上にＨＶＰＥ法によってエピタキシャル層６２をさらに厚付けし、ＧａＮ単結晶のインゴット６４を形成した。インゴット６４は、上面の中央部が少し窪んだ形状で、底から上面中央部までの高さは約２ｃｍ、外径は約５５ｍｍであった。
続いて、図１６Ｆに示す第６の工程で、内周歯のスライサーによってインゴット６４を切断し、外径約５０ｍｍ、厚さ約３５０μｍのＧａＮ単結晶基板６６を２０枚得た。このＧａＮ単結晶基板６６には、顕著な反りの発生は見られなかった。尚、切断処理後に、ＧａＮ単結晶基板６６には、ラッピング研磨および仕上げ研磨を施した。
上述の実施例１〜実施例５では、１回の製造処理により１枚の単結晶基板しか得られないが、本実施例においては、１回の製造処理により20枚の基板が得られた。また、製造コストは、実施の約６５％に低減された。このように、本実施例では、大幅なコスト削減が図れ、さらに、1枚あたりの製造時間を短縮することができた。
尚、インゴット６４の最上端部から得られたＧａＮ単結晶基板６６の電気特性を測定した結果、キャリア濃度はｎ型２×１０１８ｃｍ−３で、電子移動度は、200cm2/Vs、比抵抗は、0.017Ωcmであった。
また、インゴット６４の最下端部から得られたＧａＮ単結晶基板６６の電気特性を測定した結果、キャリア濃度はｎ型8×1018cm-3で、電子移動度は、１５０cm2/Vs、比抵抗は、０．００６Ωcmであった。
従って、インゴット６４の中間部の特性は、この間の値、あるいは近傍にあることを品質保証でき、全量検査をする手間を省くことができる。
尚、このＧａＮ単結晶基板６６を用いてＩｎＧａＮを発光層とするＬＥＤを作製したところ、従来のサファイア基板上のものと比較して、発光輝度が約5倍に向上した。発光輝度が向上した理由は、従来のＬＥＤでは、活性層内に多くの貫通転位が存在しているのに対し、本実施例においては発光層内に貫通転位が存在しないためであると考えられる。
実施例７
次に、第８実施形態の他の実施例である実施例７について、図１６Ａ〜図１６Ｆを参照して説明する。
本実施例では、ＧａＡｓ基板２としてＧａＡｓ（１１１）Ａ基板を使用した。また、バッファ層２４、エピタキシャル層２６、及びエピタキシャル層６２は、全て図３に示す気相成長装置を用いて有機金属塩化物気相成長法によって形成した。
まず、図１６Ａに示す第１の工程で、ＧａＡｓ基板２上にマスク層８を形成した。この際、ストライプ窓１０の長手方向をＧａＡｓ基板２の［１１−２］に向け、マスク層８の厚さを約５００ｎｍ、マスク部の幅Ｐを約５μｍ、窓幅Ｑを約３μｍとした。
次に、図１６Ｂに示す第２の工程で、ＧａＡｓ基板２の温度を約４９０℃にした状態で、ストライプ窓１０内のＧａＡｓ基板２上にバッファ層２４をＨＶＰＥ法によって形成した。尚、バッファ層２４の厚さは、約８００オングストロームにした。
次に、図１６Ｃに示す第３の工程で、ＧａＡｓ基板２の温度を約９７０℃にした状態で、バッファ層２４上に有機金属塩化物気相成長法によってエピタキシャル層２６を約２５μｍ成長させた。
次に、図１６Ｄに示す第４の工程で、ＧａＡｓ基板２を王水でエッチング除去した。
図１６Ｅに示す第５の工程では、反応チャンバ７９内の温度を１０００℃にした状態で、エピタキシャル層２６上にＨＶＰＥ法によってエピタキシャル層６２をさらに厚付けし、ＧａＮ単結晶のインゴット６４を形成した。インゴット６４は、上面の中央部が少し窪んだ形状で、底から上面中央部までの高さは約３ｃｍ、外径は約３０ｍｍであった。
続いて、図１６Ｆに示す第６の工程で、内周歯のスライサーによってインゴット６４を切断し、外径約２０〜約３０ｍｍ、厚さ約４００μｍのＧａＮ単結晶基板６６を２５枚得た。このＧａＮ単結晶基板６６には、顕著な反りの発生は見られなかった。尚、切断処理後に、ＧａＮ単結晶基板６６には、ラッピング研磨および仕上げ研磨を施した。
上述の実施例１〜実施例５では、１回の製造処理により１枚の単結晶基板しか得られないが、本実施例においては、１回の製造処理により2５枚の基板が得られた。また、製造コストは、実施の約６５％に低減された。このように、本実施例では、大幅なコスト削減が図れ、さらに、1枚あたりの製造時間を短縮することができた。
尚、インゴット６４の中間部から得られたＧａＮ単結晶基板６６の電気特性を測定した結果、キャリア濃度はｎ型２×１０１８ｃｍ−３で、電子移動度は、２５０ｃｍ２／Ｖｓ、比抵抗は、０．０１５Ωcmであった。
実施例８
次に、第９実施形態の実施例である実施例８について、図１７Ａ〜図１７Ｃを参照して説明する。
本実施例では、ＧａＡｓ基板２としてＧａＡｓ（１１１）Ａ基板を使用した。また、バッファ層２４およびエピタキシャル層６８は、ともに図２に示す成長装置を用いてＨＶＰＥ法によって形成した。
まず、図１７Ａに示す第１の工程で、ＧａＡｓ基板２上にマスク層８を形成した。この際、ストライプ窓１０の長手方向をＧａＡｓ基板２の［１１−２］に向け、マスク層８の厚さを約２５０ｎｍ、マスク部の幅Ｐを約５μｍ、窓幅Ｑを約３μｍとした。そして、マスク層８を形成した後、ＧａＡｓ基板２の温度を約５００℃にした状態で、ストライプ窓１０内のＧａＡｓ基板２上にバッファ層２４をＨＶＰＥ法によって形成した。尚、バッファ層２４の厚さは、約９００オングストロームにした。
次に、図１７Ｂに示す第２の工程で、ＧａＡｓ基板２の温度を約１０００℃にした状態で、バッファ層２４上にＨＶＰＥ法によってエピタキシャル層６８を成長させて、ＧａＮ単結晶のインゴット７０を形成した。インゴット７０は、上面の中央部が少し窪んだ形状で、底から上面中央部までの高さは約１．６ｃｍであった。
続いて、図１７Ｃに示す第３の工程で、内周歯のスライサーによってインゴット７０を切断し、厚さ約３００μｍのＧａＮ単結晶基板７２を１２枚得た。このＧａＮ単結晶基板７２には、顕著な反りの発生は見られなかった。尚、切断処理後に、ＧａＮ単結晶基板７２には、ラッピング研磨および仕上げ研磨を施した。
上述の実施例１〜実施例５では、１回の製造処理により１枚の単結晶基板しか得られないが、本実施例においては、１回の製造処理により１２枚の基板が得られた。また、製造コストは、実施例１の約６０％に低減された。このように、本実施例では、大幅なコスト削減が図れ、さらに、1枚あたりの製造時間を短縮することができた。
尚、インゴット７０の中間部から得られたＧａＮ単結晶基板７２の電気特性を測定した結果、キャリア濃度はｎ型１×１０１９cm-3で、電子移動度は、１００cm2/Vs、比抵抗は、０．００５Ωcmであった。
実施例９
次に、第１０実施形態の実施例である実施例９について、図１８Ａ〜図１８Ｂを参照して説明する。
まず、図１８Ａに示す第１の工程で、実施例６で製造されたＧａＮ単結晶基板上にエピタキシャル層７４を成長させて、ＧａＮ単結晶のインゴット７６を形成した。この際、エピタキシャル層７４は、ＨＶＰＥ法により、ＧａＡｓ基板２の温度を約１０１０℃にした状態で成長させた。また、インゴット７６は、上面の中央部が少し窪んだ形状で、底から上面中央部までの高さは約２．５ｃｍで、外径は約５５ｍｍであった。
次に、図１８Ｂに示す第２の工程では、内周歯のスライサーによってインゴット７６を切断し、外径約５０ｍｍ、厚さ約６００μｍのＧａＮ単結晶基板７８を１５枚得た。
実施例１〜実施例５では、１回の製造処理により１枚の単結晶基板しか得られないが、本実施例においては、１回の製造処理により１５枚の基板が得られた。また、製造コストは、実施例１と同様のプロセスで製造した場合と比較して約５５％に低減された。このように、本実施例では、大幅なコスト削減が図れ、さらに、1枚あたりの製造時間を短縮することができた。
尚、インゴット７６の中間部から得られたＧａＮ単結晶基板７８の電気特性を測定した結果、キャリア濃度はｎ型１×１０１７cm-3で、電子移動度は、６５０cm2/Vs、比抵抗は、０．０８Ωcmであった。
実施例１０
次に、第１０実施形態の他の実施例である実施例１０について、図１８Ａ〜図１８Ｂを参照して説明する。
まず、図１８Ａに示す第１の工程で、実施例７で製造されたＧａＮ単結晶基板上にエピタキシャル層７４を成長させて、ＧａＮ単結晶のインゴット７６を形成した。この際、エピタキシャル層７４は、図２２に示した成長装置を用いて、昇華法により、ＧａＡｓ基板２の温度を約１２００℃にした状態で成長させた。尚、反応容器内に流し込んだアンモニアは、２０ｓｃｃｍであった。また、インゴット７６は、実施例６〜実施例９のインゴットと比べると平坦で、底から上面までの高さは約０．９ｃｍで、外径は約３５ｍｍであった。
次に、図１８Ｂに示す第２の工程では、内周歯のスライサーによってインゴット７６を切断し、外径約３５ｍｍ、厚さ約５００μｍのＧａＮ単結晶基板７８を５枚得た。
実施例１〜実施例５では、１回の製造処理により１枚の単結晶基板しか得られないが、本実施例においては、１回の製造処理により５枚の基板が得られた。また、製造コストは、実施例１の約８０％に低減された。このように、本実施例では、大幅なコスト削減が図れ、さらに、1枚あたりの製造時間を短縮することができた。
尚、インゴット７６の中間部から得られたＧａＮ単結晶基板７８の電気特性を測定した結果、キャリア濃度はｎ型１×１０１８cm-3で、電子移動度は、２００cm2/Vs、比抵抗は、０．０３Ωcmであった。
実施例１１
次に、第１１実施形態の実施例である実施例１１について、図１９Ａ〜図１９Ｃを参照して説明する。
まず、図１９Ａに示す第１の工程で、ＨＶＰＥ法によって、約５００℃にされたＧａＡｓ基板２上に、厚さ約９０ｎｍのＧａＮからなるバッファ層７９を形成した。尚、ＧａＡｓ基板として、ＧａＡｓ（１１１）Ｂ基板を使用した。
次に、図１９Ｂに示す第２の工程で、ＨＶＰＥ法によって、バッファ層７９上にＧａＮからなるエピタキシャル層８１を成長させて、ＧａＮ単結晶のインゴット８３を形成した。この際、エピタキシャル層８１は、ＨＶＰＥ法により、ＧａＡｓ基板２の温度を約１０３０℃にした状態で成長させた。また、インゴット８３は、上面の中央部が少し窪んだ形状で、底から上面中央部までの高さは約１．２ｃｍであった。
最後に、図１９Ｃに示す第３の工程で、内周歯のスライサーによってインゴット８３を切断し、厚さ約３００μｍのＧａＮ単結晶基板８５を１０枚得た。
実施例１〜実施例５では、１回の製造処理により１枚の単結晶基板しか得られないが、本実施例においては、１回の製造処理により１０枚の基板が得られた。また、製造コストは、実施例１の約７０％に低減された。このように、本実施例では、大幅なコスト削減が図れ、さらに、1枚あたりの製造時間を短縮することができた。
尚、インゴット８３の中間部から得られたＧａＮ単結晶基板７８の電気特性を測定した結果、キャリア濃度はｎ型１×１０１９cm-3で、電子移動度は、１００cm2/Vs、比抵抗は、０．００５Ωcmであった。
以上のように、本発明のＧａＮ単結晶基板の製造方法においては、マスク層の各開口窓内でＧａＮ核が形成され、このＧａＮ核が次第にマスク層上の横方向、すなわちマスク層の開口窓が形成されていないマスク部の上方に向かって何の障害物もなく自由にラテラル成長する。このため、本発明のＧａＮ単結晶基板の製造方法によれば、結晶欠陥が大幅に低減された本発明のＧａＮ単結晶基板を効率よく且つ確実に得ることが可能となる。
６２，６８，７４，８１…エピタキシャル層、６４，７０，７６，８３…ＧａＮ単結晶のインゴット、６６，７２，７８，８５…ＧａＮ単結晶基板。

Claims (4)

  1. ＧａＮ結晶からなるインゴットであって、
    前記インゴットの比抵抗が、１×１０−４Ωｃｍ〜１×１０Ωｃｍの範囲内にある、インゴット。
  2. ＧａＮ結晶からなるインゴットであって、
    前記インゴットのキャリア濃度が、１×１０１６ｃｍ−３〜１×１０２０ｃｍ−３の範囲内にある、インゴット。
  3. 下地基板とＧａＮ結晶からなるエピタキシャル層とを備えるインゴットであって、
    前記下地基板上のマスク層の開口窓の総面積が、前記開口窓の面積と前記開口窓が形成されていないマスク部の面積とを合わせた全面積の１０〜５０％である、インゴット。
  4. ＧａＮ単結晶基板を種結晶として当該ＧａＮ単結晶基板の上に直接六方晶のＧａＮからなるエピタキシャル層を成長させて、ＧａＮ単結晶のインゴットを形成するインゴット形成工程と、
    前記インゴットをスライサーを用いて複数枚に切断する切断工程と、
    を備えることを特徴とするＧａＮ単結晶基板の製造方法。
JP2011007252A 1997-10-30 2011-01-17 ＧａＮ単結晶基板の製造方法及びインゴット Pending JP2011084469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011007252A JP2011084469A (ja) 1997-10-30 2011-01-17 ＧａＮ単結晶基板の製造方法及びインゴット

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP29830097 1997-10-30
JP900898 1998-01-20
JP10254698 1998-04-14
JP2011007252A JP2011084469A (ja) 1997-10-30 2011-01-17 ＧａＮ単結晶基板の製造方法及びインゴット

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006167953A Division JP5065625B2 (ja) 1997-10-30 2006-06-16 ＧａＮ単結晶基板の製造方法

Publications (1)

Publication Number Publication Date
JP2011084469A true JP2011084469A (ja) 2011-04-28

Family

ID=27278285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011007252A Pending JP2011084469A (ja) 1997-10-30 2011-01-17 ＧａＮ単結晶基板の製造方法及びインゴット

Country Status (10)

Country Link
US (5) US6693021B1 (ja)
EP (2) EP1041610B1 (ja)
JP (1) JP2011084469A (ja)
KR (1) KR100629558B1 (ja)
CN (2) CN1175473C (ja)
CA (1) CA2311132C (ja)
DE (1) DE69842052D1 (ja)
HK (1) HK1031469A1 (ja)
TW (2) TW591699B (ja)
WO (1) WO1999023693A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017208953A1 (de) 2016-05-30 2017-11-30 Disco Corporation Laserbearbeitungsvorrichtung und waferherstellungsverfahren
DE102023205162A1 (de) 2022-06-13 2023-12-14 Disco Corporation Herstellungsverfahren für einen wafer
DE102023207465A1 (de) 2022-08-10 2024-02-15 Disco Corporation Laserbearbeitungsmaschine und waferherstellungsverfahren
DE102023210412A1 (de) 2022-11-01 2024-05-02 Disco Corporation Herstellungsverfahren für ein galliumnitridsubstrat

Families Citing this family (230)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5065625B2 (ja) * 1997-10-30 2012-11-07 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
US6572700B2 (en) * 1997-12-26 2003-06-03 Sumitomo Electric Industries, Ltd. Semiconductor crystal, and method and apparatus of production thereof
TW428331B (en) * 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
JP3788104B2 (ja) * 1998-05-28 2006-06-21 住友電気工業株式会社 窒化ガリウム単結晶基板及びその製造方法
JP3788037B2 (ja) * 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3788041B2 (ja) * 1998-06-30 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP4947867B2 (ja) * 1999-10-14 2012-06-06 クリー インコーポレイテッド 窒化ガリウム系半導体構造及び該半導体構造を製造する方法
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
FR2815472B1 (fr) * 2000-10-13 2003-03-21 St Microelectronics Sa Diac planar
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP3864870B2 (ja) 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4192966B2 (ja) 2006-06-08 2008-12-10 住友電気工業株式会社 窒化ガリウムの結晶成長方法
US7105865B2 (en) 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US7303630B2 (en) 2003-11-05 2007-12-04 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
US7354477B2 (en) 2001-10-09 2008-04-08 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
US7473315B2 (en) 2001-10-09 2009-01-06 Sumitomo Electric Industries, Ltd. AlxInyGa1-x-yN mixture crystal substrate, method of growing AlxInyGa1-x-yN mixture crystal substrate and method of producing AlxInyGa1-x-yN mixture crystal substrate
JP4920152B2 (ja) * 2001-10-12 2012-04-18 住友電気工業株式会社 構造基板の製造方法および半導体素子の製造方法
KR100844767B1 (ko) * 2002-04-22 2008-07-07 엘지전자 주식회사 질화물 기판 제조 방법
JP3997827B2 (ja) 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
FR2840452B1 (fr) 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
DE10234977A1 (de) * 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Dünnschicht-Halbleiterbauelement auf GaN-Basis
JP2004077051A (ja) * 2002-08-20 2004-03-11 Sony Corp 熱輸送装置およびその製造方法
KR100550491B1 (ko) 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
CN100453712C (zh) * 2003-08-28 2009-01-21 日立电线株式会社 Ⅲ-ⅴ族氮化物系半导体衬底及其制造方法
JP4881003B2 (ja) * 2003-09-26 2012-02-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射を発する薄膜半導体チップ
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
JP2005209803A (ja) * 2004-01-21 2005-08-04 Sumitomo Electric Ind Ltd ＧａＮ結晶基板の製造方法
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
US7622318B2 (en) 2004-03-30 2009-11-24 Sony Corporation Method for producing structured substrate, structured substrate, method for producing semiconductor light emitting device, semiconductor light emitting device, method for producing semiconductor device, semiconductor device, method for producing device, and device
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
CN100444319C (zh) * 2004-09-06 2008-12-17 璨圆光电股份有限公司 氮化物外延层制作方法及其结构
CN101232067B (zh) * 2005-05-16 2013-05-15 索尼株式会社 发光二极管及其制造方法、集成发光二极管、以及显示器
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
EP2595175B1 (en) 2005-05-17 2019-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a lattice-mismatched semiconductor structure with reduced dislocation defect densities
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
KR100638869B1 (ko) * 2005-06-21 2006-10-27 삼성전기주식회사 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법
EP1911086A2 (en) * 2005-07-26 2008-04-16 Amberwave Systems Corporation Solutions integrated circuit integration of alternative active area materials
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
EP1960571A2 (en) * 2005-11-17 2008-08-27 Mosaic Crystals Ltd. Gan crystal sheet
JP4631681B2 (ja) * 2005-12-05 2011-02-16 日立電線株式会社 窒化物系半導体基板及び半導体装置
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
JP2007197302A (ja) 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法および製造装置
US7691732B2 (en) 2008-06-18 2010-04-06 Sumitomo Electric Industries, Ltd. Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device
JP2007191321A (ja) * 2006-01-17 2007-08-02 Sumitomo Electric Ind Ltd 窒化物基板の製造方法と窒化物基板及び窒化物系半導体デバイス
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
CN101443265B (zh) * 2006-03-08 2014-03-26 昆南诺股份有限公司 在硅上无金属合成外延半导体纳米线的方法
US7968359B2 (en) * 2006-03-10 2011-06-28 Stc.Unm Thin-walled structures
CA2643439C (en) 2006-03-10 2015-09-08 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
CN101443887B (zh) * 2006-03-10 2011-04-20 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
US7777250B2 (en) * 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
WO2007122669A1 (ja) 2006-03-29 2007-11-01 Fujitsu Limited 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法
US7867803B2 (en) * 2006-03-31 2011-01-11 Shin-Etsu Handotai Co., Ltd. Method of fabricating light emitting device and compound semiconductor wafer and light emitting device
US8728234B2 (en) 2008-06-04 2014-05-20 Sixpoint Materials, Inc. Methods for producing improved crystallinity group III-nitride crystals from initial group III-nitride seed by ammonothermal growth
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
US7880278B2 (en) 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
JP5045032B2 (ja) * 2006-08-28 2012-10-10 住友電気工業株式会社 気相成長装置及び化合物半導体膜の成長方法
TWI309439B (en) * 2006-09-05 2009-05-01 Ind Tech Res Inst Nitride semiconductor and method for forming the same
WO2008030574A1 (en) * 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
FR2905799B1 (fr) * 2006-09-12 2008-12-26 Soitec Silicon On Insulator Realisation d'un substrat en gan
US20080070355A1 (en) * 2006-09-18 2008-03-20 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US7799592B2 (en) * 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
PL2122015T3 (pl) * 2006-12-08 2012-07-31 Saint Gobain Cristaux & Detecteurs Sposób wytwarzania monokryształu azotku przez wzrost epitaksjalny na podłożu zapobiegającym wzrostowi na krawędziach podłoża
KR100831835B1 (ko) * 2006-12-21 2008-05-28 주식회사 실트론 고 광적출 발광 다이오드의 제조를 위한 질화 갈륨층의성장 방법, 이 방법을 이용한 발광 다이오드의 제조 방법,및 이 방법에 의해 제조된 발광 다이오드
US8049203B2 (en) 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
US8227817B2 (en) 2006-12-22 2012-07-24 Qunano Ab Elevated LED
JP5453105B2 (ja) 2006-12-22 2014-03-26 クナノ アーベー ナノ構造のｌｅｄ及びデバイス
US8183587B2 (en) * 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
JP5125098B2 (ja) 2006-12-26 2013-01-23 信越半導体株式会社 窒化物半導体自立基板の製造方法
CN101681813B (zh) 2007-01-12 2012-07-11 昆南诺股份有限公司 氮化物纳米线及其制造方法
JP2010521810A (ja) * 2007-03-16 2010-06-24 セバスチャン ローデュドス、 半導体ヘテロ構造及びその製造
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
KR101093588B1 (ko) 2007-09-07 2011-12-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티-정션 솔라 셀
US7727874B2 (en) * 2007-09-14 2010-06-01 Kyma Technologies, Inc. Non-polar and semi-polar GaN substrates, devices, and methods for making them
JP2009091175A (ja) * 2007-10-04 2009-04-30 Sumitomo Electric Ind Ltd ＧａＮエピタキシャル基板、半導体デバイス、ＧａＮエピタキシャル基板及び半導体デバイスの製造方法
CA2641016A1 (en) 2007-10-24 2009-04-24 Sumitomo Electric Industries, Ltd. Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
JP5258285B2 (ja) * 2007-12-28 2013-08-07 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子
JP5560528B2 (ja) 2008-01-28 2014-07-30 住友電気工業株式会社 Ｉｉｉ族窒化物単結晶インゴットの製造方法、及びｉｉｉ族窒化物単結晶基板の製造方法
JP2009190936A (ja) 2008-02-14 2009-08-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法
WO2009108700A1 (en) 2008-02-25 2009-09-03 Sixpoint Materials, Inc. Method for producing group iii nitride wafers and group iii nitride wafers
CN102136414B (zh) * 2008-04-16 2013-06-05 晶元光电股份有限公司 减少半导体外延位错发生的氮化镓半导体结构及其方法
CN102637788B (zh) * 2008-06-02 2014-06-25 香港应用科技研究院有限公司 半导体晶圆和半导体器件
WO2009146583A1 (en) * 2008-06-02 2009-12-10 Hong Kong Applied Science and Technology Research Institute Co. Ltd Semiconductor wafer, semiconductor device and methods for manufacturing semiconductor wafer and device
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
WO2009149300A1 (en) 2008-06-04 2009-12-10 Sixpoint Materials High-pressure vessel for growing group iii nitride crystals and method of growing group iii nitride crystals using high-pressure vessel and group iii nitride crystal
US20090301388A1 (en) * 2008-06-05 2009-12-10 Soraa Inc. Capsule for high pressure processing and method of use for supercritical fluids
US8871024B2 (en) * 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8097081B2 (en) 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
WO2009151642A1 (en) 2008-06-12 2009-12-17 Sixpoint Materials, Inc. Method for testing group-iii nitride wafers and group iii-nitride wafers with test data
US8303710B2 (en) * 2008-06-18 2012-11-06 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US20090320745A1 (en) * 2008-06-25 2009-12-31 Soraa, Inc. Heater device and method for high pressure processing of crystalline materials
US20100006873A1 (en) * 2008-06-25 2010-01-14 Soraa, Inc. HIGHLY POLARIZED WHITE LIGHT SOURCE BY COMBINING BLUE LED ON SEMIPOLAR OR NONPOLAR GaN WITH YELLOW LED ON SEMIPOLAR OR NONPOLAR GaN
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US9404197B2 (en) 2008-07-07 2016-08-02 Soraa, Inc. Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
WO2010017148A1 (en) 2008-08-04 2010-02-11 Soraa, Inc. White light devices using non-polar or semipolar gallium containing materials and phosphors
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
US20100031873A1 (en) * 2008-08-07 2010-02-11 Soraa, Inc. Basket process and apparatus for crystalline gallium-containing nitride
US8979999B2 (en) 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8430958B2 (en) 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US8021481B2 (en) 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8323405B2 (en) 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US7976630B2 (en) 2008-09-11 2011-07-12 Soraa, Inc. Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
US8034697B2 (en) 2008-09-19 2011-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US20100295088A1 (en) * 2008-10-02 2010-11-25 Soraa, Inc. Textured-surface light emitting diode and method of manufacture
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
WO2010060034A1 (en) 2008-11-24 2010-05-27 Sixpoint Materials, Inc. METHODS FOR PRODUCING GaN NUTRIENT FOR AMMONOTHERMAL GROWTH
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
US8878230B2 (en) * 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US9589792B2 (en) 2012-11-26 2017-03-07 Soraa, Inc. High quality group-III metal nitride crystals, methods of making, and methods of use
US8461071B2 (en) * 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US20100147210A1 (en) * 2008-12-12 2010-06-17 Soraa, Inc. high pressure apparatus and method for nitride crystal growth
US20110100291A1 (en) * 2009-01-29 2011-05-05 Soraa, Inc. Plant and method for large-scale ammonothermal manufacturing of gallium nitride boules
US8247886B1 (en) 2009-03-09 2012-08-21 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
JP5705207B2 (ja) 2009-04-02 2015-04-22 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 結晶物質の非極性面から形成される装置とその製作方法
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
JP2012525013A (ja) * 2009-04-24 2012-10-18 アプライド マテリアルズ インコーポレイテッド 後続の高温でのｉｉｉ族堆積用の基板前処理
CN101877377B (zh) * 2009-04-30 2011-12-14 比亚迪股份有限公司 一种分立发光二极管的外延片及其制造方法
WO2010129718A2 (en) 2009-05-05 2010-11-11 Sixpoint Materials, Inc. Growth reactor for gallium-nitride crystals using ammonia and hydrogen chloride
US8306081B1 (en) 2009-05-27 2012-11-06 Soraa, Inc. High indium containing InGaN substrates for long wavelength optical devices
US8791499B1 (en) 2009-05-27 2014-07-29 Soraa, Inc. GaN containing optical devices and method with ESD stability
US9250044B1 (en) 2009-05-29 2016-02-02 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser diode dazzling devices and methods of use
US9800017B1 (en) 2009-05-29 2017-10-24 Soraa Laser Diode, Inc. Laser device and method for a vehicle
US8509275B1 (en) 2009-05-29 2013-08-13 Soraa, Inc. Gallium nitride based laser dazzling device and method
JP4638958B1 (ja) * 2009-08-20 2011-02-23 株式会社パウデック 半導体素子の製造方法
US9000466B1 (en) 2010-08-23 2015-04-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
US8598685B2 (en) 2009-09-04 2013-12-03 Sumitomo Electric Industries, Ltd. GaN single crystal substrate and method of manufacturing thereof and GaN-based semiconductor device and method of manufacturing thereof
CN107256915A (zh) 2009-09-18 2017-10-17 天空公司 发光二极管器件
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
US8933644B2 (en) 2009-09-18 2015-01-13 Soraa, Inc. LED lamps with improved quality of light
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
US9175418B2 (en) 2009-10-09 2015-11-03 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
US9012253B2 (en) 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP5282978B2 (ja) * 2009-12-18 2013-09-04 日立電線株式会社 Ｉｉｉ族窒化物半導体基板
JP5251893B2 (ja) * 2010-01-21 2013-07-31 日立電線株式会社 導電性ｉｉｉ族窒化物結晶の製造方法及び導電性ｉｉｉ族窒化物基板の製造方法
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US20110186874A1 (en) * 2010-02-03 2011-08-04 Soraa, Inc. White Light Apparatus and Method
US8740413B1 (en) 2010-02-03 2014-06-03 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US8110484B1 (en) 2010-11-19 2012-02-07 Sumitomo Electric Industries, Ltd. Conductive nitride semiconductor substrate and method for producing the same
US9024310B2 (en) * 2011-01-12 2015-05-05 Tsinghua University Epitaxial structure
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
EP2723680A1 (en) 2011-06-27 2014-04-30 Sixpoint Materials Inc. Synthesis method of transition metal nitride and transition metal nitride
US8492185B1 (en) 2011-07-14 2013-07-23 Soraa, Inc. Large area nonpolar or semipolar gallium and nitrogen containing substrate and resulting devices
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US9694158B2 (en) 2011-10-21 2017-07-04 Ahmad Mohamad Slim Torque for incrementally advancing a catheter during right heart catheterization
US10029955B1 (en) 2011-10-24 2018-07-24 Slt Technologies, Inc. Capsule for high pressure, high temperature processing of materials and methods of use
KR101254716B1 (ko) * 2011-11-07 2013-04-15 삼성코닝정밀소재 주식회사 패턴을 갖는 전이기판 제조방법
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
CN103137567B (zh) * 2011-11-30 2016-05-25 和舰科技(苏州)有限公司 一种减轻晶圆切割应力破坏的晶圆结构及版图设计方法
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
US9834859B2 (en) 2012-01-11 2017-12-05 Osaka University Method for producing group III nitride crystal, group III nitride crystal, and semiconductor device
WO2013121289A2 (en) 2012-02-14 2013-08-22 Qunano Ab Gallium nitride nanowire based electronics
JP5673581B2 (ja) * 2012-02-24 2015-02-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
JP2015509669A (ja) 2012-03-06 2015-03-30 ソラア インコーポレーテッドＳｏｒａａ Ｉｎｃ． 導波光効果を低減させる低屈折率材料層を有する発光ダイオード
US10145026B2 (en) 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US8971368B1 (en) 2012-08-16 2015-03-03 Soraa Laser Diode, Inc. Laser devices having a gallium and nitrogen containing semipolar surface orientation
US9275912B1 (en) 2012-08-30 2016-03-01 Soraa, Inc. Method for quantification of extended defects in gallium-containing nitride crystals
DE102012217644A1 (de) 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US9299555B1 (en) 2012-09-28 2016-03-29 Soraa, Inc. Ultrapure mineralizers and methods for nitride crystal growth
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
WO2014057748A1 (ja) 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
CN103811592A (zh) * 2012-11-12 2014-05-21 展晶科技(深圳)有限公司 发光二极管制造方法
WO2014097931A1 (ja) 2012-12-17 2014-06-26 三菱化学株式会社 窒化ガリウム基板、および、窒化物半導体結晶の製造方法
CN103871849A (zh) * 2012-12-18 2014-06-18 上海华虹宏力半导体制造有限公司 外延层的形成方法
US8802471B1 (en) 2012-12-21 2014-08-12 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
US9650723B1 (en) 2013-04-11 2017-05-16 Soraa, Inc. Large area seed crystal for ammonothermal crystal growth and method of making
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency
WO2015114732A1 (ja) 2014-01-28 2015-08-06 株式会社サイオクス 半導体基板の製造方法
WO2015159342A1 (ja) 2014-04-14 2015-10-22 株式会社サイオクス 窒化物半導体単結晶基板の製造方法
JP6454981B2 (ja) * 2014-04-24 2019-01-23 住友電気工業株式会社 半導体積層体および受光素子
JP6363455B2 (ja) * 2014-09-30 2018-07-25 日本碍子株式会社 ＧａＮ複合基板およびＧａＮ自立基板の作製方法ならびにＧａＮ複合基板
DE102014116999A1 (de) * 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP2015157760A (ja) * 2015-05-28 2015-09-03 株式会社リコー １３族窒化物結晶および１３族窒化物結晶基板
CN107227490B (zh) * 2016-03-23 2021-06-18 松下知识产权经营株式会社 Iii族氮化物半导体及其制造方法
CN108242385B (zh) * 2016-12-23 2021-03-12 比亚迪股份有限公司 生长氮化镓的方法、氮化镓外延结构及半导体器件
JP2017100944A (ja) * 2017-02-22 2017-06-08 株式会社リコー １３族窒化物結晶および１３族窒化物結晶基板
US20180277713A1 (en) * 2017-03-21 2018-09-27 Glo Ab Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
US10174438B2 (en) 2017-03-30 2019-01-08 Slt Technologies, Inc. Apparatus for high pressure reaction
JP6874572B2 (ja) * 2017-07-07 2021-05-19 富士通株式会社 電子デバイス、及び電子デバイスの製造方法
TWI646228B (zh) * 2017-08-10 2019-01-01 新唐科技股份有限公司 半導體基板及其製造方法
CN109346922B (zh) * 2018-11-29 2020-11-17 西安工业大学 一种输出均匀偏振光的微型激光器及其制备方法
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
CN111434809B (zh) * 2019-01-14 2022-04-19 中国科学院苏州纳米技术与纳米仿生研究所 非极性/半极性氮化镓单晶及其助熔剂法生长方法
US12000552B2 (en) 2019-01-18 2024-06-04 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system for a vehicle
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
US10662058B1 (en) * 2019-03-05 2020-05-26 Rosemount Aerospace Inc. Wet etch patterning of an aluminum nitride film
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
US12091771B2 (en) 2020-02-11 2024-09-17 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
EP4104201A1 (en) 2020-02-11 2022-12-21 SLT Technologies, Inc. Improved group iii nitride substrate, method of making, and method of use
JP7483669B2 (ja) 2020-11-02 2024-05-15 エスエルティー テクノロジーズ インコーポレイテッド 窒化物結晶成長のための超高純度鉱化剤及び改良された方法
CN114783869B (zh) * 2022-06-20 2022-09-23 度亘激光技术（苏州）有限公司 制备半导体结构的方法、半导体结构及半导体器件
CN115036402B (zh) * 2022-08-12 2022-10-25 江苏第三代半导体研究院有限公司 诱导增强型Micro-LED同质外延结构及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297023A (ja) * 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH07267796A (ja) * 1994-03-31 1995-10-17 Mitsubishi Cable Ind Ltd ＧａＮ単結晶の製造方法
JPH07273048A (ja) * 1994-03-31 1995-10-20 Mitsubishi Cable Ind Ltd 化合物半導体単結晶の製造方法、該化合物半導体の単結晶および単結晶基板の製造方法
JPH0864791A (ja) * 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
JPH08115880A (ja) * 1994-10-17 1996-05-07 Matsushita Electric Ind Co Ltd ｐ型窒化ガリウム系化合物半導体の製造方法
JPH08213656A (ja) * 1995-11-29 1996-08-20 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
JPH0940490A (ja) * 1995-07-27 1997-02-10 Hitachi Cable Ltd 窒化ガリウム結晶の製造方法
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH1022494A (ja) * 1996-07-03 1998-01-23 Sony Corp オーミック電極およびその形成方法
JPH10229218A (ja) * 1997-02-17 1998-08-25 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法および窒化物半導体基板
JPH1174560A (ja) * 1997-08-29 1999-03-16 Toshiba Corp ＧａＮ系化合物半導体発光素子およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5150899A (en) * 1974-10-30 1976-05-04 Hitachi Ltd gan noketsushoseichohoho
DE3177317T2 (de) * 1980-04-10 1999-02-25 Massachusetts Institute Of Technology, Cambridge, Mass. Verfahren zur Herstellung von Blättern aus kristallinem Material
US5182233A (en) * 1989-08-02 1993-01-26 Kabushiki Kaisha Toshiba Compound semiconductor pellet, and method for dicing compound semiconductor wafer
DE69431333T2 (de) * 1993-10-08 2003-07-31 Mitsubishi Cable Industries, Ltd. GaN-Einkristall
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
JP3974667B2 (ja) * 1994-08-22 2007-09-12 ローム株式会社 半導体発光素子の製法
WO1996041906A1 (en) * 1995-06-13 1996-12-27 Advanced Technology Materials, Inc. Bulk single crystal gallium nitride and method of making same
US5730798A (en) * 1995-08-07 1998-03-24 Motorola Masking methods during semiconductor device fabrication
JP2743901B2 (ja) 1996-01-12 1998-04-28 日本電気株式会社 窒化ガリウムの結晶成長方法
JP2925004B2 (ja) * 1996-03-22 1999-07-26 日本電気株式会社 窒化ガリウムの結晶成長方法
JP3879173B2 (ja) * 1996-03-25 2007-02-07 住友電気工業株式会社 化合物半導体気相成長方法
JP3164016B2 (ja) * 1996-05-31 2001-05-08 住友電気工業株式会社 発光素子および発光素子用ウエハの製造方法
US5792566A (en) * 1996-07-02 1998-08-11 American Xtal Technology Single crystal wafers
US5828088A (en) * 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3416042B2 (ja) * 1997-03-25 2003-06-16 三菱電線工業株式会社 ＧａＮ基材及びその製造方法
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JPH10265297A (ja) * 1997-03-26 1998-10-06 Shiro Sakai ＧａＮバルク単結晶の製造方法
JPH10321529A (ja) * 1997-05-22 1998-12-04 Nippon Telegr & Teleph Corp <Ntt> ２層選択成長法
US6270569B1 (en) * 1997-06-11 2001-08-07 Hitachi Cable Ltd. Method of fabricating nitride crystal, mixture, liquid phase growth method, nitride crystal, nitride crystal powders, and vapor phase growth method
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297023A (ja) * 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH07267796A (ja) * 1994-03-31 1995-10-17 Mitsubishi Cable Ind Ltd ＧａＮ単結晶の製造方法
JPH07273048A (ja) * 1994-03-31 1995-10-20 Mitsubishi Cable Ind Ltd 化合物半導体単結晶の製造方法、該化合物半導体の単結晶および単結晶基板の製造方法
JPH0864791A (ja) * 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
JPH08115880A (ja) * 1994-10-17 1996-05-07 Matsushita Electric Ind Co Ltd ｐ型窒化ガリウム系化合物半導体の製造方法
JPH0940490A (ja) * 1995-07-27 1997-02-10 Hitachi Cable Ltd 窒化ガリウム結晶の製造方法
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH08213656A (ja) * 1995-11-29 1996-08-20 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
JPH1022494A (ja) * 1996-07-03 1998-01-23 Sony Corp オーミック電極およびその形成方法
JPH10229218A (ja) * 1997-02-17 1998-08-25 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法および窒化物半導体基板
JPH1174560A (ja) * 1997-08-29 1999-03-16 Toshiba Corp ＧａＮ系化合物半導体発光素子およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017208953A1 (de) 2016-05-30 2017-11-30 Disco Corporation Laserbearbeitungsvorrichtung und waferherstellungsverfahren
KR20170135684A (ko) 2016-05-30 2017-12-08 가부시기가이샤 디스코 레이저 가공 장치 및 웨이퍼의 생성 방법
US10870169B2 (en) 2016-05-30 2020-12-22 Disco Corporation Laser processing apparatus and wafer producing method
DE102023205162A1 (de) 2022-06-13 2023-12-14 Disco Corporation Herstellungsverfahren für einen wafer
DE102023207465A1 (de) 2022-08-10 2024-02-15 Disco Corporation Laserbearbeitungsmaschine und waferherstellungsverfahren
KR20240021705A (ko) 2022-08-10 2024-02-19 가부시기가이샤 디스코 레이저 가공 장치 및 웨이퍼의 제조 방법
DE102023210412A1 (de) 2022-11-01 2024-05-02 Disco Corporation Herstellungsverfahren für ein galliumnitridsubstrat

Also Published As

Publication number Publication date
EP2200071B1 (en) 2012-01-18
KR20010031642A (ko) 2001-04-16
CN1175473C (zh) 2004-11-10
EP1041610B1 (en) 2010-12-15
US7357837B2 (en) 2008-04-15
US6693021B1 (en) 2004-02-17
US7504323B2 (en) 2009-03-17
WO1999023693A1 (en) 1999-05-14
KR100629558B1 (ko) 2006-09-27
HK1031469A1 (en) 2001-06-15
CA2311132C (en) 2004-12-07
CN1542992A (zh) 2004-11-03
CN100344004C (zh) 2007-10-17
US20070105351A1 (en) 2007-05-10
DE69842052D1 (de) 2011-01-27
EP1041610A4 (en) 2004-04-07
US20040072410A1 (en) 2004-04-15
EP2200071A1 (en) 2010-06-23
US7521339B2 (en) 2009-04-21
TW200415712A (en) 2004-08-16
TWI236056B (en) 2005-07-11
TW591699B (en) 2004-06-11
US20090263955A1 (en) 2009-10-22
CN1283306A (zh) 2001-02-07
CA2311132A1 (en) 1999-05-14
EP1041610A1 (en) 2000-10-04
US20040089222A1 (en) 2004-05-13

Similar Documents

Publication Publication Date Title
JP2011084469A (ja) ＧａＮ単結晶基板の製造方法及びインゴット
JP5010908B2 (ja) Ｉｉｉ−ｎ層の選択的マスキング方法、自立ｉｉｉ−ｎ層もしくはデバイスの製造方法、および当該方法により得られる製品
JP4720125B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP3139445B2 (ja) ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
US7935615B2 (en) III-V nitride semiconductor substrate and its production method
JP3036495B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP5065625B2 (ja) ＧａＮ単結晶基板の製造方法
US7176497B2 (en) Group III nitride compound semiconductor
JP3620269B2 (ja) ＧａＮ系半導体素子の製造方法
JP2006347863A (ja) ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JPH11135832A (ja) 窒化ガリウム系化合物半導体及びその製造方法
JP2009505938A (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US20110163323A1 (en) GaN SINGLE CRYSTAL SUBSTRATE AND METHOD OF MAKING THE SAME
JP5051455B2 (ja) エピタキシャル成長用窒化物半導体基板の製造方法
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
JP4406999B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
TW201320330A (zh) 氮化物半導體結構之製造方法
JP2001274093A (ja) 半導体基材及びその製造方法
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
JP4158760B2 (ja) ＧａＮ系半導体膜およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131203