JP4786730B2 - 電界効果型トランジスタおよびその製造方法 - Google Patents
電界効果型トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP4786730B2 JP4786730B2 JP2009128802A JP2009128802A JP4786730B2 JP 4786730 B2 JP4786730 B2 JP 4786730B2 JP 2009128802 A JP2009128802 A JP 2009128802A JP 2009128802 A JP2009128802 A JP 2009128802A JP 4786730 B2 JP4786730 B2 JP 4786730B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- nitride
- semiconductor layer
- iii
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 59
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 150000001875 compounds Chemical class 0.000 claims description 126
- 239000004065 semiconductor Substances 0.000 claims description 124
- 150000004767 nitrides Chemical class 0.000 claims description 120
- 230000007547 defect Effects 0.000 claims description 114
- 239000000758 substrate Substances 0.000 claims description 78
- 230000005669 field effect Effects 0.000 claims description 60
- 230000004888 barrier function Effects 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 claims description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 5
- 239000000460 chlorine Substances 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 125000002524 organometallic group Chemical group 0.000 claims description 3
- 239000002994 raw material Substances 0.000 claims description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 21
- 229910004298 SiO 2 Inorganic materials 0.000 description 19
- 229910052594 sapphire Inorganic materials 0.000 description 15
- 239000010980 sapphire Substances 0.000 description 15
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 6
- 230000005533 two-dimensional electron gas Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910052984 zinc sulfide Inorganic materials 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
この発明は、窒化物系III‐Ｖ族化合物半導体で作製された電界効果型トランジスタに関し、特に、ノーマリオフタイプの電界効果型トランジスタとその製造方法に関する。
従来、窒化物系III‐Ｖ族化合物半導体を用いたＡｌＧａＮ／ＧａＮへテロ構造電界効果型トランジスタ(ＨＦＥＴ)では、ウルツ鉱構造を採る窒化物系III‐Ｖ族化合物半導体のＣ面が基板表面と平行になるようにしている。このため、ピエゾ効果や自発分極により電子が誘起され、ＡｌＧａＮ／ＧａＮ界面に２次元電子ガス(２ＤＥＧ)が形成される。その結果、上記トランジスタは、ゲート電圧がゼロの場合でも、ソース‐ドレイン間に電圧を印加するとドレイン電流が流れることからノーマリオンタイプのトランジスタと呼ばれる。
ところで、一般的な回路への応用を考えた場合、ゲート電圧ゼロの場合にドレイン電流が流れることの無いノーマリオフタイプのトランジスタがより望ましいことから、ノーマリオフ化のためのいくつかの方法が試みられている。
すなわち、特許文献１(特開２０００−２７７７２４号公報)には、ゲート電極下のＡｌＧａＮ層をドライエッチングによって薄層化することで２ＤＥＧの量を調整してノーマリオフ化を図る技術が開示されている。
また、非特許文献１(電子情報通信学会技術研究報告ＥＤ２００５−１９９〜２０８、Ｐ３５)には、ピエゾ効果や自発分極の生じないウルツ鉱構造の無極性面を用いることでノーマリオフ化を図る技術が開示されている。
また、非特許文献２(ｐｈｙｓ．ｓｔａｔ．ｓｏｌ．(ａ)Ｖｏｌ．２０４、 ｐ２０６４)には、ＳｉのＭＯＳトランジスタと同様な、ＡｌＧａＮ／ＧａＮヘテロ構造を用いないＭＩＳ構造トランジスタを用いることでノーマリオフ化を図る技術が開示されている。
ところで、ノーマリオフ化に際して問題となるのは、次の(1),(2)の点をいかにして達成するかということにある。
(１) オン抵抗の増大を避ける。
(２) 高いチャネル移動度を維持する。
これに対して、特許文献１の技術では、ソース／ドレイン領域に２ＤＥＧが存在するので、コンタクト領域でのオン抵抗の増大を回避できるが、チャネル領域での２ＤＥＧが減少すると共に、ドライエッチングによる薄層化のダメージがチャネル移動度を低下させるので、オン抵抗の増大が生じる。
また、非特許文献１の技術のように、ウルツ鉱構造の無極性面(例えば、ａ面やｍ面)を用いた場合、ＡｌＧａＡｓ／ＧａＡｓ構造の場合と同じように、キャリアを生じさせるためにはＡｌＧａＮ層にドーピングを行なう必要がある。その際、ソースやドレインのコンタクト抵抗を低減するためには、ＡｌＧａＮ層のドーピング濃度を増やさなければいけないが、ドーピング濃度を増し過ぎるとゲートリーク電流が増大してしまう。
また、非特許文献２の技術では、２ＤＥＧを形成させる場合に比べてチャネル移動度が低いことから、オン抵抗をどうしても低減できないという問題が有る。
このように、低いコンタクト抵抗を有し、かつ高いチャネル移動度を維持した状態でノーマリオフ型のトランジスタを実現することがいかに困難であるかが分る。
電子情報通信学会技術研究報告ＥＤ２００５−１９９〜２０８、Ｐ３５
ｐｈｙｓ．ｓｔａｔ．ｓｏｌ．(ａ)Ｖｏｌ．２０４、 ｐ２０６４
そこで、この発明の課題は、低いコンタクト抵抗を有し、かつ、オン抵抗の増大を回避できて高いチャネル移動度を維持できるノーマリオフ動作の電界効果型トランジスタを提供することにある。
上記課題を解決するため、この発明の電界効果型トランジスタは、表面の予め定められた箇所に形成された表面加工部を有する基板と、
上記基板上に形成されたバッファ層と、
上記バッファ層上に形成されていると共に上記表面加工部に対応する箇所に生成された転位を有するが上記転位を核とするＶ字状の非成長領域であるＶ欠陥を有さない第１の窒化物系III‐Ｖ族化合物半導体層と、
上記第１の窒化物系III‐Ｖ族化合物半導体層上に形成されていると共に上記転位を核とするＶ字状の非成長領域であるＶ欠陥を有する第２の窒化物系III‐Ｖ族化合物半導体層と、
上記第２の窒化物系III‐Ｖ族化合物半導体層上に上記Ｖ欠陥を埋めないように形成されており、かつ上記Ｖ欠陥に連なる非成長領域を有していると共に上記Ｖ欠陥とは別の新たなＶ欠陥を有していない第３の窒化物系III‐Ｖ族化合物半導体層と、
上記第３の窒化物系III‐Ｖ族化合物半導体層上に形成されており、上記Ｖ欠陥および上記Ｖ欠陥に連なる非成長領域に沿って形成された薄層部と上記薄層部に連なっていると共に上記Ｖ欠陥の外に形成されていて上記薄層部よりも厚い平坦部とを有する第４の窒化物系III‐Ｖ族化合物半導体層とを備え、
上記第１から第３の窒化物系III‐Ｖ族化合物半導体層がチャネル層を構成し、上記第４の窒化物系III‐Ｖ族化合物半導体層が障壁層を構成し、上記第３の窒化物系III‐Ｖ族化合物半導体層と上記第４の窒化物系III‐Ｖ族化合物半導体層とがヘテロ接合を構成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記平坦部上にソース電極とドレイン電極が形成され、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記薄層部上にゲート電極が形成されていることを特徴としている。
上記基板上に形成されたバッファ層と、
上記バッファ層上に形成されていると共に上記表面加工部に対応する箇所に生成された転位を有するが上記転位を核とするＶ字状の非成長領域であるＶ欠陥を有さない第１の窒化物系III‐Ｖ族化合物半導体層と、
上記第１の窒化物系III‐Ｖ族化合物半導体層上に形成されていると共に上記転位を核とするＶ字状の非成長領域であるＶ欠陥を有する第２の窒化物系III‐Ｖ族化合物半導体層と、
上記第２の窒化物系III‐Ｖ族化合物半導体層上に上記Ｖ欠陥を埋めないように形成されており、かつ上記Ｖ欠陥に連なる非成長領域を有していると共に上記Ｖ欠陥とは別の新たなＶ欠陥を有していない第３の窒化物系III‐Ｖ族化合物半導体層と、
上記第３の窒化物系III‐Ｖ族化合物半導体層上に形成されており、上記Ｖ欠陥および上記Ｖ欠陥に連なる非成長領域に沿って形成された薄層部と上記薄層部に連なっていると共に上記Ｖ欠陥の外に形成されていて上記薄層部よりも厚い平坦部とを有する第４の窒化物系III‐Ｖ族化合物半導体層とを備え、
上記第１から第３の窒化物系III‐Ｖ族化合物半導体層がチャネル層を構成し、上記第４の窒化物系III‐Ｖ族化合物半導体層が障壁層を構成し、上記第３の窒化物系III‐Ｖ族化合物半導体層と上記第４の窒化物系III‐Ｖ族化合物半導体層とがヘテロ接合を構成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記平坦部上にソース電極とドレイン電極が形成され、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記薄層部上にゲート電極が形成されていることを特徴としている。
この発明の電界効果型トランジスタによれば、上記チャネル層と障壁層によるヘテロ接合の界面付近の上記チャネル層をなす第３の窒化物系III‐Ｖ族化合物半導体層では、上記障壁層の平坦部に面する領域に上記平坦部の厚さと組成に応じた２次元電子ガスが形成される。一方、上記チャネル層をなす第２,第３の窒化物系III‐Ｖ族化合物半導体層のうちで上記障壁層の薄層部に面する領域には、２次元電子ガスがほとんど形成されない。したがって、上記障壁層のうちの上記薄層部上にゲート電極を形成することによって、ノーマリオフ動作の電界効果型トランジスタを実現可能となる。
また、上記障壁層の薄層部は、上記Ｖ欠陥および上記Ｖ欠陥に連なる非成長領域上に形成されているので、エッチングを行うことなく平坦部よりも薄くできる。よって、この発明によれば、エッチングダメージがチャネル移動度を低下させることがなく、オン抵抗の増大を回避できる。なお、上記障壁層の薄層部の厚さは、一例として上記平坦部の厚さの５０％以下である。
また、一実施形態の電界効果型トランジスタでは、上記Ｖ欠陥が、規則性を持って並んでいる。
この実施形態によれば、上記Ｖ欠陥をゲート電極の下に集中的に配置させることが容易である。
また、一実施形態の電界効果型トランジスタでは、上記規則性を持って並んでいるＶ欠陥の上に形成されたゲート電極を有する。
この実施形態によれば、上記障壁層のうち、上記Ｖ欠陥上の薄層部上にゲート電極が形成されるので、ノーマリオフ動作の電界効果型トランジスタを実現できる。
また、一実施形態の電界効果型トランジスタでは、上記第４の窒化物系III‐Ｖ族化合物半導体層とゲート電極との間に形成された絶縁膜を有する。
この実施形態によれば、絶縁膜が形成されていない場合に比べて、ピンチオフ電圧を大きくできるので、回路応用に適する。一例として、上記絶縁膜が形成されていない場合にはピンチオフ電圧が０Ｖ程度であるのに対して、上記絶縁膜を形成することでピンチオフ電圧を＋２Ｖ〜＋３Ｖ程度にすることができる。
また、一実施形態の電界効果型トランジスタの製造方法では、基板上にレジストまたはエッチング耐性を有する材料でマスクパターンを形成し、
上記基板のうち上記マスクパターンで覆われていない部分をエッチングすることによって、上記基板の予め定められた部分に凸状の表面加工部を形成し、
上記基板上にバッファ層を形成し、
上記凸状の表面加工部に対応する箇所から転位が生じるが上記転位を核とするＶ字状の非成長領域であるＶ欠陥が生じない成長温度条件で上記バッファ層上にチャネル層を構成する第１の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記第１の窒化物系III‐Ｖ族化合物半導体層上に上記Ｖ欠陥が生じる成長温度条件でチャネル層を構成する第２の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記第２の窒化物系III‐Ｖ族化合物半導体層上に上記第２の窒化物系III‐Ｖ族化合物半導体層に生じたＶ欠陥を埋めないと共に上記Ｖ欠陥に連なる非成長領域が生じるが上記Ｖ欠陥とは別の新たなＶ欠陥を生じないような成長温度条件でチャネル層を構成する第３の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記Ｖ欠陥および上記Ｖ欠陥に連なる非成長領域に沿って形成された薄層部と上記薄層部に連なっており、かつ上記Ｖ欠陥の外に形成されていて上記薄層部よりも厚い平坦部とを有する障壁層となると共に上記第３の窒化物系III‐Ｖ族化合物半導体層とでヘテロ接合をなす第４の窒化物系III‐Ｖ族化合物半導体層を上記第３の窒化物系III‐Ｖ族化合物半導体層上に形成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記平坦部上にソース電極とドレイン電極を形成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記薄層部上にゲート電極を形成するする。
上記基板のうち上記マスクパターンで覆われていない部分をエッチングすることによって、上記基板の予め定められた部分に凸状の表面加工部を形成し、
上記基板上にバッファ層を形成し、
上記凸状の表面加工部に対応する箇所から転位が生じるが上記転位を核とするＶ字状の非成長領域であるＶ欠陥が生じない成長温度条件で上記バッファ層上にチャネル層を構成する第１の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記第１の窒化物系III‐Ｖ族化合物半導体層上に上記Ｖ欠陥が生じる成長温度条件でチャネル層を構成する第２の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記第２の窒化物系III‐Ｖ族化合物半導体層上に上記第２の窒化物系III‐Ｖ族化合物半導体層に生じたＶ欠陥を埋めないと共に上記Ｖ欠陥に連なる非成長領域が生じるが上記Ｖ欠陥とは別の新たなＶ欠陥を生じないような成長温度条件でチャネル層を構成する第３の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記Ｖ欠陥および上記Ｖ欠陥に連なる非成長領域に沿って形成された薄層部と上記薄層部に連なっており、かつ上記Ｖ欠陥の外に形成されていて上記薄層部よりも厚い平坦部とを有する障壁層となると共に上記第３の窒化物系III‐Ｖ族化合物半導体層とでヘテロ接合をなす第４の窒化物系III‐Ｖ族化合物半導体層を上記第３の窒化物系III‐Ｖ族化合物半導体層上に形成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記平坦部上にソース電極とドレイン電極を形成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記薄層部上にゲート電極を形成するする。
この実施形態の製造方法によれば、マスクパターンにより上記基板をエッチングして形成した凸状の表面加工部に起因する転位が第１の窒化物系III‐Ｖ族化合物半導体層に形成され、上記転位を核とするＶ欠陥が第２の窒化物系III‐Ｖ族化合物半導体層に形成され、上記Ｖ欠陥に連なる非成長領域が第３の窒化物系III‐Ｖ族化合物半導体層に形成される。そして、上記障壁層の薄層部は、上記Ｖ欠陥および上記Ｖ欠陥に連なる非成長領域上に形成されて、エッチングを行うことなく平坦部よりも薄くなされるからチャネル移動度を低下させることがない。また、チャネル層をなす第２,第３の窒化物系III‐Ｖ族化合物半導体層のうちで上記障壁層の薄層部に面する領域には、２次元電子ガスがほとんど形成されない。よって、上記障壁層のうちの上記薄層部上にゲート電極を形成することによって、高いチャネル移動度を維持できると共にノーマリオフ動作の電界効果型トランジスタを実現可能となる。
また、一実施形態の電界効果型トランジスタの製造方法では、上記基板をエッチングする方法が、ドライエッチングまたはウェットエッチング、あるいはドライエッチングとウェットエッチングとの組み合わせである。
この実施形態によれば、上記基板の材質に応じて、ウェットエッチングが可能な場合は、ウェットエッチングを行い、ウェットエッチングが難しい場合にはドライエッチングを行うことができる。また、ドライエッチングとウェットエッチングとを組み合わせて両者の特長を活用することもできる。
また、一実施形態の電界効果型トランジスタの製造方法では、上記基板が、ウェットエッチングが容易でない材料で作製されている場合には、ドライエッチングで上記基板をエッチングする。
この実施形態によれば、溶液によるウェットエッチングが困難であるサファイア、炭化珪素(ＳｉＣ)あるいはＧａＮなどの窒化物系III‐Ｖ族化合物半導体層で上記基板が作製されている場合には、ドライエッチングを採用することによって上記基板を容易にエッチングできる。
また、一実施形態の電界効果型トランジスタの製造方法では、上記ドライエッチングに用いるエッチングガスが、塩素系ガスである。
この実施形態によれば、塩素系のガス(塩素、塩化珪素、塩化硼素など)をドライエッチングのエッチングガスとして使用することで、溶液によるウェットエッチングが困難な材料で作製された基板に対して有効なエッチングが可能である。
また、一実施形態の電界効果型トランジスタの製造方法では、基板上に選択成長のためのマスク材料をパターニングし、上記基板上の予め定められた箇所に上記パターニングしたマスク材料による表面加工部を形成し、
上記基板上にバッファ層を形成し、
上記表面加工部に対応する箇所から転位が生じるが上記転位を核とするＶ字状の非成長領域であるＶ欠陥が生じない成長温度条件で上記バッファ層上にチャネル層を構成する第１の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記第１の窒化物系III‐Ｖ族化合物半導体層上に上記Ｖ欠陥が生じる成長温度条件で第２の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記第２の窒化物系III‐Ｖ族化合物半導体層上に上記第２の窒化物系III‐Ｖ族化合物半導体層に生じたＶ欠陥を埋めないと共に上記Ｖ欠陥に連なる非成長領域が生じるが上記Ｖ欠陥とは別の新たなＶ欠陥を生じないような成長温度条件でチャネル層を構成する第３の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記Ｖ欠陥および上記Ｖ欠陥に連なる非成長領域に沿って形成された薄層部と上記薄層部に連なっており、かつ上記Ｖ欠陥の外に形成されていて上記薄層部よりも厚い平坦部とを有する障壁層となると共に上記第３の窒化物系III‐Ｖ族化合物半導体層とでヘテロ接合をなす第４の窒化物系III‐Ｖ族化合物半導体層を上記第３の窒化物系III‐Ｖ族化合物半導体層上に形成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記平坦部上にソース電極とドレイン電極を形成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記薄層部上にゲート電極を形成する。
上記基板上にバッファ層を形成し、
上記表面加工部に対応する箇所から転位が生じるが上記転位を核とするＶ字状の非成長領域であるＶ欠陥が生じない成長温度条件で上記バッファ層上にチャネル層を構成する第１の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記第１の窒化物系III‐Ｖ族化合物半導体層上に上記Ｖ欠陥が生じる成長温度条件で第２の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記第２の窒化物系III‐Ｖ族化合物半導体層上に上記第２の窒化物系III‐Ｖ族化合物半導体層に生じたＶ欠陥を埋めないと共に上記Ｖ欠陥に連なる非成長領域が生じるが上記Ｖ欠陥とは別の新たなＶ欠陥を生じないような成長温度条件でチャネル層を構成する第３の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記Ｖ欠陥および上記Ｖ欠陥に連なる非成長領域に沿って形成された薄層部と上記薄層部に連なっており、かつ上記Ｖ欠陥の外に形成されていて上記薄層部よりも厚い平坦部とを有する障壁層となると共に上記第３の窒化物系III‐Ｖ族化合物半導体層とでヘテロ接合をなす第４の窒化物系III‐Ｖ族化合物半導体層を上記第３の窒化物系III‐Ｖ族化合物半導体層上に形成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記平坦部上にソース電極とドレイン電極を形成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記薄層部上にゲート電極を形成する。
この実施形態の製造方法によれば、上記基板にマスク材料をパターニングすることで表面加工部を形成するので、基板をエッチングする必要がなく、基板表面の平坦性を維持できる。すなわち、基板表面をドライエッチング加工する場合には、基板の表面に加工荒れが発生することが避けられない。また、この実施形態によれば、ドライエッチングによる加工で表面加工部を形成する場合に比べて表面加工部をさらに微細にパターニングすることが可能となる。
また、一実施形態の電界効果型トランジスタの製造方法では、上記選択成長のためのマスク材料が、酸化珪素である。
この実施形態の製造方法によれば、選択成長のためのマスク材料(表面加工部)を酸化珪素(ＳｉＯ２)としたことで、上記表面加工部上にＧａＮの堆積が起こりにくいから、上記表面加工部上で選択成長させ易くなる。
また、一実施形態の電界効果型トランジスタの製造方法では、上記第１の窒化物系III‐Ｖ族化合物半導体層の成長温度が、１０００℃以上である。
この実施形態の製造方法によれば、上記第１の窒化物系III‐Ｖ族化合物半導体層にピットが形成されるのを防ぐことができる。
また、一実施形態の電界効果型トランジスタの製造方法では、上記第２の窒化物系III‐Ｖ族化合物半導体層の成長温度が、７００℃以上かつ９００℃以下である。
この実施形態の製造方法によれば、上記成長温度の下限が７００℃未満の場合や上記成長温度の上限が９００℃を超える場合に比べて、上記第２の窒化物系III‐Ｖ族化合物半導体層にＶ欠陥を容易に形成可能となる。
また、一実施形態の電界効果型トランジスタの製造方法では、上記第２の窒化物系III‐Ｖ族化合物半導体層の層厚が、１００ｎｍ以下である。
この実施形態の製造方法によれば、上記第２の窒化物系III‐Ｖ族化合物半導体層の層厚を１００ｎｍ以下とすることで、結晶性の悪い領域を可能な限り薄くできる上にＶ欠陥を確実に生成させることができる。すなわち、低温成長した第２の窒化物系III‐Ｖ族化合物半導体層は、その前後で作製される層(第１,第３の窒化物系III‐Ｖ族化合物半導体層)よりも結晶性が劣っている。
また、一実施形態の電界効果型トランジスタの製造方法では、上記第２の窒化物系III‐Ｖ族化合物半導体層を成長させるときに、III族の有機金属原料としてエチル基を有する有機金属を用いる。
この実施形態の製造方法によれば、第２の窒化物系III‐Ｖ族化合物半導体層中に大量のカーボンがドーピングされるという好ましくない現象を回避できる。すなわち、エチル基を有する有機金属(トリエチルガリウム(ＴＥＧ)やトリエチルアルミニウム(ＴＥＡ))を用いて第２の窒化物系III‐Ｖ族化合物半導体層を低温成長した場合には第２の窒化物系III‐Ｖ族化合物半導体層中に大量のカーボンがドーピングされるという好ましくない現象が発生しない。
また、一実施形態の電界効果型トランジスタの製造方法では、上記第３の窒化物系III‐Ｖ族化合物半導体層の成長温度が、９５０℃以上かつ１１００℃以下である。
この実施形態の製造方法によれば、上記成長温度の下限温度を９５０℃としたことで、少しのピット発生を甘受しても新たなＶ欠陥が第３の窒化物系III‐Ｖ族化合物半導体層に生成されないようにできる。また、上記成長温度の上限温度を１１００℃としたことで、横方向成長の促進によってＶ欠陥が埋まらないようにできる。
ところで、窒化物系III‐Ｖ族化合物半導体の中で１０００℃以上の成長温度を必要とするＡｌＧａＮをＩｎＧａＮと同程度の成長温度で結晶成長した場合、結晶中の貫通転位あるいは結晶中に形成された積層欠陥を核としてＶ字状の結晶成長しない部分、いわゆるＶ欠陥が形成される。一方で、例えば、パターン化されたサファイア基板(ＰＳＳ基板)上に成長されたＧａＮは、横方向成長によってパターンの上に伸びてきた結晶が融合する際、パターンの頂点部分に貫通転位を形成することが明らかとなっている。
上記の２つの現象を組み合わせることで任意の位置にＶ欠陥を形成することが可能となる。このＶ欠陥は、発光素子に対してはリーク電流の増大などの悪影響を及ぼすためにその発生を極力抑える必要があるが、本発明では発光素子では問題視されるＶ欠陥を積極的に用いることによってトランジスタのノーマリオフ化に役立てている。
ここで、トランジスタの特性を極端に低下させないためには、Ｖ欠陥が形成される第２の窒化物系III‐Ｖ族化合物半導体層のみをチャネル層とすることは好ましくない。これは、Ｖ欠陥が生じるような温度で成長した窒化物系III‐Ｖ族化合物半導体層は、結晶性が劣っているからである。
そこで、Ｖ欠陥の生じない成長温度条件で成長した第１の窒化物系III‐Ｖ族化合物半導体層を成長し、引き続いてＶ欠陥の生じた第２の窒化物系III‐Ｖ族化合物半導体層を有る厚みで成長した後、Ｖ欠陥の生成を抑えかつ第２の窒化物系III‐Ｖ族化合物半導体層に形成されたＶ欠陥を埋めない成長温度条件で成長したチャネル層となる第３の窒化物系III‐Ｖ族化合物半導体層を成長することで、すべての層を低温で成長した場合よりも優れたトランジスタ特性を実現できる。
この発明の電界効果型トランジスタによれば、第４の窒化物系III‐Ｖ族化合物半導体層で構成する障壁層の薄層部が、第２の窒化物系III‐Ｖ族化合物半導体層のＶ欠陥および上記Ｖ欠陥に連なる第３の窒化物系III‐Ｖ族化合物半導体層の非成長領域上に形成されている。よって、この発明によれば、上記薄層部をエッチングを行うことなく平坦部よりも薄くできて、ゲート電極領域下でエッチングダメージの無い状態を維持してチャネル移動度の低下を回避し、オン抵抗の増大を回避しつつ、ノーマリオフ動作の電界効果型トランジスタを実現できる。
以下、この発明を図示の実施の形態により詳細に説明する。
（第１の実施の形態)
図１は、この発明の電界効果型トランジスタの第１実施形態の層構造を示す斜視図であり、図２は上記第１実施形態の電極を含めたトランジスタ構造の断面図である。また、図３Ａ〜図３Ｅおよび図３Ｆは、この第１実施形態の電界効果型トランジスタの製造工程を説明するための斜視図および断面図である。
図１は、この発明の電界効果型トランジスタの第１実施形態の層構造を示す斜視図であり、図２は上記第１実施形態の電極を含めたトランジスタ構造の断面図である。また、図３Ａ〜図３Ｅおよび図３Ｆは、この第１実施形態の電界効果型トランジスタの製造工程を説明するための斜視図および断面図である。
はじめに、この第１実施形態の電界効果型トランジスタの製造工程を説明する。
先ず、図３Ａに示すサファイア基板１上にレジストまたはエッチング耐性を有する材料を塗布し、次に、図３Ｂに示すように、フォトリソグラフィーによって、ゲート電極下となる領域に、上記レジストからなる複数のドット状のマスクパターン１０を形成する。この複数のドット状のマスクパターン１０は、一列状に規則性を持って並んでいる。尚、上記レジストは、ＡＺ系であり、厚さ１０μｍとする。
次に、塩素ガスを用いたＩＣＰ‐ＲＩＥ(誘導結合プラズマ‐反応性イオンエッチング)でサファイア基板１を１μｍだけエッチングする。このとき、エッチング中の熱などによって、ドット状のマスクパターン１０は次第に縮小して行く。よって、上記エッチングによって、図３Ｃに示すように、上記ドット状のマスクパターン１０下のサファイア基板１に、概ね先の尖った山形の形状の凸状の表面加工部１１が形成される。
次に、Ｇａ原料ガスとしてＴＥＧ(トリエチルガリウム)を用い、図３Ｄに示すように、表面加工されて凸状の表面加工部１１が形成されたサファイア基板１上に、低温成長ＧａＮバッファ層２を基板温度５５０℃で５０ｎｍの厚さに成長させる。その後、第１の窒化物系III‐Ｖ族化合物半導体層としての第１のＧａＮ層３を基板温度１１５０℃で３μｍの厚さに成長させる。このとき、サファイア基板１上のＧａＮバッファ層２に接する底面から横方向成長してきた第１のＧａＮ層３は、凸状の表面加工部１１の頂点部分で融合する際に貫通転位１２を形成する。この貫通転位１２は、上記底面に形成される転位と異なり、成長の過程で消失することが無い。また、この第１のＧａＮ層３は、基板温度１１５０℃で成長したことで上記貫通転位１２を核とするＶ欠陥は生じない。上記第１のＧａＮ層３の成長温度を１０００℃以上とすることで、第１のＧａＮ層３にピットが形成されるのを防ぐことができる。
次に、図３Ｅに示すように、上記第１のＧａＮ層３上に、第２の窒化物系III‐Ｖ族化合物半導体層としての第２のＧａＮ層４を基板温度８５０℃で５０ｎｍの厚さに成長させる。このとき、この第２のＧａＮ層４に、上記貫通転位１２を核とするＶ字状の非成長領域であるＶ欠陥１３が形成される。このＶ欠陥１３の面内方向の大きさは、一例として、５０ｎｍ÷ｔａｎ６２°＝ 約２７ｎｍである。図３Ｆの断面図に例示するように、上記Ｖ欠陥１３を規定する壁面１３Ａと第２のＧａＮ層４の底面４Ａとがなす角度θは、一例として６２°であった。なお、上記第２のＧａＮ層４を基板温度８５０℃で成長させることによって、上記基板温度の下限が７００℃未満の場合や上記基板温度の上限が９００℃を超える場合に比べて、上記第２のＧａＮ層４にＶ欠陥１３を容易に形成可能となる。また、上記第２のＧａＮ層４の層厚を１００ｎｍ以下とすることで、結晶性の悪い領域を可能な限り薄くできる上にＶ欠陥１３を確実に生成させることができる。すなわち、低温成長した第２のＧａＮ層４は、その前後で作製される層(第１,第３のＧａＮ層３,５)よりも結晶性が劣っている。
また、上記第２のＧａＮ層４を成長させるときに、III族の有機金属原料としてエチル基を有する有機金属を用いることが望ましい。この場合、第２のＧａＮ層４中に大量のカーボンがドーピングされるという好ましくない現象を回避できる。すなわち、エチル基を有する有機金属(トリエチルガリウム(ＴＥＧ)やトリエチルアルミニウム(ＴＥＡ))を用いて第２のＧａＮ層４を低温成長した場合には第２のＧａＮ層４中に大量のカーボンがドーピングされるという好ましくない現象が発生しない。
その後、図１,図２に示すように、上記第２のＧａＮ層４のＶ欠陥１３を埋めないように基板温度１０００℃でＧａＮを厚さ１μｍだけ成長させて、第３の窒化物系III‐Ｖ族化合物半導体層としての第３のＧａＮ層５を形成する。この第３のＧａＮ層５は結晶性改善ＧａＮ層となる。この第３のＧａＮ層５は、基板温度１０００℃で成長させたことで、Ｖ欠陥１３を埋めないと共に上記Ｖ欠陥１３に連なる非成長領域Ｇ１が生じるが上記Ｖ欠陥１３とは別の新たなＶ欠陥を生じない。そして、上記第３のＧａＮ層５を上記第２のＧａＮ層４上に形成したことにより、Ｖ欠陥１３と非成長領域Ｇ１とが構成する延長Ｖ欠陥２３の面内方向の大きさは、約０.５６μｍに拡大される。
なお、上記第３のＧａＮ層５の成長温度の下限温度を９５０℃とすることで、少しのピット発生を甘受しても新たなＶ欠陥が第３のＧａＮ層５に生成されないようにできる。また、上記成長温度の上限温度を１１００℃とすることで、横方向成長の促進によってＶ欠陥１３が埋まらないようにできる。
引き続いて、図１,図２に示すように、第４の第３の窒化物系III‐Ｖ族化合物半導体層としてのＡｌＧａＮ障壁層６を成長させる。このＡｌＧａＮ障壁層６は、Ａｌ組成２５％、層厚２５ｎｍである。このＡｌＧａＮ障壁層６は、上記Ｖ欠陥１３およびＶ欠陥１３に連なる非成長領域Ｇ１に沿って形成された薄層部６ａと、この薄層部６ａに連なっていると共にＶ欠陥１３の外に形成されていて薄層部６ａよりも厚い平坦部６ｂとを有する。なお、上記障壁層６の薄層部６ａの厚さは、一例として上記平坦部６ｂの厚さ２５ｎｍの５０％以下である。
これにより、図１の斜視図に示すような本実施形態の層構造が形成される。そして、上記ＡｌＧａＮ障壁層６と第３のＧａＮ層５とでヘテロ接合をなし、このＡｌＧａＮ障壁層６の平坦部６ｂと上記第３のＧａＮ層５との界面に、約８×１０１２ｃｍ−２の濃度の２次元電子ガス２２が形成される。また、上記第１〜第３のＧａＮ層３〜５がチャネル層１０を構成している。
この図１の層構造に、レジストでパターニングしてソース/ドレイン電極７および８を図２に示すように形成する。このソース/ドレイン電極７,８を構成するオーミック電極金属としては、Ｈｆ／Ａｌ／Ｈｆ／ＡｕやＴｉ／Ａｌ／Ｍｏ／Ａｕを用いることができる。また、ソース/ドレイン電極７,８を形成する際の熱処理条件は、金属の膜厚によっても異なるが、この実施形態では８００℃で１分間とした。
引き続き、ゲート電極９を堆積する領域をパターニングしてゲート電極９を上記ＡｌＧａＮ障壁層６上に形成し、図２に示すように、この実施形態の電界効果型トランジスタが完成する。なお、上記ゲート電極９の材料としては、Ｐｔ，Ｎｉ，Ｐｄ，ＷＮなどを用いることができるが、この実施形態ではＷＮを用いた。
このようにして形成されたトランジスタは、ピンチオフ電圧０Ｖのノーマリオフ動作を示した。また、上記障壁層６の薄層部６ａは、上記Ｖ欠陥１３および上記Ｖ欠陥１３に連なる非成長領域Ｇ１上に形成されているので、エッチングを行うことなく平坦部６ｂよりも薄くできる。よって、この実施形態によれば、エッチングダメージがチャネル移動度を低下させることがなく、オン抵抗の増大を回避できる。
尚、上記実施形態では、サファイア基板をドライエッチングして凸状の表面加工部１１を形成したが、基板の材質に応じて、ウェットエッチングが可能な場合は、ウェットエッチングを行い、ウェットエッチングが難しい場合にはドライエッチングを行うことができる。また、ドライエッチングとウェットエッチングとを組み合わせて両者の特長を活用することもできる。もっとも、溶液によるウェットエッチングが困難であるサファイア、炭化珪素(ＳｉＣ)あるいはＧａＮなどの窒化物系III‐Ｖ族化合物半導体層で上記基板が作製されている場合には、ドライエッチングを採用することによって上記基板を容易にエッチングできる。また、塩素系ガス(塩素、塩化珪素、塩化硼素など)をドライエッチングのエッチングガスとして使用することで、溶液によるウェットエッチングが困難な材料で作製された基板に対して有効なエッチングが可能である。
(第２の実施の形態)
次に、図４Ａ〜図４Ｆの斜視図を順に参照して、この発明の電界効果型トランジスタの第２実施形態を製造する工程を説明する。
次に、図４Ａ〜図４Ｆの斜視図を順に参照して、この発明の電界効果型トランジスタの第２実施形態を製造する工程を説明する。
まず、図４Ａに示すサファイア基板５１上に、図４Ｂに示すように、ＣＶＤ法あるいはスパッタ法を用いて、厚さ２００ｎｍのＳｉＯ２膜６１を形成する。ここで、このＳｉＯ２膜６１の成膜方法は特に限定されず、ＣＶＤ法であれば熱ＣＶＤ法やプラズマＣＶＤ法などが用いることができる。また、上記成膜方法は、スパッタ法を用いてもかまわない。この実施形態では、上記ＳｉＯ２膜６１の成膜方法一例として、ＳｉＨ４と酸素を用いたプラズマＣＶＤ法を用いた。
次に、上記ＳｉＯ２膜６１上にレジストによるパターニングを行い、図４Ｃに示すように、ゲート電極直下となる領域に上記レジストからなる複数のドット状のマスクパターン７３を形成する。この複数のドット状のマスクパターン７３は、一列状に規則性を持って並んでいる。次に、上記マスクパターン７３をエッチングマスクとしてバッファードフッ酸によるエッチングを行い、図４Ｄに示すように、ゲート電極直下となる領域にＳｉＯ２膜６２をドット状に残す。このドット状のＳｉＯ２膜６２がサファイア基板５１上に選択成長のためにパターニングしたマスク材料による表面加工部を構成している。
次に、図４Ｅに示すように、Ｇａ原料ガスとしてＴＥＧ(トリエチルガリウム)を用い、ドット状のＳｉＯ２膜６２の残るサファイア基板５１上に低温成長ＧａＮバッファ層５２を基板温度５５０℃で５０ｎｍの厚さに成長させる。その後、第１の窒化物系III‐Ｖ族化合物半導体層としての第１のＧａＮ層５３を基板温度１１５０℃で３μｍの厚さに成長させる。このとき、サファイア基板５１上のＧａＮバッファ層５２に接する底面から横方向成長してきた第１のＧａＮ層５３は、表面加工部としてのドット状のＳｉＯ２膜６２の略中央部分で融合する際に貫通転位６３を形成する。この貫通転位６３は、上記底面に形成される転位と異なり、成長の過程で消失することが無い。また、この第１のＧａＮ層５３は、基板温度１１５０℃で成長したことで上記貫通転位６３を核とするＶ欠陥は生じない。上記第１のＧａＮ層５３の成長温度を１０００℃以上とすることで、第１のＧａＮ層５３にピットが形成されるのを防ぐことができる。
次に、図４Ｆに示すように、上記第１のＧａＮ層５３上に、第２の窒化物系III‐Ｖ族化合物半導体層としての第２のＧａＮ層５４を基板温度８５０℃で５０ｎｍの厚さに成長させる。これにより、この第２のＧａＮ層５４に、上記貫通転位６３を核とするＶ字状の非成長領域であるＶ欠陥６５が形成される。このＶ欠陥６５の面内方向の大きさは、約２７ｎｍである。なお、上記第２のＧａＮ層５４を基板温度８５０℃で成長させることによって、上記基板温度の下限が７００℃未満の場合や上記基板温度の上限が９００℃を超える場合に比べて、上記第２のＧａＮ層５４にＶ欠陥６５を容易に形成可能となる。
また、上記第２のＧａＮ層５４の層厚を１００ｎｍ以下とすることで、結晶性の悪い領域を可能な限り薄くできる上にＶ欠陥６５を確実に生成させることができる。すなわち、低温成長した第２のＧａＮ層５４は、その前後で作製される層(第１,第３のＧａＮ層５３,５５)よりも結晶性が劣っている。
また、上記第２のＧａＮ層５４を成長させるときに、III族の有機金属原料としてエチル基を有する有機金属を用いることが望ましい。この場合、第２のＧａＮ層５４中に大量のカーボンがドーピングされるという好ましくない現象を回避できる。すなわち、エチル基を有する有機金属(トリエチルガリウム(ＴＥＧ)やトリエチルアルミニウム(ＴＥＡ))を用いて第２のＧａＮ層５４を低温成長した場合には第２のＧａＮ層５４中に大量のカーボンがドーピングされるという好ましくない現象が発生しない。
その後、図５に示すように、上記第２のＧａＮ層５４のＶ欠陥６５を埋めないように、基板温度１０００℃でＧａＮを厚さ１μｍだけ成長させて、第３の窒化物系III‐Ｖ族化合物半導体層としての第３のＧａＮ層５５を形成する。この第３のＧａＮ層５５は、結晶性改善ＧａＮ層となる。この第３のＧａＮ層５５は、基板温度１０００℃で成長させたことで、Ｖ欠陥６５を埋めないと共に上記Ｖ欠陥６５に連なる非成長領域Ｇ５１が生じるが上記Ｖ欠陥６５とは別の新たなＶ欠陥を生じない。そして、上記第３のＧａＮ層５５を上記第２のＧａＮ層５４上に形成したことにより、Ｖ欠陥６５と非成長領域Ｇ５１とが構成する延長Ｖ欠陥の面内方向の大きさは、約０.５６μｍに拡大される。
なお、上記第３のＧａＮ層５５の成長温度の下限温度を９５０℃とすることで、少しのピット発生を甘受しても新たなＶ欠陥が第３のＧａＮ層５５に生成されないようにできる。また、上記成長温度の上限温度を１１００℃とすることで、横方向成長の促進によってＶ欠陥６５が埋まらないようにできる。
引き続いて、ＡｌＧａＮ障壁層５６を成長させる。このＡｌＧａＮ障壁層５６は、Ａｌ組成２５％、層厚２５ｎｍである。このＡｌＧａＮ障壁層５６は、Ｖ欠陥６５およびＶ欠陥６５に連なる非成長領域Ｇ５１に沿って形成された薄層部５６ａと、この薄層部５６ａに連なっていると共にＶ欠陥６５の外に形成されていて薄層部５６ａよりも厚い平坦部５６ｂとを有する。
これにより、図５の断面図に示すような本実施形態の層構造が形成される。そして、上記ＡｌＧａＮ障壁層５６と第３のＧａＮ層５５とでヘテロ接合をなし、このＡｌＧａＮ障壁層５６の平坦部５６ｂと第３のＧａＮ層５５との界面に、約８×１０１２ｃｍ−２の濃度の２次元電子ガス７２が形成される。また、上記第１〜第３のＧａＮ層５３〜５５がチャネル層６０を構成している。
そして、上記層構造に、レジストでパターニングしてソース/ドレイン電極５７および５８を形成する。このソース/ドレイン電極５７,５８を構成するオーミック電極金属としては、Ｈｆ／Ａｌ／Ｈｆ／ＡｕやＴｉ／Ａｌ／Ｍｏ／Ａｕを用いることができる。また、ソース/ドレイン電極５７,５８を形成する際の熱処理条件は、金属の膜厚によっても異なるが、この実施形態では８００℃で１分間とした。
引き続き、ゲート電極５９を堆積する領域をパターニングしてゲート電極５９を上記ＡｌＧａＮ障壁層５６上に形成し、図５に示すように、この実施形態の電界効果型トランジスタが完成する。尚、上記ゲート電極５９の材料としては、Ｐｔ，Ｎｉ，Ｐｄ，ＷＮなどを用いることができるが、この実施形態ではＷＮを用いた。
このようにして形成されたトランジスタは、ピンチオフ電圧０Ｖのノーマリオフ動作を示した。また、上記障壁層５６の薄層部５６ａは、上記Ｖ欠陥６５および上記Ｖ欠陥６５に連なる非成長領域Ｇ５１上に形成されているので、エッチングを行うことなく平坦部５６ｂよりも薄くできる。よって、この実施形態によれば、エッチングダメージがチャネル移動度を低下させることがなく、オン抵抗の増大を回避できる。また、上記トランジスタの製造方法によれば、上記サファイア基板５１上にマスク材料ＳｉＯ２をパターニングすることで表面加工部としてのドット状のＳｉＯ２膜６２を形成するので、基板５１をエッチングする必要がなく、基板表面の平坦性を維持できる。すなわち、基板表面をドライエッチング加工する場合には、基板５１の表面に加工荒れが発生することが避けられない。また、上記製造方法によれば、ドライエッチングによる加工で表面加工部を形成する場合に比べて表面加工部をさらに微細にパターニングすることが可能となる。また、表面加工部としてドット状のＳｉＯ２膜６２をなす選択成長のためのマスク材料を酸化珪素(ＳｉＯ２)としたことで、上記ドット状のＳｉＯ２膜６２上にＧａＮの堆積が起こりにくいから、上記ドット状のＳｉＯ２膜６２上で選択成長させ易くなる。
尚、上記実施形態では、基板をサファイア基板としたが、上記基板を炭化珪素(ＳｉＣ)あるいはＧａＮなどの窒化物系III‐Ｖ族化合物半導体層としてもよい。
（第３の実施の形態)
この発明の第３実施形態では、前述の第１または第２実施形態において、ＡｌＧａＮ障壁層６,５６上にゲート電極９,５９を形成する前に、ＡｌＧａＮ障壁層６,５６上にＳｉＯ２(厚さ１０ｎｍ)からなるゲート絶縁膜(図示せず)を堆積し、その後、ゲート電極９,５９を堆積した。これにより、この第３実施形態としてのＭＩＳ型のＦＥＴを作製できる。この第３実施形態の作製条件は、上記ゲート絶縁膜をなすＳｉＯ２を作製することの他は前述の第１または第２実施形態で述べた作製条件と同様とした。
この発明の第３実施形態では、前述の第１または第２実施形態において、ＡｌＧａＮ障壁層６,５６上にゲート電極９,５９を形成する前に、ＡｌＧａＮ障壁層６,５６上にＳｉＯ２(厚さ１０ｎｍ)からなるゲート絶縁膜(図示せず)を堆積し、その後、ゲート電極９,５９を堆積した。これにより、この第３実施形態としてのＭＩＳ型のＦＥＴを作製できる。この第３実施形態の作製条件は、上記ゲート絶縁膜をなすＳｉＯ２を作製することの他は前述の第１または第２実施形態で述べた作製条件と同様とした。
この第３実施形態によれば、上記ゲート絶縁膜を形成することで、このゲート絶縁膜が形成されていない場合に比べて、ピンチオフ電圧を大きくできるので、回路応用に適する。一例として、上記ゲート絶縁膜を形成することで、ピンチオフ電圧が約＋３Ｖへと上昇し、より望ましいノーマリオフ動作が実現可能となった。
１、５１ サファイア基板
２、５２ 低温成長ＧａＮバッファ層
３、５３ 第１のＧａＮ層
４、 第２のＧａＮ層
５ 第３のＧａＮ層
６、５６ ＡｌＧａＮ障壁層
６ａ、５６ａ 薄層部
６ｂ、５６ｂ 平坦部
７、８、５７、５８ ソース/ドレイン電極
９、５９ ゲート電極
１０、６０ チャネル層
１１ 凸状の表面加工部
１２、６３ 貫通転位
１３、６５ Ｖ欠陥
１３Ａ 壁面
２２、７２ ２次元電子ガス
２３ 延長Ｖ欠陥
Ｇ１、Ｇ５１ 非成長領域
６１ ＳｉＯ２膜
６２ ドット状のＳｉＯ２膜
２、５２ 低温成長ＧａＮバッファ層
３、５３ 第１のＧａＮ層
４、 第２のＧａＮ層
５ 第３のＧａＮ層
６、５６ ＡｌＧａＮ障壁層
６ａ、５６ａ 薄層部
６ｂ、５６ｂ 平坦部
７、８、５７、５８ ソース/ドレイン電極
９、５９ ゲート電極
１０、６０ チャネル層
１１ 凸状の表面加工部
１２、６３ 貫通転位
１３、６５ Ｖ欠陥
１３Ａ 壁面
２２、７２ ２次元電子ガス
２３ 延長Ｖ欠陥
Ｇ１、Ｇ５１ 非成長領域
６１ ＳｉＯ２膜
６２ ドット状のＳｉＯ２膜
Claims (15)
- 表面の予め定められた箇所に形成された表面加工部を有する基板と、
上記基板上に形成されたバッファ層と、
上記バッファ層上に形成されていると共に上記表面加工部に対応する箇所に生成された転位を有するが上記転位を核とするＶ字状の非成長領域であるＶ欠陥を有さない第１の窒化物系III‐Ｖ族化合物半導体層と、
上記第１の窒化物系III‐Ｖ族化合物半導体層上に形成されていると共に上記転位を核とするＶ字状の非成長領域であるＶ欠陥を有する第２の窒化物系III‐Ｖ族化合物半導体層と、
上記第２の窒化物系III‐Ｖ族化合物半導体層上に上記Ｖ欠陥を埋めないように形成されており、かつ上記Ｖ欠陥に連なる非成長領域を有していると共に上記Ｖ欠陥とは別の新たなＶ欠陥を有していない第３の窒化物系III‐Ｖ族化合物半導体層と、
上記第３の窒化物系III‐Ｖ族化合物半導体層上に形成されており、上記Ｖ欠陥および上記Ｖ欠陥に連なる非成長領域に沿って形成された薄層部と上記薄層部に連なっていると共に上記Ｖ欠陥の外に形成されていて上記薄層部よりも厚い平坦部とを有する第４の窒化物系III‐Ｖ族化合物半導体層とを備え、
上記第１から第３の窒化物系III‐Ｖ族化合物半導体層がチャネル層を構成し、上記第４の窒化物系III‐Ｖ族化合物半導体層が障壁層を構成し、上記第３の窒化物系III‐Ｖ族化合物半導体層と上記第４の窒化物系III‐Ｖ族化合物半導体層とがヘテロ接合を構成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記平坦部上にソース電極とドレイン電極が形成され、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記薄層部上にゲート電極が形成されていることを特徴とする電界効果型トランジスタ。 - 請求項１に記載の電界効果型トランジスタにおいて、
上記Ｖ欠陥が、規則性を持って並んでいることを特徴とする電界効果型トランジスタ。 - 請求項２に記載の電界効果型トランジスタにおいて、
上記規則性を持って並んでいるＶ欠陥の上に形成されたゲート電極を有することを特徴とする電界効果型トランジスタ。 - 請求項１から３のいずれか１つに記載の電界効果型トランジスタにおいて、
上記第４の窒化物系III‐Ｖ族化合物半導体層とゲート電極との間に形成された絶縁膜を有することを特徴とする電界効果型トランジスタ。 - 基板上にレジストまたはエッチング耐性を有する材料でマスクパターンを形成し、
上記基板のうち上記マスクパターンで覆われていない部分をエッチングすることによって、上記基板の予め定められた部分に凸状の表面加工部を形成し、
上記基板上にバッファ層を形成し、
上記凸状の表面加工部に対応する箇所から転位が生じるが上記転位を核とするＶ字状の非成長領域であるＶ欠陥が生じない成長温度条件で上記バッファ層上にチャネル層を構成する第１の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記第１の窒化物系III‐Ｖ族化合物半導体層上に上記Ｖ欠陥が生じる成長温度条件でチャネル層を構成する第２の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記第２の窒化物系III‐Ｖ族化合物半導体層上に上記第２の窒化物系III‐Ｖ族化合物半導体層に生じたＶ欠陥を埋めないと共に上記Ｖ欠陥に連なる非成長領域が生じるが上記Ｖ欠陥とは別の新たなＶ欠陥を生じないような成長温度条件でチャネル層を構成する第３の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記Ｖ欠陥および上記Ｖ欠陥に連なる非成長領域に沿って形成された薄層部と上記薄層部に連なっており、かつ上記Ｖ欠陥の外に形成されていて上記薄層部よりも厚い平坦部とを有する障壁層となると共に上記第３の窒化物系III‐Ｖ族化合物半導体層とでヘテロ接合をなす第４の窒化物系III‐Ｖ族化合物半導体層を上記第３の窒化物系III‐Ｖ族化合物半導体層上に形成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記平坦部上にソース電極とドレイン電極を形成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記薄層部上にゲート電極を形成することを特徴とする電界効果型トランジスタの製造方法。 - 請求項５に記載の電界効果型トランジスタの製造方法において、
上記基板をエッチングする方法が、ドライエッチングまたはウェットエッチング、あるいはドライエッチングとウェットエッチングとの組み合わせであることを特徴とする電界効果型トランジスタの製造方法。 - 請求項６に記載の電界効果型トランジスタの製造方法において、
上記基板が、ウェットエッチングが容易でない材料で作製されている場合には、ドライエッチングで上記基板をエッチングすることを特徴とする電界効果型トランジスタの製造方法。 - 請求項７に記載の電界効果型トランジスタの製造方法において、
上記ドライエッチングに用いるエッチングガスが、塩素系ガスであることを特徴とする電界効果型トランジスタの製造方法。 - 基板上に選択成長のためのマスク材料をパターニングし、上記基板上の予め定められた箇所に上記パターニングしたマスク材料による表面加工部を形成し、
上記基板上にバッファ層を形成し、
上記表面加工部に対応する箇所から転位が生じるが上記転位を核とするＶ字状の非成長領域であるＶ欠陥が生じない成長温度条件で上記バッファ層上にチャネル層を構成する第１の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記第１の窒化物系III‐Ｖ族化合物半導体層上に上記Ｖ欠陥が生じる成長温度条件でチャネル層を構成する第２の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記第２の窒化物系III‐Ｖ族化合物半導体層上に上記第２の窒化物系III‐Ｖ族化合物半導体層に生じたＶ欠陥を埋めないと共に上記Ｖ欠陥に連なる非成長領域が生じるが上記Ｖ欠陥とは別の新たなＶ欠陥を生じないような成長温度条件でチャネル層を構成する第３の窒化物系III‐Ｖ族化合物半導体層を成長させ、
上記Ｖ欠陥および上記Ｖ欠陥に連なる非成長領域に沿って形成された薄層部と上記薄層部に連なっており、かつ上記Ｖ欠陥の外に形成されていて上記薄層部よりも厚い平坦部とを有する障壁層となると共に上記第３の窒化物系III‐Ｖ族化合物半導体層とでヘテロ接合をなす第４の窒化物系III‐Ｖ族化合物半導体層を上記第３の窒化物系III‐Ｖ族化合物半導体層上に形成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記平坦部上にソース電極とドレイン電極を形成し、
上記第４の窒化物系III‐Ｖ族化合物半導体層の上記薄層部上にゲート電極を形成することを特徴とする電界効果型トランジスタの製造方法。 - 請求項９に記載の電界効果型トランジスタの製造方法において、
上記選択成長のためのマスク材料が、酸化珪素であることを特徴とする電界効果型トランジスタの製造方法。 - 請求項５から１０のいずれか１つに記載の電界効果型トランジスタの製造方法において、
上記第１の窒化物系III‐Ｖ族化合物半導体層の成長温度が、１０００℃以上であることを特徴とする電界効果型トランジスタの製造方法。 - 請求項５から１１のいずれか１つに記載の電界効果型トランジスタの製造方法において、
上記第２の窒化物系III‐Ｖ族化合物半導体層の成長温度が、７００℃以上かつ９００℃以下であることを特徴とする電界効果型トランジスタの製造方法。 - 請求項１２に記載の電界効果型トランジスタの製造方法において、
上記第２の窒化物系III‐Ｖ族化合物半導体層の層厚が、１００ｎｍ以下であることを特徴とする電界効果型トランジスタの製造方法。 - 請求項５から１３のいずれか１つに記載の電界効果型トランジスタの製造方法において、
上記第２の窒化物系III‐Ｖ族化合物半導体層を成長させるときに、III族の有機金属原料としてエチル基を有する有機金属を用いることを特徴とする電界効果型トランジスタの製造方法。 - 請求項５から１４のいずれか１つに記載の電界効果型トランジスタの製造方法において、
上記第３の窒化物系III‐Ｖ族化合物半導体層の成長温度が、９５０℃以上かつ１１００℃以下であることを特徴とする電界効果型トランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009128802A JP4786730B2 (ja) | 2009-05-28 | 2009-05-28 | 電界効果型トランジスタおよびその製造方法 |
| US12/788,872 US20100301393A1 (en) | 2009-05-28 | 2010-05-27 | Field effect transistor and manufacturing method therefor |
| CN201010194163XA CN101901834B (zh) | 2009-05-28 | 2010-05-28 | 场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009128802A JP4786730B2 (ja) | 2009-05-28 | 2009-05-28 | 電界効果型トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010278199A JP2010278199A (ja) | 2010-12-09 |
| JP4786730B2 true JP4786730B2 (ja) | 2011-10-05 |
Family
ID=43219246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009128802A Expired - Fee Related JP4786730B2 (ja) | 2009-05-28 | 2009-05-28 | 電界効果型トランジスタおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20100301393A1 (ja) |
| JP (1) | JP4786730B2 (ja) |
| CN (1) | CN101901834B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101845508B1 (ko) | 2011-04-27 | 2018-04-05 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5883331B2 (ja) * | 2012-01-25 | 2016-03-15 | 住友化学株式会社 | 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法 |
| SG11201406151TA (en) * | 2012-03-29 | 2014-10-30 | Agency Science Tech & Res | Iii-nitride high electron mobility transistor structures and methods for fabrication of same |
| US8603898B2 (en) | 2012-03-30 | 2013-12-10 | Applied Materials, Inc. | Method for forming group III/V conformal layers on silicon substrates |
| KR20140066015A (ko) | 2012-11-22 | 2014-05-30 | 삼성전자주식회사 | 이종 접합 전계 효과 트랜지스터 및 제조 방법 |
| WO2014167876A1 (ja) * | 2013-04-12 | 2014-10-16 | シャープ株式会社 | 窒化物半導体装置 |
| ITUB20155536A1 (it) | 2015-11-12 | 2017-05-12 | St Microelectronics Srl | Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione |
| CN105489725B (zh) * | 2016-01-25 | 2018-10-16 | 厦门市三安光电科技有限公司 | 一种led芯片结构及制作方法 |
| US10818778B2 (en) * | 2017-11-27 | 2020-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Heterogeneous semiconductor device substrates with high quality epitaxy |
| CN108735601B (zh) * | 2018-04-16 | 2021-04-16 | 厦门市三安集成电路有限公司 | 利用原位生长图形化势垒层制备的hemt及其方法 |
| CN111816704A (zh) * | 2020-08-18 | 2020-10-23 | 松山湖材料实验室 | 一种纳米开关器件及其制备方法 |
| CN112397571B (zh) * | 2021-01-18 | 2021-04-23 | 苏州纳维科技有限公司 | 一种氮化镓衬底及半导体复合衬底 |
| WO2024199425A1 (zh) * | 2023-03-30 | 2024-10-03 | 郭裕铭 | 半导体组件及其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3201475B2 (ja) * | 1998-09-14 | 2001-08-20 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| JP3801125B2 (ja) * | 2001-10-09 | 2006-07-26 | 住友電気工業株式会社 | 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法 |
| US7105865B2 (en) * | 2001-09-19 | 2006-09-12 | Sumitomo Electric Industries, Ltd. | AlxInyGa1−x−yN mixture crystal substrate |
| US20080006201A1 (en) * | 2001-09-19 | 2008-01-10 | Sumitomo Electric Industries, Ltd. | Method of growing gallium nitride crystal |
| JP3968566B2 (ja) * | 2002-03-26 | 2007-08-29 | 日立電線株式会社 | 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス |
| JP4559190B2 (ja) * | 2003-11-06 | 2010-10-06 | 昭和電工株式会社 | 化合物半導体素子 |
| JP2007048842A (ja) * | 2005-08-08 | 2007-02-22 | Toshiba Corp | 窒化物半導体素子 |
| US7691732B2 (en) * | 2008-06-18 | 2010-04-06 | Sumitomo Electric Industries, Ltd. | Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device |
| JP5261945B2 (ja) * | 2007-02-23 | 2013-08-14 | サンケン電気株式会社 | 電界効果半導体装置及びその製造方法 |
| JP5245305B2 (ja) * | 2007-07-06 | 2013-07-24 | サンケン電気株式会社 | 電界効果半導体装置及びその製造方法 |
| JP5487550B2 (ja) * | 2007-08-29 | 2014-05-07 | サンケン電気株式会社 | 電界効果半導体装置及びその製造方法 |
| JP5306904B2 (ja) * | 2009-05-28 | 2013-10-02 | シャープ株式会社 | 窒化物半導体発光ダイオード素子およびその製造方法 |
-
2009
- 2009-05-28 JP JP2009128802A patent/JP4786730B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-27 US US12/788,872 patent/US20100301393A1/en not_active Abandoned
- 2010-05-28 CN CN201010194163XA patent/CN101901834B/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101845508B1 (ko) | 2011-04-27 | 2018-04-05 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100301393A1 (en) | 2010-12-02 |
| CN101901834B (zh) | 2012-04-25 |
| JP2010278199A (ja) | 2010-12-09 |
| CN101901834A (zh) | 2010-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4786730B2 (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP5323527B2 (ja) | ＧａＮ系電界効果トランジスタの製造方法 | |
| JP5564815B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5823138B2 (ja) | 窒化物半導体デバイス | |
| JP5634681B2 (ja) | 半導体素子 | |
| TWI445182B (zh) | 氮化鎵系磊晶結晶、其製造方法以及場效電晶體 | |
| JP2009016655A (ja) | 電界効果半導体装置及びその製造方法 | |
| JP2009099691A (ja) | 電界効果半導体装置の製造方法 | |
| JPWO2005015642A1 (ja) | 半導体装置及びその製造方法 | |
| JP7013710B2 (ja) | 窒化物半導体トランジスタの製造方法 | |
| JP2008124262A (ja) | 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP2011124258A (ja) | 窒化物系ダイオード | |
| JP2016207748A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2010267658A (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
| JP2019096774A (ja) | 窒化物半導体素子の製造方法 | |
| JP2005285869A (ja) | エピタキシャル基板及びそれを用いた半導体装置 | |
| TWI797814B (zh) | 半導體結構及其製作方法 | |
| JP2011171639A (ja) | 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法 | |
| CN112510088B (zh) | 沟槽栅增强型GaN基HEMT器件及其制备方法 | |
| JP5379391B2 (ja) | 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法 | |
| JP2011129607A (ja) | ＧａＮ系ＭＯＳ型電界効果トランジスタ | |
| JP5554056B2 (ja) | Ｉｉｉ族窒化物系半導体素子およびｉｉｉ族窒化物系半導体素子の製造方法 | |
| JP2010165783A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP5560866B2 (ja) | 窒化物電子デバイス、窒化物電子デバイスを作製する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110713 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |