[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5245305B2 - 電界効果半導体装置及びその製造方法 - Google Patents

電界効果半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5245305B2
JP5245305B2 JP2007178390A JP2007178390A JP5245305B2 JP 5245305 B2 JP5245305 B2 JP 5245305B2 JP 2007178390 A JP2007178390 A JP 2007178390A JP 2007178390 A JP2007178390 A JP 2007178390A JP 5245305 B2 JP5245305 B2 JP 5245305B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
layer
substrate
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007178390A
Other languages
English (en)
Other versions
JP2009016655A (ja
Inventor
憲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2007178390A priority Critical patent/JP5245305B2/ja
Priority to US12/165,913 priority patent/US7615452B2/en
Publication of JP2009016655A publication Critical patent/JP2009016655A/ja
Priority to US12/565,024 priority patent/US7859017B2/en
Application granted granted Critical
Publication of JP5245305B2 publication Critical patent/JP5245305B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、ノーマリオフ（normally−off）特性を有する高電子移動度トランジスタ即ちＨＥＭＴ( High Electron Mobility Transistor)又はこれに類似のノーマリオフ型電界効果半導体装置及びその製造方法に関する。
３−５族化合物半導体の１種である窒化物半導体を用いたHEMT等の半導体デバイスは例えば特開２００５−１５８８８９号公報（特許文献１）等で公知である。上記特許文献１に開示されているＨＥＭＴは、例えば、シリコン基板の上にバッファ層を介して形成されたアンドープＧａＮから成る電子走行層と、ｎ型ＡｌＧａＮから成る電子供給層又はバリア層と、電子供給層の上に形成されたソース電極とドレイン電極とゲート電極とを有している。電子走行層と電子供給層とはバンドギャプの異なる異種材料から成り、ヘテロ接合されている。従って、ヘテロ接合面のピエゾ分極と自発分極とに基づいて周知の２次元電子ガス層即ち２ＤＥＧ層が電子走行層に生じる。２ＤＥＧ層は周知のようにドレイン電極とソース電極との間の電流通路（チャネル）として利用され、この電流通路を流れる電流はゲート電極に印加されるバイアス電圧で制御される。
ところで、一般的な構成のＨＥＭＴは、ゲート電極に電圧を印加しない状態（ノーマリ状態）でソース電極とドレイン電極との間に電流が流れる特性即ちノーマリオン特性を有する。ノーマリオン特性のＨＥＭＴをオフ状態に保つためにはゲート電極を負電位にするための負電源が必要になり、電気回路が必然的に高価になる。従って、ノーマリオン特性を有するＨＥＭＴの使い勝手は良くない。
そこで、ＡｌＧａＮから成る電子供給層を薄く形成することによってノーマリオフ特性、即ちゲート電極に電圧を印加しない状態（ノーマリ状態）でソース電極とドレイン電極との間に電流が流れない特性を得ることが試みられている。ＡｌＧａＮから成る電子供給層を薄く形成すると、電子供給層と電子走行層との間のヘテロ接合に基づくピエゾ分極による電界が弱くなり、２ＤＥＧ層の電子濃度が減少する。電子濃度が低下した２ＤＥＧ層に対して電子供給層とここにショットキー接触しているゲート電極との間のビルトインポテンシャル（built−in potential）即ちバイアス電圧が無い状態での電位差に基づく電界が作用すると、ゲート電極の直下の２ＤＥＧ層が消失する。このため、ゲート電極にバイアス電圧を加えない状態においてドレイン・ソース間がオフ状態になる。
上述のように電子供給層を薄くすることによってノーマリオフのＨＥＭＴを提供することができる。しかし、電子供給層を薄くすると、ゲート電極の直下以外の２ＤＥＧ層においても電子濃度の低下が生じ、ドレイン・ソース間のオン抵抗が増大する。この問題を解決するために例えば特開２００５−１８３７３３号公報（特許文献２）に開示されているように電子供給層のゲート電極の下の部分のみを例えばドライエッチングで薄くしてノーマリオフ特性を得ることが知られている。しかし、この方法を採用すると、選択的エッチングによって電子供給層を薄くする時に電子走行層及び電子供給層の半導体結晶にダメージが生じ、ＨＥＭＴの電気的特性が劣化する。また、電子供給層を部分的に薄くするための選択的エッチングを容易且つ正確に行うことが困難であった。このため、現在、ノーマリオフのＨＥＭＴが実用化されていない。
ノーマリオフ特性を有するＨＥＭＴを得るための別な方法として、電子走行層及び電子供給層に傾斜部分を設け、傾斜部分よりも高い部分にソース電極を配置し、傾斜部分よりも低い部分にドレイン電極を配置し、傾斜部分の上にゲート絶縁膜を介してゲート電極を配置することが特開２００６−１００８２０号公報（特許文献３）に開示されている。しかし、単に電子走行層及び電子供給層に傾斜部分を設け、この傾斜部分の上にゲート絶縁膜を介してゲート電極を配置しても、ノーマリオフ特性を確実に得ることが困難である。
ノーマリオフの要望は、２ＤＥＧ層の代わりに２次元ホールガス層を使用するＨＥＭＴ及びＨＥＭＴに類似の電界効果半導体装置にもある。
特開２００５−１５８８８９号公報 特開２００５−１８３７３３号公報 特開２００６−１００８２０号公報
従って、本発明が解決しようとする課題は、電界効果半導体装置においてノーマリオフ特性を確実に得ることが困難なことであり、本発明の目的はノーマリオフ特性を容易且つ確実に得ることが可能な電界効果半導体装置及びこの製造方法を提供することである。
上記課題を解決するための本発明は、２次元キャリアガス層を電流通路として使用するノーマリオフ特性を有する電界効果型半導体装置の製造方法であって、
基板の主面の第１の部分と第２の部分との間の第３の部分の上に、半導体材料が成長することを阻害する性質を有する材料から成るマスクを形成する工程と、
前記基板の主面の前記第１の部分と前記第２の部分との上に第１の半導体材料をエピタキシャル成長させると共に前記マスクの上に前記第１の半導体材料を横方向成長させて、前記基板の前記主面の前記第１及び第２の部分の上に配置された第１及び第２の成長部分と前記マスクの上に配置され且つ前記マスクに到達しない深さの凹部を有している第３の成長部分とを備えた第１の半導体層を得る工程と、
前記第１の半導体層の主面上に第２の半導体材料をエピタキシャル成長させて、前記第１の半導体層の主面の前記凹部に対応した凹部を有する第２の半導体層を得る工程と、
前記第１の半導体層の前記第１の成長部分と前記第２の半導体層との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合されたソース電極を形成する工程と、
前記第１の半導体層の前記第２の成長部分と前記第２の半導体層との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合されたドレイン電極を形成する工程と、
前記第２の半導体層の前記凹部の側壁上にゲート手段を形成する工程と
を備えていることを特徴とする電界効果型半導体装置の製造方法に係わるものである。
なお、請求項２に示すように、前記第１及び第２の半導体層の凹部をＶ字状溝とすることが望ましい。
また、請求項３に示すように、前記第１及び第２の半導体層の凹部を、底面を有する溝とすることが望ましい。
また、請求項４に示すように、前記第１の半導体層を成長させる時に、横方向成長速度を複数段階に切り換えることができる。
また、請求項５及び１７に示すように、凹部の中に平坦面を設けることができる。
また、請求項６及び１８に示すように、前記第２の半導体層の傾斜段差部の上にゲート手段を配置し、前記第２の半導体層の傾斜段差部を基準にして一方の側に第１の主電極（例えばソース電極）を配置し、他方の側に第２の主電極（例えばドレイン電極）を配置することができる。
また、請求項７及び１９に示すように、第１及び第２の半導体層に平坦な底面とこの底面を囲む側面とを有している凹部を設け、前記第２の半導体層の凹部の側面上にゲート手段を配置し、前記第２の半導体層の凹部の外側に第１の主電極（例えばソース電極）を配置し、前記第２の半導体層の凹部の底面上に第２の主電極（例えばドレイン電極）を配置することができる。
また、請求項８に示すように、前記第２の半導体層の前記凹部の側面又は傾斜部における厚みは、前記第２の半導体層の前記凹部の側面又は傾斜部以外の部分の厚みよりも薄いことが望ましい。
また、請求項９に示すように、前記第１の半導体材料は少なくともＧａ（ガリウム）とＮ（窒素）とを含む第１の窒化物半導体（例えば、ＧａＮ又はＡｌxＧａ1-xＮ又はＡｌxＩｎyＧａ1-x-yＮ）であり、前記第２の半導体材料は少なくともＩｎ（インジウム）又はＡｌ（アルミニウム）とＧａ（ガリウム）とＮ（窒素）とを含む第２の窒化物半導体（例えば、ＡｌaＧａ1-aＮ又はＡｌaＩｎbＧａ1-a-bＮ又はＩｎbＧａ1-bＮ）であり、前記第２の窒化物半導体は前記第１の窒化物半導体よりも大きいバンドギャップを有していることが望ましい。
また、請求項１０に示すように、前記第１の半導体層は、互いに異なる成長条件で形成された複数の層の積層体から成ることが望ましい。
また、請求項１１に示すように、前記第２の半導体層は、互いに異なる組成を有する複数の層の積層体から成ることが望ましい。
また、請求項１２に示すように、前記基板は前記第１の半導体材料を成長させることが可能な半導体基板又は絶縁基板であることが望ましい。
また、請求項１３に示すように、前記基板は前記半導体又は絶縁体から成る第１の層と、前記第１の層の上に配置された前記第１の半導体材料を成長させることが可能な半導体から成る第２の層とから成ることが望ましい。
また、請求項１４に示すように、前記ゲート手段は、前記第２の半導体層にショットキー接触しているゲート電極から成ることが望ましい。
また、請求項１５に示すように、前記ゲート手段を、前記第２の半導体層の上に配置されたゲート絶縁膜と前記ゲート絶縁膜の上に配置されたゲート電極とで構成することができる。
本発明は次の効果を有する。
（１）ノーマリオフ特性を有する電界効果半導体装置（例えばＨＥＭＴ）を得るために必要な第１の半導体層（例えば電子走行層）の傾斜側面又は段差部が、マスクに基づく第１及び第２の半導体材料の横方向成長に基づいて形成されている。即ち、第１の半導体層の傾斜側面又は段差部及び第２の半導体層の傾斜側面又は段差が、結晶劣化を伴う第１及び第２の半導体層のエッチング処理に基づかないで形成されている。従って、特性の良いノーマリオフ型電界型効果半導体装置を容易に得ることができる。
（２）マスクの上に横方向成長に基づいて形成された第１の半導体層及び第２の半導体層は転位密度の低く、結晶性が良いので、特性の良いノーマリオフ型電界効果半導体装置を得ることができる。
（３）第１の半導体層に傾斜側面又は段差部を設けると共に第２の半導体層にも傾斜側面又は段差部を設け、この傾斜側面又は段差部上にゲート電極を設けたので、第２の半導体層の傾斜側面又は段差部を含む部分の分極に基づく電界が弱くなり、ノーマリ状態において第１の半導体層に２次元キャリアガス（例えば２ＤＥＧ）が発生しないか、又は電流通路となり得る量の２次元キャリアガス（例えば２ＤＥＧ）を発生しない。これにより、ノーマリオフ型電界効果半導体装置を容易に得ることができる。
（４）第１の半導体層の凹部（例えば溝）及び第２の半導体層の傾斜側面又は段差部の角度が変化すると、電界効果半導体装置の閾値が変化する。傾斜側面又は段差部の角度は、第１及び第２の半導体層の成長レートで調整できるので、電界効果半導体装置の閾値の調整が容易になる。
請求項８に示すように、第２の半導体層（電子供給層）の傾斜側面又は段差部における厚みを他よりも薄くすると、ノーマリオフ特性を容易且つ確実に得ることができる。また、傾斜側面又は段差部以外の部分が厚くなると、２次元キャリアガス層におけるキャリアが高くなり、オン抵抗が低くなる。
次に、本発明の実施形態を図１〜図１７を参照して説明する。
実施例１に従う電界効果型半導体装置としてのＨＥＭＴを製造する時には、先ず図１及び図２に示す基板１を用意する。実施例１の基板１は、半導体基板と呼ぶこともできる単結晶シリコン半導体から成る第１の層２とバッファ層と呼ぶこともできる窒化物半導体から成る第２の層３との積層体から成る。基板１は、一方の主面４とこれに対向する他方の主面５とを有し、ＨＥＭＴを構成する複数の半導体層をエピタキシャル成長させるための成長基板としての機能する。
基板１の第１の層２は、第２の層３をエピタキシャル成長させることができる性質、及びＨＥＭＴを構成する主半導体領域及び電極を機械的に支持することができる厚み（例えば３００〜１０００μｍ）を有する。また、単結晶シリコン半導体から成る第１の層２の主面は、ミラー指数で示す結晶の面方位において（１１１）ジャスト面である。なお、基板１の第１の層２を、単結晶シリコン以外のＳｉＣ、ＧａＮ、ＡｌＮ等の半導体、又はサファイア、セラミックス等の絶縁体で形成することもできる。
基板１の第２の層３は第１の層２の主面上に配置され、ＨＥＭＴを構成する主半導体領域のバッファ層として機能するものであり、この上に半導体材料をエピタキシャル成長させることができる性質を有する。図２〜図５等では、図示を簡略化するために第２の層３が１つの層で示されているが、この実施例の第２の層３は周知のＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法即ち有機金属気相成長法等のエピタキシャル成長法で形成されたＡｌＮ（窒化アルミニウム）層とＧａＮ（窒化ガリウム）層との積層体からなる。なお、第２の層３を、ＡｌＮ層とＧａＮ層とを交互に積層した多層構造バッファとすることもできる。第２の層３はＨＥＭＴの動作に直接に関係していないので、これを省くこともできる。また、第２の層３の半導体材料をＡｌＮ、ＧａＮ以外の３−５族化合物半導体に置き換えること、又は単層構造のバッファ層にすることもできる。
次に、基板１の一方の主面４即ち第２の層３の主面の第１の部分６と第２の部分７との間の第３の部分の上にマスク９を形成する。この実施例では１つの基板１の上に複数の単位ＨＥＭＴ（微小ＨＥＭＴ）を形成するので、複数のマスク９が図１に示すようにストライプ状に配置されている。マスク９は、窒化物半導体のエピタキシャル成長を阻害する性質を有し、且つ化学的及び熱的に安定であり、且つ容易に微細パターンを形成できる絶縁材料からなり、この実施例ではＳｉＯ2（シリコン酸化物）から成る。しかし、マスク９をＳｉＯ2以外のＳｉＯx（ここで、ｘは０＜ｘ＜２を満足する数値）、又はＳｉＯＮ、ＳｉＮx（ここで、ｘはＳｉに対するＮの割合を示す任意の数値）、Ｓｉ3Ｎ4、Ｓｉ2Ｎ3等のシリコン窒化物、又はＡｌ2Ｏ3（酸化アルミニウム）、又は低温でのエピタキシャル成長で形成したＡｌＮ等の別の絶縁材料で形成することができる。マスク９を形成する時には、基板１の一方の主面４の全体に例えば周知のＣＶＤ法でマスク材料の被膜を形成し、しかる後、エッチングによって図１及び図２に示すストライプ状にパターニングする。なお、マスク９の長手方向は後述する第１の半導体層（電子走行層）１０のＶ字状の溝１１が延びる方向と同一に決定される。また、マスク６の長手方向は、後述する第１の半導体層（電子走行層）１０のＶ字状の溝１１を得るために第２の層３のＧａＮ結晶の方位＜１１-００＞に平行するか、又は方位＜１１２-０＞等とすることが望ましい。ここで、便宜的に示されている１-は１の上にーを付したもの即ち１の反転を意味し、２-は２の上にーを付したもの即ち２の反転を意味する。
また、マスク９の幅は単位ＨＥＭＴのゲートの幅に対応するように決定される。この実施例では基板１の一方の主面４の全体が平坦であるが、この代わりに、マスク９を形成する第３の部分７を第１及び第２の部分６，７よりも高くすることもできる。
次に、ＨＥＭＴの電子走行層を形成するための第１の半導体材料を基板１の一方の主面４上に周知のＭＯＶＰＥ法でエピタキシャル成長させて第１の半導体層（電子走行層）１０を形成する。第１の半導体層（電子走行層）１０を形成するための第１の半導体材料は、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ＜１ ）等の第１の窒化物半導体であることが望ましい。本実施例の第１の半導体層（電子走行層）１０は、上記組成式のｘ＝０、ｙ＝０に相当するアンドープのＧａＮで形成されている。
図４に示す第１の半導体層（電子走行層）１０を途中まで形成したものに相当する初期成長層１０´が図３に示され、図４に完成した第１の半導体層（電子走行層）１０が示されている。先ず、基板１の一方の主面４上にＧａＮの成長を開始すると、基板１の一方の主面４の＜１１−００＞方向に形成されたマスク９で覆われていない第１及び第２の部分６、７の上にＧａＮが選択成長し、マスク９上にはＧａＮの結晶が成長しない。更にＧａＮの成長を継続すると、ＧａＮが、基板１の一方の主面４に対して垂直方向（縦方向）に成長すると共に一方の主面４に対して平行な＜１１２-０＞方向即ちマスク９上を横方向にも成長し、図４に示すようにマスク９の上に凹部としての断面形状においてＶ字状の溝１１を有する第１の半導体層１０が得られる。半導体の横方向成長即ちＥＬＯ（Epitaxial Lateral Overgrowth）の技術によって平坦な膜を得る方法は周知である。本発明は、ＥＬＯによって平坦な膜を得るのではなく、平坦な膜が得られる前にＧａＮの成長を止め、マスク９上にＶ字状の溝１１を残す点に特長を有する。
なお、図４に示すＶ字状の溝１１を有する第１の半導体層１０を得る時に、図３に示されている初期成長層１０´を得るための成長条件と、図３に示されている初期成長層１０´の上に更にＧａＮを成長させて図４に示すＶ字状の溝１１を有する第１の半導体層１０を得る時の成長条件とを異なる条件にすることもできる。
図４に示す完成した第１の半導体層１０は、図４において鎖線で区画して示すように基板１（第２の層３）の一方の主面４の第１及び第２の部分６，７上に成長し、基板１の一方の主面４に対して平行な表面を有する第１及び第２の成長部分１２、１３と、マスク９上に形成されたＶ字状溝１１を有する第３の成長部分１４とからなる。第１及び第２の成長部分１２、１３は後述する２ＤＥＧ層２５を形成することが可能な１〜３μｍの厚みを有する。Ｖ字状溝１１の入口の幅（最大幅）は任意に調整可能であり、マスク９の幅よりも狭くすること、又は広くすることもできる。ＧａＮの成長時間を図４に示す第１の半導体層１０の成長時間よりも長くすると、Ｖ字状溝１１の入口の幅は図４よりも狭くなり、且つＶ字状溝１１の深さが図４よりも浅くなる。逆に、ＧａＮの成長時間を図４に示す第１の半導体層１０の成長時間よりも短くすると、Ｖ字状溝１１の入口の幅がマスク９の幅よりも広くなり、第１及び第２の成長部分１２、１３にもＶ字状溝１１の一部が含まれる。Ｖ字状溝１１はマスクに達しない深さに形成され、Ｖ字状溝１１とマスク９との間に電流通路を形成するためのＧａＮが存在している。平面パターンにおいて、Ｖ字状溝１１の長手方向は図１に示すマスク９の長手方向と平行に延びている。Ｖ字状溝１１は第１の半導体層１０の基板１の一方の主面４に対して所定の角度θ（例えば３０〜８０度）を有する対の傾斜側面１６、１７を有している。このＶ字状溝１１の傾斜側面１６、１７は後述から明らかになるようにＨＥＭＴのノーマリオフ特性を得るために使用される。Ｖ字状溝１１がエッチングによって形成されていないので、第１の半導体層１０の上面がエッチングに基づくダメージを受けていない。また、第１の半導体層１０の第３の部分１４は横方向成長によって形成されているので、比較的転位の少ない良好な結晶性を有する。
次に、第１の半導体層１０の上に電子供給層（バリア層）として機能する第２の半導体層１８を第２の半導体材料のエピタキシャル成長で形成する。第２の半導体層１８のための第２の半導体材料は、電子走行層として機能する第１の半導体層１０の第１の半導体材料（ＧａＮ）よりも大きいバンドギャプを有し且つ第１の半導体材料（ＧａＮ）よりも小さい格子定数を有する第２の窒化物半導体であって、ＡｌaＩｎbＧａ1-a-bＮ（０≦ａ＜１、０≦ｂ＜１、０＜ａ＋ｂ＜１、且つｘ＜ａ）であることが望ましい。この実施例では、上の組成式のｂ＝０に相当するＡｌaＧａ1-aＮ（０＜ａ＜１且つｘ＜ａ）が第２の半導体材料として使用されている。なお、ａの好ましい値は０．２〜０．４であり、より好ましい値はは０．３であり、前述の第１の半導体材料を示す組成式のｘよりも大きい。
第２の半導体層１８は、第１の半導体層１０の平坦面１５と各Ｖ字状溝１１の対の傾斜側面１６，１７の上に第２の半導体材料を例えばＭＯＣＶＤ法でエピタキシャル成長させることによって形成され、第１の半導体層１０のＶ字状溝１１に対応するＶ字状溝１９を有する。更に詳しくは、第２の半導体層１８は第１の半導体層１０の平坦面１５に対して平行な平坦面２０と各Ｖ字状溝１９の対の傾斜側面２１，２２とを有する。第２の半導体層１８における平坦面２０を有する第１の部分２３の第１の厚みＷ１は、第２の半導体層１８における各Ｖ字状溝１９の対の傾斜側面２１，２２を有する第２の部分２４の第２の厚みＷ２よりも厚い。なお、第１の部分２３の第１の厚みＷ１は第２の半導体層１８の平坦面２０に対して直交する方向の厚みであり、第２の部分２４の第２の厚みＷ２は各溝１９の対の傾斜側面２１，２２に対して直交する方向の厚みである。第２の半導体層１８における各Ｖ字状溝１９の対の傾斜側面２１，２２の傾斜角度は第１の半導体層１０における各Ｖ字状溝１１の対の傾斜側面１６，１７の傾斜角度と実質的に同一である。第２の半導体層１８の第１の部分２３と第２の部分２４との厚みの相違は、第１の半導体層１０の平坦面１５に対して平行（横）方向の成長レートが垂直（縦）方向の成長レートよりも小さくなるように温度や圧力等の成長条件を設定し、第２の半導体材料（ＡｌＧａＮ）を第１の半導体層１０の上にエピタキシャル成長させることによって達成されている。
第２の半導体層１８の第１の部分２３の第１の厚みＷ１は、完成したＨＥＭＴがノーマリ状態において第２の半導体層１８のピエゾ分極と自発分極との少なくとも一方に基づいて図５及び図６において点線で示す周知の２ＤＥＧ層２５が第１の半導体層１０に生じるように決定されており、第１の半導体層１０よりも薄い例えば５〜５０ｎｍ、より好ましくは５〜３０ｎｍである。また、第２の半導体層１８の第２の部分２４の第２の厚みＷ２は、完成したＨＥＭＴがノーマリ状態において第２の半導体層１８の第２の部分２４のピエゾ分極と自発分極との少なくとも一方に基づいて２ＤＥＧ層が第１の半導体層１０に生じないように、又は電流通路を形成できる濃度にキャリア（電子）が生じないように決定され、好ましくは１〜２０ｎｍ、より好ましくは１〜１５ｎｍである。なお、対の傾斜側面２１，２２を有するＶ字状溝１９を含む第２の半導体層１８の第２の部分２４に基づく電界を弱める作用のみでノーマリオフ特性が得られる場合には、第２の厚みＷ２を第１の厚みＷ１と同一にすることもできる。
次に、第１の半導体層１０の第１の成長部分１２と第２の半導体層１８との間のヘテロ接合に基づいて生じる２ＤＥＧ層２５に電気的に結合された第１の主電極としてのソース電極２６を形成し、第１の半導体層１０の第２の成長部分１３と第２の半導体層１８との間のヘテロ接合に基づいて生じる２ＤＥＧ層に電気的に結合された第２の主電極としてのドレイン電極２７を形成し、第２の半導体層１８のＶ字状溝１９を含む第２の厚み部分２４の上即ちＶ字状溝１９の傾斜側面２１，２２の上にゲート手段としてのゲート電極２８を形成する。更に詳しくは、第１の半導体層１０の第１の成長部分１２に対して第２の半導体層１８を介して対向するように第２の半導体層１８の上に金属から成るソース電極２６を配置し、第１の半導体層１０の第２の成長部分１３に対して第２の半導体層１８を介して対向するように第２の半導体層１８の上に金属から成るドレイン電極２７を配置し、第２の半導体層１８のＶ字状溝１９の傾斜側面２１，２２の上に金属から成るゲート電極２８を配置する。なお、ソース電極２６及びドレイン電極２７は例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体をアニール処理したものから成り、第１の半導体層１０の第１及び第２の成長部分１２、１３にそれぞれオーミック（低抵抗）接触し、ゲート電極２８は例えば白金（Ｐｔ）と金（Ａｕ）との積層体等から成り、第１の半導体層１０にショットキー接触している。
図６には、２つのソース電極２６と１つのドレイン電極２７と２つのゲート電極２８のみが示されているが、実際に複数個の単位ＨＥＭＴが得られるように更に多くのソース電極２６、ドレイン電極２７及びゲート電極２８が設けられている。
次に、ＨＥＭＴの動作を説明する。電子走行層としての第１の半導体層１０の第１及び第２の成長部分１２、１３と電子供給層としての第２の半導体層１８との間のヘテロ接合の近傍には、ゲート電極２８に対する電圧印加の有無に無関係に２ＤＥＧ層２５が生じる。即ち、第１の半導体層１０の第１及び第２の成長部分１２、１３の表面は平坦であり且つこの上に第２の半導体層１８の比較的厚い第１の部分２３が形成されているので、第２の半導体層１８のピエゾ分極と自発分極とに基づいて比較的大きな電界が得られ、ヘテロ接合の近傍に電流通路となり得る２ＤＥＧ層２５が生じる。
これに対し、電子走行層としての第１の半導体層１０の第３の成長部分１４と電子供給層としての第２の半導体層１８の比較的薄い第２の部分２４との間のヘテロ接合の近傍には、ゲート電極２８に対する電圧印加に依存してチャネルが生じる。即ち、ゲート電極２８に電圧が印加されていないノーマリ状態においては、第１の半導体層１０の第３の成長部分１４に傾斜側面１６，１７を有するＶ字状溝１１が設けられ且つ第２の半導体層１８に傾斜側面２１，２２を有するＶ字状溝１９が設けられていること、及び第２の半導体層１８のＶ字状溝１９を有する第２の部分２４が比較的薄く形成されていることに起因して、第１の半導体層１０の第３の成長部分１４に電流通路となり得る２ＤＥＧ層が生じない。今、第２の半導体層１８の第１の部分２３と第２の部分２４とが同一の厚みに形成されていると仮定し、また、第２の半導体層１８の第１の部分２３の分極に基づく第１の半導体層１０の平坦面１５に対して垂直な方向における電界の強さがＥであると仮定した場合に、角度θの傾斜側面２１，２２を有する第２の半導体層１８の第２の部分２４の分極に基づく電界の強さをＥｃｏｓθで示すことができる。換言すれば、角度θの傾斜側面２１，２２を有する第２の半導体層１８の第２の部分２４に基づく電界の強さは、第２の半導体層１８の第１の部分２３に基づく電界の強さよりも弱くなる。本実施例では、更に、第２の半導体層１８の第２の部分２４が第２の半導体層１８の第１の部分２３よりも薄く形成されているので、第２の半導体層１８の第２の部分２４に基づく電界の強さは、第２の半導体層１８の第１の部分２３に基づく電界の強さよりも更に弱くなる。本実施例では、第２の半導体層１８の第２の部分２４に基づく電界の強さが、第２の半導体層１８とここにショットキー接触しているゲート電極２８との間のビルトインポテンシャル（built−in potential）即ちバイアス電圧が無い状態での電位差に基づく電界の強さより低く設定されているので、バイアス電圧が無い状態（ノーマリ状態）で第２の半導体層１８の第２の部分２４に基づいて第１の半導体層１０に２ＤＥＧ層を発生させることができないか、又は電流通路となり得る量の２ＤＥＧを発生させることができない。この結果、ノーマリ状態においては、ソース電極２６とドレイン電極２７との間の２ＤＥＧ層２５が第１の半導体層１０のＶ字状溝１１の近傍において分断され、ソース電極２６とドレイン電極２７との間に電流が流れない。
ドレイン電極２７の電位をソース電極２６よりも高くし、且つゲート電極２８とソース電極２６との間に閾値以上の電圧を印加すると、ビルトインポテンシャルが打ち消され、第１の半導体層１０のＶ字状溝１１の近傍にもチャネルが生じ、ソース電極２６、第２の半導体層（電子供給層）１８、２ＤＥＧ層２５、第２の半導体層（電子供給層）１８、及びドレイン電極２７の経路で電子が流れ、ＨＥＭＴがオン状態になる。
本実施例のＨＥＭＴは次の効果を有する。
（１）ノーマリオフ特性を有するＨＥＭＴを得るために必要な第１の半導体層（電子走行層）１０のＶ字状溝１１及び第２の半導体層（電子供給層）１８のＶ字状溝１９が、マスク９の上における第１及び第２の半導体材料の横方向成長に基づいて形成されている。即ち、第１の半導体層（電子走行層）１０のＶ字状溝１１及び第２の半導体層（電子供給層）１８のＶ字状溝１９が、結晶劣化を伴うエッチング処理に基づかないで形成されている。従って、ノーマリオフ特性を有しているにも拘わらずオン抵抗が小さく且つ周波数特性が良いＨＥＭＴを容易に得ることができる。
（２）周知の横方向成長を伴って第１の半導体層（電子走行層）１０を形成すると、転位の伝搬が制限される。従って、第１の半導体層（電子走行層）１０及びこの上に形成された第２の半導体層（電子供給層）１８が転位密度の低い結晶となり、特性の良いＨＥＭＴを得ることが可能になる。
（３）第２の半導体層（電子供給層）１８のＶ字状溝１９を有する第２の部分２４の分極に基づく垂直方向の電界（基板１の主面４を基準にして垂直方向の電界）は第１の部分２３に基づく垂直方向の電界よりも弱くなり、ノーマリ状態において第１の半導体層（電子走行層）１０に２ＤＥＧが発生しないか、又は電流通路となり得る量の２ＤＥＧを発生しない。従って、ノーマリオフ特性を容易に得ることができる。更に、第２の半導体層（電子供給層）１８のＶ字状溝１９を有する第２の部分２４の厚みＷ２が第１の部分２３の厚みＷ１よりも薄く設定されているので、第２の半導体層（電子供給層）１８の第２の部分２４に基づく電界の強さは、第２の半導体層（電子供給層）１８の第１の部分２３に基づく電界の強さよりも更に弱くなり、より確実にノーマリオフ特性を得ることができる。また、第２の半導体層（電子供給層）１８の第１の部分２３は比較的厚く形成されているので、第２の半導体層（電子供給層）１８の第１の部分２３と第１の半導体層（電子走行層）１０とに基づく２ＤＥＧ層２５の抵抗を小さくすることができる。
（４）マスク９の幅、マスク９の相互間隔、及び横方向成長の成長レートの調整によって第１の半導体層（電子走行層）１０のＶ字状溝１１の及び第２の半導体層（電子供給層）１８のＶ字状溝１９の斜側面２１，２２の角度、並びに第２の半導体層（電子供給層）１８の第２の部分２４の厚みが変化する。従って、マスク９の幅、マスク９の相互間隔、及び横方向成長の成長レートの調整によって各傾斜側面１６，１７、２１，２２の角度、並びに第２の半導体層（電子供給層）１８の第２の部分２４の厚みを容易に調整することができ、ノーマリオフ特性を有するＨＥＭＴの閾値の調整を容易に行うことができる。
（５）ゲート電極２８が第２の半導体層（電子供給層）１８のＶ字状溝１９の全体を含むように形成されているので、ゲート電極２８の形成が容易になる。
次に、図７に示す実施例２に従うHEMTを説明する。但し、図７及び後述する図８〜図１７において図１〜６と実質的に同一の部分には同一の参照符号を付してその説明を省略する。図７のHEMTは、図６に示されている実施例１に従うHEMTにおける基板１からバッファ層として機能する第２の層３を省き、シリコンから成る第１の層２のみの基板１ａを設け、この他は図６と同一に構成したものである。
図７では基板１ａの一方の主面４ａの上に直接にマスク９が形成されている。図７のＨＥＭＴのマスク９及びこれから上の部分は、図６のこれらに対応する部分と同一の方法によって同一に構成されている。図７に示す実施例２に従うHEMTは、実施例１の上記（１）〜（６）と同一の効果を有する他に、ＨＥＭＴの製造で要求される半導体成長工程の全てを連続させることができるという効果を有する。
なお、図７において、基板１ａと第１の半導体層１０との間にバッファ層を介在させることができる。
次に、図８〜図１０に示す実施例３に従うHEMTを説明する。図１０に示す実施例３に従うHEMTは、変形された溝１１ａ，１９ａを有する他は図６に示されている実施例１のHEMTと実質的に同一に構成されている。図１０に示す変形された溝１１ａは対の傾斜側面１６ａ，１７ａと底面３６とを有する。変形された溝１９ａは傾斜側面２１ａ，２２ａと底面３７とを有する。
底面３６，３７を有する溝１１ａ，１９ａを得るために、図２に示すマスク９を伴った基板１と同一のものを用意し、この上にＧａＮから成る第１の半導体材料を第１の条件で選択成長させる。図３で第１の半導体層１０を形成する場合よりも低い圧力及び温度の第１の条件で第１の半導体材料を選択成長させると、図８に示すように基板１の一方の主面４に平行な上面３１と傾斜側面３2、３３と、垂直側面３４、３５とを有する第１の半導体層の中間層１０ａ´が得られる。次に、横方向成長レートが縦方向成長レートよりも早くなる第２の条件で第１の半導体材料を所定時間エピタキシャル成長させると、図９に示すＧａＮから成る完成した第１の半導体層（電子走行層）１０ａが得られる。図９には理解を助けるために中間層１０ａ´が点線で示されている。第１の半導体層１０ａは、基板１の一方の主面４の第１及び第２の部分６、７の上に成長した第１及び第２の成長部分１２ａ、１３ａとマスク９の上に横方向成長した第３の成長部分１４ａとを有する。また、第１の半導体層１０ａは基板１の一方の主面４に平行な平坦な上面１５ａと溝１１ａとを有する。溝１１ａは第１の半導体層１０ａの第３の成長部分１４ａの中に形成されている。図９の状態よりも更にエピタキシャル成長を継続すると、溝のない平坦面になるので、溝１１ａが残存する間に第１の半導体材料のエピタキシャル成長を終了させる。溝１１ａの底面３６は基板１の一方の主面４に平行であり、対の傾斜側面１６ａ、１７ａは底面３６に対して角度θを有している。
次に、実施例１の第２の半導体層１８の形成方法と同一の形成方法で図１０に示すＡｌＧａＮから成る第２の半導体層１８ａを形成する。第２の半導体層１８ａは基板１の一方の主面４に対して平行な平坦な上面２０ａと溝１９ａとを有する。溝１９ａの底面３７は、基板１の一方の主面４に対して平行である。第２の半導体層１８ａを形成する時のＡｌＧａＮの横方向成長レートは、縦方向成長レートよりも小さく設定される。これにより、第２の半導体層１８ａに第１の厚みＷ1を有する第１の部分２３ａと第１の厚みＷ1よりも薄い第２の厚みＷ2を有する第２の部分２４ａとが生じる。なお、第１の半導体層１０ａの平坦な上面１５ａ及び溝１１ａの底面３６の上に第１厚みＷ1の第１の部分２３ａが生じ、溝１１ａの対の傾斜側面１６ａ、１７ａの上に第２の厚みＷ1の第２の部分２４ａが生じる。ＧａＮから成る第１の半導体層１０ａとＡｌＧａＮから成る第２の半導体層１８ａの第１の厚みＷ1を有する第１の部分２３ａとの間のヘテロ接合に基づいて２ＤＥＧ層２５が生じる。しかし、第１の半導体層１０ａと第２の半導体層１８ａの第２の厚みＷ2を有する第２の部分２４ａとの間のヘテロ接合に基づいては２ＤＥＧ層が生じないか、又は電流通路となり得る電子濃度の２ＤＥＧが生じない。即ち、図１０のＨＥＭＴの溝１１ａの対の傾斜側面１６ａ、１７ａと溝１９ａの傾斜側面２１ａ、２２ａは、図６のＨＥＭＴの溝１１の対の傾斜側面１６、１７と溝１９の対の傾斜側面２１、２２と同様な効果を発揮し、ＨＥＭＴのノーマリオフ特性が得られる。
図１０のソース電極２６は、第１の半導体層１０ａの第１の成長成分１２ａに対して第２の半導体層１８ａを介して対向するように第２の半導体層１８ａの上に配置され、ドレイン電極２７は第１の半導体層１０ａの第２の成長部分１３ａに対して第２の半導体層１８ａを介して対向するように第２の半導体層１８ａの上に配置され、ゲート電極２８は第２の半導体層１８ａの溝１９ａの対の傾斜側面２１ａ、２２ａの上に配置されている。
図１０のＨＥＭＴのゲート電極２８に電圧が印加されないノーマリ状態においては、第１の半導体層１０ａの対の傾斜側面１６ａ、１７ａに沿って２ＤＥＧ層が生じない。ゲート電極２８に閾値以上の電圧が印加されると、第１の半導体層１０ａの対の傾斜側面１６ａ、１７ａに沿ってチャネル（電流通路）が生じる。従って、ドレイン電極２７の電位がソース電極２６の電位よりも高い時に、電子はソース電極２６、第２の半導体層１８ａ、２ＤＥＧ層２５、第１の半導体層１０ａの溝１１ａの一方の傾斜側面１６ａに沿うチャネル、溝１１ａの底面３６に沿う２ＤＥＧ層、溝１１ａの他方の傾斜側面１７ａに沿うチャネル、溝１１ａよりもドレイン電極側の２ＤＥＧ層、第２の半導体層１８ａ、ドレイン電極２７の経路で流れる。
実施例３のＨＥＭＴは、溝１１ａ、１９ａの形状を除いて実施例１のＨＥＭＴと同一に形成されているので、実施例１と同一の効果を得ることができる。
図１１に示す実施例４に従うHEMTは、分割された２つのゲート電極２８ａ、２８ｂを設け、且つｎ型不純物を含むＡｌaＧａ1-aＮから成る第２の半導体層（電子供給層）１８ｂを設け、このｎ型の第２の半導体層１（電子供給層）１８ｂとＧａＮから成る第１の半導体層（電子走行層）１０ａとの間にアンドープのAlNから成る周知のスペーサー層４０を配置し、且つ斜線を付して説明的に示す低抵抗接触性改善用のｎ型不純物注入領域４１、４２をソース電極２６とドレイン電極２７との下に設け、この他は図１０に示されている実施例３のHEMTと実質的に同一に形成したものである。なお、図１１に示すスペーサー層４０を本願の請求項における積層体から成る第２の半導体層の第１の層と見なすこともできる。この場合には、図１１の電子供給層１８ｂは積層体の第２の層と成る。
溝１９ａの対の傾斜側面２１ａ、２２ａ上に配置された２つのゲート電極２８ａ、２８ｂは溝１９ａの底面３７上で分断され、溝１９ａの外で相互に接続される。従って、２つのゲート電極２８ａ、２８ｂは、図１０の１つのゲート電極２８と同様に機能する。
スペーサー層４０は、第２の半導体層（電子供給層）１８ｂと第１の半導体層（電子走行層）１０ａとの界面におけるバンド端オフセットを大きくし、より大きな移動度を得る効果を有する。ｎ型不純物注入領域４１、４２は、ソース電極２６及びドレイン電極２７の接触抵抗の低減に寄与する。図１１のゲート電極２８ａ、２８ｂの下は図１０と同様に構成されているので、図１１のＨＥＭＴは図１０のＨＥＭＴと同様な効果も有する。
なお、図６、図７及び図１０の実施例１〜３及び後述する図１２〜図１５の各実施例においても、図１１のスペーサー層４０とｎ型不純物注入領域４１、４２との一方又は両方に相当するものを設けることができる。また、第２の半導体層（電子供給層）１８ｂをアンドープの第２の半導体材料で形成することもできる。
図１２に示す実施例５に従うHEMTは、図１１と同様に分割された２つのゲート電極２８ａ、２８ｂを設け、且つ第２の半導体領域１８ａの溝１９ａの底面３７にドレイン電極２７を配置し、且つ溝１９ａの両側（外）にソース電極２６を配置し、この他は図１０に示されている実施例３のHEMTと実質的に同一に形成したものである。
１つのソース電極２６と１つのドレイン電極２７との間に溝１９ａの１つの傾斜側面２１ａ又は２２ａが配置され、この上にゲート電極２８ａ又は２８ｂが配置されているので、図１２に示す実施例５に従うHEMTは、図１０に示す実施例３に従うHEMTと実質的に同一の効果を有する。
図１３に示す実施例６に従うHEMTは、図６に示す実施例１に従うHEMTにゲート絶縁膜５０を付加してＭＩＳゲート構造に変形し、この他は図６に示されている実施例１のHEMTと実質的に同一に形成したものである。なお、図１３の実施例６の電界効果型半導体装置は典型的なHEMTと異なる構成を有するが、基本原理は典型的なＨＥＭＴと同一であるので、ここではHEMTと呼ぶことにする。ゲート電極２８を伴ってゲート手段を構成する絶縁膜５０は、第２の半導体層（電子供給層）１８の上に絶縁材料としてシリコン酸化物を被着させることによって形成され、第２の半導体層（電子供給層）１８とゲート電極２８との間に配置されている。従って、ゲート電極２８は第２の半導体層（電子供給層）１８に対して容量結合されている。ゲート電極２８に電圧を印加しないノーマル状態では実施例１と同様に２ＤＥＧ層２５の分断がＶ字状溝１１の傾斜側面１６，１７の近傍で生じる。ゲート電極２８に閾値以上の電圧が印加されると、第１の半導体層（電子走行層）１０のＶ字状溝１１の傾斜側面１６，１７に沿ってチャネルが形成され、ソース電極２６とドレイン電極２７との間がオン状態になる。図１３の実施例６のHEMTは、図６の実施例１のHEMTと同一の効果を有する他に、ゲート絶縁膜５０の働きでゲートリーク電流が小さくなるという効果も有する。
なお、図７〜図１２の各実施例、後述する図１４〜図１６の各実施例のHEMTにも図１３の実施例６の絶縁膜５０と同様なものを設けることができる。
図１４は実施例７のＨＥＭＴの変形された基板１ｂとマスク９とを示す。基板１ｂは、図７の実施例２の基板１ａと同様に半導体層２ａのみからなる。しかし、図１４の基板１ｂの一方の主面４ｂは突出部５１を有する。突出部５１は図１に示すマスク９と同様にストライプ状に形成され、この上にマスク９を有する。突出部５１及びマスク９を有する基板１ｂの一方の主面４ｂ上にＧａＮから成る第１の半導体材料及びＡｌＧａＮから成る第２の半導体材料をエピタキシャル成長させる。このエピタキシャル成長の条件を変えることによって、図６に示す第１の半導体層（電子走行層）１０と第２の半導体層（電子供給層）１８、又は図１０に示す第１の半導体層（電子走行層）１０ａと第２の半導体層（電子供給層）１８ａに相当するものが得られる。従って、図１４は実施例７によっても、前述までの各実施例と同様な効果を得ることができる。
図１５に示す実施例８に従うHEMTは、変形された平面形状を有するソース電極２６ａ、ドレイン電極２７ａ、ゲート電極２８ｃ及び凹部１９ｂを設け、この他は図１２に示されている実施例５のHEMTと実質的に同一に形成したものである。図１５のHEMTにおいては、第１の半導体層（電子走行層）の凹部及び第２の半導体層（電子供給層）の凹部１９ｂが円形に形成され、第２の半導体層（電子供給層）の凹部１９ｂの底面３７ａの中央にドレイン電極２７ａが配置され、第２の半導体層（電子供給層）の凹部１９ｂを囲む上面２０ａにソース電極２６ａがリング状に形成されている。ゲート電極２８ｃは凹部１９ｂの傾斜側面２１ｃの上に配置されている。円形の平面形状を有する凹部１９ｂを形成するために図１２と同様な基板１に円形のマスクを配置し、第１及び第２の半導体材料をエピタキシャル成長させる。図１５のＨＥＭＴの断面形状は図１２と実質的に同一であるので、図１５のＨＥＭＴにおいても前述の各実施例と同様な効果を得ることができる。なお、図１５において平面形状において円形リング状のソース電極２６ａ、ドレイン電極２７ａ、ゲート電極２８ａ及び凹部１９ｂを４角形、又は楕円等の環状に形成することができる。
図１６に示す実施例９に従うHEMTのための基板１を伴った第１の半導体層１０ｂは、第１の層１０１と第２の層１０２との積層体から成る。図１６の第１の半導体層１０ｂの第１の層１０１は周知のＨＶＰＥ（Hydride Vapor Phase Epitaxial）法即ち水素化物気相エピタキシャルによって成長されたＧａＮ（第１の半導体材料）から成る。ＨＶＰＥ法によればＭＯＶＰＥ法よりも速い速度でＧａＮを成長させることができる。第１の半導体層１０ｂの第２の層１０２はＭＯＶＰＥ法によって成長されたＧａＮ（第１の半導体材料）から成る。ＭＯＶＰＥ法はＨＶＰＥ法よりも成長レートが遅いが、ＨＶＰＥ法よりも転位密度の少ない結晶を形成できると言う特長を有する。図１６では第１の層１０１の表面を覆う結晶性の良い第２の層１０２に２ＤＥＧ層が形成されので、特性の良いHEMTを提供することができる。
図１７に示す実施例１０に従うHEMTは、図１２に示すHEMTからドレイン電極２７よりも右側を除いたものに相当する。この図１７に示すHEMTを製造する時には、先ず、基板１の主面の第１の部分６の隣の第２の部分８（図１２の第３の部分に対応）の上に、半導体材料が成長することを阻害する性質を有する材料から成るマスク９を形成する。次に、基板１の主面４の第１の部分６の上に基板１の主面４に対して垂直方向に第１の半導体材料をエピタキシャル成長させると共にマスク９の上に第１の半導体材料を横方向成長させて、基板１の主面４の第１の部分６の上に配置された第１の成長部分１２´と、マスク９の上に配置され且つ第１の成長部分１２´よりも薄い厚みを有している平坦部及び該平坦部と第１の成長部分１２´との間の傾斜段差部１６ａ´を含んでいる第２の成長部分１４´とを備えている第１の半導体層１０ａ´を得る。次に、第１の半導体層１０ａ´の主面上に第２の半導体材料をエピタキシャル成長させて、第１の半導体層１０ａ´の傾斜段差部１６ａ´に対応した傾斜段差部２１ａ´を有する第２の半導体層１８ａ´を得る。次に、第１の半導体層１０ａ´の前記第１の成長部分１２´と第２の半導体層１８ａ´との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合されたソース電極（第１の主電極）２６を形成し、且つ第１の半導体層１０ａ´の前記第２の成長部分１４´における平坦部と第２の半導体層１８ａ´との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合されたドレイン電極（第２の主電極）２７を形成し、第２の半導体層１８ａ´の傾斜段差部２１ａ´上にゲート手段としてのゲート電極２８ａを形成する。
図１７のＨＥＭＴは図１２の実施例５に従うＨＥＭＴと同一の基本的構成を有するので、実施例３に従うＨＥＭＴと実質的に同一の効果を有する。
本発明は、上述の実施例に限定されるものでなく、例えば、次の変形が可能なものである。
（１）各層１０，１０ａ、１０ａ´、１８、１８ａ、１８ａ´、４０を、ＧａＮ、AｌＧａＮ以外のIｎＧａＮ、ＡｌｌｎＧａＮ、ＡｌＮ、ＩｎＡｌＮ、ＡｌＰ、ＧａＰ、ＡｌｌｎＰ、ＧａｌｎＰ、ＡｌＧａＰ、ＡｌＧａＡｓ、ＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＩｎＰ，ＩｎＮ、ＧａＡｓＰ等の別の３−５族化合物半導体、又は更に別の化合物半導体で形成することができる。
（２）各実施例の基板１の第１の層２、又は基板１ａをシリコン以外のＳｉＣ、ＧａＮ、ＡｌＮ等の半導体、又はサファイア、セラミックス等絶縁体で形成することができる。
（３） 基板１又は１ａの第２の主面５に背面電極を設けることができる。
（４） 各実施例の第２の半導体層（電子供給層）１８，１８ａ、１８ａ´、１８ｂをｐ型半導体から成る正孔供給層に置き換えることができる。この場合には、２ＤＥＧ層２５に対応する領域に２次元キャリアガス層として２次元正孔ガス層が生じる。
（５）各実施例において、溝１１，１１ａの傾斜側面１６，１７、１６，１７ａ及び溝１９，１９ａの傾斜側面２１，２２、２１ａ，２２ａ又は傾斜段部２１ａ´の効果のみでノーマリオフ特性が得られる場合には、第２の半導体層（電子供給層）１８，１８ａ、１８ａ´、１８ｂを全ての領域で同一の厚みに形成できる。
（６）各実施例において、ソース電極２６とドレイン電極２７との下の第２の半導体層（電子供給層）１８又は１８ａ又は１８ｂ又は１８ａ´を除去して、ソース電極２６とドレイン電極２７とを第１の半導体層（電子走行層）１０、又は１０ａに直接に接続することができる。
（７）実施例３〜６、８、９において、基板１を図７の基板１ａに変形できる。
（８）ソース電極２６とドレイン電極２７との下にコンタクト層を設けることができる。また、第２の半導体層（電子供給層）１８又は１８ａ又は１８ｂ又は１８ａ´の上に、表面電荷のコントロールのため等の目的で例えばアンドープＧａＮ又はＡｌＧａＮ等から成るキャップ層を設けることができる。
（９）各実施例において、ソース電極２６の位置にドレイン電極２７を配置し、ドレイン電極２７の位置にソース電極２６を配置することができる。
（１０）第１の層２と第２の層３との組合せから成る基板１を使用する各施例において、第２の層３の上面の全体又はほぼ全体に第１の半導体層（電子走行層）１０，１０ａ、１０ａ´、 １０ｂと同一の半導体材料（例えばアンドープのＧａＮ）をＭＯＶＰＥで形成し、この上にマスク９を形成することができる。
本発明の実施例１のＨＥＭＴのためのマスクを伴った基板１を示す平面図である。 図１のＡ−Ａ線を示す断面図である。 図２の基板上に第１の半導体層の一部を形成した状態を示す断面図である。 図２の基板上に第１の半導体層の全部を形成した状態を示す断面図である。 図２の基板上に第１及び第２の半導体層を形成した状態を示す断面図である。 実施例１の完成したＨＥＭＴを示す断面図である。 実施例２の完成したＨＥＭＴを示す断面図である。 実施例３のＨＥＭＴを形成するためにマスクを伴った基板上に第１の半導体層の一部を形成した状態を示す面面図である。 実施例３のＨＥＭＴを形成するためにマスクを伴った基板上に第１の半導体層の全部を形成した状態を示す面面図である。 実施例３の完成したＨＥＭＴを示す断面図である。 実施例４の完成したＨＥＭＴを示す断面図である。 実施例５の完成したＨＥＭＴを示す断面図である。 実施例６の完成したＨＥＭＴを示す断面図である。 実施例７のＨＥＭＴを形成するためのマスクを伴った基板を示す断面図である。 実施例８の完成したＨＥＭＴを示す平面図である。 実施例９のＨＥＭＴのための基板及びマスクを伴った第１の半導体層を図４と同様に示す断面図である。 実施例１０の完成したＨＥＭＴを示す断面図である。
符号の説明
１，１ａ、１ｂ 基板
９ マスク
１０，１０ａ 第１の半導体層（電子走行層）
１８，１８ａ 第２の半導体層（電子供給層）
１１，１１ａ、１９，１９ａ 溝（凹部）
２６ ソース電極
２７ ドレイン電極
２８ ゲート電極

Claims (19)

  1. ２次元キャリアガス層を電流通路として使用するノーマリオフ型電界効果半導体装置の製造方法であって、
    基板の主面の第１の部分と第２の部分との間の第３の部分の上に、半導体材料が成長することを阻害する性質を有する材料から成るマスクを形成する工程と、
    前記基板の主面の前記第１の部分と前記第２の部分との上に第１の半導体材料をエピタキシャル成長させると共に前記マスクの上に前記第１の半導体材料を横方向成長させて、前記基板の前記主面の前記第１及び第２の部分の上に配置された第１及び第２の成長部分と前記マスクの上に配置され且つ前記マスクに到達しない深さの凹部を有している第３の成長部分とを備えた第１の半導体層を得る工程と、
    前記第１の半導体層の主面上に第２の半導体材料をエピタキシャル成長させて、前記第１の半導体層の主面の前記凹部に対応した凹部を有する第２の半導体層を得る工程と、
    前記第１の半導体層の前記第１の成長部分と前記第２の半導体層との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合されたソース電極を形成する工程と、
    前記第１の半導体層の前記第２の成長部分と前記第２の半導体層との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合されたドレイン電極を形成する工程と、
    前記第２の半導体層の前記凹部の側壁上にゲート手段を形成する工程と
    を備えていることを特徴とする電界効果半導体装置の製造方法。
  2. 前記第１の半導体層の主面の前記凹部は断面形状においてＶ字状溝であることを特徴とする請求項１記載の電界効果半導体装置の製造方法。
  3. 前記第１の半導体層の主面の前記凹部は、対の側面とこの対の側面間の平坦な底面とを有する溝であることを特徴とする請求項１記載の電界効果半導体装置の製造方法。
  4. 前記第１の半導体層を得る工程は、
    前記基板の主面の前記第１の部分及び前記第２の部分の上に第１の半導体材料をエピタキシャル成長させると共に前記マスクの上に前記第１の半導体材料を横方向成長させる第１の工程と、
    次に、前記基板の前記主面に対して垂直方向に前記第１の半導体材料をエピタキシャル成長させると共に前記マスクの上に前記垂直方向の成長速度よりも速い成長速度で前記第１の半導体材料を横方向成長させる第２の工程と
    を備えていることを特徴とする請求項３記載の電界効果半導体装置の製造方法。
  5. ２次元キャリアガス層を電流通路として使用するノーマリオフ型電界効果半導体装置の製造方法であって、
    基板の主面の第１の部分と第２の部分との間の第３の部分の上に、半導体材料が成長することを阻害する性質を有する材料から成るマスクを形成する工程と、
    前記基板の主面の第１の部分及び第２の部分の上に前記基板の前記主面に対して垂直方向に第１の半導体材料をエピタキシャル成長させると共に前記マスクの上に前記第１の半導体材料を横方向成長させて、前記基板の前記主面の前記第１及び第２の部分の上に配置された第１及び第２の成長部分と前記マスクの上に配置され且つ前記マスクに到達しない深さの平坦な底面と対の側面とを有している凹部を含んでいる第３の成長部分とを備えている第１の半導体層を得る工程と、
    前記第１の半導体層の主面上に第２の半導体材料をエピタキシャル成長させて、前記第１の半導体層の主面の前記凹部に対応した凹部を有する第２の半導体層を得る工程と、
    前記第１の半導体層の前記第１の成長部分と前記第２の半導体層との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合された第１の主電極を形成する工程と、
    前記第１の半導体層の前記凹部の前記底面に沿って生じる２次元キャリアガス層に電気的に結合された第２の主電極を形成する工程と、
    前記第２の半導体層の前記凹部の側壁上にゲート手段を形成する工程と
    を備えていることを特徴とする電界効果半導体装置の製造方法。
  6. ２次元キャリアガス層を電流通路として使用するノーマリオフ型電界効果半導体装置の製造方法であって、
    基板の主面の第１の部分の隣の第２の部分の上に、半導体材料が成長することを阻害する性質を有する材料から成るマスクを形成する工程と、
    前記基板の主面の第１の部分の上に前記基板の前記主面に対して垂直方向に第１の半導体材料をエピタキシャル成長させると共に前記マスクの上に前記第１の半導体材料を横方向成長させて、前記基板の前記主面の前記第１の部分の上に配置された第１の成長部分と、前記マスクの上に配置され且つ前記第１の成長部分よりも薄い厚みを有している平坦部と該平坦部と前記第１の成長部分との間の傾斜段差部を含んでいる第２の成長部分とを備えている第１の半導体層を得る工程と、
    前記第１の半導体層の主面上に第２の半導体材料をエピタキシャル成長させて、前記第１の半導体層の前記傾斜段差部に対応した傾斜段差部を有する第２の半導体層を得る工程と、
    前記第１の半導体層の前記第１の成長部分と前記第２の半導体層との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合された第１の主電極を形成する工程と、
    前記第１の半導体層の前記第２の成長部分における前記平坦部と前記第２の半導体層との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合された第２の主電極を形成する工程と、
    前記第２の半導体層の前記傾斜段差部上にゲート手段を形成する工程と
    を備えていることを特徴とする電界効果半導体装置の製造方法。
  7. ２次元キャリアガス層を電流通路として使用するノーマリオフ型電界効果半導体装置の製造方法であって、
    平面的に見て基板の主面の第１の部分によって囲まれている第２の部分の上に、半導体材料が成長することを阻害する性質を有する材料から成るマスクを形成する工程と、
    前記基板の主面の第１の部分の上に第１の半導体材料をエピタキシャル成長させると共に前記マスクの上に前記第１の半導体材料を横方向成長させて、前記基板の前記主面の前記第１の部分の上に配置された第１の成長部分と前記マスクの上に配置され且つ前記マスクに到達しない深さの平坦な底面とこの底面を囲む側面とを有している凹部を含んでいる第２の成長部分とを備えている第１の半導体層を得る工程と、
    前記第１の半導体層の主面上に第２の半導体材料をエピタキシャル成長させて、前記第１の半導体層の主面の前記凹部に対応した凹部を有する第２の半導体層を得る工程と、
    前記第１の半導体層の前記第１の成長部分と前記第２の半導体層との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合された第１の主電極を形成する工程と、
    前記第１の半導体層の前記凹部の前記底面に沿って生じる２次元キャリアガス層に電気的に結合された第２の主電極を形成する工程と、
    前記第２の半導体層の前記凹部の側面上にゲート手段を形成する工程と
    を備えていることを特徴とする電界効果半導体装置の製造方法。
  8. 前記第２の半導体層の前記凹部の側面又は前記傾斜部における厚みは、前記第２の半導体層の前記凹部又は前記傾斜部以外の部分の厚みよりも薄いことを特徴とする請求項１乃至７のいずれか１つに記載の電界効果半導体装置の製造方法。
  9. 前記第１の半導体材料は少なくともＧａ（ガリウム）とＮ（窒素）とを含む第１の窒化物半導体であり、前記第２の半導体材料は少なくともＩｎ（インジウム）又はＡｌ（アルミニウム）とＧａ（ガリウム）とＮ（窒素）とを含む第２の窒化物半導体であり、前記第２の窒化物半導体は前記第１の窒化物半導体よりも大きいバンドギャップを有していることを特徴とする請求項１乃至８のいずれか１つに記載の電界効果半導体装置の製造方法。
  10. 前記第１の半導体層は、互いに異なる成長条件で形成された複数の層の積層体から成ることを特徴とする請求項１乃至９のいずれか１つに記載の電界効果半導体装置の製造方法。
  11. 前記第２の半導体層は、互いに異なる組成を有する複数の層の積層体から成ることを特徴とする請求項１乃至１０のいずれか１つに記載の電界効果半導体装置の製造方法。
  12. 前記基板は前記第１の半導体材料を成長させることが可能な半導体基板又は絶縁基板であることを特徴とする請求項１乃至１１のいずれか１つに記載の電界効果半導体装置の製造方法。
  13. 前記基板は前記半導体又は絶縁体から成る第１の層と、前記第１の層の上に配置された前記第１の半導体材料を成長させることが可能な半導体から成る第２の層とから成ることを特徴とする請求項１乃至１１のいずれか１つに記載の電界効果半導体装置の製造方法。
  14. 前記ゲート手段は、前記第２の半導体層にショットキー接触しているゲート電極から成ることを特徴とする請求項１乃至１３のいずれか１つに記載の電界効果半導体装置の製造方法。
  15. 前記ゲート手段は、前記第２の半導体層の上に配置されたゲート絶縁膜と前記ゲート絶縁膜の上に配置されたゲート電極とから成ることを特徴とする請求項１乃至１３のいずれか１つに記載の電界効果半導体装置の製造方法。
  16. ２次元キャリアガス層を電流通路として使用するノーマリオフ型電界効果半導体装置であって、
    基板と、
    前記基板の主面の第１の部分と第２の部分との間の第３の部分の上に配置され且つ半導体材料が成長することを阻害する性質を有する材料から成るマスクと、
    前記基板の主面の前記第１の部分及び前記第２の部分の上に第１の半導体材料をエピタキシャル成長させることによって形成された第１及び第２の成長部分と前記マスクの上に第１の半導体材料を横方向成長させることによって形成され且つ前記マスクに到達しない深さの凹部を有している第３の成長部分とを備えた第１の半導体層と、
    前記第１の半導体層の主面上に第２の半導体材料をエピタキシャル成長させることによって形成されたものであり、前記第１の半導体層の主面の前記凹部の対の側面を除く領域を前記第１の半導体層にノーマリ状態で２次元キャリアガス層を生じさせることができる厚みを有して覆う第１の部分と、前記第１の半導体層の前記凹部の対の側面を前記第１の半導体層にノーマリ状態で２次元キャリアガス層を生じさせることができない厚みを有して覆う第２の部分とを備えている第２の半導体層と、
    前記第１の半導体層の前記第１の成長部分と前記第２の半導体層との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合された第１の主電極と、
    前記第１の半導体層の前記第２の成長部分と前記第２の半導体層との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合された第２の主電極と、
    前記第２の半導体層の前記第２の部分の上に配置されたゲート手段と
    を備えていることを特徴とする電界効果半導体装置。
  17. ２次元キャリアガス層を電流通路として使用するノーマリオフ型電界効果半導体装置であって、
    基板と、
    前記基板の主面の第１の部分と第２の部分との間の第３の部分の上に配置され且つ半導体材料が成長することを阻害する性質を有する材料から成るマスクと、
    前記基板の主面の前記第１の部分及び前記第２の部分の上に前記基板の前記主面に対して垂直方向に第１の半導体材料をエピタキシャル成長させると共に前記マスクの上に前記第１の半導体材料を横方向成長させたものであって、前記基板の前記主面の前記第１及び第２の部分の上に配置された第１及び第２の成長部分と前記マスクの上に配置され且つ前記マスクに到達しない深さの平坦な底面と対の側面とを有している凹部を含んでいる第３の成長部分とを備えた第１の半導体層と、
    前記第１の半導体層の主面の前記凹部の対の側面を除く領域を前記第１の半導体層にノーマリ状態で２次元キャリアガス層を生じさせることができる厚みを有して覆う第１の部分と前記凹部の対の側面を前記第１の半導体層にノーマリ状態で２次元キャリアガス層を生じさせることができない厚みを有して覆う第２の部分とを備えた第２の半導体層と、
    前記第１の半導体層の前記第１の成長部分と前記第２の半導体層の前記第１の部分との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合された第１の主電極と、
    前記第１の半導体層の前記凹部の前記底面と前記第２の半導体層の前記第１の部分との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合された第２の主電極と、
    前記第２の半導体層の前記第２の部分の上に配置されたゲート手段と
    を備えていることを特徴とする電界効果型半導体装置。
  18. ２次元キャリアガス層を電流通路として使用するノーマリオフ型電界効果半導体装置であって、
    基板と、
    前記基板の主面の第１の部分の隣の第２の部分の上に配置され且つ半導体材料が成長することを阻害する性質を有する材料から成るマスクと、
    前記基板の主面の前記第１の部分の上に第１の半導体材料をエピタキシャル成長させることによって形成された第１の成長部分と前記マスクの上に第１の半導体材料を横方向成長させることによって形成され且つ前記第１の成長部分よりも薄い厚みを有している平坦部と該平坦部と前記第１の成長部分との間の傾斜段差部を含んでいる第２の成長部分とを備えた第１の半導体層と、
    前記第１の半導体層の主面上に第２の半導体材料をエピタキシャル成長させることによって形成されたものであり、前記第１の半導体層の主面の前記傾斜段差部に対応する傾斜段差部を有している第２の半導体層と、
    前記第１の半導体層の前記第１の成長部分と前記第２の半導体層との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合された第１の主電極と、
    前記第１の半導体層の前記第２の成長部分における前記平坦部と前記第２の半導体層との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合された第２の主電極と、
    前記第２の半導体層の前記傾斜段差部の上に配置されたゲート手段と
    を備えていることを特徴とする電界効果半導体装置。
  19. ２次元キャリアガス層を電流通路として使用するノーマリオフ型電界効果半導体装置であって、
    基板と、
    平面的に見て前記基板の主面の第１の部分によって囲まれている第２の部分の上に配置され且つ半導体材料が成長することを阻害する性質を有する材料で形成されているマスクと、
    前記基板の主面の第１の部分の上に第１の半導体材料をエピタキシャル成長させることによって形成された第１の成長部分と前記マスクの上に前記第１の半導体材料を横方向成長させることによって形成され且つ前記マスクに到達しない深さの平坦な底面とこの底面を囲む側面とを有している凹部を含んでいる第２の成長部分とを備えた第１の半導体層と、
    前記第１の半導体層の主面上に第２の半導体材料をエピタキシャル成長させることによって形成されたものであり、前記第１の半導体層の前記第１の成長部分を前記第１の半導体層にノーマリ状態で２次元キャリアガス層を生じさせることができる厚みを有して覆う第１の部分と、前記第１の半導体層の前記第２の成長部分の前記底面を前記第１の半導体層にノーマリ状態で２次元キャリアガス層を生じさせることができる厚みを有して覆う第２の部分と、前記第１の半導体層の前記第２の成長部分の前記側面を前記第１の半導体層にノーマリ状態で２次元キャリアガス層を生じさせることができない厚みを有して覆う第３の部分とを備えている第２の半導体層と、
    前記第１の半導体層の前記第１の成長部分と前記第２の半導体層の前記第１の部分との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合され第１の主電極と、
    前記第１の半導体層の前記第２の成長部分の前記底面と前記第２の半導体層の前記第２の部分との間のヘテロ接合に基づいて生じる２次元キャリアガス層に電気的に結合された第２の主電極と、
    前記第２の半導体層の前記第３の部分の上に配置されたゲート手段と
    を備えていることを特徴とする電界効果型半導体装置。
JP2007178390A 2007-07-06 2007-07-06 電界効果半導体装置及びその製造方法 Expired - Fee Related JP5245305B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007178390A JP5245305B2 (ja) 2007-07-06 2007-07-06 電界効果半導体装置及びその製造方法
US12/165,913 US7615452B2 (en) 2007-07-06 2008-07-01 Method of fabrication of normally-off field-effect semiconductor device
US12/565,024 US7859017B2 (en) 2007-07-06 2009-09-23 Normally-off field-effect semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007178390A JP5245305B2 (ja) 2007-07-06 2007-07-06 電界効果半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009016655A JP2009016655A (ja) 2009-01-22
JP5245305B2 true JP5245305B2 (ja) 2013-07-24

Family

ID=40220751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007178390A Expired - Fee Related JP5245305B2 (ja) 2007-07-06 2007-07-06 電界効果半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7615452B2 (ja)
JP (1) JP5245305B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009015350A1 (en) * 2007-07-26 2009-01-29 S.O.I.Tec Silicon On Insulator Technologies Epitaxial methods and templates grown by the methods
JP5562579B2 (ja) * 2009-05-12 2014-07-30 日本碍子株式会社 半導体素子用エピタキシャル基板の作製方法
JP4786730B2 (ja) * 2009-05-28 2011-10-05 シャープ株式会社 電界効果型トランジスタおよびその製造方法
JP5580012B2 (ja) * 2009-09-10 2014-08-27 株式会社東芝 ショットキーバリアダイオード及びその製造方法
JP5589329B2 (ja) * 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
DE112009005412B4 (de) * 2009-12-03 2021-09-16 Snaptrack, Inc. Transistor mit seitlichem Emitter und Kollektor und Herstellungsverfahren
US8242510B2 (en) * 2010-01-28 2012-08-14 Intersil Americas Inc. Monolithic integration of gallium nitride and silicon devices and circuits, structure and method
KR101120904B1 (ko) * 2010-03-25 2012-02-27 삼성전기주식회사 반도체 소자 및 그 제조 방법
KR101046055B1 (ko) * 2010-03-26 2011-07-01 삼성전기주식회사 반도체 소자 및 그 제조 방법
JP5454283B2 (ja) * 2010-03-26 2014-03-26 沖電気工業株式会社 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ
US20110241020A1 (en) * 2010-03-31 2011-10-06 Triquint Semiconductor, Inc. High electron mobility transistor with recessed barrier layer
US20120116853A1 (en) * 2010-11-09 2012-05-10 Samir Hanna Safar System and process for evaluation of athlete performance
KR101204622B1 (ko) * 2010-12-09 2012-11-23 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
US8409892B2 (en) * 2011-04-14 2013-04-02 Opto Tech Corporation Method of selective photo-enhanced wet oxidation for nitride layer regrowth on substrates
KR101813180B1 (ko) 2011-06-28 2017-12-29 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
JP6069688B2 (ja) * 2012-06-18 2017-02-01 富士通株式会社 化合物半導体装置及びその製造方法
CN102856370B (zh) * 2012-09-18 2016-04-13 苏州晶湛半导体有限公司 一种增强型开关器件
CN104704615B (zh) * 2012-09-28 2017-04-05 夏普株式会社 开关元件
KR20140066015A (ko) 2012-11-22 2014-05-30 삼성전자주식회사 이종 접합 전계 효과 트랜지스터 및 제조 방법
US8623747B1 (en) * 2012-12-17 2014-01-07 Translucent, Inc. Silicon, aluminum oxide, aluminum nitride template for optoelectronic and power devices
US9129889B2 (en) * 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
US10312360B2 (en) 2013-06-18 2019-06-04 Stephen P. Barlow Method for producing trench high electron mobility devices
US20150079738A1 (en) * 2013-06-18 2015-03-19 Stephen P. Barlow Method for producing trench high electron mobility devices
DE102013222160A1 (de) * 2013-10-31 2015-04-30 Robert Bosch Gmbh Halbleiterbauelement sowie ein Verfahren zur Erzeugung eines Halbleiterbauelementes in einem eine kristallographische (100)-Orientierung aufweisenden Substrat
US10032911B2 (en) 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
EP3087612A4 (en) * 2013-12-23 2017-07-26 Intel Corporation Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
CN103715086A (zh) * 2013-12-27 2014-04-09 苏州晶湛半导体有限公司 一种增强型器件的制造方法
US10388777B2 (en) * 2015-06-26 2019-08-20 Intel Corporation Heteroepitaxial structures with high temperature stable substrate interface material
US9786775B2 (en) * 2015-11-27 2017-10-10 Epistar Corporation Normally-off high electron mobility transistors and fabrication methods thereof
JP2019169572A (ja) * 2018-03-22 2019-10-03 株式会社東芝 半導体装置及びその製造方法
CN108598163A (zh) * 2018-05-14 2018-09-28 电子科技大学 一种GaN异质结纵向功率器件
CN111755332A (zh) * 2020-08-18 2020-10-09 松山湖材料实验室 一种增强型GaN HEMT器件及其制备方法
CN111816704A (zh) * 2020-08-18 2020-10-23 松山湖材料实验室 一种纳米开关器件及其制备方法
JP7534269B2 (ja) * 2021-07-26 2024-08-14 株式会社東芝 半導体装置
DE102022205006A1 (de) 2022-05-19 2023-11-23 Robert Bosch Gesellschaft mit beschränkter Haftung Bidirektionaler Leistungstransistor und Verfahren zum Herstellen eines bidirektionalen Leistungstransistors
WO2023243556A1 (ja) * 2022-06-15 2023-12-21 ローム株式会社 電界効果トランジスタ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008126A (en) * 1992-04-08 1999-12-28 Elm Technology Corporation Membrane dielectric isolation IC fabrication
JP3189877B2 (ja) * 1997-07-11 2001-07-16 日本電気株式会社 低転位窒化ガリウムの結晶成長方法
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
DE10142656A1 (de) * 2001-08-31 2003-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterschichten auf III-V-Nitridhalbleiter-Basis
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US20080006201A1 (en) * 2001-09-19 2008-01-10 Sumitomo Electric Industries, Ltd. Method of growing gallium nitride crystal
JP2004273661A (ja) * 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
JP4525894B2 (ja) 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP4776162B2 (ja) 2003-12-19 2011-09-21 古河電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP4579116B2 (ja) 2004-09-24 2010-11-10 インターナショナル レクティフィアー コーポレイション パワー半導体デバイス
JP2006179546A (ja) * 2004-12-21 2006-07-06 Matsushita Electric Ind Co Ltd 半導体電子装置
JP2007088185A (ja) * 2005-09-21 2007-04-05 Toshiba Corp 半導体装置及びその製造方法
US20090085055A1 (en) * 2007-09-27 2009-04-02 Hui Peng Method for Growing an Epitaxial Layer

Also Published As

Publication number Publication date
US7615452B2 (en) 2009-11-10
US20100012978A1 (en) 2010-01-21
JP2009016655A (ja) 2009-01-22
US7859017B2 (en) 2010-12-28
US20090008676A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
JP5245305B2 (ja) 電界効果半導体装置及びその製造方法
JP5261945B2 (ja) 電界効果半導体装置及びその製造方法
JP5397825B2 (ja) 電界効果半導体装置
US10529841B2 (en) Field effect transistor
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
JP5564815B2 (ja) 半導体装置及び半導体装置の製造方法
JP4381380B2 (ja) 半導体装置及びその製造方法
JP5348364B2 (ja) ヘテロ接合型電界効果半導体装置
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
US7750369B2 (en) Nitride semiconductor device
US8405125B2 (en) Semiconductor device and method for producing the same
JP5684574B2 (ja) 半導体装置
JP2008306130A (ja) 電界効果型半導体装置及びその製造方法
US9590071B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP5190923B2 (ja) ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
JP4786730B2 (ja) 電界効果型トランジスタおよびその製造方法
JP2006269534A (ja) 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板
JP2009099691A (ja) 電界効果半導体装置の製造方法
WO2018181237A1 (ja) 半導体装置
JP2010153748A (ja) 電界効果半導体装置の製造方法
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
JP2008226907A (ja) 窒化物半導体積層構造およびその形成方法、ならびに窒化物半導体素子およびその製造方法
JP2012204577A (ja) 窒化物半導体装置およびその製造方法
JP2018174196A (ja) 半導体装置および半導体装置の製造方法
WO2023238745A1 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees