[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010165783A - 電界効果型トランジスタおよびその製造方法 - Google Patents

電界効果型トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2010165783A
JP2010165783A JP2009005748A JP2009005748A JP2010165783A JP 2010165783 A JP2010165783 A JP 2010165783A JP 2009005748 A JP2009005748 A JP 2009005748A JP 2009005748 A JP2009005748 A JP 2009005748A JP 2010165783 A JP2010165783 A JP 2010165783A
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor layer
nitride
iii
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009005748A
Other languages
English (en)
Inventor
Nobuaki Teraguchi
信明 寺口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009005748A priority Critical patent/JP2010165783A/ja
Publication of JP2010165783A publication Critical patent/JP2010165783A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】窒化物系III‐V化合物半導体からなるHFETのノーマリオフ化を図る。
【解決手段】GaNチャネル層3上に積層されたAl0.2Ga0.8N障壁層4に大きさおよび形状がランダムに形成された凹部8内を埋めるようにゲート電極7を形成している。こうして、2次元電子ガス(2DEG)が発生する面積を減少させ、全体の2DEG密度を低減させて、ノーマリオフ化を図ることができる。その際に、AlGaN障壁層4における転位部分(結晶欠陥部分)を選択的にウェットエッチングすることにより、ダメージを生じさせることなく大きさおよび形状がランダムな凹部8を形成し、チャネル移動度の低下を抑制してチャネル領域でのオン抵抗の増大を防止する。
【選択図】図1

Description

この発明は、窒化物系III‐V族化合物半導体からなるノーマリオフタイプの電界効果型トランジスタおよびその製造方法に関する。
従来、窒化物系III‐V化合物半導体を用いたAlGaN/GaNへテロ構造を有する電界効果型トランジスタ(HFET)においては、ウルツ鉱構造を採る窒化物系III‐V化合物半導体のC面を基板表面と並行にしているため、ピエゾ効果や自発分極によって電子が誘起され、AlGaN/GaN界面に2次元電子ガス(2DEG)が形成される。その結果、ゲート電圧がゼロの場合であっても、ソース‐ドレイン間に電圧を印加するとドレイン電流が流れる。そのため、ノーマリオンタイプのトランジスタと呼ばれている。
しかしながら、負電源を用いない一般的な回路への応用を考えた場合には、ゲート電圧がゼロの場合にドレイン電流が流れることの無いノーマリオフタイプのトランジスタの方がより望ましい。そこで、窒化物系III‐V化合物半導体を用いたHFETのノーマリオフ化の方法が幾つか試みられている。
その1つは、特開2000−277724号公報(特許文献1)に開示された電界効果トランジスタである。上記特許文献1に開示された電界効果トランジスタでは、サファイア基板1の(0001)面上に、低温GaNバッファ層,アンドープGaN層,n‐AlxGa1-xN電子供給層およびn+‐AlyGa1-yNコンタクト層を順次成長させる。次に、上記n+‐AlyGa1-yNコンタクト層上にソース電極およびドレイン電極を形成し、ゲート領域直下の上記n+‐AlyGa1-yNコンタクト層をエッチング除去して上記n‐AlxGa1-xN電子供給層のゲート領域を露出させ、このゲート領域にゲート電極を形成する。その際に、上記n‐AlxGa1-xN電子供給層のゲート領域を、例えばドライエッチングによって薄層化することによって、上記アンドープGaN層における上記n‐AlxGa1-xN電子供給層との境界付近に形成される上記2DEGの量を調整してノーマリオフ化を図るようにしている。
他の1つは、電子情報通信学会技術研究報告ED2005−199〜208、P35〜P39(非特許文献1)に開示された「無極性(11−20)面上に形成されたAlGaN/GaNへテロ接合トランジスタのノーマリオフ動作」である。この非特許文献1には、サファイアR面基板上に、アンドープGaNおよびAlGaNをこの順にMOCVD(有機金属化学気相蒸着法:Metal-Organic Chemical Vapor Deposition)成長することにより、自発分極およびピエゾ分極の生じないウルツ鉱構造の無極性a面AlGaN/GaNへテロ構造を形成することができ、このa面AlGaN/GaNへテロ構造を用いてHFETを形成することによって、ノーマリオフ動作が得られることが開示されている。
他の1つは、IWN2006テクニカルダイジェスト WeED1−1 p144(非特許文献2)に開示された、SiのMOSトランジスタと同様のAlGaN/GaNヘテロ構造を用いないMIS構造トランジスタを用いる方法である。
しかしながら、上記従来の窒化物系III‐V化合物半導体HFETのノーマリオフ化には以下のような問題がある。
すなわち、上記ノーマリオフ化時における問題点は、如何にして、
(1)オン抵抗の増大を避けられるか。
(2)高いチャネル移動度を維持できるか。
という点にある。この点から上記従来のノーマリオフ化を検証すると、
上記特許文献1に開示された電界効果トランジスタにおいては、ソース領域およびドレイン領域におけるAlGaN/GaN界面には上記2DEGが存在するため、ソース領域およびドレイン領域におけるオン抵抗の増大は回避できる。しかしながら、チャネル領域の上記2DEGは減少し、然も上記n‐AlGaN電子供給層に対するドライエッチングによる薄層化のダメージがチャネル移動度を低下させるため、チャネル領域ではオン抵抗の増大が生ずるという問題がある。
また、上記非特許文献1に開示されたa面AlGaN/GaNへテロ構造を用いたHFETにおいては、ウルツ鉱構造の無極性面(例えばa面やm面)を用いているため、AlGaAs/GaAsの場合と同様に、キャリアを生じさせるためにはAlGaN層にドーピングを行なう必要がある。その際に、ソース領域あるいはドレイン領域における上記AlGaN層とのコンタクト抵抗を低減するためには、AlGaN層のドーピング濃度を増やす必要がある。ところが、ドーピング濃度を増やし過ぎるとゲートリーク電流が増大してしまうという問題がある。
また、上記非特許文献2に開示されたAlGaN/GaNヘテロ構造を用いないMIS構造トランジスタの場合には、AlGaN/GaN界面に形成される上記2DEGに比べてチャネル移動度が低いため、どうしてもオン抵抗を低減できないという問題がある。
このように、窒化物系III‐V化合物半導体を用いたHFETにおいて、高いチャネル移動度を維持し、オン抵抗の増大を抑制した状態で、ノーマリオフ化を図ることは非常に困難なのである。
特開2000−277724号公報
電子情報通信学会技術研究報告ED2005−199〜208、P35〜P39 IWN2006テクニカルダイジェスト WeED1−1 p144
そこで、この発明の課題は、高いチャネル移動度を維持して低いオン抵抗を呈する窒化物系III‐V化合物半導体からなるノーマリオフタイプの電界効果型トランジスタおよびその製造方法を提供することにある。
上記課題を解決するため、この発明の電界効果型トランジスタは、
基板上に形成された第1窒化物系III‐V族化合物半導体層と、
上記第1窒化物系III‐V族化合物半導体層上に積層されて形成されると共に、上記第1窒化物系III‐V族化合物半導体層とヘテロ接合を構成する第2窒化物系III‐V族化合物半導体層と、
上記第2窒化物系III‐V族化合物半導体層上に形成されたソース電極およびドレイン電極と、
上記第1窒化物系III‐V族化合物半導体層および上記第2窒化物系III‐V族化合物半導体層のうち、少なくとも上記第2窒化物系III‐V族化合物半導体層のゲート電極形成領域における少なくとも転位部分を含む領域に選択的に形成された大きさおよび形状がランダムな複数の凹部と、
上記複数の凹部内に埋め込まれると共に、上記第2窒化物系III‐V族化合物半導体層上にまで突出して形成されたゲート電極と
を備えたことを特徴としている。
上記構成によれば、上記ゲート電極は、上記窒化物系III‐V族化合物半導体層のゲート電極形成領域に形成された大きさおよび形状がランダムな複数の凹部内に埋め込まれて形成されている。したがって、上記第1,第2窒化物系III‐V族化合物半導体層からなるヘテロ接合部分に発生する2次元電子ガスの面積を減少させることができ、全体の2次元電子ガス密度を低減してノーマリオフ化を図ることができる。
その場合、上記窒化物系III‐V族化合物半導体層のゲート電極形成領域に形成された大きさおよび形状がランダムな複数の凹部は、例えばウェットエッチングによって少なくとも転位部分を含む領域に選択的に形成されている。したがって、ドライエッチングによるダメージを伴う方法で形成された場合とは異なり、チャネル移動度の低下を伴うことがなく、オン抵抗の上昇を抑制することができる。
また、1実施の形態の電界効果型トランジスタでは、
上記ゲート電極と上記窒化物系III‐V族化合物半導体層との間に、絶縁層が形成されている。
上記ゲート電極と上記窒化物系III‐V族化合物半導体層との間に絶縁層が形成されていない場合には、ピンチオフ電圧が0V程度となるためノイス等の原因で0.5V程度の電圧が上記ゲート電極に入力された場合にオンすることがあり、一般の回路に用いるのに適してはいない。
この実施の形態によれば、上記ゲート電極と上記窒化物系III‐V族化合物半導体層との間に絶縁層が形成されている。したがって、ピンチオフ電圧を+2V〜+3V程度にすることができるためノイス等の原因で0.5V程度の電圧がゲート電極に入力されてもオンすることはなく、一般の回路に用いるのに適した電界効果型トランジスタを得ることができるのである。
また、この発明の電界効果型トランジスタの製造方法は、
基板上に、第1の窒化物系III‐V族化合物半導体層を形成する工程と、
上記第1の窒化物系III‐V族化合物半導体層上に積層させて第2の窒化物系III‐V族化合物半導体層を形成して、上記第1の窒化物系III‐V族化合物半導体層と上記第2の窒化物系III‐V族化合物半導体層とで成るヘテロ接合を形成する工程と、
上記第2の窒化物系III‐V族化合物半導体層上にソース電極およびドレイン電極を形成する工程と、
上記第1の窒化物系III‐V族化合物半導体層および上記第2の窒化物系III‐V族化合物半導体層のうち、少なくとも上記第2の窒化物系III‐V族化合物半導体層のゲート電極形成領域における少なくとも転位部分を含む領域を選択的にエッチングすることによって、大きさおよび形状がランダムな複数の凹部を形成する工程と、
上記複数の凹部内に埋め込まれると共に、上記第2の窒化物系III‐V族化合物半導体層上にまで突出させてゲート電極を形成する工程と
を備えたことを特徴としている。
上記構成によれば、上記ゲート電極は、上記窒化物系III‐V族化合物半導体層のゲート電極形成領域に形成された大きさおよび形状がランダムな複数の凹部内に埋め込まれて形成されている。したがって、上記第1,第2窒化物系III‐V族化合物半導体層からなるヘテロ接合部分に発生する2次元電子ガスの面積を減少させることができ、全体の2次元電子ガス密度を低減してノーマリオフ化を図ることができる。
窒化物系III‐V族化合物半導体は、GaAs等の他のIII‐V族化合物半導体に比べて結晶欠陥が多い。したがって、上記特許文献1にあるようなドライエッチングによる薄層化を行った場合にはダメージが有るためにチャネル移動度の低下が生じる。
上記構成においては、上記窒化物系III‐V族化合物半導体層のゲート電極形成領域に形成するゲート電極形成用の複数の凹部を、少なくとも転位部分を含む領域を選択的にエッチングすることによって形成している。したがって、ドライエッチングによるダメージを伴う方法で形成された場合とは異なり、チャネル移動度の低下を伴うことがなく、オン抵抗の上昇を抑制することができる。
また、1実施の形態の電界効果型トランジスタの製造方法では、
上記窒化物系III‐V族化合物半導体層のゲート電極形成領域に形成される上記複数の凹部の大きさの合計値を、上記転位部分の総てを選択的にエッチングして得られる複数の凹部の大きさの合計値とは異ならせる。
この実施の形態によれば、上記窒化物系III‐V族化合物半導体層のゲート電極形成領域に形成するゲート電極形成用の複数の凹部を、少なくとも転位部分を含む領域を選択的にエッチングすることによって形成している。したがって、ピンチオフする電圧を調節するには、転位密度に応じて上記凹部の大きさの合計値を変える必要がある。すなわち、転位密度が、例えば上記凹部における最上部での総断面積の必要値を得るには小さい場合は、上記凹部の上記総断面積を、転位部分の総てを選択的にエッチングして得られる凹部の上記総面積よりも大きくする。一方、上記転位密度が大きい場合には、上記凹部の上記総断面積を、転位部分の総てを選択的にエッチングして得られる凹部の上記総面積よりも小さくする。こうして、0Vでピンチオフできるように調節するのである。
また、1実施の形態の電界効果型トランジスタの製造方法では、
上記転位部分に対する選択的エッチングは、アルカリ溶液を用いたウェットエッチングで行う。
この実施の形態によれば、上記転位部分に対する選択的エッチングを、アルカリ溶液を用いたウェットエッチングで行っている。したがって、加熱のみによって容易に上記転位部分を選択的にエッチングすることが可能になる。
また、1実施の形態の電界効果型トランジスタの製造方法では、
上記アルカリ溶液は、水酸化カリウムあるいは水酸化テトラメチルアンモニウムを含む溶液である。
この実施の形態によれば、水酸化カリウムあるいは水酸化テトラメチルアンモニウムを含むアルカリ溶液を用いるので、上記転位部分対する選択的エッチングを有効に行うことができる。
以上より明らかなように、この発明によれば、ゲート電極を、窒化物系III‐V族化合物半導体層のゲート電極形成領域に形成された大きさおよび形状がランダムな複数の凹部内に埋め込んで形成したので、第1,第2窒化物系III‐V族化合物半導体層からなるヘテロ接合部分に発生する2次元電子ガスの面積を減少させることができ、全体の2次元電子ガス密度を低減してノーマリオフ化を図ることができる。
その場合、上記窒化物系III‐V族化合物半導体層のゲート電極形成領域に形成された大きさおよび形状がランダムな複数の凹部は、ウェットエッチングによって少なくとも転位部分を含む領域に選択的に形成されている。したがって、ドライエッチングによるダメージを伴う方法で形成された場合とは異なり、チャネル移動度の低下を伴うことがなく、オン抵抗の上昇を抑制することができる。
この発明の電界効果型トランジスタにおける縦断面図である。 図1に示す電界効果型トランジスタの各製造工程での断面を示す図である。 図2に続く各製造工程での断面を示す図である。 図1とは異なる電界効果型トランジスタの縦断面図である。
以下、この発明を図示の実施の形態により詳細に説明する。
・第1実施の形態
図1は、本実施の形態の電界効果型トランジスタにおける縦断面図である。本実施の形態における電界効果型トランジスタは、高いチャネル移動度を有するAlGaN/GaNヘテロ構造を有する電界効果型トランジスタを用い、ゲート領域下でエッチングダメージが無く且つチャネル領域のオン抵抗が小さいノーマリオフ化を図った電界効果型トランジスタである。
図1において、本実施の形態における電界効果型トランジスタは、サファイア基板1上に、GaN低温バッファ層2,GaNチャネル層3およびAl0.2Ga0.8N障壁層4を、この順序で積層している。AlGaN障壁層4上にはソース電極5とドレイン電極6とが形成されており、ソース電極5とドレイン電極6との間にはゲート電極7が形成されている。すなわち、本実施の形態においては、上記第1窒化物系III‐V族化合物半導体層をGaNチャネル層3で構成する一方、上記第2窒化物系III‐V族化合物半導体層をAl0.2Ga0.8N障壁層4で構成しているのである。
ここで、上記ゲート電極7は、AlGaN障壁層4上に所定の厚みを有して形成されると共に、AlGaN障壁層4とGaNチャネル層3の表層部とにおけるゲート領域に形成された大きさおよび形状がランダムな(以下、不規則性を有すると言う)凹部8内にも形成されている。その場合、上記不規則性を有する凹部8は、ドライエッチングのごとくダメージを伴う方法で形成されたものではなく、ウェットエッチングの様にダメージを伴わない方法によって形成されたものである。そのため、チャネル領域における電子移動度の低下を伴わないのである。
尚、9は、上記GaNチャネル層3の表層における電子供給層として機能するAlGaN障壁層4との境界部分に形成された2次元電子ガス(2DEG)の領域である。
図2および図3は、上記AlGaN/GaNヘテロ構造電界効果型トランジスタの各製造工程での断面を示す図である。以下、図2および図3に従って、本AlGaN/GaNヘテロ構造電界効果型トランジスタの製造方法について説明する。
先ず、図2(a)に示すように、上記サファイア基板1上に、上記GaN低温バッファ層2(成長温度550℃,膜厚20nm)、GaNチャネル層3(成長温度1150℃,膜厚2μm)、Al0.2Ga0.8N障壁層4(成長温度1150℃,膜厚20nm)を、エピタキシャル成長によって順次形成する。
次に、図2(b)に示すように、図2(a)のごとく形成されたウェハの全面に、エッチングマスク10としてSiO2を20nm程度堆積する。尚、上記SiO2に換えてSiNxを堆積してもよい。ここで、SiO2またはSiNxの堆積方法としては、熱CVD(Chemical Vapor Deposition:化学蒸着法)やプラズマCVDあるいはスパッタ法の何れを用いてもよい。さらに、図2(c)に示すように、SiO2層10上にフォトマスク11を形成した後ゲートエッチング領域のパターニングを行う。
次に、図2(d)に示すように、上記SiO2層10におけるゲートエッチング領域を、バッファードフッ酸でエッチングする。そうした後、図3(e)に示すように、ゲートエッチング領域における少なくともAlGaN障壁層4に対して、10%の水酸化テトラメチルアンモニウム(TMAH)水溶液を100℃に加熱したエッチャントで、15分間エッチングを行う。この場合、上記エッチングは、エッチング領域全体を均一にエッチングするのではなく、特に転位部分(結晶欠陥部分)を選択的にエッチングすることによって行う。そうした後、図3(f)に示すようにSiO2層10を除去する。
図3(g)に示すように、上記AlGaN障壁層4上にフォトマスク12を形成した後、ソース領域およびドレイン領域のパターニングを行う。その後、図3(h)に示すように、オーミック電極用の金属を堆積し、リフトオフした後、熱処理によってオーミック化を図る。こうして、ソース電極5およびドレイン電極6を形成する。その際に、上記オーミック化によって、ソース電極5の直下におけるAlGaN障壁層4からGaNチャネル層3表層の2DEG領域9に掛けてソース領域13が形成される一方、ドレイン電極6の直下におけるAlGaN障壁層4からGaNチャネル層3表層の2DEG領域9に掛けて、ドレイン領域14が形成される。
尚、上記オーミック電極用の金属としては、Hf/Al/Hf/AuやTi/Al/Mo/Auを用いることができる。また、上記熱処理の条件は、金属の膜厚によっても異なるが、本実施の形態においては800℃/1minとしている。
その後に、図3(i)に示すように、上記ソース電極5およびドレイン電極6を含むウェハの全面にフォトマスク15を形成した後、ゲート領域のパターニングを行う。そして、図3(j)に示すように、ゲート電極形成用の金属を堆積した後リフトオフし、上記転位部分に選択的に形成された不規則性を有する凹部8内にまで埋め込まれたゲート電極7を形成する。その場合におけるゲート電極形成用の金属としては、Pt,Ni,Pd,WN等を用いることができるが、本実施の形態においてはWNを用いた。こうして、AlGaN/GaNヘテロ構造電界効果型トランジスタが完成する。
こうして製造されたAlGaN/GaNヘテロ構造電界効果型トランジスタは、ピンチオフ電圧0Vのノーマリオフ動作を示した。
以上の如く、本実施の形態においては、上記GaNチャネル層3上に積層されたAl0.2Ga0.8N障壁層4に不規則性を有して形成された凹部8内を埋めるようにゲート電極7を形成している。したがって、AlGaN障壁層4上のみに平面的に形成されたゲート電極によって形成される空乏層よりも、凹部8内にまで立体的に形成されたゲート電極7によって形成される本実施の形態における空乏層はより3次元的に拡がることができ、GaNチャネル層3の表層におけるAlGaN障壁層4との境界部分に上記2DEGが発生する面積を減少させることができる。その結果、全体の2DEG密度を低減して、ノーマリオフ化を図ることができるのである。
その場合、上記特許文献1に開示された電界効果トランジスタのごとく、ゲート領域が平面的に薄層化されたAlGaN電子供給層にゲート電極を形成する場合に比べて、不規則性を有する凹部8内にゲート電極7を形成することによって、ゲート電圧が0Vの場合であってもピンチオフできるように、AlGaN障壁層4の表層における凹部8の総断面積を調整することができる。したがって、上記2DEG密度の低減とチャネル移動度の維持との両立を図ることができるのである。
すなわち、本実施の形態においては、特許請求の範囲における「大きさ」の一例として上記総断面積を用いるのである。
ところで、窒化物系III‐V族化合物半導体は、GaAs等の他のIII‐V族化合物半導体に比べて結晶欠陥が多い。また、上記特許文献1に記載されているようなドライエッチングによる薄層化では、ダメージが生ずるためにチャネル移動度の低下が生じる。そこで、本実施の形態においては、AlGaN障壁層4およびGaNチャネル層3における上記結晶欠陥を選択的にウェットエッチングすることにより、ダメージを生じさせることなく不規則性を有する凹部8を形成し、チャネル移動度の低下を抑制してチャネル領域でのオン抵抗の増大を防止するのである。
その際に、上述したように、ゲート電圧が0Vの場合であってもピンチオフできるように、AlGaN障壁層4の表層における凹部8の総断面積を調整するのであるが、転位密度に応じて凹部8の大きさを変えなければピンチオフの電圧を調節することができない。すなわち、転位密度が小さい場合には凹部8の上記総断面積を大きくする一方、転位密度が大きい場合には凹部8の上記総断面積を小さくして、0Vでピンチオフできるように調節する必要がある。そこで、本実施の形態においては、転位密度が、凹部8における上記総断面積の必要値を得るには小さ過ぎる場合、つまり転位部分の総てを選択的にエッチングして得られる凹部の上記総断面積が、目標とする凹部8の上記総面積よりも小さい場合には、上記TMAH水溶液の濃度,温度またはエッチング時間等のエッチング条件を調整することにより、凹部8の上記総断面積を大きくする。一方、転位密度が大き過ぎる場合、つまり転位部分の総てを選択的にエッチングして得られる凹部の上記総断面積が、目標とする凹部8の上記総面積よりも大きい場合には、凹部8の上記総断面積を小さくするのである。したがって、本実施の形態においては、凹部8の先端がGaNチャネル層3の表層部にまで達しているが必ずしもその必要はなく、AlGaN障壁層4のみに形成されていても差し支えない。要は、ゲート電極7によって形成される空乏層が2DEG領域9に掛かって、0Vでピンチオフできるように凹部8を形成すればよいのである。
尚、本実施の形態においては、上記AlGaN障壁層4に対する上記転位部分を含む領域の選択的エッチングを、上記TMAH水溶液をエッチャントして行っているが、この発明はこれに限定されるものではなく、水酸化カリウム(KOH)等のアルカリ溶液を用いればよい。
・第2実施の形態
図4は、本実施の形態の電界効果型トランジスタにおける縦断面図である。本実施の形態における電界効果型トランジスタは、シリコン基板を用いたAlGaN/GaNヘテロ構造を有する電界効果型トランジスタである。
図4において、本実施の形態における電界効果型トランジスタは、シリコン(Si)基板21上に、AlN/AlGaNからなる初期成長層22,AlN/GaN多層膜からなるバッファ層23,GaNチャネル層24及びAl0.2Ga0.8N障壁層25を、この順序で積層している。そして、AlGaN障壁層25上にはソース電極26とドレイン電極27とが形成されており、ソース電極26とドレイン電極27との間にはゲート電極28が形成されている。
上記ゲート電極28は、上記第1実施の形態の場合と同様に、AlGaN障壁層25上に所定の厚みを有して形成されると共に、AlGaN障壁層25におけるゲート領域に不規則性を持って形成された凹部29内にも形成されている。尚、30は、上記GaNチャネル層24の表層における電子供給層として機能するAlGaN障壁層25との境界部分に形成された2次元電子ガス(2DEG)の領域である。
本AlGaN/GaNヘテロ構造電界効果型トランジスタの製造プロセスは、上記第1実施の形態の場合と略同じである。但し、AlN/GaN多層膜からなるバッファ層23は、AlN層とGaN層とを交互に複数層繰り返して形成する。また、本実施の形態が、上記第1実施の形態と大きく異なる点は、AlGaN障壁層25をエッチングする条件にある。
サファイア基板上のAlGaN層に比べて、シリコン基板上のAlGaN層は、転位密度が1桁〜2桁程度大きくなっている。したがって、設定するAlGaN障壁層25の表層における凹部29の総断面積を、サファイア基板を用いる場合よりも小さくしなければならない。そのために、上記総断面積が上記第1実施の形態の場合と同じ凹部を形成する場合には、本実施の形態においては、上記第1実施の形態の場合よりも、より緩やかなエッチング条件でエッチングを行う必要がある。本実施の形態においては、5%のTMAH水溶液を50℃に加熱したエッチャントで、10分間エッチングを行った。
以上のようにして形成されたAlGaN/GaNヘテロ構造電界効果型トランジスタは、ピンチオフ電圧0Vのノーマリオフ動作を示した。
・第3実施の形態
本実施の形態における電界効果型トランジスタは、上記第1実施の形態または上記第2実施の形態におけるAlGaN/GaNヘテロ構造電界効果型トランジスタにおいて、上記ゲート電極と上記窒化物系III‐V族化合物半導体層との間に、絶縁体層を形成したAlGaN/GaNヘテロ構造電界効果型トランジスタである。
上記第1実施の形態および上記第2実施の形態の場合のように、上記ゲート電極と上記窒化物系III‐V族化合物半導体層との間に絶縁体が形成されていない状態では、ピンチオフ電圧は0V程度である。そのため、ノイス等の原因で0.5V程度の電圧が上記ゲート電極に入力された場合にオンすることがあり、一般の回路に用いるのには適さない。そこで、ピンチオフ電圧を+2V〜+3V程度にするために、絶縁体を上記ゲート電極と上記窒化物系III‐V族化合物半導体との間に形成することが好ましい。
そこで、本実施の形態においては、ゲート電極を形成する前に、つまり、例えば上記第1実施の形態に適用する場合には、図3(i)に示すフォトマスクにおけるゲート領域のパターニング工程と、図3(j)に示すゲート電極の形成工程との間に、膜厚が10nmのSiO2からなるゲート絶縁膜を堆積する工程を設ける。そして、その後に、ゲート電極を堆積してAlGaN/GaNヘテロ構造を有するMIS型の電界効果型トランジスタを製造するのである。尚、ゲート絶縁膜を堆積する工程以外の各工程条件は、上記第1実施の形態の場合と同様である。また、本実施の形態を上記第2実施の形態に適用する場合も同様である。
上述したように、本実施の形態によれば、上記ゲート電極と上記窒化物系III‐V族化合物半導体層との間にゲート絶縁膜を形成することによって、ピンチオフ電圧を約+3Vに上昇させることができ、より望ましいノーマリオフ動作が実現可能となるのである。
1…サファイア基板、
2…GaN低温バッファ層、
3,24…GaNチャネル層、
4,25…Al0.2Ga0.8N障壁層、
5,26…ソース電極、
6,27…ドレイン電極、
7,28…ゲート電極、
8,29…凹部、
9,30…2DEG領域、
10…エッチングマスク、
11,12,15…フォトマスク、
13…ソース領域、
14…ドレイン領域、
21…シリコン基板、
22…AlN/AlGaN初期成長層、
23…AlN/GaN多層バッファ層。

Claims (6)

  1. 基板上に形成された第1窒化物系III‐V族化合物半導体層と、
    上記第1窒化物系III‐V族化合物半導体層上に積層されて形成されると共に、上記第1窒化物系III‐V族化合物半導体層とヘテロ接合を構成する第2窒化物系III‐V族化合物半導体層と、
    上記第2窒化物系III‐V族化合物半導体層上に形成されたソース電極およびドレイン電極と、
    上記第1窒化物系III‐V族化合物半導体層および上記第2窒化物系III‐V族化合物半導体層のうち、少なくとも上記第2窒化物系III‐V族化合物半導体層のゲート電極形成領域における少なくとも転位部分を含む領域に選択的に形成された大きさおよび形状がランダムな複数の凹部と、
    上記複数の凹部内に埋め込まれると共に、上記第2窒化物系III‐V族化合物半導体層上にまで突出して形成されたゲート電極と
    を備えたことを特徴とする電界効果型トランジスタ。
  2. 請求項1に記載の電界効果型トランジスタにおいて、
    上記ゲート電極と上記窒化物系III‐V族化合物半導体層との間に、絶縁層が形成されている
    ことを特徴とする電界効果型トランジスタ。
  3. 基板上に、第1の窒化物系III‐V族化合物半導体層を形成する工程と、
    上記第1の窒化物系III‐V族化合物半導体層上に積層させて第2の窒化物系III‐V族化合物半導体層を形成して、上記第1の窒化物系III‐V族化合物半導体層と上記第2の窒化物系III‐V族化合物半導体層とで成るヘテロ接合を形成する工程と、
    上記第2の窒化物系III‐V族化合物半導体層上にソース電極およびドレイン電極を形成する工程と、
    上記第1の窒化物系III‐V族化合物半導体層および上記第2の窒化物系III‐V族化合物半導体層のうち、少なくとも上記第2の窒化物系III‐V族化合物半導体層のゲート電極形成領域における少なくとも転位部分を含む領域を選択的にエッチングすることによって、大きさおよび形状がランダムな複数の凹部を形成する工程と、
    上記複数の凹部内に埋め込まれると共に、上記第2の窒化物系III‐V族化合物半導体層上にまで突出させてゲート電極を形成する工程と
    を備えたことを特徴とする電界効果型トランジスタの製造方法。
  4. 請求項3に記載の電界効果型トランジスタの製造方法において、
    上記窒化物系III‐V族化合物半導体層のゲート電極形成領域に形成される上記複数の凹部の大きさの合計値を、上記転位部分の総てを選択的にエッチングして得られる複数の凹部の大きさの合計値とは異ならせる
    ことを特徴とする電界効果型トランジスタの製造方法。
  5. 請求項3あるいは請求項4に記載の電界効果型トランジスタの製造方法において、
    上記少なくとも転位部分を含む領域に対する選択的エッチングは、アルカリ溶液を用いたウェットエッチングで行う
    ことを特徴とする電界効果型トランジスタの製造方法。
  6. 請求項5に記載の電界効果型トランジスタの製造方法において、
    上記アルカリ溶液は、水酸化カリウムあるいは水酸化テトラメチルアンモニウムを含む溶液である
    ことを特徴とする電界効果型トランジスタの製造方法。
JP2009005748A 2009-01-14 2009-01-14 電界効果型トランジスタおよびその製造方法 Pending JP2010165783A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009005748A JP2010165783A (ja) 2009-01-14 2009-01-14 電界効果型トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009005748A JP2010165783A (ja) 2009-01-14 2009-01-14 電界効果型トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2010165783A true JP2010165783A (ja) 2010-07-29

Family

ID=42581753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009005748A Pending JP2010165783A (ja) 2009-01-14 2009-01-14 電界効果型トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2010165783A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977294A (zh) * 2016-05-06 2016-09-28 杭州电子科技大学 一种新型常关型iii-v异质结场效应晶体管
JP2017017253A (ja) * 2015-07-03 2017-01-19 富士通株式会社 化合物半導体装置及びその製造方法
CN108735601A (zh) * 2018-04-16 2018-11-02 厦门市三安集成电路有限公司 利用原位生长图形化势垒层制备的hemt及其方法
CN109449197A (zh) * 2018-10-31 2019-03-08 天津津航计算技术研究所 一种具有高低栅及多凹槽的氮化镓调制掺杂场效应晶体管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114219A (ja) * 2008-11-05 2010-05-20 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114219A (ja) * 2008-11-05 2010-05-20 Toshiba Corp 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017253A (ja) * 2015-07-03 2017-01-19 富士通株式会社 化合物半導体装置及びその製造方法
CN105977294A (zh) * 2016-05-06 2016-09-28 杭州电子科技大学 一种新型常关型iii-v异质结场效应晶体管
CN108735601A (zh) * 2018-04-16 2018-11-02 厦门市三安集成电路有限公司 利用原位生长图形化势垒层制备的hemt及其方法
CN108735601B (zh) * 2018-04-16 2021-04-16 厦门市三安集成电路有限公司 利用原位生长图形化势垒层制备的hemt及其方法
CN109449197A (zh) * 2018-10-31 2019-03-08 天津津航计算技术研究所 一种具有高低栅及多凹槽的氮化镓调制掺杂场效应晶体管

Similar Documents

Publication Publication Date Title
JP5323527B2 (ja) GaN系電界効果トランジスタの製造方法
JP5906004B2 (ja) 電界効果トランジスタおよびその製造方法
JP5208463B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP5653607B2 (ja) GaN系電界効果トランジスタおよびその製造方法
JP4786730B2 (ja) 電界効果型トランジスタおよびその製造方法
JP5495257B2 (ja) Iii族窒化物系電界効果トランジスタおよびその製造方法
JP2009164235A (ja) 窒化物半導体素子およびその製造方法
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
US20100148184A1 (en) Gan-based field effect transistor
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP4728582B2 (ja) 高電子移動度トランジスタ
JP2011044647A (ja) Iii族窒化物系電界効果トランジスタおよびその製造方法
JP4776162B2 (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP2009032713A (ja) GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法
TWI641133B (zh) 半導體單元
JP5546104B2 (ja) GaN系電界効果トランジスタ
JP2005183551A (ja) 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
JP7052503B2 (ja) トランジスタの製造方法
TWI569439B (zh) 半導體單元
JP2010165783A (ja) 電界効果型トランジスタおよびその製造方法
JP4748501B2 (ja) 高電子移動度トランジスタ
JP2011129607A (ja) GaN系MOS型電界効果トランジスタ
JP2008227432A (ja) 窒化物化合物半導体素子およびその製造方法
JP2008118082A (ja) 窒化物半導体装置及びその製造方法
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

A977 Report on retrieval

Effective date: 20130415

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20130423

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130820