JP4441946B2 - 表示装置、ｐｄｐ表示装置及びその駆動回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイ装置等の表示装置の駆動技術であって、大電流・高電圧でパネルを駆動する技術に関するものである。
【０００２】
【従来の技術】
プラズマディスプレイパネル（以下、略してＰＤＰと記載する）やエレクトロルミネセンス（EL）などの表示素子は、負荷としては容量性である上に、高電圧、大電流が供給できる駆動回路が必要となる。このような高電圧・大電流を供給できる駆動回路には、パワーＭＯＳＦＥＴを用いた駆動回路の例がある。
【０００３】
パワーＭＯＳＦＥＴは、多数キャリアを用い蓄積現象が無いために、図４に示すように、非常に良好なスイッチング特性を有する。
【０００４】
ＰＤＰなどの駆動回路の出力部は、電源ラインとグランド（ＧＮＤ）ラインの間に、2つの素子を直列に接続するトーテムポール方式の回路構成が用いられる。トーテムポール回路は、使用する素子のスイッチング特性が悪いと、電源とＧＮＤがデッドショート状態となり出力素子の破損が生じる。
【０００５】
従来からバイポーラトランジスタがパワースイッチング回路に使われているが、バイポーラトランジスタは伝導度変調効果があり、導通時の電圧降下が小さい、という利点はあるものの、蓄積時間をはじめとしてスイッチング特性が悪く、複雑なタイミングで制御するＰＤＰ駆動回路の出力回路では障害となる。また、バイポーラトランジスタのドライブには、大きなベース電流を必要とし、ドライブ回路の負担も大きなものとなる。このために、ＰＤＰ駆動回路では、電圧、電流を切換えるタイミング制御が容易で、素子のドライブ回路の負担が小さな、パワーＭＯＳＦＥＴが使われてきた。しかしながら、パワーＭＯＳＦＥＴはスイッチング特性が良好であるものの、耐圧が増加するに連れてオン時の抵抗が急速に増加し、放電電流などが流れたときの電圧降下が大きい。駆動回路での電圧降下は、ＰＤＰの放電セルの安定動作領域を狭めるため、望ましいものではない。放電セルの安定放電領域は図6に示すように、電圧が高すぎても低すぎても安定な放電は期待できない。特に、発光に直接影響するサステイン電圧は、発光放電時のサステイン電流が大きいため、回路の抵抗・インピーダンスが大きい場合、電圧降下が大きくなり、図6に示す安定放電領域からはみ出して、画面全体が安定・かつ均一に点灯制御ができない場合も生ずる。また、一般的にも抵抗分が大きいと言うことは、電力損失も増加することとなり、消費電力の点からも望ましいものではない。
【０００６】
近年、モーター駆動回路などにバイポーラトランジスタとパワーＭＯＳＦＥＴを併せたような素子、ＩＧＢＴが使われ始めている。ＩＧＢＴは入力部がＭＯＳＦＥＴ構成であり、出力部がバイポーラトランジスタ構成となっているものである。このため、ＩＧＢＴは素子のドライブが容易で、バイポーラトランジスタ同様に、伝導度変調効果が利用できるため、導通時の電圧降下が小さい。しかしながら、伝導度変調効果が利用できるということは、バイポーラトランジスタ同様に図４に示すようにスイッチング特性が悪いため、高速駆動が必要なＰＤＰのサステイン回路に適用され、製品化された例は見られない。特に、ＩＧＢＴの場合には、テール電流と呼ばれる電流が流れるため、制御回路では、出力素子を遮断する信号を供給しているにもかかわらず、電流が流れている、と言うことは、素子が遮断していない状態となっており、前記のように、このような素子をトーテムポール回路で用いた場合、電源とＧＮＤラインがデッドショート状態となり、回路の信頼性が低下する、などの課題があったために製品化には至らなかった。
【０００７】
【発明が解決しようとする課題】
上記のように、従来技術は、スイッチング特性が良好であっても導通時の電圧降下が小さいという欠点があり、広い安定動作領域の確保、消費電力の低減化、回路信頼性の確保等がなされない。
【０００８】
本発明の目的は、上記従来技術の欠点を改善し、出力素子のドライブ回路の負担が軽くスイッチング特性が良好でかつ導通時の電圧降下が小さい駆動技術を提供することにある。
【０００９】
【課題を解決するための手段】
ＡＣ型のＰＤＰ表示装置であって、誘電体で覆ったサステイン放電電極を駆動する駆動回路の出力用パワー素子として、高速化手段を施したIGBTを用いる。
【００１０】
【発明の実施の形態】
以下、本発明の実施例をＰＤＰ表示装置の場合につき説明する。
【００１１】
図１は、本発明の基本的構成の具体的実施例を示したものである。回路全体はサステイン駆動回路の出力部を示すものである。図1で、11ａ、bは出力素子を示し、IGBTが使われた場合を示す。 12ａ，ｂ は電力回収用のスイッチ素子を示しており、ここにもIGBTを用いた例で示している。13ａ，ｂ は出力素子をドライブするドライブ素子を示すが、モノリシックICなども使われる。1４は回路の電源を示し、この電源から1５で示すPDPへ電力を供給する。また、1５で示すPDPの発光放電をつかさどる２５で示すサステインのバス電極は、電気回路時には大きな容量を持った形で表される。また、16a,bは11の出力素子を安定に動作させるためのゲート抵抗を示し、後述するように、抵抗値には注意を要する。
【００１２】
図1に示すＰＤＰ表示装置のサステイン駆動回路で、ＩＧＢＴが使われる要因として、最近、ＩＧＢＴのスピードアップが図られたことと、本発明で、ＡＣ型ＰＤＰが駆動電圧を放電電極に印加しているにもかかわらず放電電流が止まる、という特有の現象との組み合わせを見つけたために、ＩＧＢＴもＰＤＰのサステイン駆動回路の出力素子として使えることが明らかとなった。
【００１３】
具体的な動作の説明を行う前に、駆動回路の負荷となるＰＤＰの構造について簡単に説明する。図2はＡＣ型ＰＤＰの代表的な構造を示した図である。図2において、21は25のバス電極、26の透明表示電極、25、26を一体としたサステイン電極を示す。発光放電を行うサステイン電極は大電流が流れるため、電圧降下の小さな金属導体で作ったバス電極25と、発光光を取り出す際に光の透過率が大きな透明電極26（電気抵抗は大きい）から形成される。21の前面板には、27のサステイン電極が一体に成形される。他には、放電セルを物理的に分離する23の隔壁、24の蛍光体やアドレス電極28が一体に形成された背面板22などがある。
【００１４】
図3は放電セルの部分を拡大し詳細に説明したものである。理解しやすいように、図2のＰＤＰの構造を、前面板21を９０度回転させて表示している。平行して配置されたサステイン電極の間でサステイン放電が起こり、紫外線が発生し、蛍光体が励起され、蛍光体特有の色の光が前面板を通して取り出される。ＡＣ型ＰＤＰでは、前面板のサステイン電極は、直接放電空間に出ないようにガラスなどの誘電体層30で覆われ、さらにその上を、放電などのイオンから誘電体や電極を保護するためと、電子を放電空間に出しやすくするための2つの働きをしている保護層29が覆っている。
【００１５】
図2、図3の構造はすでに実用化されているＡＣ型ＰＤＰの一般的な構造を示したもので、特に本発明で新たに付加した物はないが、本発明のポイントは、サステイン駆動回路の出力素子に、高速動作が可能なように処理されたＩＧＢＴを用いた回路と、ＡＣ型ＰＤＰを組み合わせたことにある。
【００１６】
図４は先にも説明したように、現在一般にサステイン駆動回路に使われているパワーＭＯＳＦＥＴと、一般的なＩＧＢＴの電圧、電流特性を若干誇張して示したものである。前述のように、パワーＭＯＳＦＥＴは、スイッチング特性、という観点からは非常に優れたものである。一方、ＩＧＢＴは電流の遮断特性が悪く、特にテール電流が顕著に現れる。本発明に適用するためには、ＩＧＢＴの電流遮断特性を高速化すると同時に、サステイン電圧が電極に印加されているにもかかわらず、放電電流が止まるＡＣ型ＰＤＰと組み合わせることにより、ＩＧＢＴの欠点を補うことができる。これが本発明のポイントである。
【００１７】
図5は、サステイン電圧、電流波形を示したものである。サステイン駆動回路の出力電圧（セル印加電圧）は、波形の立上がり部（図5でａで示す時間領域）では、サステイン電極間の容量に充電するための電流が流れる（電極間容量充電電流）。その後（ｂで示す時間領域）、サステイン電極間で放電が始まり、大きなサステイン電流が流れ、セルは発光する（ｃで示す時間領域）。サステイン電流は、ＡＣ型ＰＤＰの基本的な特性によって、サステイン電極に電圧が印加された状態でも、図5に示すようにサステイン電流は止まり、放電は停止する。その後（時間ｄの領域）、電圧はセルに印加されているにもかかわらず、サステイン電極には電流が流れない。すなわち、サステイン駆動回路にも流さずにすむ、ということを意味している。図5のｄで示す時間がＩＧＢＴのスイッチング特性にとって大きな救いとなる。すなわち、時間領域ｄの時間の間にＩＧＢＴ内部のキャリアが再結合を完了し、余剰キャリアが無くなるように素子を設計すれば良い。一般の駆動回路は、電圧の印加が無くなるときに電流が切れる動作をするが、このような動作に比べて、ＡＣ型ＰＤＰを負荷とする駆動回路は、ＩＧＢＴにとって、非常に有利であると言える。図5において、時間領域ｅの期間は、駆動電圧が立ち下がるときで、今度は、サステイン電極の容量に蓄えられた電荷が回路に流入することになる（電極間容量放電電流）。ちなみに、本発明とは直接関係無いが、駆動電圧（回路出力電圧）の立上がり、立下りに流れる電極間容量への充・放電電流は、回路によって回収され、、損失は軽減されている。
【００１８】
一般のパワースイッチング回路とＰＤＰ駆動回路との違いは、電流の切れ方にある。すなわち、一般のパワースイッチング回路は大電流をスイッチ素子が制御信号に応じて切るが、ＰＤＰの場合は、セルそのものが電流を切ってしまうので、素子が制御信号に従って切れるときは、出力素子には、基本的に電流が流れていない。これが、ＰＤＰの駆動回路が、パワー回路であるにもかかわらず、電源やモータドライブ回路などの一般のパワー回路と根本的に異なる点である。
【００１９】
ＰＤＰの電流の流れ方を考慮すると、先述のＩＧＢＴの欠点がカバーできる可能性がある。すなわち、電荷の蓄積が欠点であったＩＧＢＴも、素子がオフする状態では、素子に負荷電流が流れていない状態となっているため、若干の性能改善で問題無く動作する可能性があると言える。本発明は、まさにこのＰＤＰの放電電流の特性に着目したものであり、従来のパワーＭＯＳ ＦＥＴとの置き換えも可能となる。
【００２０】
現在のセットでは、サステインパルスの幅が２μｓ程度、繰り返し周期が５μｓ程度となっている。従来のIGBTを従来のパワースイッチング回路で使用するには不可能な時間領域であるが、高速化処理されたIGBTとAC型PDPとの組み合わせによって、実現可能としている。
【００２１】
図5で、発光放電電流が流れたときの電圧降下が大きい場合（ΔＶで示す）、図6に示す安定放電領域が狭められ、パネル全体の均一な発光放電、制御された発光放電が困難になる。この点、電圧降下が小さなＩＧＢＴを回路の出力素子に使うメリットが生じることになる。
【００２２】
図7は素子の出力電流と素子の導通時の抵抗を、パワーＭＯＳＦＥＴとＩＧＢＴとで比較した一般的な特性である。
【００２３】
図8は、素子耐圧と導通時の抵抗値を、パワーＭＯＳＦＥＴとＩＧＢＴで比較したもので、耐圧が高いものほどＩＧＢＴが有利となる。ＰＤＰ表示装置のサステイン回路では、素子耐圧が２５０Ｖから５００Ｖほど必要となるため、ＩＧＢＴのほうが有利である。
【００２４】
図9は高速化処理されたＩＧＢＴの内部構造の１例を示したものである。31はエミッタ電極、32はゲート電極、33はコレクタ電極を示す。また、素子の内部の容量であるが、34は入力容量、35は帰還容量を示し、36は絶縁膜、37はドリフト領域、38はエミッタ電流、39はコレクタ電流を示している。
【００２５】
本発明におけるIGBTは、37のドリフト層に放射線の照射や重金属の拡散などの手段を用い、バルク内のライフタイムを短くする事でキャリアの消滅時間を早くしている。更には、等価的に形成されるPNPトランジスタ（図9中に記号で示す）の初期的な電流を抑える事で残留キャリアを低減したり、34の入力容量、35の帰還容量を小さくするなどの処理などを行い、AC型PDPと組み合わせ、最適な駆動システムを実現している。
【００２６】
すなわち、図5で時間領域ｄの期間で示す間に、残留キャリア（テール電流となって見える）がIGBTの中で消滅すれば、電圧が切り替わる時に素子は完全に遮断しており、電源のデッドショートは生じない。このため、信頼性の高い駆動が可能となる。
【００２７】
一方、図１０に示すように34の入力容量、３５の帰還容量は、素子のドライブ回路の出力インピーダンスや、出力素子の安定動作のために入れる場合があるゲート抵抗16とでローパスフィルターを形成する事になり、出力素子の動作を遅らせる事になる。さらに、帰還容量35は出力素子11の増幅によってもたらされるミラー効果により等価的に更に大きくなるため、高速化動作には低減が非常に重要な要素となる。
【００２８】
ゲート抵抗の値とIGBTのスイッチング特性の例を図11に示す。使用する素子にもよるが、AC型PDPと組み合わせた本発明においてはゲート抵抗値として５０Ω以下としている。素子の安定性さえ満足すれば０Ωでもよい。
【００２９】
【発明の効果】
前述のように、素子耐圧が高いことが要求される例えばPDPのサステイン回路に、素子耐圧にあまり依存せずに導通時の電圧降下を小さくできるIGBTの欠点を、AC型PDPと組み合わせることで補うことができる。当然のことながら、IGBT自身の高速化処理も必要であるが、従来、パワーMOSFETが使われてきたサステイン回路にIGBTが使われれば、次のようなメリットもある。
【００３０】
すなわち、電圧降下については、電流が流れたとき素子として電圧降下が小さいＩＧＢＴ（同一チップサイズのパワーMOS FETに比較して）を出力素子として使うことでさらに改善できる。
【００３１】
電圧降下が軽減すれば、セルの電圧マージンが拡大し、安定放電に大きく寄与することは明らかである。これは、セルの数が多く、一つ一つのセル寸法が小さく、セルの放電マージンの小さくなりがちな装置、例えば高精細ＰＤＰ表示装置には効果が大きい。電圧降下が小さいことは、性能向上ばかりでなく、回路損失の改善にも効果的に働くことは言うまでもない。
【００３２】
反対に、同一の電圧降下で良い場合は、素子のチップサイズがパワーMOSFETに比べ小さくできるため、素子の価格も低減できる。
【図面の簡単な説明】
【図１】本発明の実施例を示す図である。
【図２】 AC型PDPの構造例を示す図である。
【図３】 AC型PDPのパネルのセル構造例を示す図である。
【図４】パワーMOSFETとIGBTの一般的なスイッチング特性を示す図である。
【図５】 AC型PDPのサステイン駆動回路の出力電圧と電流を示す図である。
【図６】 AC型PDPの安定放電領域の概念を示す図である。
【図７】パワーMOSFETとIGBTの出力電流と素子の導通時の抵抗を示す概念図である。
【図８】パワーMOSFETとIGBTの素子耐圧と導通時の抵抗値を示す概念図である。
【図９】高速化処理されたIGBTの例である。
【図１０】出力素子周辺の回路を示す図である。
【図１１】 IGBTを用いた場合のゲート抵抗値とスイッチング時間を示す例である。
【符号の説明】
１１…出力素子、
１５…PDP、
１６…ゲート抵抗、
２７…サステイン電極。

Claims (4)

1. ＡＣ型のＰＤＰ表示装置であって、誘電体で覆ったサステイン放電電極を駆動する駆動回路の出力用パワー素子として電流遮断特性が高速処理されたIGBTを用い、前記IGBTを駆動して前記サステイン放電電極の印加電圧を立ち上げることにより放電発光させ、前記放電発光が終了してから前記印加電圧が立ち下がるまでの間に前記IGBTでのコレクタ・エミッタ間電流が流れなくなるように、前記IGBTのゲート・エミッタ間のドライブ電圧を立ち下げることにより前記印加電圧の波形であるサステインパルスの幅を２μs以下としたことを特徴とするＰＤＰ表示装置。
2. 前記駆動回路は、前記IGBTのエミッタ側にダイオードのアノード側を接続し、前記IGBTのコレクタ側に前記ダイオードのカソード側を接続することを特徴とする請求項１記載のＰＤＰ表示装置。
3. ＡＣ型ＰＤＰ表示装置用の駆動回路であって、誘電体で覆ったサステイン放電電極を駆動する出力用パワー素子として電流遮断特性が高速処理されたIGBTを用い、セルの発光後から前記セルへの印加電圧が立ち下がるまでの間に前記IGBTでのコレクタ・エミッタ間電流が流れなくなるように前記IGBTのゲート・エミッタ間のドライブ電圧を立ち下げることにより前記印加電圧の波形であるサステインパルスの幅を２μs以下としたことを特徴とするＰＤＰ駆動回路。
4. 前記駆動回路は、前記IGBTのエミッタ側にダイオードのアノード側を接続し、前記IGBTのコレクタ側に前記ダイオードのカソード側を接続することを特徴とする請求項３記載のＰＤＰ駆動回路。

Images