[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007240904A - プラズマディスプレイ装置 - Google Patents

プラズマディスプレイ装置 Download PDF

Info

Publication number
JP2007240904A
JP2007240904A JP2006063665A JP2006063665A JP2007240904A JP 2007240904 A JP2007240904 A JP 2007240904A JP 2006063665 A JP2006063665 A JP 2006063665A JP 2006063665 A JP2006063665 A JP 2006063665A JP 2007240904 A JP2007240904 A JP 2007240904A
Authority
JP
Japan
Prior art keywords
plasma display
igbt
display device
semiconductor layer
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006063665A
Other languages
English (en)
Inventor
Mutsuhiro Mori
森　　睦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Advanced PDP Development Center Corp
Original Assignee
Hitachi Ltd
Advanced PDP Development Center Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Advanced PDP Development Center Corp filed Critical Hitachi Ltd
Priority to JP2006063665A priority Critical patent/JP2007240904A/ja
Priority to EP09015971A priority patent/EP2182505A1/en
Priority to EP07000891A priority patent/EP1833041A3/en
Priority to KR1020070006233A priority patent/KR100869419B1/ko
Priority to US11/655,209 priority patent/US20070210386A1/en
Priority to CNB2007100039798A priority patent/CN100507991C/zh
Publication of JP2007240904A publication Critical patent/JP2007240904A/ja
Priority to US12/535,929 priority patent/US20090294847A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Electronic Switches (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】本発明の目的は、低消費電力と低コスト化を実現できるプラズマディスプレイ装置を提供することである。
【解決手段】プラズマディスプレイ装置の駆動回路において、発光電流を供給する駆動素子に逆導通するダイオードを内蔵したＩＧＢＴを、電力を回収・充電する駆動素子に逆阻止機能を有するダイオードを内蔵したＩＧＢＴを搭載する。
【選択図】図１

Description

本発明は、プラズマディスプレイ装置の省電力化、低コスト化に関し、特にその駆動回路の低損失化、部品点数の削減に好適なプラズマディスプレイ装置に関するものである。
近年プラズマディプレイ装置は、従来のブラウン管テレビ等に比べ大画面であること、また薄型であることから、急速に普及してきているが、大画面のためその消費電流が大きく、コストが高いことが課題となっている。図８は、プラズマディプレイ装置の画素構造とその動作を示す概念図である。前面ガラス１０ａと背面ガラス１０ｂをリブ１０ｃで隔てＸｅ等の発光ガス９が封じ込められている。前面ガラス１０ａには、電極Ｙ８ａと電極Ｘ８ｂが形成され、電極Ｙ８ａと電極Ｘ８ｂに電圧を加えると、これらが接する前面ガラス１０ａの対向面に電荷が発生し、その電荷の電位差が放電電圧以上になると、発光する。 つまり、電気回路で言うとスイッチ８ｃがオンし、放電した状態になる。これを実現するには、外部回路としてスイッチ１ｘ、２ｘ、１ｙ、２ｙを用いる。まず１ｘと２ｙをオンし、次に１ｙと２ｘをオンし、これを交互に繰り返す。オンするごとに発光し、交互に繰り返す回数を増やすことでプラズマディプレイ装置の明るさを増すことができる。
図９は、発光時のＸＹ間のパネル電圧とパネル電流の時間変化を示す。パネル電圧が期間ａで加わると、前面ガラスやＸＹ配線等の容量を充電するための充電電流がまず流れる。パネル電圧が放電開始電圧より高くなると、急峻な発光電流が期間ｂに流れる。この時、ＸやＹの配線のインダクタンス等によりパネル電圧がΔＶ低下する。次にパネル電圧を除くと、期間ｃで前面ガラスやＸＹ配線等の容量に蓄えられていた電荷が放電する。この期間は約３μｓと短く、これを数１０ｋＨｚ〜数１００ｋＨｚの高速で繰り返す。このとき、スイッチ１ｘ、２ｘ、１ｙ、２ｙを通過する充電電流、発光電流、放電電流により、各スイッチに損失が発生し、プラズマディプレイ装置の消費電力を増やす一因となっている。
図１０は、特許文献１（特開２０００−３３０５１４号公報）に示されたプラズマディプレイ装置の駆動回路を示す。図８の回路に対し、充電電流、放電電流を回収する電力回収スイッチ１２ａ、１２ｂが新たに加えられ、これらのスイッチ素子にＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を使ったことを特徴としている。ＩＧＢＴを使うことで、従来のパワーＭＯＳＦＥＴに比べ、素子内で伝導度変調が起き、抵抗が小さくなり、電力損失を低減できる。上記の特許文献１では、一般的なＩＧＢＴはダイオードを内蔵しないため、出力素子１１ａ、１１ｂや電力回収スイッチ１２ａ、１２ｂとは別に、ダイオードを設けている。そのため、部品点数が多くなり、回路や組立加工が複雑になり、コストが高くなっていた。
図１１は、プラズマディプレイ装置ではないが、特許文献２（特開平９−１９９７１２号公報）に示された自動車にイグナイタに用いられているダイオードを内蔵したＩＧＢＴである。イグニッションコイルによる電圧振動でＩＧＢＴに逆電圧が加わった場合、ＩＧＢＴチップの周辺に設けたダイオードにより、逆電圧を回避するものである。ダイオードは、ｐ層１０８とｎ層１１０の間に形成され、そのｐｎ間に流れた電流で生じる順方向電圧ＶＦが、ｐ層１２０とｎ層１２１間の逆耐圧より小さく作られている。しかし、イグナイタのスイッチングは、エンジンの回転数である数千回／分に対応したものであるため遅く、この内蔵されたダイオードも動作が遅く、プラズマディプレイ装置には使えるものではなかった。つまり、スイッチング時の損失が大きく、プラズマディプレイ装置の高速動作に不向きであった。
特開２０００−３３０５１４号公報 特開平９−１９９７１２号公報 特開２０００−３０７１１６号公報
本発明の目的は、前記従来の技術の問題点を解決するものであって、特に、ダイオードを内蔵したＩＧＢＴを適用することによって、プラズマディスプレイ装置の省電力化、低コスト化を実現し、特にその駆動回路の低損失化、部品点数の削減に好適なプラズマディスプレイ装置を提供することにある。
前記課題を解決するための本発明のプラズマディプレイ装置は、一対の主表面を有し一方の主表面の第１の主電極から他方の主表面の第２の主電極へ電流を流すようにゲートで制御できる第１のＩＧＢＴと、該第１のＩＧＢＴに集積され前記電流と逆向きに流れようとする電流を流すことができる第１のダイオードとを有する発光電流を制御する第１の駆動素子か、一対の主表面を有し一方の主表面の第３の主電極から他方の主表面の第４の主電極へ電流を流すようにゲートで制御できる第２のＩＧＢＴと、該第２のＩＧＢＴに集積され前記電流と逆向きに流れようとする電流を阻止することができる第２のダイオードとを有する電力回収・充電電流を制御する第２の駆動素子か、少なくともいずれかの駆動素子を有するプラズマディスプレイ装置であることを特徴とする。
本発明の他のプラズマディプレイ装置は、上記プラズマディプレイ装置において、前記第１のダイオードを集積化した前記第１のＩＧＢＴと、前記第２のダイオードを集積化した前記第２のＩＧＢＴがライフタイム制御されているプラズマディスプレイ装置であることを特徴とする。
本発明の他のプラズマディプレイ装置は、前記第１のＩＧＢＴと第２のＩＧＢＴを有するプラズマディプレイ装置において、前記第１の駆動素子の第１のダイオードが、前記第１のＩＧＢＴのターミネーション領域に形成され、前記第１のダイオードのアノードが前記第２の主電極に電気的に接続され、前記第１のダイオードのカソードが前記第１の主電極に電気的に接続されているプラズマディスプレイ装置であることを特徴とする。
本発明の他のプラズマディプレイ装置は、上記プラズマディプレイ装置において、前記第２の主電極と第１のダイオードのアノードと前記第１のダイオードのカソードがいずれも前記他方の主表面に形成され、前記第１のダイオードのカソードがボンディングワイヤを介して前記第１の主電極に電気的に接続されているプラズマディスプレイ装置であることを特徴とする。
本発明の他のプラズマディプレイ装置は、上記プラズマディプレイ装置において、前記第１のＩＧＢＴの第１の主電極に低抵抗に接する一方の導電型の第１の半導体層と、該第１の半導体層に接し他方の導電型の第２の半導体層と、該第２の半導体層に接し第２の半導体層より不純物が低濃度の他方の導電型の第３の半導体層と、前記第１のＩＧＢＴの第２の主電極に低抵抗に接し前記第３の半導体に伸び前記第３の半導体より不純物が高濃度の一方の導電型の第４の半導体層と、該第４の半導体層内に伸び第２の主電極に低抵抗に接し前記第４の半導体層より不純物が高濃度の他方の導電型の第５の半導体層と、前記第３の半導体層と前記第４の半導体層と前記第５の半導体層とに接する絶縁ゲートを有するプラズマディスプレイ装置であることを特徴とする。
さらに、本発明の他のプラズマディプレイ装置は、上記プラズマディプレイ装置において、前記第２のダイオードが、前記第２のＩＧＢＴの第３の主電極に低抵抗で接する一方の導電型の第６の半導体層と、該第１の半導体層に接し他方の導電型の第７の半導体層で形成され、該第６の半導体層と第７の半導体層で形成されたｐｎダイオードの耐圧が、前記第２のＩＧＢＴの耐圧と同等であるプラズマディスプレイ装置であることを特徴とする。
本発明の他のプラズマディプレイ装置は、上記プラズマディプレイ装置において、前記第６の半導体層が、前記第２のＩＧＢＴの他方の主表面から伸びる一方の導電型の第８の半導体層に接し、該第８の半導体層と前記他方の主表面の第４の主電極に低抵抗で接触している一方の導電型の第９の半導体層の間に前記第７の半導体層が有るプラズマディスプレイ装置であることを特徴とする。
本発明の他のプラズマディプレイ装置は、上記プラズマディプレイ装置において、前記第８の半導体と前記第９の半導体の間にあって、他方の主表面から前記第７の半導体層に伸び、前記第７の半導体層より高濃度の他方の導電型の第１０の半導体層を有するプラズマディスプレイ装置であることを特徴とする。
本発明の他のプラズマディプレイ装置は、上記プラズマディプレイ装置において、前記第１のＩＧＢＴと前記第２のＩＧＢＴの少なくとも一方がＦＺのシリコン結晶から作られているプラズマディスプレイ装置であることを特徴とする。
本発明の他のプラズマディプレイ装置は、上記プラズマディプレイ装置において、前記第１のＩＧＢＴと前記第２のＩＧＢＴの少なくとも一方が絶縁ゲートにトレンチゲート構造を有するプラズマディスプレイ装置であることを特徴とする。
本発明の他のプラズマディプレイ装置は、上記プラズマディプレイ装置において、前記第１のＩＧＢＴが前記第２のＩＧＢＴより高耐圧であるプラズマディスプレイ装置であることを特徴とする。
本発明の他のプラズマディプレイ装置は、上記プラズマディプレイ装置において、前記第１のＩＧＢＴと前記第２のＩＧＢＴの少なくとも一方が、トレンチゲート間に電位がフローティングか、第２の主電極または第４の主電極と抵抗を介して接続された一方の導電型の第１１の半導体層を有するプラズマディスプレイ装置であることを特徴とする。
本発明の他のプラズマディプレイ装置は、上記プラズマディプレイ装置において、直列に接続された発光電流を制御する上アームのＩＧＢＴと下アームのＩＧＢＴを有し、少なくとも上アームのＩＧＢＴに第１の駆動素子を有し、上アームの第１の駆動素子のダイオードの電流または電流容量が、下アームのＩＧＢＴに並列に設けられたダイオードの電流または電流容量より小さいプラズマディスプレイ装置であることを特徴とする。
本発明の他のプラズマディプレイ装置は、上記プラズマディプレイ装置において、第２の駆動素子の第６の半導体層と第７の半導体層が逆バイアスされ逆阻止状態に移行する時に、前記絶縁ゲートがオン状態に維持されているプラズマディスプレイ装置であることを特徴とする。
本発明によれば、発光電流を供給する駆動素子に逆導通するダイオードを内蔵したＩＧＢＴを、電力を回収・充電する駆動素子に逆阻止機能を有するダイオードを内蔵したＩＧＢＴを搭載することによって、プラズマディスプレイ装置の部品点数を削減し、組立加工コストを削減でき、プラズマディプレイ装置に好適なダイオードを搭載し、制御することにより、損失を低減し、消費電力を削減することができる。
以下、本発明の内容を実施例の図面を使って説明する。図１は、本発明のプラズマディスプレイ装置の一実施例を示す図である。８はプラズマパネルの等価回路を示しており、電源７に逆導通ダイオードを内蔵したＩＧＢＴ１、２（以下、逆導通ＩＧＢＴと略す）が、直列接続され、トーテムポール方式で回路構成となっている。２つの逆導通ＩＧＢＴの接続点（中点５０）５０が、等価回路８に接続され、主に発光時の電力を供給する。つまり、逆導通ＩＧＢＴ１をオンすると、等価回路８にプラス電位が印加され、発光する。その後、プラズマパネルの容量８ａ、８ｂに蓄えられたエネルギーは、逆阻止ダイオード４ｂを内蔵したＩＧＢＴ４（以下、逆阻止ＩＧＢＴと略す）をオンすることで、コイル５と容量８ａ、８ｂとの共振電流により、コンデンサ６に回収される。逆導通ＩＧＢＴの中点５０が共振により、アース電位に近い低電位に下がった時に、逆導通ＩＧＢＴをオンし、中点５０をアース電位に固定する。この時、逆導通ＩＧＢＴが十分にオンするまで逆阻止ＩＧＢＴ４のゲート電圧をオン状態に保持することにより、逆阻止ＩＧＢＴ４の中の電荷を高速に吐き出すことができ、スイッチング損失を低減することができる。次に、プラズマパネル８に電位を再び加える時には、まず逆阻止ＩＧＢＴ３をオンし、コンデンサ６に蓄えられたエネルギーをコイル５を使ってプラズマパネル８に供給する。共振により上記中点５０が電源７の電位近くに上昇した時に、逆導通ＩＧＢＴ１をオンし、プラズマパネル８を電源７の電位に上げ、再び発光させる。逆導通ＩＧＢＴ１をオンするときも、逆導通ＩＧＢＴ１が十分オンするまで、逆阻止ＩＧＢＴ３のゲートをオン状態に保持することにより、逆阻止ＩＧＢＴ３の中の電荷を高速に吐き出すことができ、スイッチング損失を低減することができる。ここで、以上の動作原理から、電源７、逆導通ＩＧＢＴ１、２からなる回路を発光放電回路４０１、コイル５、コンデンサ６、逆阻止ＩＧＢＴ３、４からなる回路を電力回収回路４０２と呼ぶことにする。発光放電回路４０１と電力回収回路４０２は、プラズマパネル８の逆側にも設置され、中点５１に接続されており、同様の動作をしている。
なお、図１のプラズマディスプレイ装置において、電源７に接続された高電位側とプラズマパネルに接続された中点５０の間に接続された回路領域を、以下に「上アーム」と称し、接地電位に接続された低電位側とプラズマパネルに接続された中点５０の間に接続された回路領域を、以下に、「下アーム」と称する。
ここで、逆導通ＩＧＢＴ１のダイオード１ｂは、コンデンサ６やパネル容量８ａ、８ｂとコイル５が共振した時に、中点５０を電源７以上の電圧にならないように保護する。中点５０が過電圧になると、プラズマパネル８に過電圧が加わり、最悪状態ではパネルが破壊する。しかし、このダイオード１ｂに流れる電流は、ＩＧＢＴ１ａに流れる電流に対して１／１０以下と小さく、小さな電流容量のダイオードで十分であることが分かった。そこで、詳細は後述するが、ＩＧＢＴ１ａのチップの外周に集積化することで、十分プラズマパネルのダイオード１ｂとして役目を果たすことが分かった。ただし、プラズマパネルは数１０ｋＨｚ〜数１００ｋＨｚの高速でスイッチングするため、ダイオード１ｂの電流容量は小さくとも、高速である必要があり、電子線照射等による少数キャリアのライフタイムを低減することが好ましいことが分かった。その場合、ライフタイムは最大でも１μｓ以下にする必要があることも分かった。
一方、逆導通ＩＧＢＴ２のダイオード２ｂは、中点５１側に接続された逆阻止ＩＧＢＴ４がオンした時に電流が流れる。したがって、ダイオード２ｂには、逆阻止ＩＧＢＴ４と同等の数１０Ａの大電流が流れる。従って、同じ逆導通ＩＧＢＴ１、２でも、ダイオードの電流容量が全く異なる逆導通ＩＧＢＴでよいことが分かった。したがって、これも後述するが、ダイオード２ｂをＩＧＢＴチップの外周に設ける場合、チップの外周全体にダイオードを形成することが好ましい。また、プラズマパネルは数１０ｋＨｚ〜数１００ｋＨｚの高速でスイッチングするため、逆導通ＩＧＢＴ１がオンする前までに、逆導通ＩＧＢＴ２のダイオード２ｂの内部の電荷が消滅するように、逆導通ＩＧＢＴ２のダイオード２ｂの少数キャリアのライフタイムを低減することが必要である。もしダイオード２ｂのライフタイムが長く電荷が残っていると、逆導通ＩＧＢＴ１がオンした場合、電源７からの電流が、逆導通ＩＧＢＴ１、２を貫通し短絡電流を流してしまうため、極めて大きな損失を発生させることが分かった。
図１０に示した電力回収スイッチ１１ａ、１１ｂは、ＩＧＢＴにダイオードが単に直列に接続されている。このため、電力回収スイッチ１１ａ、１１ｂに電流が流れる時、ダイオードのｐｎ接合を順バイアスする約１Ｖの拡散電位と、ＩＧＢＴのコレクタ側にあるｐｎ接合を順バイアスする約１Ｖの拡散電位が、２重に生じ、大きな電力損失が発生し、電力回収効率が低下してしまうと言う問題があった。本発明の逆阻止ＩＧＢＴ３、４は、ダイオード３ｂ、４ｂのｐｎ接合と、ＩＧＢＴ３ａ、４ａのｐｎ接合を兼用する。従って、従来２重にあったｐｎ接合が一つになり約１Ｖの電圧降下がなくなり、電力回収効率が格段に向上する。従来約７５％であった電力回収効率が、８５％になる。電力回収効率が良くなると、中点５０、５１を電源７の電位やアース電位に近づけることができるため、ダイオード３ｂ、４ｂに加わる逆バイアスも小さくなりノイズが発生しにくいことも分かった。ノイズをさらに低減するには、逆阻止ＩＧＢＴ３、４も電子線照射等による少数キャリアのライフタイムを低減することが好ましい。ライフタイムを１μｓ以下に低減することでさらに電力回収効率が上がることが分かった。
以上のように、逆導通ＩＧＢＴ１、２や逆阻止ＩＧＢＴ３、４をプラズマディプレイ装置に用いることにより、従来ＩＧＢＴとダイオードを別々に使っていた場合に比べ、部品点数を半減でき、組立加工が簡単になる。さらに、ダイオードを内蔵することにより、損失を低減でき、電力回収効率を向上することができる。さらにダイオード専用の配電が不要となる結果、配線が短くなり、配線のインダクタンスで生じるノイズも小さくなり、取り扱いやすい駆動回路を実現できる。さらに、逆導通ＩＧＢＴ１、２や逆阻止ＩＧＢＴ３、４のライフタイムを小さくすることで、高周波駆動が可能となり、プラズマディプレイ装置の輝度を高めることができ、階調もきめ細かくできるようになる利点がある。
図２は、図１の逆導通ＩＧＢＴ１、２に適用可能な一実施例を示す。逆導通ＩＧＢＴ２００は、ｐ層２１０と接したｎ−層２１１に拡散されたｐ層２１３、ｐ層２１３内に形成されたｎ＋層２１４からなり、ｐ層２１０にはコレクタ電極２５２が低抵抗接触している。ｐ層２１０は、ＦＺ法で形成されたｎ−基板２１１にｐ層２１０を拡散することで形成しても良く、またはｐ＋基板２１０にｎ−層のエピタキシャル層を結晶成長させても良い。ｎ＋層２１４、ｐ層２１３、ｎ−層２１１に接するように絶縁ゲート２２０を介してトレンチ形状のゲート電極２５４が形成されている。逆導通ＩＧＢＴ２００の外周にはターミネーション領域で空乏層の伸びを抑えるチャネルストッパー層となるｎ＋層２３０が形成され、このｎ＋層２３０にカソード電極２５１が低抵抗接触している。ｎ＋層２３０とそれに近いｐ層２１３の間には、ｐ層２１５からなるＦＬＲ（Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）が形成され、逆導通ＩＧＢＴ２００の耐圧を確保している。カソード電極２５１を電気的接続配線２５３でコレクタ電極２５２と電気的に低抵抗接続することで、ｐ層２１３とｎ＋層２３０の間に逆導通のダイオードをＩＧＢＴに内蔵することが可能である。接続の方法は、ワイヤボンディングや半田による接続等がある。
一般的にＩＧＢＴには、本実施例で示したトレンチゲート型のゲート構造のほかに、シリコン表面に平坦に絶縁ゲートを形成するプレーナゲート構造があるが、検討した結果、トレンチゲート構造のＩＧＢＴの方が、より低損失であることが分かった。
その理由は、プラズマディプレイ装置は容量負荷に急峻な電流を流すために、より飽和電流密度の大きな、つまり絶縁ゲートが単位面積当たりに稠密なＩＧＢＴが好ましいことを見出した。その結果、トレンチ型の絶縁ゲート２２０、２５４の間隔Ａはより小さい方が好ましく、その間に形成されたｐ層２１３は狭くなる。一方で、逆導通のダイオードは、電流を流す必要があるため、最外周のｐ層２１３の幅Ｂを大きくする必要があり、幅Ｂの大きさはダイオードの動作による電荷の動きが絶縁ゲート下に影響しないようにするために、少なくともＡより大きくすることが好ましいことが分かった。また、幅Ｂの大きさは、必要以上に大きくしてもダイオードの順方向電圧は低減せず、ｎ−層２１１の厚さ２倍以下で十分であることも分かった。また、ｎ＋層２３０の幅Ｃも幅Ｂと同様に、Ａより広くする必要があり、幅Ｂと同等にすることが好ましい。
逆導通ＩＧＢＴ２００を高速化するには、逆導通ＩＧＢＴ２００全体を例えば電子線照射し、少数キャリアのライフタイムを短くすればよい。これにより、ＩＧＢＴ領域だけでなく、ダイオード領域も同時に高速化でき、高周波動作に耐える逆導通ＩＧＢＴ２００を簡便に実現することができる。
図３は、ｐ層２１０とｎ−層２１１の間にｎ層２１６を設けたことが特徴である。ｎ層２１６を設けることにより、ｎ−層２１１を図１に比べ薄くでき、ｎ＋層２３０から注入した電子電流をｎ−層２１１より低抵抗なｎ層２１６を介してｐ層２１３へ導くことができ、逆導通ＩＧＢＴ２０１のダイオードの順方向電圧を小さくでき、結果低損失にできる。ｎ層２１６はｎ−層２１１より不順物濃度が約２桁以上高いため、電子線によるライフタイム低減効果も大きく、より高速の逆導通ＩＧＢＴ２０１を得ることができ、プラズマディプレイ装置の高輝度化、高階調化にはより好適な構造である。トレンチゲートを有するＩＧＢＴ領域も、ｎ−層２１１が薄いため、伝導度変調が速やかに起き、発光電流を低損失で流すことができ、かつｎ層２１６のライフタイムが短いことも幸いし高速に遮断することができる。
図４は、逆導通ＩＧＢＴ２０２の他の実施例である。トレンチゲート間に交互にフローティングなｐ層２１７を設けたことが特徴である。このフローティングのｐ層２１７を設けることにより、トレンチゲート構造のＩＧＢＴの伝導度変調をさらに促進できることを、本発明者らは別の発明、特許文献３（特開２０００−３０７１１６号公報）で見出しており、容量負荷であるプラズマディプレイ装置でも本構造が有効であり、逆導通のダイオードも内蔵可能であることが分かった。また、ダイオードを形成しているｐ層２４０には、ｐ層２１３より深いｐ層２４０が形成されている。
ｐｎダイオードの順方向電圧を低減するには、ＦＬＲ２１５を有するｐ層２４０とｎ＋２３０層の間の距離を短くすることが有効である。そのためには、ｐ層２４０やＦＬＲ２１５の深さを深くすることが電界を緩和できるため有効なことを見出した。さらにｐ層２４０を深く、不純物濃度の傾斜をゆるくすることでホールの注入を低下させることで、横型のｐｎダイオードがソフトにリカバリーし、低ノイズになることも分かった。
図５は、電力回収回路４０２の逆阻止ＩＧＢＴ３、４の一実施例を示す。逆阻止ＩＧＢＴ３００は、ｐ＋基板２１８に接して形成されたｐ＋層２１０、ｎ−層２１１内にチップ外周で伸びたｐ層２１９、ｐ層２１９に低抵抗接触したアノード電極２５６、およびｎ＋層２３０に低抵抗接触したカソード電極２５５などからなる。ＩＧＢＴ領域にはトレンチ型のゲート絶縁膜２２０とゲート電極２５４が形成されている。ｐ層２１３およびｐ層２１９とｎ＋層２１５の間には、逆方向に接続されたｐｎダイオードが形成され、必要な耐圧によりｐ層からなるＦＬＲ２１５を形成しても良い。動作上では、カソード電極２５５、アノード電極２５６は不要であるが、エミッタ電極２５０、カソード電極２５５、アノード電極２５６を、絶縁膜２２を介してｎ−層２１１の上まで伸ばすことにより、容易に高耐圧化することが可能である。この逆阻止ＩＧＢＴ３００において、順方向の耐圧は、ｐ層２１３とｎ−層２１１の間で主に達成される。一方、逆方向の耐圧は、ｐ＋層２１０およびｐ層２１９とｎ−層２１１の間で主に確保される。この結果、図１０で示された電力回収スイッチのダイオードは不要となり、ダイオード１個分の順方向電圧が電力回収回路４０２から低減され、電力回収回路４０２の低損失化、高効率化を実現することができる。
ここで、逆阻止ＩＧＢＴ３００の製作方法を述べる。まず、ｐ＋基板２１８上に、２１０層と２１１層を合わせた相当の厚さをもつｎ−エピタキシャル層を形成する。次に、ｐ層２１９をアノード電極２５６側からイオン注入等で導入し、拡散することで形成する。この時、ｐ＋基板２１０からｐ型不純物が同時に拡散し、ｐ層２１０を形成し、ｐ層２１９と接触する。さらにトレンチゲート構造２２０、２５４やｐ層２１３、２１５や、ｎ＋層２１４を形成し、各種電極２５２、２５０２５５、２５６を形成し完成する。図１でも述べたように、この逆阻止ＩＧＢＴ３００も、電子線照射などで少数キャリアのライフタイムを短くした方が、プラズマディプレイ装置の高輝度化、高階調化が可能となる。
図１に示す逆導通ＩＧＢＴ１、２は、電源７の電圧相当が常時印加されるのに対し、逆阻止ＩＧＢＴ３、４にはコイル５およびコンデンサ６が電圧を保持するため、電源７の約半分の電圧しか印加されない。したがって、逆阻止ＩＧＢＴ３、４のｎ−層の厚さは、逆導通ＩＧＢＴ１、２のｎ−層２１１の厚さに比べ薄い方が良い。
図６は、他の逆導通ＩＧＢＴの実施例を示す。逆導通ＩＧＢＴ３０１では、ＦＺ法で形成されたｎ−２１１のシリコン結晶を用い、まずｐ層２１８を形成する。トレンチゲート構造２２０、２５４やｐ層２１３、２１５、ｎ＋層２１４を形成し、電極２５０、２５５、２５６を形成し、ｎ−２１１のシリコン結晶を所望の厚さに薄くした後に、ｐ＋層２１０を形成し、コレクタ電極２５２を形成する。これにより、高価なエピタキシャルで形成したｎ−層２１１を用いることなく逆阻止ＩＧＢＴ３０１を形成でき、プラズマディプレイ装置のコスト低減が可能となる。またトータルの半導体層の厚さも薄くなり、熱抵抗が小さくなり、冷却が簡便になる利点もある。
図７は、逆導通ＩＧＢＴの他の実施例である。図４と同様に、フローティングのｐ層２１７と深いｐ層２１５が形成されており、図４で述べたように同様に、伝導度変調を促進でき逆阻止ＩＧＢＴ３０２を低損失にできる効果や、高耐圧を短い距離のターミネーションで形成でき逆阻止ＩＧＢＴ３０２を小型化、低コスト化できるという効果ある。
本発明によれば、プラズマディプレイ装置の部品点数を削減でき、組立加工工数を少なくでき、プラズマディプレイ装置の駆動回路の損失を低減でき、消費電力の小さな低コストのプラズマディプレイ装置を実現できる。
本発明のプラズマディスプレイ装置の実施例を示す図である。 逆導通ダイオードを内蔵するＩＧＢＴの本発明の実施例を示す図である。 逆導通ダイオードを内蔵するＩＧＢＴの本発明の他の実施例を示す図である。 逆導通ダイオードを内蔵するＩＧＢＴの本発明のもう一つの実施例を示す図である。 逆阻止ダイオードを内蔵するＩＧＢＴの本発明の実施例を示す図である。 逆阻止ダイオードを内蔵するＩＧＢＴの本発明の他の実施例を示す図である。 逆阻止ダイオードを内蔵するＩＧＢＴの本発明のもう一つの実施例を示す図である。 ＡＣ型ＰＤＰのセルの概略断面図とその駆動を示す図である。 ＡＣ型ＰＤＰの駆動波形を示す図である。 従来のプラズマディスプレイ装置の駆動回路を示す図である。 逆導通ダイオードを内蔵するＩＧＢＴの従来例を示す図である。
符号の説明
１,２…逆導通ダイオードを内蔵したＩＧＢＴ、３,４…逆阻止ダイオードを内蔵したＩＧＢＴ、１ａ,２ａ,３ａ,４ａ…ＩＧＢＴ、１ｂ,２ｂ,３ｂ,４ｂ…ダイオード、１ｘ…Ｘ側上アームスイッチ、２ｘ…Ｘ側下アームスイッチ、１ｙ…Ｙ側上アームスイッチ、２ｙ…Ｙ側下アームスイッチ、５…コイル、６…コンデンサ、７…電源、８…プラズマパネルの等価回路、８ａ,８ｂ…プラズマパネルの容量、８ｃ…放電を模擬したスイッチ、８ｘ…Ｘ電極、８ｙ…Ｙ電極、９…放電ガス、１０ａ…前面ガラス、１０ｂ…背面ガラス、１０ｃ…リブ、２００,２０１,２０２…画ｙ駆動通ダイオードを内蔵したＩＧＢＴ、２１０…ｐ層、２１１…ｎ−層、２１３…ｐ層、２１４…ｎ＋層、２１５…ｐ層、２１６…ｎ層、２１７…ｐフローティング層、２１８…ｐ＋基板、２１９…ｐ層、２２０…ゲート絶縁膜、２２１,２２２…酸化膜、２３０…ｎ＋層、２５０…エミッタ電極、２５１…カソード電極、２５２…コレクタ電極、２５３…電気的接続配線、２５４…ゲート電極、２５５…カソード電極、２５６…アノード電極。

Claims (15)

  1. 基板の一主表面に形成された第１の主電極から前記一主表面に対向する他の主表面に形成された第２の主電極へ流れる電流をゲートで制御できる第１のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）と、前記第１のＩＧＢＴに集積され前記第１の主電極から前記第２の主電極へ流れる電流とは逆向きに流れようとする電流を流すことができる第１のダイオードとを具備し発光電流を制御する第１の駆動素子、又は
    前記基板と異なる基板の一主表面に形成された第３の主電極から前記一主表面に対向する他の主表面に形成された第４の主電極へ流れる電流をゲートで制御できる第２のＩＧＢＴと、前記第２のＩＧＢＴに集積され前記第３の主電極から前記第４の主電極へ流れる電流とは逆向きに流れようとする電流を阻止することができる第２のダイオードとを具備し電力回収・充電電流を制御する第２の駆動素子の少なくともいずれか一つの駆動素子を有することを特徴とするプラズマディスプレイ装置。
  2. 請求項１に記載のプラズマディスプレイ装置において、
    前記第１のダイオードが集積化された前記第１のＩＧＢＴと、前記第２のダイオードが集積化された前記第２のＩＧＢＴの少なくとも一方がライフタイム制御されていることを特徴とするプラズマディスプレイ装置。
  3. 請求項１または請求項２に記載のプラズマディスプレイ装置において、
    前記第１のダイオードが、前記第１のＩＧＢＴが形成された基板のターミネーション領域に設けられ、
    前記第１のダイオードのアノードが、前記第２の主電極に電気的に接続され、
    前記第１のダイオードのカソードが、前記第１の主電極に電気的に接続されていることを特徴とするプラズマディスプレイ装置。
  4. 請求項１から請求項３のいずれか一に記載のプラズマディスプレイ装置において、
    前記第２の主電極と、前記第１のダイオードのアノードと、前記第１のダイオードのカソードのいずれもが前記他の主表面に形成され、
    前記第１のダイオードのカソードが、ボンディングワイヤを介して前記第１の主電極に電気的に接続されていることを特徴とするプラズマディスプレイ装置。
  5. 請求項１から請求項４のいずれか一に記載のプラズマディスプレイ装置において、
    前記第１のＩＧＢＴの第１の主電極に低抵抗に接する第１の導電型を有する第１の半導体層と、
    前記第１の半導体層に接し前記第１の導電型と逆の導電型である第２の導電型を有する第２の半導体層と、
    前記第２の半導体層に接し第２の半導体層より不純物濃度が低い前記第２の導電型を有する第３の半導体層と、
    前記第１のＩＧＢＴの第２の主電極に低抵抗に接し前記第３の半導体に延在し前記第３の半導体より不純物濃度が高い第１の導電型を有する第４の半導体層と、
    前記第４の半導体層内に延在し前記第２の主電極に低抵抗に接し前記第４の半導体層より不純物濃度が高い前記第２の導電型を有する第５の半導体層と、
    前記第３の半導体層と、前記第４の半導体層と、前記第５の半導体層との各々に接するＭＩＳゲートを有することを特徴とするプラズマディスプレイ装置。
  6. 請求項１または請求項２に記載のプラズマディスプレイ装置において、
    前記第２のダイオードが、前記第２のＩＧＢＴの第３の主電極に低抵抗で接する前記第１の導電型を有する第６の半導体層と、前記第６の半導体層に接し前記第６の半導体層より不純物濃度が低い前記第２の導電型を有する第７の半導体層で形成され、
    前記第６の半導体層と前記第７の半導体層で形成されたｐｎダイオードの耐圧が、前記第２のＩＧＢＴの耐圧により決定されることを特徴とするプラズマディスプレイ装置。
  7. 請求項６に記載のプラズマディスプレイ装置において、
    前記第６の半導体層が、前記第２のＩＧＢＴの他方の主表面から伸びる前記第１の導電型を有する半導体層に接し、
    前記第８の半導体層と前記他方の主表面に形成された第４の主電極に低抵抗で接触し前記第１の導電型を有する第９の半導体層との間に、前記第７の半導体層を有することを特徴とするプラズマディスプレイ装置。
  8. 請求項６に記載のプラズマディスプレイ装置において、
    前記第８の半導体と前記第９の半導体との間にあって、前記他の主表面から前記第７の半導体層に伸び、前記第７の半導体層より不純物濃度が高い前記第２の導電型を有する第１０の半導体層を有することを特徴とするプラズマディスプレイ装置。
  9. 請求項１から請求項８のいずれか一に記載のプラズマディスプレイ装置において、
    前記第１のＩＧＢＴと前記第２のＩＧＢＴの少なくとも一方のゲートがトレンチゲート構造を有することを特徴とするプラズマディスプレイ装置。
  10. 請求項１から請求項９のいずれか一に記載のプラズマディスプレイ装置において、
    前記第１のＩＧＢＴのコレクタとエミッタ間耐圧が、前記第２のＩＧＢＴのコレクタとエミッタ間耐圧より高いことを特徴とするプラズマディスプレイ装置。
  11. 請求項１から請求項１０のいずれか一に記載のプラズマディスプレイ装置において、
    前記第１のＩＧＢＴと前記第２のＩＧＢＴの少なくとも一方が、トレンチゲート間の電位がフローティングであるか、または前記第１の駆動素子が有する前記第２の主電極もしくは前記第２の駆動素子が有する前記第４の主電極と抵抗を介して接続された第１の導電型を有する第１１の半導体層を有することを特徴とするプラズマディスプレイ装置。
  12. 請求項１から請求項１１のいずれか一に記載のプラズマディスプレイ装置において、
    電源に一方が接続され他方がプラズマパネル装置に接続された前記第１のＩＧＢＴを含む上アームと、前記上アームに一方が接続され他方が接地電位に接続された第２のＩＧＢＴを含む下アームとを有し、
    少なくとも前記第１のＩＧＢＴには、前記第１の駆動素子が用いられ、
    前記第１の駆動素子を構成するダイオードの電流もしくは電流容量が、前記第２のＩＧＢＴに並列に設けられたダイオードの電流もしくは電流容量に比べて、小さいことを特徴とするプラズマディスプレイ装置。
  13. 請求項６から請求項１２のいずれか一に記載のプラズマディスプレイ装置において、
    前記第２の駆動素子における前記第６の半導体層と前記第７の半導体層が逆バイアスされ逆阻止状態に移行する時に、前記ＭＩＳゲートがオン状態に維持されていることを特徴とするプラズマディスプレイ装置。
  14. 請求項６から請求項１３のいずれか一に記載のプラズマディスプレイ装置において、
    前記第２の駆動素子における前記第６の半導体層の厚さが、前記第１の駆動素子における前記第３の半導体層の厚さより薄いことを特徴とするプラズマディスプレイ装置。
  15. 請求項１から請求項１４のいずれか一に記載のプラズマディスプレイ装置において、
    前記第１の駆動素子と、前記第２の駆動素子の少なくとも一方の駆動素子にＦＺ法で形成されたシリコン基板が用いられていることを特徴とするプラズマディスプレイ装置。
JP2006063665A 2006-03-09 2006-03-09 プラズマディスプレイ装置 Pending JP2007240904A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006063665A JP2007240904A (ja) 2006-03-09 2006-03-09 プラズマディスプレイ装置
EP09015971A EP2182505A1 (en) 2006-03-09 2007-01-17 Plasma display apparatus
EP07000891A EP1833041A3 (en) 2006-03-09 2007-01-17 Plasma display apparatus
KR1020070006233A KR100869419B1 (ko) 2006-03-09 2007-01-19 플라즈마 디스플레이 장치
US11/655,209 US20070210386A1 (en) 2006-03-09 2007-01-19 Plasma display apparatus
CNB2007100039798A CN100507991C (zh) 2006-03-09 2007-01-19 等离子显示装置
US12/535,929 US20090294847A1 (en) 2006-03-09 2009-08-05 Plasma Display Apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006063665A JP2007240904A (ja) 2006-03-09 2006-03-09 プラズマディスプレイ装置

Publications (1)

Publication Number Publication Date
JP2007240904A true JP2007240904A (ja) 2007-09-20

Family

ID=38134854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006063665A Pending JP2007240904A (ja) 2006-03-09 2006-03-09 プラズマディスプレイ装置

Country Status (5)

Country Link
US (2) US20070210386A1 (ja)
EP (2) EP1833041A3 (ja)
JP (1) JP2007240904A (ja)
KR (1) KR100869419B1 (ja)
CN (1) CN100507991C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205758A (ja) * 2009-02-27 2010-09-16 Nissan Motor Co Ltd 半導体装置
JP2014086600A (ja) * 2012-10-24 2014-05-12 Fuji Electric Co Ltd 半導体装置、半導体装置の製造方法および半導体装置の制御方法
JP2016004930A (ja) * 2014-06-18 2016-01-12 富士電機株式会社 逆阻止ｉｇｂｔおよびその製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008070800A1 (en) 2006-12-06 2008-06-12 Fusion Multisystems, Inc. Apparatus, system, and method for storage space recovery in solid-state storage
JP5011091B2 (ja) * 2007-12-27 2012-08-29 株式会社日立製作所 プラズマディスプレイ装置
CN105632566B (zh) 2010-02-23 2020-02-07 株式会社半导体能源研究所 显示装置、半导体装置以及它们的驱动方法
CN101814266B (zh) * 2010-04-27 2011-12-07 四川长虹电器股份有限公司 一种pdp显示屏行驱动芯片中igbt驱动方法
US20120239860A1 (en) 2010-12-17 2012-09-20 Fusion-Io, Inc. Apparatus, system, and method for persistent data management on a non-volatile storage media
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
US9093286B2 (en) 2010-12-23 2015-07-28 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quai-resonant converters
US9201677B2 (en) 2011-05-23 2015-12-01 Intelligent Intellectual Property Holdings 2 Llc Managing data input/output operations
RU2562934C1 (ru) * 2011-08-30 2015-09-10 Тойота Дзидося Кабусики Кайся Полупроводниковое устройство
US10102117B2 (en) 2012-01-12 2018-10-16 Sandisk Technologies Llc Systems and methods for cache and storage device coordination
US10359972B2 (en) 2012-08-31 2019-07-23 Sandisk Technologies Llc Systems, methods, and interfaces for adaptive persistence
US9116812B2 (en) 2012-01-27 2015-08-25 Intelligent Intellectual Property Holdings 2 Llc Systems and methods for a de-duplication cache
US10019353B2 (en) 2012-03-02 2018-07-10 Longitude Enterprise Flash S.A.R.L. Systems and methods for referencing data on a storage medium
US10339056B2 (en) 2012-07-03 2019-07-02 Sandisk Technologies Llc Systems, methods and apparatus for cache transfers
US9612966B2 (en) 2012-07-03 2017-04-04 Sandisk Technologies Llc Systems, methods and apparatus for a virtual machine cache
DE112013002031T5 (de) * 2012-08-22 2015-03-12 Fuji Electric Co., Ltd. Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
US10558561B2 (en) 2013-04-16 2020-02-11 Sandisk Technologies Llc Systems and methods for storage metadata management
US10102144B2 (en) 2013-04-16 2018-10-16 Sandisk Technologies Llc Systems, methods and interfaces for data virtualization
US9842128B2 (en) 2013-08-01 2017-12-12 Sandisk Technologies Llc Systems and methods for atomic storage operations
US10019320B2 (en) 2013-10-18 2018-07-10 Sandisk Technologies Llc Systems and methods for distributed atomic storage operations
US10073630B2 (en) 2013-11-08 2018-09-11 Sandisk Technologies Llc Systems and methods for log coordination
JP6194812B2 (ja) * 2014-02-18 2017-09-13 トヨタ自動車株式会社 半導体モジュール
EP2947691B1 (en) * 2014-05-19 2020-05-27 Nexperia B.V. Semiconductor device
US9450581B2 (en) 2014-09-30 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
US9946607B2 (en) 2015-03-04 2018-04-17 Sandisk Technologies Llc Systems and methods for storage error management
CN109686787B (zh) * 2018-11-20 2020-12-29 电子科技大学 一种利用二极管钳位的具有载流子存储层的igbt器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105977A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体装置
JPH04192366A (ja) * 1990-11-26 1992-07-10 Hitachi Ltd 半導体装置及び点火プラグの放電回路
JPH09186315A (ja) * 1995-12-28 1997-07-15 Hitachi Ltd 半導体装置
JP2000200906A (ja) * 1999-01-07 2000-07-18 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法
JP2000307116A (ja) * 1999-02-17 2000-11-02 Hitachi Ltd 半導体装置及び電力変換装置
JP2000330514A (ja) * 1999-05-20 2000-11-30 Hitachi Ltd 表示装置、ｐｄｐ表示装置及びその駆動回路
JP2002076017A (ja) * 2000-08-28 2002-03-15 Fuji Electric Co Ltd 半導体装置
JP2005064429A (ja) * 2003-08-20 2005-03-10 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3844247A1 (de) * 1988-12-29 1990-07-12 Minnesota Mining & Mfg Vorrichtung, insbesondere pflaster zum transdermalen verabreichen eines medikaments
EP0405200A1 (de) * 1989-06-30 1991-01-02 Asea Brown Boveri Ag MOS-gesteuertes, bipolares Leistungshalbleiter-Bauelement
JPH0513767A (ja) * 1991-07-02 1993-01-22 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
US5471075A (en) * 1994-05-26 1995-11-28 North Carolina State University Dual-channel emitter switched thyristor with trench gate
JPH09199712A (ja) 1996-01-12 1997-07-31 Hitachi Ltd 車載イグナイタ用半導体装置
JP2004334030A (ja) * 2003-05-09 2004-11-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
KR100589363B1 (ko) * 2003-10-16 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 스위칭 소자
JP2005316132A (ja) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp フラットパネルディスプレイ装置及びこれに用いる半導体素子
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105977A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体装置
JPH04192366A (ja) * 1990-11-26 1992-07-10 Hitachi Ltd 半導体装置及び点火プラグの放電回路
JPH09186315A (ja) * 1995-12-28 1997-07-15 Hitachi Ltd 半導体装置
JP2000200906A (ja) * 1999-01-07 2000-07-18 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法
JP2000307116A (ja) * 1999-02-17 2000-11-02 Hitachi Ltd 半導体装置及び電力変換装置
JP2000330514A (ja) * 1999-05-20 2000-11-30 Hitachi Ltd 表示装置、ｐｄｐ表示装置及びその駆動回路
JP2002076017A (ja) * 2000-08-28 2002-03-15 Fuji Electric Co Ltd 半導体装置
JP2005064429A (ja) * 2003-08-20 2005-03-10 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205758A (ja) * 2009-02-27 2010-09-16 Nissan Motor Co Ltd 半導体装置
JP2014086600A (ja) * 2012-10-24 2014-05-12 Fuji Electric Co Ltd 半導体装置、半導体装置の製造方法および半導体装置の制御方法
JP2016004930A (ja) * 2014-06-18 2016-01-12 富士電機株式会社 逆阻止ｉｇｂｔおよびその製造方法

Also Published As

Publication number Publication date
US20070210386A1 (en) 2007-09-13
CN100507991C (zh) 2009-07-01
EP1833041A2 (en) 2007-09-12
EP1833041A3 (en) 2009-04-22
KR100869419B1 (ko) 2008-11-21
EP2182505A1 (en) 2010-05-05
US20090294847A1 (en) 2009-12-03
KR20070092600A (ko) 2007-09-13
CN101034526A (zh) 2007-09-12

Similar Documents

Publication Publication Date Title
KR100869419B1 (ko) 플라즈마 디스플레이 장치
JP4893609B2 (ja) 半導体装置とその半導体装置を備えている給電装置の駆動方法
US8168999B2 (en) Semiconductor device having IGBT and diode
CN110061050B (zh) 半导体器件和具有势垒区的绝缘栅双极型晶体管
CN101764139B (zh) 包括绝缘栅极双极晶体管和二极管的半导体器件
JP5882407B2 (ja) 逆導通ｉｇｂｔおよびゲートドライバ回路を有する電子回路
KR100778352B1 (ko) 반도체 장치 및 그 제조 방법
JP2007258363A (ja) 半導体装置
JP2010199559A (ja) 半導体装置
JP2006332127A (ja) 電力用半導体装置
JP4947230B2 (ja) 半導体装置
JP2008251679A (ja) ダイオード
JPH08130249A (ja) 半導体装置
US20230163760A1 (en) Semiconductor device
CN117178370A (zh) 半导体装置以及使用它的电力变换装置、半导体装置的制造方法
JP4561734B2 (ja) 半導体装置およびそれを用いたプラズマディスプレイ装置
JP3491049B2 (ja) 整流素子およびその駆動方法
JPWO2021019882A1 (ja) 半導体装置
US20070279119A1 (en) Gate driving device for driving insulated gate bipolar transistor and method of driving the same
JP2002134744A (ja) 横型絶縁ゲート型電界効果トランジスタ及びその駆動方法
CN109686783A (zh) 一种具有反向通流功能的器件
JP2006245475A (ja) 半導体装置及びその製造方法
CN111261722B (zh) 一种集成电容的低反向恢复电荷的横向二极管
JP2003142685A (ja) 半導体装置
JP2006270034A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403