JP4387122B2 - 低電力プロセッサ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はプロセッサなどの半導体集積回路装置に関し、特に、プロセッサの動作モードに応じてＭＯＳトランジスタにより構成されるプロセッサ回路の基板バイアスを制御することにより高速動作かつ低消費電力を実現するマイクロプロセッサに関する。
【０００２】
【従来の技術】
現在、マイクロプロセッサの実現にはＣＭＯＳによる集積回路が広く用いられている。ＣＭＯＳ回路の消費電力にはスイッチング時の充放電によるダイナミックな消費電力とリーク電流によるスタティックな消費電力によるものがある。このうちダイナミックな消費電力は電源電圧Ｖｄｄの２乗に比例し、大きな消費電力を占めるため、低消費電力化のためには電源電圧を下げることが効果的であり、近年多くのマイクロプロセッサの電源電圧は低下してきている。
【０００３】
現在の低消費電力型のマイクロプロセッサには、パワーマネージメント機構を備え、プロセッサに複数の動作モードを設け、それに従って待機時に実行ユニットへのクロックの供給を停止しているものがある。このクロック供給の停止により、不要な実行ユニットにおけるスイッチングによるダイナミックな消費電力を可能な限り削減することができる。しかしながら、リーク電流によるスタティックな消費電力は削減することができず、残存したままである。
【０００４】
ＣＭＯＳ回路の動作速度は電源電圧の低下に伴い遅くなるため、動作速度の劣化を防ぐためには電源電圧の低下に連動してＭＯＳトランジスタのしきい値電圧を下げる必要がある。しかし、しきい値電圧を下げると極端にリーク電流が増加するため、電源電圧の低下が進むにつれて、従来はそれほど大きなものではなかったリーク電流によるスタティックな消費電力の増大が顕著になってきた。このため、高速性と低消費電力性の２点を両立したマイクロプロセッサを実現することが問題になっている。
【０００５】
ＭＯＳトランジスタ回路の動作速度およびリーク電流に関する問題を解決する方法として、基板バイアスを可変設定することによりＭＯＳトランジスタのしきい値電圧を制御する方法が特開平６―５３４９６号公報に示されている。
【０００６】
図２により基板バイアスを可変設定するためのデバイス構造を説明する。図２はＣＭＯＳ構造の回路の断面図を示しており、ｐウェル（ｐ型基板）２０１の表面層の一部に、ｎウェル２０５が形成されており、ｐウェル２０１の表面にはｎ^＋型のソース・ドレイン領域２０２、ゲート酸化膜２０３、およびゲート電極２０４からなるｎＭＯＳトランジスタが形成され、ｎウェル２０５の表面にはｐ^＋型のソース・ドレイン領域２０６、ゲート酸化膜２０７、およびゲート電極２０８からなるｐＭＯＳトランジスタが形成されている。
【０００７】
通常ｐＭＯＳトランジスタとｎＭＯＳトランジスタのソースはそれぞれ電源電圧（以下Ｖｄｄと称す）と接地電位（以下Ｖｓｓと称す）に接続され、ｎＭＯＳトランジスタとｐＭＯＳトランジスタのドレインは出力信号に接続される。基板バイアスを与えるための端子として、ｐＭＯＳトランジスタのｎウェル２０５にＶｂｐ２０９、ｎＭＯＳトランジスタのｐウェル２０１にＶｂｎ２１０が設けられている。
【０００８】
図２のようなデバイスを用いて、通常はＶｂｐ２０９はＶｄｄに、Ｖｂｎ２１０はＶｓｓに接続するが、回路の非動作時にはこれらの基板バイアスを切り替えてＶｂｐ２０９はより高い電位に、Ｖｂｎ２１０はより低い電位に接続することによりＭＯＳトランジスタのしきい値電圧を高くすることができリーク電流を削減できる。
【特許文献１】
特開平６−５３４９６号公報
【０００９】
【発明が解決しようとする課題】
高速性と低消費電力を両立したマイクロプロセッサを実現するためには、プロセッサ回路に対して上記のような基板バイアスの可変制御を行ない、プロセッサの動作時はＭＯＳトランジスタのしきい値電圧を低くして高速性を維持し、待機時はしきい値電圧を高くしてリーク電流を低減する必要がある。しかしながら、プロセッサの基板バイアスを可変制御するためには基板バイアスの切り替え時におけるプロセッサの動作モードの移行、特に待機状態から動作状態への移行時のプロセッサを再起動するタイミングを正確に制御し、プロセッサの誤動作を防止しなければならない。
【００１０】
本発明の目的はこのような問題点を解決し、プロセッサ・チップ上において上記基板バイアス制御を実現しプロセッサの各種動作モードに適用することにより、高速な低消費電力プロセッサを提供することにある。
【００１１】
【課題を解決するための手段】
上記問題を解決するため、本発明のプロセッサの特徴は、プロセッサ・チップ上にプログラム命令列を実行するプロセッサ主回路と、その基板に印加される基板バイアスの電圧を切り替える基板バイアス切り替え装置と、プロセッサ主回路におけるスタンバイモードに移行する命令の実行を受けて前記バイアスをスタンバイモード用の電圧に切り替えるように前記基板バイアス切り替え装置を制御し、外部からスタンバイ解除の割り込みを受け取るとバイアスを通常モード用の電圧に切り替えるように基板バイアス切り替え装置を制御し、その切り替えたバイアス電圧が安定した後にプロセッサ主回路のスタンバイを解除し動作を再開させる動作モード制御部を備えることである。
【００１２】
また、本発明のプロセッサの他の特徴は、プロセッサ・チップの半導体デバイスは３重ウェル構造をしており、プロセッサ主回路は基板バイアス切り替え装置と動作モード制御部とは異なるウェル領域上に形成されることである。
【００１３】
また、本発明の他の特徴は、動作モード制御部は、バイアスの切り替え時にプロセッサ主回路の動作を再開させる前にその切り替えたバイアス電圧が安定するまで待機する手段として、バイアスの安定に必要な時間の経過を計測するためのオンチップタイマ、または、バイアスが所定の電圧に安定したことを検知するセンサを備えることである。
【００１４】
また、本発明のプロセッサの他の特徴は、プロセッサ・チップの半導体デバイスは３重ウェル構造をしており、複数の機能モジュールに分割され、それらがそれぞれ異なるウェル領域上に形成されているプロセッサ主回路と、各機能モジュールの基板に印加される基板バイアスを切り替える基板バイアス切り替え装置と、プロセッサ主回路における一つ又は複数の前記機能モジュールをスタンバイにする命令の実行を受けてその機能モジュールの基板バイアスをスタンバイモード用の電圧に切り替えるように基板バイアス切り替え装置を制御し、外部またはプロセッサ主回路からその機能モジュールのスタンバイ解除の信号を受け取るとバイアスを通常モード用の電圧に切り替えるように基板バイアス切り替え装置を制御し、その切り替えたバイアス電圧が安定した後にプロセッサ主回路に機能モジュールのスタンバイが解除されたことを通知する動作モード制御部を備えることである。
【００１５】
また、本発明のプロセッサは、プロセッサ主回路の動作速度を動的に切り替える手段と、プロセッサ主回路における動作周波数変更する命令の実行を受けて基板バイアス切り替え装置をプロセッサ主回路または機能モジュールの基板バイアスをその動作周波数に適した電圧に切り替えるように制御し、その切り替えたバイアス電圧が安定した後に前記プロセッサ主回路に動作速度の切り替えが完了したことを通知する動作モード制御部を備えることである。
【００１６】
更に、本発明のプロセッサの特徴は、基板バイアス切り替え装置は内部で基板バイアスの電圧を発生する基板バイアス発生回路により構成されることである。
【００１７】
本発明はまた装置の低消費電力化に寄与する制御方法を提案するものである。すなわち、しきい値の低いトランジスタは高速だが、ソースドレイン間のリーク電流が大きく消費電力が増大するため、これを防止することが重要である。
【００１８】
このための構成は、半導体基板上に構成されたトランジスタを有しクロック信号に基づいて動作する複数の要素回路ブロックを有する半導体集積回路装置の消費電力を制御する制御方法であって、要素回路ブロックの全てがクロックに基づいて動作する第１のモードと、要素回路ブロックの少なくとも一つへのクロック信号の供給を停止する第２のモードと、要素回路ブロックの全てへのクロック信号の供給を停止するとともに半導体基板上に構成されたトランジスタの少なくとも一部の基板バイアスを制御してトランジスタのしきい値を上げる第３のモードとを切り換えて用いることを特徴とする。
【００１９】
主回路は例えば、ＣＰＵ等を含むプロセッサである。第１のモードは主回路が通常の動作（演算、記憶など）を行っているモードである。
【００２０】
第２のモードはプロセッサの一部分へのクロックが停止されている状態であり、例えばスリープモード、ディープスリープモード等と呼ばれる。クロックを停止する範囲を選択することにより、必要な機能のみ維持しながら、低消費電力を図ることができる。
【００２１】
第３のモードはプロセッサの回路に対して基板バイアスを制御して、これを構成するトランジスタのしきい値を上げ、サブスレッショルドリーク電流による消費電力を低減するモードであり、例えばスタンバイモードやハードウエアスタンバイモードと称する。スタンバイモードは割り込み制御により通常状態に復帰できるが、ハードウエアスタンバイモードではリセットによらなければ復帰ができない。第３のモードでは主回路の機能は停止している。
【００２２】
回路全体の構成としては、要素回路ブロックは第１の回路ブロックに含まれ、クロック信号は第２の回路ブロックに含まれる発振回路により形成され、第２の回路ブロックから第１の回路ブロックにクロック信号、及び、第１の回路ブロックで処理されるべき情報信号が入力される。第２の回路ブロックにはその他、入出力回路や基板バイアスを制御する制御回路が含まれる。通常は第２の回路ブロックは主回路を含む第１の回路ブロックほど高速の動作を要求されない。そこで、第２の回路ブロックを構成するトランジスタは、第１の回路ブロックを構成するトランジスタよりも、しきい値が大きく、動作電圧も高くすることが望ましい。また、第１の回路ブロックの主回路を構成するトランジスタは他の回路とは別個のウェル上に形成されることで他の回路の影響を低減することができる。
【００２３】
第１と第２の回路ブロックの動作電圧が異なる場合には、両者の間にはレベル変換回路が必要となる。例えば、第１の回路ブロックにレベルダウン回路を設け、第２の回路ブロックにはレベルアップ回路を設けて、信号レベルの変換を行う。
【００２４】
本発明では、モードの切り替えにより、基板バイアス電圧を動的に切り換えているために、信頼性の確保のためにはその動作シーケンスが重要である。
【００２５】
第１または第２のモードから第３のモードに切り換える際には、第２の回路ブロックから第１の回路ブロックに入力されるクロック信号や、第１の回路ブロックで処理されるために第１の回路ブロックに入力される情報信号をまず停止し、次に、半導体基板上に構成されたトランジスタの少なくとも一部の基板バイアスを制御してトランジスタのしきい値を上げる。これにより、第１の回路ブロックの動作が不安定な状態での第１の回路ブロックへの入力を阻止することができ、第１の回路ブロックの誤動作を防ぐことができる。
【００２６】
この動作のために、第１の回路ブロックへの信号入力を停止し、タイマー等により所定時間（例えば６０マイクロ秒程度）待機した後、基板バイアスを制御するなどの構成を採用することができる。待機するためのタイマーは第１の回路ブロックの外に配置し、例えば第２の回路ブロックの中、あるいは、装置外部に配置する。
【００２７】
また、第３のモード（スタンバイモード）から第１のモードに切り換える際には、半導体基板上に構成されたトランジスタの少なくとも一部の基板バイアスを制御してトランジスタのしきい値を下げ、次に、第２の回路ブロックから第１の回路ブロックに入力される上記クロック信号や第１の回路ブロックで処理されるべき情報信号の入力を開始する。すなわち、第１の回路ブロックの誤動作を防止するために、第１の回路ブロックの基板電圧が安定してから信号の入力を開始する。
【００２８】
このために、第３のモードから第１のモードに切り換える際には、第１の回路ブロックの基板バイアスを制御してトランジスタのしきい値を下げ、タイマーにより所定時間待機して、動作が安定した後、第１の回路ブロックに入力されるクロック信号その他の信号の入力を開始する。
【００２９】
別の方法としては、トランジスタのしきい値の状態を電圧モニタなどで確認した後、第１の回路ブロックへの信号入力を開始する。あるいは、基板電圧を制御する基板バイアス発生回路の状態に基づいて、基板バイアス発生回路から出力されるスタンバイ解除を知らせる信号に従って、第１の回路ブロックに入力されるクロック信号その他の信号の入力を開始する。
【００３０】
第１のブロックに対する情報信号、クロック信号の停止の方法としては、第２の回路ブロックに設けた出力固定回路（レベルホールド回路）によって、信号レベルを固定することが考えられる。第１のモード時には信号は出力固定回路を経由してレベルダウン回路に入力されるが、第３のモードではレベルダウン回路への入力が固定されることになる。
【００３１】
【発明の実施の形態】
以下、本発明の実施例について図面を参照しながら説明する。
【００３２】
図１は本発明の第１の実施例を実現するためのプロセッサ・チップの構成例を示すブロック図である。図１において、プロセッサ・チップ１０１はＣＭＯＳ構造の回路を持つＬＳＩチップであり、プロセッサ主回路１０２、動作モード制御部１０３、基板バイアス切り替え装置１０４を含む。基板バイアス切り替え装置１０４には、基板バイアスの通常モードにおける電圧ＶｄｄおよびＶｓｓとスタンバイモードにおける電圧ＶｄｄｂおよびＶｓｓｂが信号１１０から入力されている。基板バイアス切り替え装置１０４は動作モード制御部の出力する信号１０７に従って、プロセッサ主回路１０２を構成するｐＭＯＳトランジスタの基板バイアスとしてＶｄｄかＶｄｄｂのどちらかを選択して信号Ｖｂｐ１１１に出力し、ｎＭＯＳトランジスタの基板バイアスとしてＶｓｓまたはＶｓｓｂのどちらかを選択して信号Ｖｂｎ１１２に出力する。基板バイアス選択用の電圧値は例えばＶｄｄ＝１．５Ｖ、Ｖｄｄｂ＝３．０Ｖ、Ｖｓｓ＝０．０Ｖ、Ｖｓｓｂ＝−１．５Ｖである。
【００３３】
なお、後に述べるようにプロセッサ主回路１０２の形成されるウェル３０２は基板バイアス切り替え装置１０４や動作モード制御部が形成されるウェルとは別個独立に形成されている。
【００３４】
図３はプロセッサ・チップ１０１のデバイス構造を示す断面図である。図３が図２と異なるのはｎ型基板３０１にｐウェル３０２が形成され、その表面相の一部にｎウェル２０５が形成されている、すなわち３重ウェル構造のデバイスになっている点である。ｐウェル３０２の表面にｎＭＯＳトランジスタが、ｎウェル２０５の表面にｐＭＯＳトランジスタが形成され、ＣＭＯＳ回路を構成されている。また、基板バイアスを与えるための端子として、ｐＭＯＳトランジスタのｎウェル２０５にＶｂｐ２０９、ｎＭＯＳトランジスタのｐウェル３０２にＶｂｎ２１０が設けられている点は図２と同様である。この実施例ではプロセッサ主回路１０２は動作モード制御部１０３と基板バイアス切り替え装置１０４とは異なるｐウェル３０２内に形成される。これにより、基板バイアス制御の影響はプロセッサ主回路１０２のみに及び、動作モード制御部１０３と基板バイアス切り替え装置１０４はその影響を避けることができる。
【００３５】
図４で本実施例におけるプロセッサ・チップ１０１の動作について説明する。プロセッサ主回路１０２の動作モードには通常の命令実行を行う通常モードと命令実行を行わないスタンバイモードがある。図４は、プロセッサ主回路１０２の動作モードが通常モードからスタンバイモードへ遷移し、そしてスタンバイモードから通常モードへと遷移する場合のプロセッサ・チップ１０１上における処理を示したフローチャートである。
【００３６】
最初にプロセッサ主回路１０２が通常モードで動作している。この時基板バイアス切り替え装置１０４は基板バイアスＶｂｐ１１１とＶｂｎ１１２にそれぞれＶｄｄとＶｓｓを選択している。この例における通常モードの基板バイアスの電圧値はＶｂｐ＝１．５Ｖ、Ｖｂｎ＝０Ｖである（ステップ４０１）。
【００３７】
プロセッサ主回路１０２は、スリープ命令を実行すると信号１０５に「スタンバイ要求」を出力し動作モード制御部１０３に伝えた後、命令実行動作を停止しスタンバイモードに移行する（ステップ４０２）。
【００３８】
動作モード制御部１０３はプロセッサ主回路からこの信号１０５を受け取るとプロセッサ主回路１０２の基板バイアスをスタンバイモード用の電圧に切り替えるために信号１０７を出力する。基板バイアス切り替え装置１０４はこの信号１０７を受けて基板バイアスＶｂｐ１１１とＶｂｎ１１２にそれぞれＶｄｄｂとＶｓｓｂを入力電圧１１０から選択して出力する（ステップ４０３、４０４）。この例ではスタンバイモードの基板バイアスの電圧値はＶｂｐ＝３．０Ｖ、Ｖｂｎ＝−１．５Ｖである。
【００３９】
動作モード制御部１０３は、プロセッサ主回路１０２がスタンバイ状態にあるときに、外部から信号１０８に「スタンバイ解除割り込み」がアサートされたことを検出すると（ステップ４０５）、プロセッサ主回路１０２の基板バイアスを通常モード用の電圧に切り替えるために信号１０７を出力し、基板バイアス切り替え装置１０４はこの信号１０７を受けて、基板バイアスＶｂｐ１１１とＶｂｎ１１２をそれぞれＶｄｄ（１．５Ｖ）とＶｓｓ（０．０Ｖ）に切り替える（ステップ４０６）。
【００４０】
基板バイアスの切り替え後、そのバイアス電圧が安定するまでにはいくらかの時間を必要とするため、すぐにプロセッサ主回路１０２の動作を再開させると誤動作する可能性がある。それを避けるため動作モード制御部１０３はプロセッサ主回路１０２の動作モードを切り替える前に、オンチップタイマ１０９に切り替えた基板バイアス電圧の安定に必要な十分な時間を設定してスタートさせ（ステップ４０７）、タイムアウトするまで待つ（ステップ４０８）。そしてタイムアウトした後に、動作モード制御部１０３は「スタンバイ解除」を信号１０６に出力し、プロセッサ主回路１０２に伝える。プロセッサ主回路１０２はこの信号１０６を受けて、通常モードに移行し命令実行動作を再開する（ステップ４０９）。
【００４１】
以上のようにして、プロセッサ主回路１０２の基板バイアスＶｂｐ１１１およびＶｂｎ１１２を制御して、動作時にはプロセッサ主回路を構成するＭＯＳトランジスタのしきい値電圧を低くして高速動作に対応させ、スタンバイ時にはしきい値電圧を高くしてリーク電流を削減することができる。
【００４２】
図５は本発明の第２の実施例におけるプロセッサ・チップの構成を示すブロック図である。この実施例では、動作モード制御部１０３はプロセッサ主回路１０２の基板に印加されるバイアス電圧を検知するセンサ５０１を備えている。プロセッサ主回路１０２の動作モードが通常モードからスタンバイモードへ遷移するときは、前記第１の実施例における処理手順と同じである。プロセッサ主回路１０２の動作モードがスタンバイモードから通常モードへ遷移するときは前記第１の実施例と同様に動作モード制御部１０３は基板バイアス切り替え装置１０４を制御して基板バイアスを通常モードの電圧に切り替えた後、センサ５０１が切り替えた基板バイアスの電圧が所定の値、すなわち本実施例では、Ｖｂｐ＝１．５Ｖ、Ｖｂｎ＝０．０Ｖに安定したことを信号５０２に出力するまで待つ。センサ５０１が基板バイアスの安定を信号５０２に出力すると動作モード制御部１０３は信号１０６に「スタンバイ解除」を出力し、プロセッサ主回路１０２の動作を再開させる。
【００４３】
図６は本発明の第３の実施例におけるプロセッサ・チップの構成を示すブロック図である。プロセッサ・チップ６０１の基本デバイス構造としては図３に示した３重ウェル構造を考える。図６のプロセッサ・チップ６０１においてプロセッサ主回路はＣＰＵ６０４、モジュールＡ６０６、モジュールＢ６０８のように複数の機能モジュールから構成される。各機能モジュールはそれぞれ異なるウェル領域上に分離して存在し、他の機能モジュールの基板バイアス制御の影響を受けない。機能モジュールは、ＣＰＵ、ＦＰＵ、キャッシュ、あるいは演算器等のより小さい単位のものを含む。基板バイアス切り替え装置６０５、６０７、６０９は各機能モジュール６０４、６０６、６０８に対応してそれぞれ設けられており、対応する機能モジュールの基板バイアスを前記実施例の場合と同様に切り替えることができる。命令の実行は機能モジュールの一つであるＣＰＵ６０４を中心に行なわれ、実行に不要な機能モジュールをスタンバイにする命令を実行すると動作モード制御部６０２に機能モジュールのスタンバイが伝えられる。
【００４４】
本実施例におけるプロセッサ・チップ６０１の動作について次に説明する。最初に全機能モジュールが通常モードで動作しているものとする。ＣＰＵ６０４はモジュールＡをスタンバイにする命令を実行すると、このスタンバイ要求を信号６１０に出力し、以後モジュールＡ６０６のスタンバイが解除されるまでこのモジュールの使用が不可能になる。動作モード制御部６０２はこの信号６１０を受けて、基板バイアス切り替え装置６０７に信号６１２を出力し、モジュールＡ６０６の基板バイアスをスタンバイモード用の電圧に切り替える。モジュールＡ６０６がスタンバイ状態にあるときに動作モード制御部６０２はＣＰＵ６０４の出力信号６１０、あるいはプロセッサ・チップ６０１の外部の信号６１３からモジュールＡ６０６のスタンバイ解除の信号を受け取ると信号６１２を基板バイアス切り替え装置６０７に出力し、モジュールＡの基板バイアスを通常モード用の電圧に切り替える。そして動作モード制御部６０２は本発明第１の実施例と同様にオンチップタイマ６０３を用いて切り替えた基板バイアスの安定を待ち、安定後、ＣＰＵ６０４に信号６１１を通してモジュールＡのスタンバイが解除されたことを通知する。ＣＰＵ６０４はこの信号６１１を受け取るとモジュールＡを使用した命令の実行が可能になる。
【００４５】
モジュールＢ６０８やその他の機能モジュールのスタンバイ制御についても同様である。また、ＣＰＵ６０４自身もスタンバイ制御の対象である。この場合、ＣＰＵ６０４はスタンバイモードに移行すると全ての命令実行を停止し、外部信号６１３にＣＰＵ６０４のスタンバイ解除の信号がアサートされると動作モード制御部６０２はＣＰＵ６０４の基板バイアスの切り替えが完了した後信号６１１にＣＰＵ６０４のスタンバイ解除をアサートし、ＣＰＵ６０４の命令実行を再開させる点を除いては、前記モジュールＡ６０６の場合と同様に制御される。
【００４６】
本実施例における機能モジュール単位のスタンバイ制御により、プロセッサの動作時に不要な機能モジュールのリーク電流を削減することができる。
【００４７】
図７は本発明の第４の実施例におけるプロセッサ・チップの構成を示すブロック図である。第１の実施例と異なる点は外部から基板バイアス切り替え装置１０４に供給される電圧７０１の種類が増えており、基板バイアス切り替え装置１０４はそれらの中から適当なものを基板バイアスとして選択し、プロセッサ主回路１０２に印加することができることである。本実施例では、プロセッサ主回路１０２の動作速度、すなわち動作周波数は命令により動的に変更する手段を備えており、プロセッサ主回路１０２の動作モードには高速モードと低速モードがあるものとする。本実施例では、高速モードに対応した基板バイアスとしてＶｄｄ（ｐＭＯＳ用）とＶｓｓ（ｎＭＯＳ用）、低速モードに対応した基板バイアスとしてＶｄｄｂ２（ｐＭＯＳ用）とＶｓｓｂ２（ｎＭＯＳ用）、スタンバイモードに対応した基板バイアスとしてＶｄｄｂ１（ｐＭＯＳ用）とＶｓｓｂ１（ｎＭＯＳ用）を選択する。
【００４８】
次に本実施例におけるプロセッサ・チップ１０１の動作を説明する。ここで、プロセッサ主回路１０２の動作モードを高速モードから低速モードに切り替える場合を考える。プロセッサ主回路１０２が高速モードで動作中、基板バイアス切り替え装置１０４はプロセッサ主回路の基板バイアスとしてＶｂｐ１１１にＶｄｄを、Ｖｂｎ１１２にＶｓｓを選択している。プロセッサ主回路１０２は、低速モードへ移行する命令を実行するとその要求を信号１０５に出力し、命令実行動作を中断する。プロセッサ主回路１０２に供給されるクロックはこの低速モードへ移行する命令の実行により低周波数に切り替わる。動作モード制御部１０３は信号１０５を受けてプロセッサ主回路１０２の基板バイアスを低速モード用の電圧に切り替えるために信号１０７に出力する。基板バイアス切り替え装置１０４はこの信号１０７を受けて基板バイアスＶｂｐ１１１とＶｂｎ１１２をそれぞれＶｄｄｂ２とＶｓｓｂ２に切り替える。動作モード制御部１０３は上記実施例と同様にオンチップタイマ１０９を使用して、切り替えた基板バイアスの安定を待ち、プロセッサ主回路１０２に低速モードへ移行が完了したことを信号１０６を通して通知する。プロセッサ主回路１０２はこの信号１０６を受けて中断していた命令実行動作を低速モードで再開する。
【００４９】
本実施例における低速モードから高速モードへの切り替え、高速モードまたは低速モードからスタンバイモードへの切り替え、またはスタンバイモードから高速モードあるいは低速モードへの切り替え時における動作も上記と同様であるので詳細は省略する。本実施例では動作速度をさらに細分し、それに対応した基板バイアス制御を行なうことも可能である。さらに、第３の実施例におけるように、プロセッサ主回路１０２を機能モジュール単位にデバイスの３重ウェル構造を用いて分離し、各機能モジュール別にその動作周波数の切り替えと連動して基板バイアスを制御することも可能である。
【００５０】
本実施例のように、プロセッサの動作周波数に適した基板バイアス制御を行なうことにより、低速な動作モードにおけるリーク電流の削減が可能である。さらに、この低速モードにおいてはＣＭＯＳ回路のｐＭＯＳとｎＭＯＳの両方のトランジスタが同時に導通してしまう入力電圧の範囲が高速な動作モードの時より狭くなるためスイッチング時の貫通電流を削減する効果も得られる。
【００５１】
図８は本発明の第５の実施例におけるプロセッサ・チップの構成を示すブロック図である。この実施例が前記第１の実施例と異なるのは前記基板バイアス切り替え装置が基板バイアス発生回路８０１により構成されていることである。基板バイアス発生回路８０１は動作モード制御部１０３の出力信号８０２によって制御され、内部で基板バイアスの電圧を発生しＶｂｐ１１１とＶｂｎ１１２に出力する。動作モード制御部１０３の制御のもとでプロセッサ主回路１０２の動作モードに対応して発生する基板バイアスＶｂｐ１１１とＶｂｎ１１２の電圧値は第１の実施例と同様の値である。プロセッサ主回路１０２および動作モード制御部１０３の動作は第１の実施例と同様であるので詳細は省略する。また、本実施例と同様に第２、第３および第４の実施例における基板バイアス切り替え装置をこの基板バイアス発生回路８０１で構成することにより、プロセッサ・チップ内部で基板バイアスを発生させ、動作モードに応じて切り替えることができる。
【００５２】
以上のようにこれらの実施例によれば、タイマまたはセンサを用いて待機状態から動作状態への移行時のプロセッサを再起動するタイミングを正確に制御するので、プロセッサの動作モードに応じた最適な基板バイアス制御が可能になる。それにより、プロセッサの動作モードが通常モードにおいて高速性を維持したまま、スタンバイモードにおいてリーク電流を削減できる。また、機能モジュール別の動作モードに応じて基板バイアス制御を行なうことにより、プロセッサが動作中であっても実行に不要な機能モジュールのリーク電流の削減が可能である。さらに、プロセッサの動作周波数に適した基板バイアス制御を行なうことにより、低速モードにおけるリーク電流の削減に加え、スイッチング時の貫通電流を削減する効果も得られる。
【００５３】
その結果、消費電力の削減を効果的に実現でき、高速性と低電力性を兼ね備えたマイクロプロセッサを提供することができる。
【００５４】
以下、マイコンの実施例として、具体的に基板バイアスを制御する動作モードに関して説明する。マイコンは、１．８Ｖと３．３Ｖの２電源を有し、１．８Ｖのみ基板バイアス制御を行うものとする。１．８Ｖを供給する回路は比較的低い閾値（例えばＶｔｈ＜０．４Ｖ程度）のＭＯＳトランジスタで構成するのが望ましい。
【００５５】
図９にマイコンの動作モードの一例を示す。動作モードとしては、通常に動作している通常動作モード９８２、およびリセットモード９８１がある。低消費電力で動作するモードとしては、スリープ９８３、ディープスリープ９８４、スタンバイ９８５、ハードウエアスタンバイ９８６、ＲＴＣ（リアルタイムクロック）電池バックアップモードがある。また、テストモードとしては、ＩＤＤＱ測定がある。
【００５６】
通常動作９８２の時には、高速動作が必要なので、基板バイアスの制御は行わない。リセット９８１の時は、全ての機能をリセットする必要があるので、基板バイアスの制御は行わない。低消費電力モードにおいては、低消費電力モードからの復帰時間が短いスリープ９８３、ディープスリープ９８４では、基板バイアスの制御は行わないが、復帰時間よりも消費電力を小さくすることに重点を置くスタンバイ９８５、ハードウエアスタンバイ９８６の場合には、基板バイアス制御を行う。ＲＴＣ電池バックアップモードは、３．３Ｖで動作するＲＴＣ回路の電源のみを供給するモードである。このモードへは、低消費電力モードから遷移するので、基板バイアス制御を行なう。また、ＩＤＤＱの測定は、スタンバイ電流を測定して、トランジスタのショートや不良による貫通電流を測定するモードであるから、この場合には必ず基板バイアスを制御して、チップのリーク電力を小さくして、不良を発見しやすくする必要がある。
【００５７】
図１０で、低消費電力の動作モードを説明する前に、プロセッサ主回路９０２の内部ブロックの構成に関して説明する。この図は、プロセッサ主回路の主な構成ブロックの一例である。演算回路としては、ＣＰＵ（中央演算処理装置）９７１、ＦＰＵ（浮動小数点演算ユニット）９７２がある。また、チップに内蔵するメモリであるキャッシュ９７３、外部メモリとのインタフェースを行うＢＳＣ（バス制御部）９７４、ＤＭＡ（ダイレクトメモリアクセス）を行うＤＭＡＣ（ＤＭＡ制御部）９７５、シリアルポートを制御するＳＣＩ（シリアル制御部）９７６、割り込み入力を制御するＩＮＴＣ（割り込み制御部）９７７、クロックを制御するＣＰＧ（クロック制御部）９７８等がある。
【００５８】
図１１で、低消費電力モードであるスリープ９８３、ディープスリープ９８４、スタンバイ９８５に関して説明する。
【００５９】
スリープ９８３では、ＣＰＵ９７１、ＦＰＵ９７２、キャッシュ９７３等の演算装置のクロックのみが止まっている状態で、かつ基板バイアス制御をしていないので、消費電力は大幅に減少できないものの、ＤＭＡＣ９７５によるＤＭＡ転送やＢＳＣ９７４によるＤＲＡＭ（ダイナミックＲＡＭ）やＳＤＲＡＭ（シンクロナスダイナミックＲＡＭ）の通常リフレッシュ（１０２４回／１６ミリ秒のリフレッシュ）が可能である。ＣＰＧ９７８は動作しており、また、基板バイアス制御をしていないので、スリープ９８３から通常動作モード９８２への復帰時間は早い。
【００６０】
スタンバイ９８５モードは、全ての動作クロックを止め、なおかつ基板バイアス制御も行なうため、消費電力は極めて少ない。クロックが止っているため、ＤＭＡ転送はできない。また、ＤＲＡＭやＳＤＲＡＭのリフレッシュに関しては、スタンバイ９８５に入る前に、メモリが自分自身でリフレッシュを行なうセルフリフレッシュモードになるようにＢＳＣ９７４を用いて各メモリの制御信号（ＲＡＳ信号、ＣＡＳ信号）を設定しておく必要がある。ただし、スタンバイ９８５から通常動作９８２までの復帰時間は、クロックが止っているので、クロック発振の安定待ちや基板バイアス状態からの復帰時間のため長くなってしまう。
【００６１】
ディープスリープ９８４モードは、スリープ９８３とスタンバイ９８５の中間の低消費電力モードである。
【００６２】
図１２にスリープ９８３とディープスリープ９８４の動作モジュールの違いを示す。スリープ９８３時には、動作しているＢＳＣ９７３、ＤＭＡＣ９７４、ＳＣＩ９７５がディープスリープ９８４では、停止しているため、その分消費電力を削減できている。
【００６３】
ただし、ディープスリープ９８４モードでは、ＤＭＡ転送ができなくなり、メモリのリフレッシュもセルフリフレッシュになる。ディープスリープ９８４から通常動作モード９８２への復帰時間は、スリープモードと同様に早い。
【００６４】
このように３種類の低消費電力モードを設けることにより、用途に応じたきめ細かな低消費電力制御を行なうことができる。
【００６５】
図１３で動作モードの状態遷移図を示し説明する。全ての電源がオフ状態９８０からＲＥＳＥＴ＃９５２（または、パワーオンリセット）ピン入力により、プロセッサチップは、リセット状態９８１に遷移する。ＲＥＳＥＴ＃９５２がネゲートされると通常動作９８２に遷移する。この状態から低消費動作モードに遷移する。
【００６６】
遷移の方法には２通りある。一つは命令による遷移である。これはＣＰＵ９７１がスリープ命令を実行することにより遷移する。スリープ命令実行時にモードレジスタを設定して、スリープ９８３、ディープスリープ９８４、スタンバイ９８５を選択でき、それぞれのモードに遷移できる。各モードから通常動作モード９８２への復帰は、割り込み９５８である。
【００６７】
もう一つの遷移方法は、ＨＡＲＤＳＴＢ＃９５１ピンによる遷移である。このピンがアサートされると、ハードウエアスタンバイ状態９８６に遷移する。この状態はスタンバイ９８５と同様に全てのクロックが停止し、基板バイアス制御も行なわれている状態である。
【００６８】
このモードで、入出力バッファをハイインピーダンスにすれば、３．３Ｖ系の回路も貫通電流の流れるトランジスタがなくなりＩＤＤＱの測定が可能になる。
【００６９】
また、３．３Ｖ系に置かれたＲＴＣ回路の入力バッファを固定すれば、ＲＴＣ回路以外の電源をオフした場合にも、ＲＴＣ回路の入力信号がフローティング（中間レベル）にならないので、ＲＴＣ回路の誤動作を防止でき、ＲＴＣ回路のみ動作させることが可能である。
【００７０】
次にハードウエアスタンバイの応用例を説明する。
【００７１】
図１４にハードウエアスタンバイを適用してプロセッサチップ９０１の電源９０４（バッテリ）を交換可能にするプロセッサチップ９０１の構成と電源制御回路の構成を示す。
【００７２】
プロセッサチップ９０１は１．８Ｖで動作する１．８Ｖ領域回路９３０と３．３Ｖで動作する３．３Ｖ領域回路９３１から構成されている。１．８Ｖ領域回路９３０はプロセッサ主回路９０２と３．３Ｖから１．８Ｖにレベル変換するレベルダウン回路９０５、９０６から構成されている。３．３Ｖ領域の回路９３１は基板バイアス発生回路９０３、クロック発振回路９０８、ＩＯ回路９０９、動作モード制御部９１３、ＲＴＣ回路９１４および１．８Ｖから３．３Ｖにレベル変換するレベルアップ回路９０４、９１０、３．３Ｖから１．８Ｖへの信号を固定する出力固定回路９０７、９１１から構成されている。
【００７３】
電源系の制御回路としては、電源９０４、電源監視回路９２１、表示器９２２、１．８Ｖ系の電圧を生成する電圧生成回路９２０がある。
【００７４】
以下動作を説明する。プロセッサチップ９０１が、通常動作モード９８２の時は、基板バイアス発生回路９０３は、基板バイアスを引かずに通常の基板レベル（例えばＰＭＯＳについてはＶＤＤ電位、ＮＭＯＳについてはＶＳＳ電位）を保持している。クロック発振回路９０８はＰＬＬ（フェイズロックドループ）等からなり、内部動作用のクロックを生成して、出力固定回路９０７、レベルダウン回路９０５を介してプロセッサ主回路９０２へ送る。ＩＯ回路９０９は、外部からの信号を取り込み、出力固定回路９０７、レベルダウン回路９０５を介してプロセッサ主回路９０２へ送る。また、プロセッサ主回路９０２からの信号をレベルアップ回路９０４を介して外部へ信号を出力する。ＲＴＣ回路９１４は、３．３Ｖで動作し、レベルアップ回路９１０を介して、プロセッサ主回路９０２から制御信号を受け取り、レベルダウン回路９０６、出力固定回路９１１を介して、プロセッサ主回路９０２に制御信号を送信する。動作モード制御部９１３は、特に基板バイアス発生回路９０３の制御を行なう。
【００７５】
電源監視回路９２１は、電源９０４の電圧レベルを監視する。電圧レベルが所定のレベルより下がる（バッテリが切れている状態を検出）とＨＡＲＤＳＴＢ＃９５１をローレベルにする。同時に表示器９２２にバッテリ切れのアラームを表示し、利用者に知らせる。電圧レベルが下がった状態でも電圧保持回路９２３は、所定の期間（数分間から数時間）電圧レベルを保持できる。この期間に利用者は、電源９０４を交換できる。
【００７６】
図１５を用いて、以下、電源交換シーケンスに関して、説明する。
（１）ＨＡＲＤＳＴＢ＃９５１がローレベルになることにより、動作モードはハードウエアスタンバイ状態９８６に入る。ここで、動作モード制御部９１３から１．８Ｖ信号固定９５３を出力し、３．３Ｖから１．８Ｖへの信号を固定し、１．８Ｖ系のクロックも停止させる。これにより、基板バイアスを引いた時も、１．８Ｖ系の信号が動作しないので、基板バイアスを引いている状態（ＭＯＳトランジスタのしきい値電圧が高くなり、その動作速度が遅くなっている状態で、基板電位が不安定な状態）での１．８Ｖ系の回路の誤動作を防止する。この状態で、基板バイアス生成回路９０３に基板バイアス制御開始信号９５５を出力する。
（２）その後、１．８Ｖ信号固定９５３のタイミングに基づいて、基板バイアス生成回路９０３に基板バイアス制御開始信号９５５を出力する。信号固定９５３と基板バイアス制御開始９５５の間には、実際に信号が固定されて、１．８Ｖ領域への信号の供給が停止するまでの時間差が設定されている。この時間差はＲＴＣ回路９１４のＲＴＣクロックに基づいたタイマーで測定することができる。
（３）基板バイアス制御開始信号９５５を受けて、基板バイアス発生回路９０３は１．８Ｖ系の基板の基板バイアスを引き始める。基板バイアスを引いている期間は、基板バイアス制御中９５６信号を動作モード制御部９１３へ返す。
（４）基板バイアスを引いている状態では、プロセッサ主回路９０２は動作しない。さらに、リーク電流も少ないので、電流の消費量は少ない。これにより、電圧保持回路９２３の保持時間も長くなる。
（５）この状態で電源９０４を交換する。
（６）電源交換後は、電源電圧が正常のレベルに戻るので、ＨＡＲＤＳＴＢ＃９５１がハイレベルに戻る。
（７）その後、パワーオンリセット回路が動作し、ＲＥＳＥＴ＃９５２が入力される。このリセット入力により、動作モード制御部９１３から出力している基板バイアス制御開始信号９５５が解除される。
（８）基板バイアス制御開始信号９５５の解除を受けて、基板バイアス発生回路９０３は１．８Ｖ系の基板の基板バイアスを動作状態の電位（例えばＰＭＯＳについてはＶＤＤ電位、ＮＭＯＳについてはＶＳＳ電位）に戻し始める。基板バイアスの回復まで所定の時間が必要であり、基板バイアスを戻し終わると基板バイアス制御中信号９５６の解除により動作モード制御部９１３へそれを通知する。
（９）基板バイアス制御中信号９５６の解除を受けて、動作モード制御部９１３から出力している１．８Ｖ信号固定９５３が解除され、プロセッサ主回路９０２等の１．８Ｖ系の回路に信号が入力される。
（１０）リセット状態９８１が終了後、通常状態９８２に入り、プロセッサ主回路９０２は通常の動作を開始する。
【００７７】
以上のようにハードウエアスタンバイによる低消費電力モードを利用して、電源９０４の交換が可能になる。
【００７８】
次にハードウエアスタンバイの第２の応用例を説明する。
【００７９】
図１６にＲＴＣ電源バックアップモードを実現する構成例を示す。ＲＴＣ回路９１４は、リアルタイムカウンタと呼ばれ、時計やカレンダの機能を実現するものである。このため、常時動作していないと時計の機能を実現できない。電源９０４が遮断されてもＲＴＣ回路９１４は動作している必要がある。
【００８０】
ここで示す実施例では、ＲＴＣ電源バックアップモードを実現するために、３．３Ｖ領域が通常の３．３Ｖ領域９９１とＲＴＣの３．３Ｖで動作する領域９９２に分けている。また、ＲＴＣの３．３Ｖ領域９９２では、入力回路に入力固定回路９１２、および入力固定レベルアップ回路９６０が付加されており、他の電源（１．８Ｖ、通常の３．３Ｖの電源）が遮断されている状態で、入力信号がフローティングになってもＲＴＣの３．３Ｖで動作する領域９９２には、中間レベルの信号が伝達しないようになっていて、誤動作を防止している。
【００８１】
電源系の制御回路としては、電源９０４、電源監視回路９２１、表示器９２２、１．８Ｖ系の電圧を生成する電圧生成回路９２０に加えて、バックアップ電池９６２、ダイオード９６３、９６４がある。
【００８２】
以下動作を説明する。通常動作モード９８２の時は、基板バイアス発生回路９０３は、基板バイアスを引かずに通常の基板レベルを保持している。クロック発振回路９０８はＰＬＬ（フェイズロックドループ）等からなり、内部動作用のクロックを生成して、出力固定回路９０７、レベルダウン回路９０５を介してプロセッサ主回路９０２へ送る。ＩＯ回路９０９は、外部から信号を取り込み、出力固定回路９０７、レベルダウン回路９０５を介してプロセッサ主回路９０２へ送る。また、プロセッサ主回路９０２からの信号をレベルアップ回路９０４を介して外部へ信号を出力する。ＲＴＣ回路９１４は、３．３Ｖで動作し、入力固定レベルアップ回路９６０を介してプロセッサ主回路９０２から制御信号を受け取り、レベルダウン回路９０６、出力固定回路９１１を介して、プロセッサ主回路９０２に制御信号を送信する。動作モード制御部９１３は、入力固定回路９１２を介して、制御信号を受け取り、特に基板バイアス発生回路９０３の制御を行なう。
【００８３】
電源監視回路９２１は、電源９０４の電圧レベルを監視する。電圧レベルが所定のレベルより下がる（バッテリが切れている状態を検出）とＨＡＲＤＳＴＢ＃９５１をローレベルにし、ＲＴＣ３．３Ｖ領域９９２の入力を固定し、ＲＴＣ回路９１４の誤動作を防止する。同時に表示器９２２にバッテリ切れのアラームを表示する。この後、電圧レベルが下がり続けて、３．３Ｖと１．８Ｖ系の電圧はプロセッサチップ９０１に供給されなくなる。この時バックアップ電池９６２からダイオード９６３を介してＲＴＣの３．３Ｖ領域にのみ電圧（ＶＤＤ−ＲＴＣ、ＶＳＳ−ＲＴＣ）が供給され、電源９０４がなくても、ＲＴＣ回路９１４（カレンダ用カウンタ回路）のみ正常に動作する。ダイオード９６４はＲＴＣ回路９１４以外に電流が流れるのを防止する。
【００８４】
図１７を用いて、ＲＴＣ電源バックアップシーケンスに関して、詳細に説明する。
（１）ＨＡＲＤＳＴＢ＃９５１がローレベルになることにより、動作モードはハードウエアスタンバイ状態９８６に入る。ここで、動作モード制御部９１３から１．８Ｖ信号固定９５３を出力し、３．３Ｖから１．８Ｖへの信号を固定し、１．８Ｖ系のクロックも停止させる。これにより、基板バイアスを引いた時も、１．８Ｖ系の信号が動作しないので、基板バイアスを引いている状態での１．８Ｖ系の回路の誤動作を防止する。同時にＲＴＣ回路９１４への入力固定信号９５４を出力し入力信号を固定する。これにより他の電源が遮断されたときに、ＲＴＣ回路９１４に不安定な中間レベルの信号が入るのを防ぐ。
（２）その後、１．８Ｖ信号固定９５３のタイミングに基づいて、基板バイアス生成回路９０３に基板バイアス制御開始信号９５５を出力する。信号固定９５３と基板バイアス制御開始９５５の間には、実際に信号が固定されて、１．８Ｖ領域への信号の供給が停止するまでの時間差が設定されている。この時間差はＲＴＣ回路９１４のＲＴＣクロックに基づいたタイマーで測定することができる。
（３）基板バイアス制御開始信号９５５を受けて、基板バイアス発生回路９０３は１．８Ｖ系の基板の基板バイアスを引き始める。基板バイアスを引いている期間は、基板バイアス制御中９５６信号を動作モード制御部９１３へ返す。
（４）基板バイアスを引いている状態では、プロセッサ主回路９０２は動作しない。さらに、リーク電流も少ないので、電流の消費量は少ない。
（５）電源９０４の遮断期間は長くてもよい。また、電源９０４の交換ができる。
（６）電源９０４遮断からの復帰後（または電源９０４交換後）は、電源電圧が正常のレベルに戻るので、ＨＡＲＤＳＴＢ＃９５１がハイレベルに戻る。
（７）その後、パワーオンリセット回路が動作し、ＲＥＳＥＴ＃９５２が入力される。このリセット入力により、基板バイアス制御開始信号９５５が解除される。
（８）基板バイアス制御開始信号９５５の解除を受けて、基板バイアス発生回路９０３は１．８Ｖ系の基板の基板バイアスを動作状態の電位（例えばＰＭＯＳについてはＶＤＤ電位、ＮＭＯＳについてはＶＳＳ電位）に戻し始める。基板バイアスの回復まで所定の時間が必要であり、基板バイアスを戻し終わると基板バイアス制御中信号９５６の解除により動作モード制御部９１３へそれを通知する。
（９）基板バイアス制御中信号９５６の解除を受けて、動作モード制御部９１３から出力している１．８Ｖ信号固定９５３が解除され、プロセッサ主回路９０２等の１．８Ｖ系の回路に信号が入力される。
（１０）リセット状態９８１が終了後、通常状態９８２に入り、プロセッサ主回路９０２は通常の動作を開始する。
【００８５】
上記シーケンスで、電源９０４に電源スイッチを設けて、電源オフの期間にＲＴＣ回路９１４のみ動作させることも可能である。
【００８６】
以上のようにハードウエアスタンバイを利用して、ＲＴＣ回路９１４のみ電池バックアップして動作させることが可能になる。
【００８７】
図１８に通常のスリープ命令９５９を使用して、スタンバイ状態９８５に入り、割り込み信号９５８で通常状態９８２に復帰するシーケンスを説明する。
（１）スリープ命令９５９により、動作モードはスタンバイ状態９８５に入る。ここで、動作モード制御部９１３から１．８Ｖ信号固定９５３を出力し、３．３Ｖから１．８Ｖへの信号を固定し、１．８Ｖ系のクロックも停止させる。これにより、基板バイアスを引いた時の１．８Ｖ系の回路の誤動作を防止する。
（２）その後、１．８Ｖ信号固定９５３のタイミングに基づいて、基板バイアス生成回路９０３に基板バイアス制御開始信号９５５を出力する。信号固定９５３と基板バイアス制御開始９５５の間には、実際に信号が固定されて、１．８Ｖ領域への信号の供給が停止するまでの時間差が設定されている。この時間差はＲＴＣ回路９１４のＲＴＣクロックに基づいたタイマーで測定することができる。
（３）基板バイアス制御開始信号９５５を受けて、基板バイアス発生回路９０３は１．８Ｖ系の基板の基板バイアスを引き始める。基板バイアスを引いている期間は、基板バイアス制御中９５６信号を動作モード制御部９１３へ返す。
（４）基板バイアスを引いている状態では、プロセッサ主回路９０２は動作しない。さらに、リーク電流も少ないので、電流の消費量は少ない。
（５）この状態で、制御信号９５７（外部ピン）からＩＯ回路９０９を介して、割り込み信号９５８を受け付けると、動作モード制御部９１３は、基板バイアス制御開始信号９５５を解除する。
（６）基板バイアス制御開始信号９５５の解除を受けて、基板バイアス発生回路９０３は１．８Ｖ系の基板の基板バイアスを動作状態の電位（例えばＰＭＯＳについてはＶＤＤ電位、ＮＭＯＳについてはＶＳＳ電位）に戻し始める。基板バイアスの回復まで所定の時間が必要であり、基板バイアスを戻し終わると基板バイアス制御中信号９５６の解除により動作モード制御部９１３へそれを通知する。
（７）基板バイアス制御中信号９５６の解除を受けて、動作モード制御部９１３は、１．８Ｖ信号固定９５３を解除する。基板バイアス制御中信号が解除されてから１．８Ｖ信号固定９５３を解除することにより、１．８Ｖ系の回路が誤動作するのを防いでいる。
（５）プロセッサ主回路９０２等の１．８Ｖ系の回路に信号が入力され、通常状態９８２に入り、プロセッサ主回路９０２は通常の動作を開始する。
【００８８】
以上により、プロセッサチップ９０１は低消費電力モードに入り、割り込みにより復帰できる。
【００８９】
図１９に通常のスリープ命令９５９を使用して、スタンバイ状態９８５に入り、ＲＥＳＥＴ＃９５２で通常状態９８２に復帰するシーケンスを説明する。
（１）スリープ命令９５９により、動作モードはスタンバイ状態９８５に入る。ここで、動作モード制御部９１３から１．８Ｖ信号固定９５３を出力し、３．３Ｖから１．８Ｖへの信号を固定し、１．８Ｖ系のクロックも停止させる。これにより、基板バイアスを引いた時の１．８Ｖ系の回路の誤動作を防止する。
【００９０】
その後、１．８Ｖ信号固定９５３により信号固定が完了したことを計測し、基板バイアス生成回路９０３に基板バイアス制御開始信号９５５を出力する。
（２）基板バイアス制御開始信号９５５を受けて、基板バイアス発生回路９０３は１．８Ｖ系の基板の基板バイアスを引き始める。基板バイアスを引いている期間は、基板バイアス制御中９５６信号を動作モード制御部９１３へ返す。
（３）基板バイアスを引いている状態では、プロセッサ主回路９０２は動作しない。さらに、リーク電流も少ないので、電流の消費量は少ない。
（４）この状態で動作モード制御部９１３は、ＲＥＳＥＴ＃９５２を受け付けて、基板バイアス制御開始信号９５５を解除する。
（５）基板バイアス制御開始信号９５５の解除を受けて、基板バイアス発生回路９０３は１．８Ｖ系の基板の基板バイアスを動作状態の電位に戻し始める。基板バイアスを戻し終わると、基板バイアス制御中信号９５６を用いて動作モード制御部９１３へ知らせる。
（６）この解除信号を受けて、１．８Ｖ信号固定９５３を解除する。
（７）リセット状態９８１が終了後、プロセッサ主回路９０２等の１．８Ｖ系の回路に信号が入力され、通常状態９８２に入り、プロセッサ主回路９０２は通常の動作を開始する。
【００９１】
以上により、プロセッサチップ９０１は低消費電力モードに入り、リセットにより復帰できる。
【００９２】
以上で説明したように、プロセッサチップ９０１は１．８Ｖが電源電圧として供給されている部分と、３．３Ｖが電源電圧として供給されている部分がある。１．８Ｖが供給されている部分としては、例えばプロセッサ主回路９０２等がある。この部分は回路規模が大きく、さらに高速に動作させる必要がある部分である。回路規模が大きくかつ高速動作が要求されることからこの部分の消費電力が大きくなる。本実施例では、この消費電力を削減するために電源電圧を下げている。
【００９３】
また、電源電圧を低く（例えば１．８Ｖ）すると動作速度が遅くなるので、ＭＯＳトランジスタのしきい値電圧を低く（例えばＶｔｈ＜０．４Ｖ程度）している。さらに本実施例では、この低いしきい値化によるサブスレッショルドリーク電流を削減するために基板電圧制御を行う。
【００９４】
一方、３．３Ｖが電源電圧として供給されている部分は例えばＲＴＣ回路９１４がある。これらの回路は小規模で低速動作であるから、消費電力が小さい。よって、このような回路ブロックは電源電圧を低くする必要がない。例えば、Ｖｔｈ＞０．５Ｖ程度に設定できる。ＭＯＳトランジスタの閾値を低くする必要がないことから、サブスレッショルドリーク電流を削減するため基板制御による電流対策の必要がないという利点がある。
【００９５】
本実施例のプロセッサチップ９０１はこの両者の電源電圧を使い分けている。すなわち、大規模高速動作が必要な部分は低電圧低しきい値ＭＯＳを基板制御して使用し、高電圧高しきい値ＭＯＳを基板制御無しで使用している。しきい値の異なるＭＯＳトランジスタを作る方法は特に限定しないが、チャネルインプラ量を変えることで実現できる。また、ゲート酸化膜の厚さを変えることでも実現できる。後者の場合、ＭＯＳトランジスタの構成を酸化膜厚を厚くすることでしきい値が大きくなるようにすればよい。高いしきい値ＭＯＳは高電圧で動作させるので酸化膜厚を厚くする必要があるからである。酸化膜を厚くすることでしきい値を高くできればプロセスを簡略化できる。
【００９６】
さらに、入出力回路９０９は外部信号振幅３．３Ｖを送受信する必要があることから、高電圧しきい値ＭＯＳと同じＭＯＳトランジスタを用いると、プロセスを共通化でき望ましい。
【００９７】
【発明の効果】
本発明により、高速性と低消費電力を両立したマイクロプロセッサを実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例におけるプロセッサ・チップのプロック図である。
【図２】基板バイアス制御に用いる一般的なデバイス構造を示す断面図である。
【図３】本発明の第１の実施例におけるデバイス構造を示す断面図である。
【図４】本発明の第１の実施例における動作の説明に用いるフローチャートである。
【図５】本発明の第２の実施例におけるプロセッサ・チップのプロック図である。
【図６】本発明の第３の実施例におけるプロセッサ・チップのプロック図である。
【図７】本発明の第４の実施例におけるプロセッサ・チップのプロック図である。
【図８】本発明の第５の実施例におけるプロセッサ・チップのプロック図である。
【図９】本発明の動作モードと基板バイアス制御の関係を説明する図である。
【図１０】本発明のプロセッサ主回路の構成を説明する図である。
【図１１】本発明の低消費電力モードを説明する図である。
【図１２】本発明のスリープとディープスリープを説明する図である。
【図１３】本発明の動作モードの遷移図である。
【図１４】本発明のプロセッサチップの構成と電源制御回路の第１の構成図である。
【図１５】本発明の電源交換のシーケンスを説明する図である。
【図１６】本発明のプロセッサチップの構成と電源制御回路の第２の構成図である。
【図１７】本発明のＲＴＣ電源バックアップのシーケンスを説明する図である。
【図１８】本発明の低消費電力モードから割り込みにて復帰するまでのシーケンスを説明する図である。
【図１９】本発明の低消費電力モードからリセットにて復帰するまでのシーケンスを説明する図である。
【符号の説明】
１０１…プロセッサ・チップ、１０２…プロセッサ主回路、１０３…動作モード制御部、１０４…基板バイアス切り替え装置、１０９…タイマ、５０１…センサ、８０１…基板バイアス発生回路。

Claims (10)

1. 少なくとも一つのＭＯＳトランジスタを含み、第１モードと第２モードとを有する第１論理回路と、
   第２論理回路と、
   上記少なくとも一つのＭＯＳトランジスタに印加する基板バイアス電圧を制御する基板バイアス制御回路と、
   上記第１モードに移行する命令の実行または上記第２モードに移行する割り込みに応答して動作する動作モード制御部とを有し、
   上記第１論理回路と第２論理回路とは、異なるウェル領域に形成されているものであって、
   上記動作モード制御部は、上記命令の実行に応答し上記第１論理回路の上記基板バイアス電圧を制御し、上記第１モードにおける上記基板バイアス電圧を第１電圧に制御し、上記割り込みに応答して上記基板バイアス電圧を制御し、上記第２モードにおける上記基板バイアス電圧を第２電圧に制御し、上記第１電圧が印加された上記少なくとも一つのＭＯＳトランジスタのしきい値電圧の絶対値は上記第２電圧が印加された上記少なくとも一つのＭＯＳトランジスタのしきい値電圧の絶対値よりも大きくされ、
   上記第１論理回路は、上記命令の実行に応答して上記第１論理回路の入力が変化しないように制御され、上記割り込み後、上記少なくとも一つのＭＯＳトランジスタに印加される基板バイアス電圧が所定のレベルまで安定した後に動作を開始する半導体集積回路。
2. 請求項１において、
   上記第１論理回路は、上記ＭＯＳトランジスタとして第１導電型の第１ＭＯＳトランジスタと第２導電型の第２ＭＯＳトランジスタとを含み、
   上記第１ＭＯＳトランジスタと上記第２ＭＯＳトランジスタとはＣＭＯＳ回路を構成している半導体集積回路。
3. 請求項２において、
   上記半導体集積回路の基板は、第２導電型の第１半導体領域と第１導電型の第２半導体領域と第２導電型の第３半導体領域とを有し、
   上記第３半導体領域は上記第２半導体領域に形成され、上記第２半導体領域は上記第１半導体領域に形成され、
   上記第１ＭＯＳトランジスタは上記第３半導体領域に形成され、上記第２ＭＯＳトランジスタは上記第２半導体領域に形成されている半導体集積回路。
4. 請求項３において、
   上記第１ＭＯＳトランジスタの基板バイアス電圧は上記第３半導体領域に印加され、上記第２ＭＯＳトランジスタの基板バイアス電圧は上記第２半導体領域に印加される半導体集積回路。
5. 請求項３において、
   上記動作モード制御部は、上記第２半導体領域とは異なる半導体領域に形成される半導体集積回路。
6. 請求項１において、
   上記動作モード制御部は、上記基板バイアス電圧の安定期間として定められた期間を計測するタイマーを含む半導体集積回路。
7. 請求項１において、
   上記動作モード制御部は、上記少なくとも一つのＭＯＳトランジスタの基板に印加される基板バイアス電圧が所定の値に安定したことを検知するセンサを含む半導体集積回路。
8. 請求項１において、
   上記第１論理回路の入力に接続された入力制御回路を有し、
   上記入力制御回路は、上記命令の実行から上記第１論理回路の動作開始まで、上記第１論理回路の入力を所定のレベルに制御する半導体集積回路。
9. 請求項５において、
   上記第１論理回路の入力に接続された入力制御回路を有し、
   上記入力制御回路は、上記命令の実行から上記第１論理回路の動作開始まで、上記第１論理回路の入力を所定のレベルに制御し、
   上記入力制御回路は、上記動作モード制御回路が構成される半導体領域に形成される半導体集積回路。
10. 請求項１において、
    上記第１論理回路の入力は、情報信号、クロック信号である半導体集積回路。

Images