CN112235850B - 一种物联网芯片的低功耗系统及方法 - Google Patents

Abstract

本发明涉及物联网芯片技术领域，具体涉及一种物联网芯片的低功耗系统及方法，包括实现片上系统主要功能的PD_SOC电源域；实现低功耗蓝牙通信功能的PD_BLE电源域；实现整体的上下电、各组分别retention和powerdown等多种低功耗模式的组合的PD_RAM电源域；实现全局配置、全局时钟复位和功耗管理的PD_LPM电源域；实现always on域的全局配置、低频时钟和全局复位、唤醒和电源/功耗管理的PD_AON电源域。本发明通过使用双供电源切换方案，利用低功耗供电源的低功耗特性，主供电源的较高的响应速度、精度和供电能力的特性，在互相组合下，使得物联网芯片在需要快速响应的低功耗模式下，实现了低功耗和快速响应两个目标，满足了人们对延长电子产品续航时间的需求，促进电子产品的更广泛应用。

Description

一种物联网芯片的低功耗系统及方法

技术领域

本发明涉及物联网芯片技术领域，具体涉及一种物联网芯片的低功耗系统及方法。

背景技术

在需要快速响应的低功耗模式中，传统单一供电源的方法，没有将供电源本身的功耗作为研究对象，供电源自身带来的功耗，使得物联网芯片在快速响应和功耗控制两个因素中顾此失彼，难以兼顾。

物联网芯片的低功耗模式中，低功耗级别和响应速度存在矛盾，在需要快速响应的低功耗模式中，本方案能明显降低功耗。

发明内容

针对现有技术的不足，本发明公开了一种物联网芯片的低功耗系统及方法，解决了传统物联网芯片在需要快速响应的场景中不能使芯片功耗降得足够低的问题。

本发明通过以下技术方案予以实现：

第一方面本发明公开了一种物联网芯片的低功耗系统，包括两个外部供电管脚VCC1和VCC2、DC-DC、LDO-SOC、LDO-AON、MBGP、LPBGP、PSW1、PSW2和PSW3；包括实现片上系统主要功能的PD_SOC电源域；实现低功耗蓝牙通信功能的PD_BLE电源域；实现整体的上下电、各组分别retention和powerdown等多种低功耗模式的组合的PD_RAM电源域；实现全局配置、全局时钟复位和功耗管理的PD_LPM电源域；实现always on域的全局配置、低频时钟和全局复位、唤醒和电源/功耗管理的PD_AON电源域。

更进一步的，所述PD_SOC电源域包括CPU、存储器、总线、DMA和外设在内的片上系统的组件。

更进一步的，所述PD_BLE电源域包括BLE基带、调制解调、RF和时钟发生器在内的低功耗蓝牙组件。

更进一步的，所述PD_RAM电源域包括一组带retention和powerdown模式的SRAM在内的组件。

更进一步的，所述PD_LPM电源域包括系统控制寄存器、功耗管理单元PMU_LP、RC振荡器和锁相环在内的组件。

更进一步的，所述PD_AON电源域包括APB异步桥、系统控制寄存器、低功耗唤醒计时器、实时时钟RTC、功耗管理单元PMU_AON、低频振荡器时钟、DC-DC、LDO-SOC、LDO-AON、上电复位POR、电源检测和掉电保护PDR/PVD在内的组件。

更进一步的，所述LDO-SOC为由两个LDO组成的双供电源组件；所述MLDO用于正常工作时的供电源，由MBGP提供基准电压；所述LPLDO用于低功耗状态时的供电源，由LPBGP提供基准电压。

更进一步的，所述MBGP为主带隙基准，提供基准电压给LDO-SOC中的MLDO；

所述LPBGP为低功耗带隙基准，提供基准电压给LDO-SOC中的LPLDO；

所述LDO-AON为always-on的PD_AON(105)供电；

所述PSW1、PSW2和PSW3为powerswitch组件，在PD_LPM(104)的数字逻辑控制下，实现对PD_SOC、PD_BLE和PD_RAM电源域的供电开关。

第二方面，本发明公开了一种物联网芯片的低功耗方法，所述方法使用第一方面所述的物联网芯片的低功耗系统，其特征在于，所述方法中，

当物联网芯片完成当前工作，在等待下次事务来临之前，使物联网芯片进入Hibernate_1或Hibernate_2模式以节省功耗；

当物联网芯片收到事务处理请求，根据不同的事务类型，在相应的唤醒使能有效的情况下，发出唤醒信号，将触发物联网芯片从Hibernate_1或Hibernate_2模式退出。

更进一步的，准备进入Hibernate_1时，CPU运行软件，判断达到进入Hibernate_1模式的条件后，向PD_LPM电源域的PMU_LP数字逻辑模块写入一个指令串，启动Hibernate_1模式进入流程；

进入Hibernate_2时，将关闭PD_SOC和PD_BLE，保留PD_RAM(103)和PD_LPM上电，其中供电源DC-DC、MBGP和MLDO将关闭，电源域PD_LPM由LPLDO提供电源。

本发明的有益效果为：

本发明通过使用双供电源切换方案，利用低功耗供电源的低功耗特性，和主供电源的较高的响应速度、精度和供电能力的特性，在互相组合下，使得物联网芯片在需要快速响应的低功耗模式下，同时实现了低功耗和快速响应两个目标，使得物联网芯片在需要快速响应的场合，仍能使用低功耗模式，兼顾了低功耗和响应速度两个需求，最终在产品使用过程中降低了整体功耗，满足了人们对延长电子产品续航时间的需求，促进电子产品的更广泛应用。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是一种物联网芯片的低功耗系统电路原理图；

图2是本发明实施例第一用例图；

图3是本发明实施例第二用例图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

本实施例公开一种物联网芯片的低功耗架构，参见图1所示，以该架构设计的物联网芯片包括PD_SOC电源域(101)、PD_BLE电源域(102)、PD_RAM电源域(103)、PD_LPM电源域(104)和PD_AON电源域(105)共五个电源域组成。五个电源域的描叙如下所示：

PD_SOC电源域(101)：包括CPU、存储器、总线、DMA和外设在内的片上系统的组件，是实现片上系统主要功能的部分；

PD_BLE电源域(102)：包括BLE基带、调制解调、RF和时钟发生器在内的低功耗蓝牙组件，是实现低功耗蓝牙通信功能的部分；

PD_RAM电源域(103)：包括一组带retention和powerdown模式的SRAM在内的组件，能实现整体的上下电、各组分别retention和powerdown等多种低功耗模式的组合，是实现灵活应对不同场景对存储器的需求的部分。

PD_LPM电源域(104)：包括系统控制寄存器、功耗管理单元PMU_LP(106)、RC振荡器(113)和锁相环(114)在内的组件，是实现全局配置、全局时钟复位和功耗管理的部分；

PD_AON电源域(105)：包括APB异步桥、系统控制寄存器、低功耗唤醒计时器、实时时钟RTC、功耗管理单元PMU_AON(107)、低频振荡器时钟、DC-DC(108)、LDO-SOC(109)、LDO-AON(110)、上电复位POR、电源检测和掉电保护PDR/PVD在内的组件，是实现always on域的全局配置、低频时钟和全局复位、唤醒和电源/功耗管理的部分。

实施例2

本实施例公开一种物联网芯片的低功耗架构，根据上述的电源域划分，不同的电源域有各自专用的供电源，参见图2和图3所示，电源网络的组件包括两个外部供电管脚VCC1和VCC2、DC-DC(201)、LDO-SOC(202)、LDO-AON(203)、MBGP(204)、LPBGP(205)、PSW1(208)、PSW2(209)和PSW3(210)。

其中，两个外部供电管脚VCC1和VCC2的电压分别为VCC1:3V和VCC2:1.2V；

其中，DC-DC(201)将VCC1的电压从3V降压至1.5V后，提供给LDO-SOC(202)中的MLDO(206)；

其中，LDO-SOC(202)是一个由两个LDO组成的双供电源组件，MLDO(206)为用于正常工作时的供电源，由MBGP(204)提供基准电压。LPLDO(207)为用于低功耗状态时的供电源，由LPBGP(205)提供基准电压，这两个供电源共同为PD_SOC(101)、PD_BLE(102)、PD_RAM(103)和PD_LPM(104)，4个电源域提供电源。由这两个供电源的使用场景可知，对MLDO(206)和它的基准电压源MBGP(204)的要求是响应速度快、精度高和供电能力强，但带来的问题是它们自身的功耗大；对LPLDO(207)和它的基准电压源LPBGP(205)的响应速度、精度和供电能力均较低，但带来的优势是它们自身的功耗都非常小。在一种55nm的工艺下，MLDO(206)的自身功耗为LPLDO(206)自身功耗的80-100倍，MBGP(204)的自身功耗为LPBGP(205)自身功耗的120-150倍；

其中，MBGP(204)为主带隙基准，提供0.8V的基准电压给LDO-SOC(202)中的MLDO(206)；

其中，LPBGP(205)为低功耗带隙基准，提供0.8V的基准电压给LDO-SOC(202)中的LPLDO(206)；

其中，LDO-AON(203)是第二个供电源组件，为always-on的PD_AON(105)供电；

其中，PSW1(208)、PSW2(209)和PSW3(210)为3个powerswitch组件，在PD_LPM(104)的数字逻辑控制下，实现对PD_SOC(101)、PD_BLE(102)和PD_RAM(103)等3个电源域的供电做开关的功能。

实施例3

本实施例公开一种物联网芯片的低功耗架构，共有7个功耗模式，各个供电源在不同功耗模式下的工作情况，参见下表所示:

本实施例公开的一种物联网芯片的低功耗架构，共有7个功耗模式，各个电源域在不同功耗模式下的工作情况，参见下表所示:

在7个功耗中，将重点关注Hibernate模式，基于双供电源切换的设计，Hibernate模式是实现一种物联网芯片的低功耗架构兼顾响应速度和功耗特有的模式。Hibernate模式分为Hibernate_1和Hibernate_2两个模式。

Hibernate_1模式的工作原理如下描述。所有的电源域全部上电，但此时，其中3个供电源DC-DC(201)、MBGP(204)和MLDO(206)将关闭，4个电源域PD_SOC(101)、PD_BLE(102)、PD_RAM(103)和PD_LPM(104)由LPLDO(206)提供电源。

首先，将详细描述Hibernate_1模式低功耗目标的实现。Hibernate_1模式要求关闭所有主时钟组件，包括RCOSC48M(113)和PLL(114)，以节省时钟组件工作带来的自身的功耗，4个电源域PD_SOC(101)、PD_BLE(102)、PD_RAM(103)和PD_LPM(104)的时钟将全部停止，以停掉所有的动态功耗，PD_RAM(103)可根据实际应用场景需求，将内部的多组sram状态分别置于停止、retention或者powerdown模式。此外，由于停止了所有地动态功耗，数字电路和SRAM的时序已不需要关注，能接受更低的电压，在本实施例中LPLDO(206)的输出电压，相对于正常工作时的MLDO(206)的输出电压，可调整范围从70％至100％，缺省为90％。所以，MLDO(206)和LPLDO(206)双供电源切换的架构设计，第一，相比传统单供电源方案，节省了MBGP(204)和MLDO(206)的自身功耗，第二，仅有3个电源域PD_SOC(101)、PD_BLE(102)和PD_RAM(103)的数字逻辑极低的静态功耗，和PD_LPM(104)的SRAM极低的非读写功耗(停止、retention或者powerdown)，如此，实现了低功耗的目标。

其次，将详细描述Hibernate_1模式快速响应目标的实现。在物联网芯片的应用中，很多场景表现为突发性的事务处理，需要快速响应。Hibernate_1模式并没有将任何电源域关闭，包括CPU、存储器、总线和外设在内的组件，均保持了当前的状态，当低功耗退出事务触发时，只需要将供电源由LPLDO(206)切换至MBGP(204)和MLDO(206)，并重启时钟产生组件，相比传统的掉电唤醒方案，需要CPU重新启动、重新上电boot等冗长的流程。如此，实现了快速响应的目标。

实施例4

本实施例论述一种物联网芯片的低功耗方法的Hibernate_1模式工作过程如下：

Hibernate_1模式的进入。当物联网芯片完成当前工作，在等待下次事务来临之前，可以使物联网芯片进入Hibernate_1模式以节省功耗。CPU运行软件，判断达到进入Hibernate_1模式后，向PD_LPM(104)电源域的PMU_LP(106)数字逻辑模块写入一个指令串，启动Hibernate_1模式进入流程，由于需要控制时钟产生组件和切换供电源，这套流程有着严格的时序要求，所以，整个Hibernate_1模式进入流程由PMU_LP(106)数字逻辑模块的状态机自动完成，该状态机由RCOSC32K(119)低频时钟驱动，将首先关闭所有的主时钟源，然后将供电源由MBGP(204)和MLDO(206)切换至LPLDO(206)，并停止接受RCOSC32K(119)低频时钟的驱动。

Hibernate_1模式的退出。当物联网芯片收到事务处理请求，根据不同的事务类型，在相应的唤醒使能有效的情况下，将触发物联网芯片从Hibernate_1模式退出。唤醒信号将首先开启RCOSC32K(119)低频时钟驱动PMU_LP(106)数字逻辑模块的状态机，状态机将进入Hibernate_1模式退出流程，先将供电源由LPLDO(206)切换至MBGP(204)和MLDO(206)，并重启时钟产生组件，完成Hibernate_1模式的退出流程。

Hibernate_2模式的工作原理如下描述。相比Hibernate_1，将关闭PD_SOC(101)和PD_BLE(102)，2个电源域，只保留PD_RAM(103)和PD_LPM(104)上电，但此时，其中3个供电源DC-DC(201)、MBGP(204)和MLDO(206)将关闭，电源域PD_LPM(104)由LPLDO(206)提供电源。

首先，将详细描述Hibernate_2模式低功耗目标的实现。Hibernate_2模式要求关闭所有主时钟组件，包括RCOSC48M(113)和PLL(114)，以节省时钟组件工作带来的自身的功耗，电源域PD_RAM(103)和PD_LPM(104)的时钟将全部停止，以停掉所有的动态功耗。并将PD_RAM(103)全部置于retetion模式。由于停止了所有地动态功耗，数字电路和SRAM的时序已不需要关注，能接受更低的电压，在本实施例中LPLDO(206)的输出电压，相对于正常工作时的MLDO(206)的输出电压，可调整范围从70％至100％，缺省为90％。所以，MLDO(206)和LPLDO(206)双供电源切换的架构设计，第一，相比传统单供电源方案，节省了MBGP(204)和MLDO(206)的自身功耗，第二，仅有电源域PD_LPM(104)的数字逻辑极低的静态功耗，和PD_RAM(103)极低的retention功耗。如此，实现了在Hibernate_1基础上更进一步的低功耗的目标。

其次，将详细描述Hibernate_2模式快速响应目标的实现。Hibernate_2模式相比Hibernate_1模式，关闭了包括CPU、存储器、总线和外设在内的组件，但PD_RAM(103)的retention模式保持了当前的数据，当低功耗退出事务触发时，只需要将供电源由LPLDO(206)切换至MBGP(204)和MLDO(206)，并重启时钟产生组件，相比传统的掉电唤醒方案，节省了load程序程、重新标定传感器等步骤。如此，实现了仅次于Hibernate_1的快速响应的目标。

Hibernate_2模式的工作过程与Hibernate_1模式的工作过程大同小异，在此不再赘述。

本实施例提供了一种物联网芯片的低功耗架构，以及由此定义的两种低功耗模式Hibernate_1和Hibernate_2。这种架构以及基于此而定义出的低功耗模式，利用两个不同类型的供电源的切换，解决了传统物联网芯片在需要快速响应的场景中不能使芯片功耗降得足够低的问题。

综上，本发明利用两个不同类型的供电源的切换，解决了传统物联网芯片在需要快速响应的场景中不能使芯片功耗降得足够低的问题。使得物联网芯片在需要快速响应的场合，仍能使用低功耗模式，兼顾了低功耗和响应速度两个需求，最终在产品使用过程中降低了整体功耗，满足了人们对延长电子产品续航时间的需求，促进电子产品的更广泛应用。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (4)

1.一种物联网芯片的低功耗系统，包括两个外部供电管脚VCC1和VCC2、DC-DC、LDO-SOC、LDO-AON、MBGP、LPBGP、PSW1、PSW2和PSW3；其特征在于，包括实现片上系统主要功能的PD_SOC电源域，所述PD_SOC电源域包括CPU、存储器、总线、DMA和外设在内的片上系统的组件；

实现低功耗蓝牙通信功能的PD_BLE电源域，所述PD_BLE电源域包括BLE基带、调制解调、RF和时钟发生器在内的低功耗蓝牙组件；

实现整体的上下电、各组分别retention和powerdown多种低功耗模式的组合的PD_RAM电源域，所述PD_RAM电源域包括一组带retention和powerdown模式的SRAM在内的组件；

实现全局配置、全局时钟复位和功耗管理的PD_LPM电源域，所述PD_LPM电源域包括系统控制寄存器、功耗管理单元PMU_LP、RC振荡器和锁相环在内的组件；

实现always on域的全局配置、低频时钟和全局复位、唤醒和电源/功耗管理的PD_AON电源域，所述PD_AON电源域包括APB异步桥、系统控制寄存器、低功耗唤醒计时器、实时时钟RTC、功耗管理单元PMU_AON、低频振荡器时钟、DC-DC、LDO-SOC、LDO-AON、上电复位POR、电源检测和掉电保护PDR/PVD在内的组件；

所述LDO-SOC为由两个LDO组成的双供电源组件；MLDO用于正常工作时的供电源，由MBGP提供基准电压；LPLDO用于低功耗状态时的供电源，由LPBGP提供基准电压。

2.根据权利要求1所述的物联网芯片的低功耗系统，其特征在于，所述MBGP为主带隙基准，提供基准电压给LDO-SOC中的MLDO；

所述LPBGP为低功耗带隙基准，提供基准电压给LDO-SOC中的LPLDO；

所述LDO-AON为always-on的PD_AON(105)供电；

所述PSW1、PSW2和PSW3为powerswitch组件，在PD_LPM(104)的数字逻辑控制下，实现对PD_SOC、PD_BLE和PD_RAM电源域的供电开关。

3.一种物联网芯片的低功耗方法，所述方法使用如权利要求1-2任一项所述的物联网芯片的低功耗系统，其特征在于，所述方法中，

当物联网芯片完成当前工作，在等待下次事务来临之前，使物联网芯片进入Hibernate_1或Hibernate_2模式以节省功耗；

当物联网芯片收到事务处理请求，根据不同的事务类型，在相应的唤醒使能有效的情况下，发出唤醒信号，将触发物联网芯片从Hibernate_1或Hibernate_2模式退出。

4.根据权利要求3所述的物联网芯片的低功耗方法，其特征在于，准备进入Hibernate_1时，CPU运行软件，判断达到进入Hibernate_1模式的条件后，向PD_LPM电源域的PMU_LP数字逻辑模块写入一个指令串，启动Hibernate_1模式的进入流程；

进入Hibernate_2时，将关闭PD_SOC和PD_BLE，保留PD_RAM(103)和PD_LPM上电，其中供电源DC-DC、MBGP和MLDO将关闭，电源域PD_LPM由LPLDO提供电源。

Images