[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4381327B2 - Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法 - Google Patents

Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法 Download PDF

Info

Publication number
JP4381327B2
JP4381327B2 JP2005058129A JP2005058129A JP4381327B2 JP 4381327 B2 JP4381327 B2 JP 4381327B2 JP 2005058129 A JP2005058129 A JP 2005058129A JP 2005058129 A JP2005058129 A JP 2005058129A JP 4381327 B2 JP4381327 B2 JP 4381327B2
Authority
JP
Japan
Prior art keywords
pwm control
offset
converter
switching timing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005058129A
Other languages
English (en)
Other versions
JP2006246598A (ja
Inventor
稔彦 笠井
貴洋 木崎
秀信 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005058129A priority Critical patent/JP4381327B2/ja
Priority to CNB2005100701286A priority patent/CN100574066C/zh
Priority to TW094115364A priority patent/TWI309911B/zh
Priority to US11/131,245 priority patent/US7443147B2/en
Publication of JP2006246598A publication Critical patent/JP2006246598A/ja
Application granted granted Critical
Publication of JP4381327B2 publication Critical patent/JP4381327B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、複数種類のＰＷＭ制御の少なくとも１つを行い、入力電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータ制御装置、電源装置、電子装置及びＤＣ−ＤＣコンバータ制御方法に関する。
携帯電話又はノート型コンピュータ等の携帯型電子装置では、電源として電池を用いている。しかし、電池は、放電に伴って出力が低下するなど、出力が変動するため、携帯型電子装置は、電池の出力電圧を装置内部で使用する電圧に変換するＤＣ−ＤＣコンバータを備えている（例えば、特許文献１参照）。電圧を変換する方式としては、降圧方式、昇圧方式、及び昇降圧方式の３種類の方式が知られている。降圧方式は、機器内部で使用する電圧よりも出力電圧が高い電池を使用し、出力電圧を降圧型ＤＣ−ＤＣコンバータによって機器内部で使用する電圧まで降圧する方式である。この降圧方式では、電池の出力電圧以下の電圧しか出力できないが、変換効率は非常に高く９０％〜９５％を実現できる。
昇圧方式は、機器内部で使用する電圧よりも出力電圧が低い電池を使用し、出力電圧を昇圧型ＤＣ−ＤＣコンバータによって機器内部で使用する電圧まで昇圧する方式である。この昇圧方式では、電池の出力電圧以上の電圧を出力できるが、変換効率は８０％〜８８％程度である。昇降圧方式は、電池の出力電圧が装置内部で使用する電圧の上下にわたって変動する場合に用い、電池の出力電圧が機器内部で使用する電圧よりも低い場合（又は高い場合）、昇降圧型ＤＣ−ＤＣコンバータによって、機器内部で使用する電圧まで昇圧（又は降圧）する方式である。
図８はトランスを用いたフライバック方式の昇降圧型ＤＣ−ＤＣコンバータの構成例を示す略式回路図である。スイッチング回路としてのｎ型電界効果トランジスタ１（以下、ＦＥＴ１と略す）の入力端子（ドレイン）に入力電圧端子Ｖｉｎが接続され、ＦＥＴ１の出力端子（ソース）にトランスＴの一次巻線Ｌ１の入力端子が接続され、一次巻線Ｌ１の出力端子はグランド端子に接続されている。また、ＦＥＴ１の制御端子（ゲート）には制御部２の出力端子ＤＨ１が接続され、制御部２によりオン／オフされる。
トランスＴの二次巻線Ｌ２の入力端子はグランド端子に接地され、二次巻線Ｌ２の出力端子に同期整流回路としてのＦＥＴ４の入力端子（ソース）が接続されている。ＦＥＴ４の出力端子（ドレイン）はＤＣ−ＤＣコンバータの出力電圧端子Ｖｏｕｔに接続され、ＦＥＴ４の制御端子（ゲート）には制御部２の出力端子ＤＬ１が接続され、制御部２によりオン／オフされる。ここで、出力端子ＤＬ１は、出力端子ＤＨ１の出力信号Ｑを反転した信号* Ｑを出力する。
ＤＣ−ＤＣコンバータの出力電圧端子Ｖｏｕｔにはグランド端子との間に平滑用の平滑コンデンサＣ１が接続されると共に、制御部２のＦＢ端子に接続される。制御部２のＦＢ端子には、グランド端子との間に抵抗器Ｒ１及び抵抗器Ｒ２の直列回路が接続され、抵抗器Ｒ１と抵抗器Ｒ２との接続点は、誤差増幅器ＥＲＡの反転入力に接続されている。また、誤差増幅器ＥＲＡの非反転入力には基準電圧源ｅ１が接続されている。誤差増幅器ＥＲＡの出力は、ＰＷＭ制御用の比較器ＰＷＭの非反転入力に接続され、比較器ＰＷＭの反転入力には三角波を出力する発振器ＯＳＣが接続されている。
制御部２は、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔを抵抗器Ｒ１，Ｒ２で分圧した電圧を、基準電圧ｅ１と比較し、その差に応じた電圧を誤差増幅器ＥＲＡから出力する。比較器ＰＷＭは、誤差増幅器ＥＲＡの出力電圧と発振器ＯＳＣの出力電圧を比較し、誤差増幅器ＥＲＡの出力電圧の方が発振器ＯＳＣの出力電圧よりも高いときにオン信号を出力する。よって、誤差増幅器ＥＲＡの出力電圧の高低に応じて、比較器ＰＷＭの出力信号のパルス幅が増減する。
比較器ＰＷＭの出力はＦＥＴ１に与えられ、前記出力の反転出力はＦＥＴ４に与えられており、比較器ＰＷＭがオン信号を出力している場合、ＦＥＴ１はオンとなり、ＦＥＴ４はオフとなる。また、比較器ＰＷＭがオフ信号を出力している（オン信号を出力していない）場合、ＦＥＴ１はオフとなり、ＦＥＴ４はオンとなる。ＦＥＴ１がオンの場合、入力電圧ＶｉｎがトランスＴの一次巻線Ｌ１に印加され、一次巻線Ｌ１に流れる電流が増加して行く。このときＦＥＴ４はオフであるので、トランスＴの二次巻線Ｌ２に電流は流れず、トランスＴの一次巻線Ｌ１にエネルギーが蓄積される。次いでＦＥＴ１がオフになり、ＦＥＴ４がオンになった場合、トランスＴの一次巻線Ｌ１に蓄積されたエネルギーは二次巻線Ｌ２から平滑コンデンサＣ１へ放電される。
このように、ＦＥＴ１がオン（Ｔｏｎ）のとき、トランスの一次巻線Ｌ１にエネルギーを蓄え、ＦＥＴ１がオフ（Ｔｏｆｆ）のとき、一次巻線Ｌ１に蓄えたエネルギーを二次巻線Ｌ２から放出する。一次巻線Ｌ１と二次巻線Ｌ２との巻線比を１：１とすれば、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝（Ｔｏｎ／Ｔｏｆｆ）×Ｖｉｎ
で表せるので、ＦＥＴ１のオン／オフの比率を変えることにより、出力電圧Ｖｏｕｔを入力電圧Ｖｉｎよりも高くすることも低くすることも可能である。しかし、エネルギーを蓄えるコイルＬ１とエネルギーを放出するコイルＬ２とが別であるため、コイル間の結合度などによって電圧変換の効率が左右されるという問題がある。
これに対して、エネルギーを蓄えるコイルとエネルギーを放出するコイルが同じになるようにした昇降圧型ＤＣ−ＤＣコンバータを図９に示す。図９においては、トランスＴをチョークコイルＬ１に置き換えるとともに、トランスＴの一次巻線Ｌ１と二次巻線Ｌ２を共用するために、スイッチング回路としてのＦＥＴ３と、同期整流回路としてのＦＥＴ２とが追加されている。ＦＥＴ３の入力端子（ドレイン）はチョークコイルＬ１の出力端子に接続され、ＦＥＴ３の出力端子（ソース）はグランド端子に接続されている。ＦＥＴ３の制御端子（ゲート）には制御部２の出力端子ＤＨ１が接続され、制御部２により、ＦＥＴ１と同時にオン／オフされる。また、ＦＥＴ２の入力端子（ドレイン）はチョークコイルＬ１の入力端子に接続され、ＦＥＴ２の出力端子（ソース）はグランド端子に接続される。ＦＥＴ２の制御端子（ゲート）には制御部２の出力端子ＤＬ１が接続され、制御部２により、ＦＥＴ４と同時にオン／オフされる。
ＦＥＴ１，ＦＥＴ３がオンになった場合、ＦＥＴ４，ＦＥＴ２はオフであり、チョークコイルＬ１の入力端子は入力電圧Ｖｉｎとなるので、入力電圧ＶｉｎがチョークコイルＬ１に印加され、チョークコイルＬ１に流れる電流が増加して行く。次いでＦＥＴ１，ＦＥＴ３がオフとなり、ＦＥＴ４，ＦＥＴ２がオンとなった場合、チョークコイルＬ１の出力端子がＤＣ−ＤＣコンバータの出力端子Ｖｏｕｔに接続されるので、チョークコイルＬ１に蓄積されたエネルギーは平滑コンデンサＣ１へ放電される。
図９においては、エネルギーを蓄えるコイルとエネルギーを放出するコイルが同じであるので、図８に示したトランスＴの一次巻線Ｌ１と二次巻線Ｌ２のコイル間の結合度などでＤＣ−ＤＣコンバータの効率が左右されることは無い。しかし、図９においては、ＦＥＴ１及びＦＥＴ３と、ＦＥＴ４及びＦＥＴ２との合計４個のスイッチがオン／オフするので、図８に比べると、同時にオン／オフするスイッチが２倍になっているので、スイッチの駆動に関しては効率が悪くなる。
ここで、図９の制御部２において、ＦＥＴ１とＦＥＴ２とチョークコイルＬ１とは、降圧型ＤＣ−ＤＣコンバータの構成である。また、チョークコイルＬ１とＦＥＴ３とＦＥＴ４とは、昇圧型ＤＣ−ＤＣコンバータの構成である。言い換えれば、図９は、チョークコイルＬ１を共用した降圧型ＤＣ−ＤＣコンバータと昇圧型ＤＣ−ＤＣコンバータとを直列接続した昇降圧型ＤＣ−ＤＣコンバータであり、図１０のように書き換えることができる。
図１０において、降圧比較器ＰＷＭＤは降圧動作用のＰＷＭ制御を行う比較器であり、ＦＥＴ１及びＦＥＴ２のオン／オフ制御を行う。同様に昇圧比較器ＰＷＭＵは昇圧動作用のＰＷＭ制御を行う比較器であり、ＦＥＴ３及びＦＥＴ４のオン／オフ制御を行う。また、昇圧比較器ＰＷＭＵの反転入力と発振器ＯＳＣとの間には、オフセット電圧源ｅ２が接続されている。その他の構成は図９と同様である。図９のＤＣ−ＤＣコンバータでは一つの比較器ＰＷＭで制御を行うのに対し、図１０のＤＣ−ＤＣコンバータでは降圧比較器ＰＷＭＤと昇圧比較器ＰＷＭＵとが独立に設けられ、各々が独立したデューティでＰＷＭ制御を行う。
降圧型ＤＣ−ＤＣコンバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係は、
Ｖｏｕｔ／Ｖｉｎ ＝ Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）
Ｖｏｕｔ ＝ Ｖｉｎ×Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）
であり、降圧用ＰＷＭ制御のオンデューティをｄ１とすれば、
Ｖｏｕｔ ＝ Ｖｉｎ×ｄ１
と表せる。また、昇圧型ＤＣ−ＤＣコンバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係は、
Ｖｏｕｔ／Ｖｉｎ ＝ （Ｔｏｎ＋Ｔｏｆｆ）／Ｔｏｆｆ
Ｖｏｕｔ ＝ Ｖｉｎ×（Ｔｏｎ＋Ｔｏｆｆ）／Ｔｏｆｆ
であるので、昇圧用ＰＷＭ制御のオンデューティをｄ２とすれば、
Ｖｏｕｔ ＝ Ｖｉｎ×１／（１−ｄ２）
で表せる。よって、降圧型ＤＣ−ＤＣコンバータと昇圧型ＤＣ−ＤＣコンバータとを直列接続した、昇降圧型ＤＣ−ＤＣコンバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの関係は、
Ｖｏｕｔ ＝ Ｖｉｎ×ｄ１／（１−ｄ２）
で表せる。
入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも高く、昇圧型ＤＣ−ＤＣコンバータが停止している場合は、昇圧用ＰＷＭ制御のオンデューティｄ２＝０であり、
Ｖｏｕｔ ＝ Ｖｉｎ×ｄ１
となり、降圧用ＰＷＭ制御によって降圧が行われる。また、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも低く、降圧型ＤＣ−ＤＣコンバータが１００％オンデューティになっている場合は、降圧用ＰＷＭ制御のオンデューティ＝１であり、
Ｖｏｕｔ ＝ Ｖｉｎ×１／（１−ｄ２）
となり、昇圧用ＰＷＭ制御によって昇圧が行われる。
図１１は昇圧用ＰＷＭ制御は行わず、降圧用ＰＷＭ制御を行っている場合の動作状態の一例を模擬的に示すタイミングチャートである。図１１において、昇圧比較器ＰＷＭＵに入力された三角波は破線で示してあり、降圧比較器ＰＷＭＤに入力された三角波は実線で示してあり、昇圧比較器ＰＷＭＵに入力された三角波（破線）には、オフセット電圧源ｅ２によるオフセットが生じている。また、誤差増幅器ＥＲＡの出力は、降圧動作領域（実線の三角波の振幅領域）には含まれるが、昇圧動作領域（破線の三角波の振幅領域）には含まれていない。降圧比較器ＰＷＭＤにおいては、三角波（実線）が誤差増幅器ＥＲＡの出力よりも低い場合は、ＦＥＴ１がオン、ＦＥＴ２がオフとなり、三角波（実線）が誤差増幅器ＥＲＡの出力よりも高い場合は、ＦＥＴ１がオフ、ＦＥＴ２がオンとなる。一方、昇圧比較器ＰＷＭＵにおいては、三角波（破線）が誤差増幅器ＥＲＡの出力よりも高く、両者が交差することがないため、昇圧用ＰＷＭ制御に係るデューティは０％となり、ＦＥＴ３はオフが維持され、ＦＥＴ４はオンが維持される。
図１２は降圧用ＰＷＭ制御は行わず、昇圧用ＰＷＭ制御を行っている場合の動作状態の一例を模擬的に示すタイミングチャートである。図１２の各波形は図１１と同様である。図１２においては、誤差増幅器ＥＲＡの出力は、昇圧動作領域には含まれるが、降圧動作領域には含まれていない。昇圧比較器ＰＷＭＵにおいては、三角波（破線）が誤差増幅器ＥＲＡの出力よりも低い場合は、ＦＥＴ３がオン、ＦＥＴ４がオフとなり、三角波（破線）が誤差増幅器ＥＲＡの出力よりも高い場合は、ＦＥＴ３がオフ、ＦＥＴ４がオンとなる。一方、降圧比較器ＰＷＭＤにおいては、三角波（実線）が誤差増幅器ＥＲＡの出力よりも低く、両者が交差することがないため、降圧用ＰＷＭ制御に係るデューティは１００％となり、ＦＥＴ１はオンが維持され、ＦＥＴ２はオフが維持される。
図１３は昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合の動作状態を模擬的に示すタイミングチャートである。図１３の各波形は図１１と同様である。図１３においては、誤差増幅器ＥＲＡの出力は、昇圧動作領域及び降圧動作領域の両方に含まれている。昇圧比較器ＰＷＭＵにおいては、三角波（破線）が誤差増幅器ＥＲＡの出力よりも低い場合は、ＦＥＴ３がオン、ＦＥＴ４がオフとなり、三角波（破線）が誤差増幅器ＥＲＡの出力よりも高い場合は、ＦＥＴ３がオフ、ＦＥＴ４がオンとなる。また、降圧比較器ＰＷＭＤにおいては、三角波（実線）が誤差増幅器ＥＲＡの出力よりも低い場合は、ＦＥＴ１がオン、ＦＥＴ２がオフとなり、三角波（実線）が誤差増幅器ＥＲＡの出力よりも高い場合は、ＦＥＴ１がオフ、ＦＥＴ２がオンとなる。このとき、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングと、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングとは非同期である。
特開平１０−２２５１０８号公報
昇圧用ＰＷＭ制御又は降圧用ＰＷＭ制御の一方のみを行う場合は、オン／オフするスイッチは１組であるのに対して、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行う場合は、スイッチが２組になるためスイッチのオン／オフによる損失が倍になる。そして、スイッチが２組の場合、組毎にスイッチが独立（非同期）にオン／オフするため更に損失が増加するという問題がある。ここで、スイッチのオン／オフ動作による損失は、スイッチの駆動損とスイッチがオフからオンに切換わるとき或いはオンからオフに切換わるときのトランジェント領域での抵抗損からなる。
本発明は斯かる事情に鑑みてなされたものであり、行っているＰＷＭ制御の種類に基づいて、ＰＷＭ制御に係るオン／オフの切換タイミング又は切換タイミングのオフセットを変更することにより、ＰＷＭ制御に係るオン／オフの切換タイミングを最適に調整することができるＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータ制御装置及びＤＣ−ＤＣコンバータ制御方法を提供することを目的とする。ここで、切換タイミングのオフセットは、適宜に定めた基準タイミングからの「ずれ」であり、オフセットが同一の場合は切換タイミングも同一になる。
また、本発明は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットと、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットとが同一になるように、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更することにより、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングと、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングとの同期をとって、オン／オフの切換回数を減少させ、オン／オフの切換時に生じる損失を低減させることができるＤＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータ制御装置を提供することを他の目的とする。
また、本発明は、チョークコイルの一端及び入力電圧端子間に接続された降圧用の第１スイッチ手段のオン／オフと、チョークコイルの一端及びグランド端子間に接続された降圧用の第２スイッチ手段のオフ／オンとを降圧用ＰＷＭ制御し、チョークコイルの他端及びグランド端子間に接続された昇圧用の第３スイッチ手段のオン／オフと、チョークコイルの他端及び出力電圧端子間に接続された昇圧用の第４スイッチ手段のオフ／オンとを昇圧用ＰＷＭ制御するように構成することにより、昇圧用ＰＷＭ制御に係るスイッチ手段の切換タイミングと、降圧用ＰＷＭ制御に係るスイッチ手段の切換タイミングとの同期をとって、スイッチ切換回数を減少させ、スイッチ抵抗による損失を低減し、変換効率を改善することができるＤＣ−ＤＣコンバータを提供することを他の目的とする。
また、本発明は、行っているＰＷＭ制御の種類に基づいて、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更するように構成することにより、昇圧用ＰＷＭ制御及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングを最適に調整することができるＤＣ−ＤＣコンバータ制御装置を提供することを他の目的とする。
また、本発明は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合、昇圧用ＰＷＭ制御信号に係るオン／オフの切換タイミングのオフセットと、降圧用ＰＷＭ制御信号に係るオン／オフの切換タイミングのオフセットとが同一になるように、昇圧用比較手段に係るオフセット及び／又は降圧用比較手段に係るオフセットを変更するように構成することにより、ＰＷＭ制御信号のオン／オフの切換タイミングの同期をとって、オン／オフの切換回数を減少し、スイッチング時に生じる損失を低減させることができるＤＣ−ＤＣコンバータ制御装置を提供することを他の目的とする。
また、本発明は、上述したＤＣ−ＤＣコンバータ、又は、上述したＤＣ−ＤＣコンバータ制御装置を備えることにより、ＰＷＭ制御に係るオン／オフの切換タイミングの同期をとって、オン／オフの切換回数を減少し、スイッチング時に生じる損失を低減し、変換効率を改善することができる電源装置及び電子装置を提供することを他の目的とする。
本願は、出力電圧と所定電圧との差に応じた信号を出力する差分出力手段と、三角波信号を出力する発振器と、該発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じたＰＷＭ制御信号を出力する比較手段とを備え、降圧用ＰＷＭ制御及び昇圧用ＰＷＭ制御を含む複数種類のＰＷＭ制御の少なくとも１つを行い、入力電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータにおいて、行っているＰＷＭ制御の種類が前記降圧用ＰＷＭ制御及び前記昇圧用ＰＷＭ制御になる場合に、一の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットと、他の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットとが同一になるように、一又は他の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する変更手段を備え、該変更手段は、前記行っているＰＷＭ制御の種類に基づいて、前記発振器から出力される三角波信号のオフセットを変更することにより、ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更するようにしてあるＤＣ−ＤＣコンバータを開示する。
本願は、出力電圧と所定電圧との差に応じた信号を出力する差分出力手段と、三角波信号を出力する発振器と、該発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じた昇圧用ＰＷＭ制御信号を出力する昇圧用比較手段と、前記発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じた降圧用ＰＷＭ制御信号を出力する降圧用比較手段とを備え、昇圧用ＰＷＭ制御、降圧用ＰＷＭ制御、又は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行い、入力電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータにおいて、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットと、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットとが同一になるように、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する変更手段を備え、該変更手段は、前記行っているＰＷＭ制御の種類に基づいて、前記発振器から出力される三角波信号のオフセットを変更することにより、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更するようにしてあるＤＣ−ＤＣコンバータを開示する。
本願は、チョークコイルと、該チョークコイルの一端及び入力電圧端子間に接続された降圧用の第１スイッチ手段と、前記チョークコイルの一端及びグランド端子間に接続された降圧用の第２スイッチ手段と、前記チョークコイルの他端及びグランド端子間に接続された昇圧用の第３スイッチ手段と、前記チョークコイルの他端及び出力電圧端子間に接続された昇圧用の第４スイッチ手段とを備え、第１スイッチ手段のオン／オフ及び第２スイッチ手段のオフ／オンを降圧用ＰＷＭ制御し、第３スイッチ手段のオン／オフ及び第４スイッチ手段のオフ／オンを昇圧用ＰＷＭ制御するように構成してあるＤＣ−ＤＣコンバータを開示する。
本願は、出力電圧と所定電圧との差に応じた信号を出力する差分出力手段と、三角波信号を出力する発振器と、該発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じたＰＷＭ制御信号を出力する比較手段とを備え、入力電圧が所定の出力電圧に変換されるように、降圧用ＰＷＭ制御及び昇圧用ＰＷＭ制御を含む複数種類のＰＷＭ制御の少なくとも１つを行うＤＣ−ＤＣコンバータ制御装置において、行っているＰＷＭ制御の種類が前記降圧用ＰＷＭ制御及び前記昇圧用ＰＷＭ制御になる場合に、一の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットと、他の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットとが同一になるように、一又は他の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する変更手段を備え、前記変更手段は、前記行っているＰＷＭ制御の種類に基づいて、前記発振器から出力される三角波信号のオフセットを変更することにより、ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更するようにしてあるＤＣ−ＤＣコンバータ制御装置を開示する。
本願は、出力電圧と所定電圧との差に応じた信号を出力する差分出力手段と、三角波信号を出力する発振器と、該発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じた昇圧用ＰＷＭ制御信号を出力する昇圧用比較手段と、前記発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じた降圧用ＰＷＭ制御信号を出力する降圧用比較手段とを備え、入力電圧が所定の出力電圧に変換されるように、昇圧用ＰＷＭ制御、降圧用ＰＷＭ制御、又は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行うＤＣ−ＤＣコンバータ制御装置において、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合、前記昇圧用ＰＷＭ制御信号に係るオン／オフの切換タイミングのオフセットと、前記降圧用ＰＷＭ制御信号に係るオン／オフの切換タイミングのオフセットとが同一になるように、前記昇圧用比較手段に係るオフセット及び／又は前記降圧用比較手段に係るオフセットを変更する変更手段を備え、該変更手段は、前記行っているＰＷＭ制御の種類に基づいて、前記発振器から出力される三角波信号のオフセットを変更することにより、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更するようにしてあるＤＣ−ＤＣコンバータ制御装置を開示する。
本願は、前述のＤＣ−ＤＣコンバータ、又は、前述のＤＣ−ＤＣコンバータ制御装置を備え、電圧の変換を行うように構成されている電源装置を開示する。
本願は、前述のＤＣ−ＤＣコンバータ、又は、前述のＤＣ−ＤＣコンバータ制御装置を備え、電圧の変換を行うように構成されている電子装置を開示する。
本願は、出力電圧と所定電圧との差に応じた信号を出力する差分出力手段と、三角波信号を出力する発振器と、該発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じたＰＷＭ制御信号を出力する比較手段とを備えるＤＣ−ＤＣコンバータを制御し、入力電圧が所定の出力電圧に変換されるように、降圧用ＰＷＭ制御及び昇圧用ＰＷＭ制御を含む複数種類のＰＷＭ制御の少なくとも１つを行うＤＣ−ＤＣコンバータ制御方法において、行っているＰＷＭ制御の種類を識別し、識別したＰＷＭ制御の種類が前記降圧用ＰＷＭ制御及び前記昇圧用ＰＷＭ制御になる場合に、一の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットと、他の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットとが同一になるように、一又は他の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更するようにしてあり、該変更は、前記行っているＰＷＭ制御の種類に基づいて、前記発振器から出力される三角波信号のオフセットを変更することにより、ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更するＤＣ−ＤＣコンバータ制御方法を開示する。
本願においては、行っているＰＷＭ制御の種類に基づいて、ＰＷＭ制御に係るオン／オフの切換タイミング又は切換タイミングのオフセットを変更するため、行っているＰＷＭ制御に応じて、ＰＷＭ制御に係るオン／オフの切換タイミングを最適に調整することができる。例えば、ＰＷＭ制御に係るオン／オフの切換タイミングの同期をとって、オン／オフの切換回数を減少させ、オン／オフ切換時に生じる損失を低減させることができる。
本願においては、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットと、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットとが同一になるように、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更するため、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングと、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングとを揃えることができる。なお、オン／オフの切換タイミングを揃える（同期をとる）とは、オンからオフへの切換タイミングとオフからオンへの切換タイミングとを揃えることを含む。降圧用及び昇圧用の各ＰＷＭ制御に係るオン／オフの切換タイミングの同期をとって、オン／オフの切換回数を減少させ、オン／オフ切換時に生じる損失を低減し、変換効率を改善することができる。
本願においては、チョークコイルの一端及び入力電圧端子間に接続された降圧用の第１スイッチ手段のオン／オフと、チョークコイルの一端及びグランド端子間に接続された降圧用の第２スイッチ手段のオフ／オンとを降圧用ＰＷＭ制御し、チョークコイルの他端及びグランド端子間に接続された昇圧用の第３スイッチ手段のオン／オフと、チョークコイルの他端及び出力電圧端子間に接続された昇圧用の第４スイッチ手段のオフ／オンとを昇圧用ＰＷＭ制御するように構成しているため、上述したようにＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更し、昇圧用ＰＷＭ制御に係るスイッチ手段の切換タイミングと、降圧用ＰＷＭ制御に係るスイッチ手段の切換タイミングとを揃えることができる。スイッチ手段の切換タイミングの同期をとって、オン／オフの切換回数を減少させ、スイッチ抵抗による損失を低減し、変換効率を改善することができる。
本願においては、昇圧用ＰＷＭ制御、降圧用ＰＷＭ制御、又は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行い、行っているＰＷＭ制御の種類に基づいて、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更するため、行っているＰＷＭ制御に応じて、昇圧用ＰＷＭ制御及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングを最適に調整することができる。例えば、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングと降圧用ＰＷＭ制御に係るオン／オフの切換タイミングとの同期をとって、オン／オフの切換回数を減少させ、スイッチング時に生じる損失を低減し、変換効率を改善することができる。
本願においては、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合、昇圧用ＰＷＭ制御信号に係るオン／オフの切換タイミングのオフセットと、降圧用ＰＷＭ制御信号に係るオン／オフの切換タイミングのオフセットとが同一になるように、昇圧用比較手段に係るオフセット及び／又は降圧用比較手段に係るオフセットを変更するように構成しているため、昇圧用ＰＷＭ制御信号のオン／オフの切換タイミングと、降圧用ＰＷＭ制御信号のオン／オフの切換タイミングとを揃えることができる。両ＰＷＭ制御信号のオン／オフ切換タイミングの同期をとって、オン／オフ切換回数を減少させ、スイッチング時に生じる損失を低減し、変換効率を改善することができる。
本願においては、上述したＤＣ−ＤＣコンバータ、又は、上述したＤＣ−ＤＣコンバータ制御装置を備えているため、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングと昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングとの同期をとって、オン／オフの切換回数を減少させ、スイッチング時に生じる損失を低減し、変換効率を改善することができる。
本願によれば、ＰＷＭ制御に係るオン／オフの切換タイミングを最適に調整することができる。
本願によれば、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングと、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングとの同期をとって、オン／オフの切換回数を減少させ、オン／オフ切換時に生じる損失を低減し、変換効率を改善することができる。
本願によれば、降圧用ＰＷＭ制御に係る第１及び第２スイッチ手段の切換タイミングと、昇圧用ＰＷＭ制御に係る第３及び第４スイッチ手段の切換タイミングとの同期をとって、スイッチングの回数を減少させ、スイッチ抵抗による損失を低減し、変換効率を改善することができる。
本願によれば、昇圧用ＰＷＭ制御及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングを最適に調整することができる。
本願によれば、降圧用ＰＷＭ制御信号及び昇圧用ＰＷＭ制御信号のオン／オフ切換タイミングの同期をとって、オン／オフ切換回数を減少させ、スイッチング時に生じる損失を低減し、変換効率を改善することができる。
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
図１は本発明に係るＤＣ−ＤＣコンバータ制御装置（制御部）を用いたＤＣ−ＤＣコンバータの一例を示す略式回路図である。図２は、図１に示すＤＣ−ＤＣコンバータを備えた電源装置を用いた、携帯電話又はノート型コンピュータなどの電子装置３０の例を示すブロック図である。ＤＣ−ＤＣコンバータ２０は、入力電圧端子Ｖｉｎに入力された電圧を所定電圧に変換して出力電圧端子Ｖｏｕｔから出力する。ＤＣ−ＤＣコンバータ２０は、チョークコイルＬ１と、チョークコイルＬ１に接続されたｎ型の電界効果トランジスタＦＥＴ１（第１スイッチ手段）、ＦＥＴ２（第２スイッチ手段），ＦＥＴ３（第３スイッチ手段），ＦＥＴ４（第４スイッチ手段）と、平滑コンデンサＣ１と、電界効果トランジスタＦＥＴ１〜ＦＥＴ４（以下、ＦＥＴ１〜ＦＥＴ４と略す）のオン／オフを制御する制御部（ＤＣ−ＤＣコンバータ制御装置）１０とを備える。また、電源装置３２は、電池３４及びＤＣ−ＤＣコンバータ２０を備え、電池３４の出力電圧をＤＣ−ＤＣコンバータ２０で所定電圧に変換し、装置本体へ供給する。
ＤＣ−ＤＣコンバータ２０においては、スイッチング回路としてのＦＥＴ１の入力端子（ドレイン）に入力電圧端子Ｖｉが接続され、ＦＥＴ１の出力端子（ソース）にチョークコイルＬ１の入力端子が接続され、ＦＥＴ１の制御端子（ゲート）に制御部１０の出力端子ＤＨ１が接続され、制御部１０によりＦＥＴ１がオン／オフされる。また、同期整流回路としてのＦＥＴ２の入力端子（ドレイン）はチョークコイルＬ１の入力端子に接続され、ＦＥＴ２の出力端子（ソース）はグランド端子と接続され、ＦＥＴ２の制御端子（ゲート）に制御部１０の出力端子ＤＬ１が接続され、制御部１０によりＦＥＴ２がオン／オフされる。ただし、出力端子ＤＬ１は、出力端子ＤＨ１の出力信号ＱＤ（降圧用ＰＷＭ制御信号）を反転した信号* ＱＤを出力する。
また、スイッチング回路としてのＦＥＴ３の入力端子（ソース）はグランド端子に接続され、ＦＥＴ３の出力端子（ドレイン）にチョークコイルＬ１の出力端子が接続され、ＦＥＴ３の制御端子（ゲート）に制御部１０の出力端子ＤＨ２が接続され、制御部１０によりＦＥＴ３がオン／オフされる。また、同期整流回路としてのＦＥＴ４の入力端子（ソース）はチョークコイルＬ１の出力端子に接続され、ＦＥＴ４の出力端子（ドレイン）は出力電圧端子Ｖｏｕｔに接続され、ＦＥＴ４の制御端子（ゲート）は制御部１０の出力端子ＤＬ２に接続され、制御部１０によりＦＥＴ４がオン／オフされる。ただし、出力端子ＤＬ２は、出力端子ＤＨ２の出力信号ＱＵ（昇圧用ＰＷＭ制御信号）を反転した信号* ＱＵを出力する。
ＤＣ−ＤＣコンバータ２０の出力電圧端子Ｖｏｕｔは、グランド端子との間に平滑コンデンサＣ１が接続されると共に、制御部１０のＦＢ端子に接続される。制御部１０のＦＢ端子には、グランド端子との間に抵抗器Ｒ１及び抵抗器Ｒ２の直列回路が接続され、抵抗器Ｒ１と抵抗器Ｒ２との接続点は、誤差増幅器（差分出力手段）ＥＲＡの反転入力に接続されている。また、誤差増幅器ＥＲＡの非反転入力には基準電圧源ｅ１が接続されている。誤差増幅器ＥＲＡの出力は、降圧用ＰＷＭ制御を行う降圧比較器ＰＷＭＤ（降圧用比較手段）の非反転入力、及び、昇圧用ＰＷＭ制御を行う昇圧比較器ＰＷＭＵ（昇圧用比較手段）の非反転入力に接続されている。また、降圧比較器ＰＷＭＤ及び昇圧比較器ＰＷＭＵの反転入力には三角波を出力する発振器ＯＳＣが接続されている。
また、誤差増幅器ＥＲＡの出力端子は、降圧比較器ＰＷＭＤ及び昇圧比較器ＰＷＭＵに係る降圧用ＰＷＭ制御及び昇圧用ＰＷＭ制御のオン／オフ切換タイミングのオフセットを変更するオフセット変更部１４（変更手段）に接続されている。オフセット変更部１４は、誤差増幅器ＥＲＡの出力電圧が、昇圧制御領域及び降圧制御領域にあり、降圧用ＰＷＭ制御及び昇圧用ＰＷＭ制御の両方が行われている場合、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットが同一になるように、降圧用ＰＷＭ制御及び昇圧用ＰＷＭ制御に係る各オン／オフの切換タイミングのオフセットを変更する。より詳しくは、オフセット変更部１４は、誤差増幅器ＥＲＡの出力電圧が、昇圧制御領域及び降圧制御領域の両方にあるか否かを判定し、昇圧制御領域及び降圧制御領域の両方にある場合は、降圧比較器ＰＷＭＤ及び昇圧比較器ＰＷＭＵに係るオン／オフの切換タイミングのオフセットを、同一になるように変更する。なお、オン／オフの切換タイミングのオフセットを同一にするとは、オンからオフへの切換のオフセットとオフからオンへの切換のオフセットとを同一にすることも含む。オン／オフ切換タイミングのオフセットの変更は、例えば発振器ＯＳＣから入力された三角波にオフセットを生じさせ（図１１のｅ２参照）、生じたオフセットを変更することで実現可能である。
図３はオン／オフの切換タイミングのオフセットを発生する構成の例を示す回路図であり、比較器として動作する差動増幅器４０にオフセット発生回路４２が接続されている。差動増幅器４０においては、電圧ＶＤ端子にｐ型のトランジスタＭ１、Ｍ２が接続され、トランジスタＭ１にはｎ型のトランジスタＭ３が直列に接続され、トランジスタＭ１にはｎ型のトランジスタＭ４が直列に接続され、トランジスタＭ３、Ｍ４は共通の電流源を介してグランド端子と接続されている。また、電圧ＶＤ端子にはｐ型のトランジスタＭ７が接続され、トランジスタＭ７は電流源を介してグランド端子に接続されている。トランジスタＭ７の制御端子はトランジスタＭ２とトランジスタＭ４との間に接続されている。また、トランジスタＭ１、Ｍ２の制御端子は、トランジスタＭ１とトランジスタＭ３との間に接続されている。
オフセット発生回路４２においては、グランド端子に接続された電流源とトランジスタＭ１及びトランジスタＭ３の接続点との間にはｎ型のトランジスタＭ５が接続され、前記電流源とトランジスタＭ２及びトランジスタＭ４の接続点との間にはｎ型のトランジスタＭ６が接続されている。また、トランジスタＭ５の制御端子には可変電圧源Ｖｏｓの正極が接続され、トランジスタＭ６の制御端子には可変電圧源Ｖｏｓの負極が接続されている。
トランジスタＭ１からトランジスタＭ３へ流れる電流ｉ１及びトランジスタＭ１からトランジスタＭ５へ流れる電流ｉ１’の和と、トランジスタＭ２からトランジスタＭ４へ流れる電流ｉ２及びトランジスタＭ２からトランジスタＭ６へ流れる電流ｉ２’の和とは等しい（ｉ１＋ｉ１’＝ｉ２＋ｉ２’）。可変電圧源Ｖｏｓの出力がゼロの場合、ｉ１’＝ｉ２’となり、ｉ１＝ｉ２となるため、トランジスタＭ３の制御端子（−ＩＮ１）とトランジスタＭ４の制御端子（＋ＩＮ１）との間にオフセットがないような出力電圧が、トランジスタＭ７と電流源との間のＯＵＴ端子から出力される。一方、可変電圧源Ｖｏｓの出力がゼロでない場合、ｉ１’≠ｉ２’となり、ｉ１≠ｉ２となるため、トランジスタＭ３の制御端子（−ＩＮ１）とトランジスタＭ４の制御端子（＋ＩＮ１）との間にオフセットがあるような出力電圧がＯＵＴ端子から出力される。また、オフセットの値は可変電圧源Ｖｏｓの出力で調整できる。
制御部１０は、ＤＣ−ＤＣコンバータ２０の出力電圧Ｖｏｕｔを抵抗器Ｒ１，Ｒ２で分圧した電圧を、基準電圧ｅ１と比較し、その差に応じた電圧を誤差増幅器ＥＲＡから出力する。また、オフセット変更部１４は、誤差増幅器ＥＲＡの出力電圧が、昇圧制御領域及び降圧制御領域の両方に含まれている場合は、降圧比較器ＰＷＭＤに入力された三角波及び昇圧比較器ＰＷＭＵに入力された三角波のオフセットが同一になるように調整する。降圧比較器ＰＷＭＤ及び昇圧比較器ＰＷＭＵは、誤差増幅器ＥＲＡの出力電圧と発振器ＯＳＣの出力電圧とを比較し、誤差増幅器ＥＲＡの出力電圧の方が発振器ＯＳＣの出力電圧よりも高いときにオン信号を出力する。よって、誤差増幅器ＥＲＡの出力電圧の高低、及び、三角波のオフセットに応じて、降圧比較器ＰＷＭＤ及び昇圧比較器ＰＷＭＵの出力信号（ＱＵ及び* ＱＵと、ＱＤ及び* ＱＤ）のデューティ及びオン／オフ切換タイミングが調整される。
図４は昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行う場合の動作状態の一例を模擬的に示すタイミングチャートである。図４において、昇圧比較器ＰＷＭＵに入力されたオフセット変更前の三角波は１点鎖線で示してあり、降圧比較器ＰＷＭＤに入力されたオフセット変更前の三角波は２点鎖線で示してある。図４において、誤差増幅器ＥＲＡの出力は、昇圧動作領域（１点鎖線の三角波の振幅領域）及び降圧動作領域（２点鎖線の三角波の振幅領域）の両方に含まれている。そのため、オフセット変更部１４は、昇圧比較器ＰＷＭＵに入力された三角波（１点鎖線）と降圧比較器ＰＷＭＤに入力された三角波（２点鎖線）とのオフセットが同一になるように、昇圧比較器ＰＷＭＵ及び降圧比較器ＰＷＭＤの各オフセット発生回路４２の可変電圧源Ｖｏｓの出力を変更する。より詳しくは、破線で示す三角波のように、昇圧比較器ＰＷＭＵに入力された三角波（１点鎖線）のオフセットを低下させると共に、実線で示す三角波のように、降圧比較器ＰＷＭＤに入力された三角波（２点鎖線）のオフセットを増加させる。夫々のオフセットの変更量は、例えば、両三角波（１点鎖線、２点鎖線）に生じているオフセットｅ２の半分（ｅ２／２）とすることが可能である。
昇圧比較器ＰＷＭＵにおいては、三角波（破線）が誤差増幅器ＥＲＡの出力よりも低い場合は、ＦＥＴ３がオン、ＦＥＴ４がオフとなり、三角波（破線）が誤差増幅器ＥＲＡの出力よりも高い場合は、ＦＥＴ３がオフ、ＦＥＴ４がオンとなる。また、降圧比較器ＰＷＭＤにおいては、三角波（実線）が誤差増幅器ＥＲＡの出力よりも低い場合は、ＦＥＴ１がオン、ＦＥＴ２がオフとなり、三角波（実線）が誤差増幅器ＥＲＡの出力よりも高い場合は、ＦＥＴ１がオフ、ＦＥＴ２がオンとなる。このとき、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングと、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングとは同期している。よって、ＦＥＴ１及びＦＥＴ３のオン／オフと、ＦＥＴ２及びＦＥＴ４のオフ／オンとは同時に行われる。なお、降圧用ＰＷＭ制御だけを行う場合、及び、昇圧用ＰＷＭ制御だけを行う場合は、従来（図１１、１２）と同様である。
上述した実施の形態においては、昇圧比較器ＰＷＭＵに入力された三角波（１点鎖線）のオフセットを低下させると共に、降圧比較器ＰＷＭＤに入力された三角波（２点鎖線）のオフセットを増加させ、降圧用ＰＷＭ制御及び昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットの両方を変更したが、一方のみを変更することも勿論可能である。図５、６は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行う場合の動作状態の他の例を模擬的に示すタイミングチャートである。図５においては、降圧比較器ＰＷＭＤに入力された三角波（２点鎖線）のオフセットを増加（例えばｅ２増加）させ、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットのみを変更して、オフセット同士を一致させている。また、図６においては、昇圧比較器ＰＷＭＵに入力された三角波（１点鎖線）のオフセットを低下（例えばｅ２低下）させ、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットのみを変更して、オフセット同士を一致させている。
昇圧比較器ＰＷＭＵに入力された三角波（１点鎖線）のオフセット、又は、降圧比較器ＰＷＭＤに入力された三角波（２点鎖線）のオフセットの一方のみを変更する場合、オフセット変更部１４は、昇圧比較器ＰＷＭＵ又は降圧比較器ＰＷＭＤの一方のみと接続し、一方のみのオフセットを変更することが可能である。この場合、昇圧比較器ＰＷＭＵ又は降圧比較器ＰＷＭＤの他方は、オフセット発生回路４２は不要である。
また、上述した実施の形態において、オフセット変更部１４は、誤差増幅器ＥＲＡの出力電圧に基づいて、降圧用ＰＷＭ制御及び昇圧用ＰＷＭ制御の両方が行われているか否かを判定したが、入力電圧Ｖｉｎに基づいて判定することも可能である。図７は、本発明に係るＤＣ−ＤＣコンバータ制御装置（制御部）を用いたＤＣ−ＤＣコンバータの他の例を示す略式回路図である。
図７に示すＤＣ−ＤＣコンバータ２２の構成は図１とほぼ同様であるが、制御部１２のオフセット変更部１６には、誤差増幅器ＥＲＡの出力端子に代えて、入力電圧端子Ｖｉｎが接続されている。オフセット変更部１６は、例えば、ΔＶ１≦Ｖｉｎ≦ΔＶ２（ただし、ΔＶ１は昇圧動作切換の閾値電圧、ΔＶ２は降圧動作切換の閾値電圧）の場合は降圧用ＰＷＭ制御及び昇圧用ＰＷＭ制御の両方が行われていると判定し、Ｖｉｎ＜ΔＶ１の場合は昇圧用ＰＷＭ制御が行われていると判定し、ΔＶ２＜Ｖｉｎの場合は降圧用ＰＷＭ制御が行われていると判定することが可能である。
また、上述したＤＣ−ＤＣコンバータ２２、又は、制御部（ＤＣ−ＤＣコンバータ制御装置）は、１チップの半導体で構成したり、プリント基板上に構成することが可能である。また、本発明のＤＣ−ＤＣコンバータ又はＤＣ−ＤＣコンバータ制御装置は、電池などから出力された電圧を変換して供給する任意の電源装置に用いることが可能である。また、本発明のＤＣ−ＤＣコンバータ又はＤＣ−ＤＣコンバータ制御装置は、電池などから出力された電圧を変換して使用する任意の電子機器に用いることが可能である。
なお、図１、７、８、９、１０の各略式回路図において、降圧側のメインスイッチ（ＦＥＴ１）、昇圧側の整流スイッチ（ＦＥＴ４）にｎ型電界効果トランジスタＦＥＴを使用する場合、チャージポンプ回路等でドライブ回路のゲート電圧を作成するが、公知の技術であるので図示していない。
以上実施形態に関し、更に以下の付記を開示する。
（付記１）複数種類のＰＷＭ制御の少なくとも１つを行い、入力電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータにおいて、
行っているＰＷＭ制御の種類に基づいて、ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する変更手段を備えることを特徴とするＤＣ−ＤＣコンバータ。
（付記２）複数種類のＰＷＭ制御の少なくとも１つを行い、入力電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータにおいて、
行っているＰＷＭ制御の種類に基づいて、ＰＷＭ制御に係るオン／オフの切換タイミングを変更する変更手段を備えることを特徴とするＤＣ−ＤＣコンバータ。
（付記３）昇圧用ＰＷＭ制御、降圧用ＰＷＭ制御、又は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行い、入力電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータにおいて、
行っているＰＷＭ制御の種類に基づいて、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する変更手段を備えることを特徴とするＤＣ−ＤＣコンバータ。
（付記４）昇圧用ＰＷＭ制御、降圧用ＰＷＭ制御、又は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行い、入力電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータにおいて、
昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットと、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットとが同一になるように、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する変更手段を備えることを特徴とするＤＣ−ＤＣコンバータ。
（付記５）チョークコイルと、
該チョークコイルの一端及び入力電圧端子間に接続された降圧用の第１スイッチ手段と、
前記チョークコイルの一端及びグランド端子間に接続された降圧用の第２スイッチ手段と、
前記チョークコイルの他端及びグランド端子間に接続された昇圧用の第３スイッチ手段と、
前記チョークコイルの他端及び出力電圧端子間に接続された昇圧用の第４スイッチ手段と
を備え、第１スイッチ手段のオン／オフ及び第２スイッチ手段のオフ／オンを降圧用ＰＷＭ制御し、第３スイッチ手段のオン／オフ及び第４スイッチ手段のオフ／オンを昇圧用ＰＷＭ制御するように構成してあることを特徴とする付記１乃至４の何れかに記載のＤＣ−ＤＣコンバータ。
（付記６）出力電圧と所定電圧との差に応じた信号を出力する差分出力手段と、三角波信号を出力する発振器と、該発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じた昇圧用ＰＷＭ制御信号を出力する昇圧用比較手段と、前記発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じた降圧用ＰＷＭ制御信号を出力する降圧用比較手段とを備え、昇圧用ＰＷＭ制御、降圧用ＰＷＭ制御、又は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行い、入力電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータにおいて、
昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合、前記昇圧用ＰＷＭ制御信号に係るオン／オフの切換タイミングのオフセットと、前記降圧用ＰＷＭ制御信号に係るオン／オフの切換タイミングのオフセットとが同一になるように、前記昇圧用比較手段に係るオフセット及び／又は前記降圧用比較手段に係るオフセットを変更する変更手段を備えることを特徴とするＤＣ−ＤＣコンバータ。
（付記７）入力電圧が所定の出力電圧に変換されるように、複数種類のＰＷＭ制御の少なくとも１つを行うＤＣ−ＤＣコンバータ制御装置において、
行っているＰＷＭ制御の種類に基づいて、ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する変更手段を備えることを特徴とするＤＣ−ＤＣコンバータ制御装置。
（付記８）入力電圧が所定の出力電圧に変換されるように、複数種類のＰＷＭ制御の少なくとも１つを行うＤＣ−ＤＣコンバータ制御装置において、
行っているＰＷＭ制御の種類に基づいて、ＰＷＭ制御に係るオン／オフの切換タイミングを変更する変更手段を備えることを特徴とするＤＣ−ＤＣコンバータ制御装置。
（付記９）入力電圧が所定の出力電圧に変換されるように、昇圧用ＰＷＭ制御、降圧用ＰＷＭ制御、又は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行うＤＣ−ＤＣコンバータ制御装置において、
行っているＰＷＭ制御の種類に基づいて、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する変更手段を備えることを特徴とするＤＣ−ＤＣコンバータ制御装置。
（付記１０）入力電圧が所定の出力電圧に変換されるように、昇圧用ＰＷＭ制御、降圧用ＰＷＭ制御、又は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行うＤＣ−ＤＣコンバータ制御装置において、
昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットと、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットとが同一になるように、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する変更手段を備えることを特徴とするＤＣ−ＤＣコンバータ制御装置。
（付記１１）出力電圧と所定電圧との差に応じた信号を出力する差分出力手段と、三角波信号を出力する発振器と、該発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じた昇圧用ＰＷＭ制御信号を出力する昇圧用比較手段と、前記発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じた降圧用ＰＷＭ制御信号を出力する降圧用比較手段とを備え、入力電圧が所定の出力電圧に変換されるように、昇圧用ＰＷＭ制御、降圧用ＰＷＭ制御、又は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行うＤＣ−ＤＣコンバータ制御装置において、
昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合、前記昇圧用ＰＷＭ制御信号に係るオン／オフの切換タイミングのオフセットと、前記降圧用ＰＷＭ制御信号に係るオン／オフの切換タイミングのオフセットとが同一になるように、前記昇圧用比較手段に係るオフセット及び／又は前記降圧用比較手段に係るオフセットを変更する変更手段を備えることを特徴とするＤＣ−ＤＣコンバータ制御装置。
（付記１２）付記１乃至６の何れかのＤＣ−ＤＣコンバータ、又は、付記７乃至１１の何れかのＤＣ−ＤＣコンバータ制御装置を備え、電圧の変換を行うように構成されていることを特徴とする電源装置。
（付記１３）付記１乃至６の何れかのＤＣ−ＤＣコンバータ、又は、付記７乃至１１の何れかのＤＣ−ＤＣコンバータ制御装置を備え、電圧の変換を行うように構成されていることを特徴とする電子装置。
（付記１４）入力電圧が所定の出力電圧に変換されるように、複数種類のＰＷＭ制御の少なくとも１つを行うＤＣ−ＤＣコンバータ制御方法において、
行っているＰＷＭ制御の種類を識別し、
識別したＰＷＭ制御の種類に基づいて、ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する
ことを特徴とするＤＣ−ＤＣコンバータ制御方法。
（付記１５）入力電圧が所定の出力電圧に変換されるように、複数種類のＰＷＭ制御の少なくとも１つを行うＤＣ−ＤＣコンバータ制御方法において、
行っているＰＷＭ制御の種類を識別し、
識別したＰＷＭ制御の種類に基づいて、ＰＷＭ制御に係るオン／オフの切換タイミングを変更する
ことを特徴とするＤＣ−ＤＣコンバータ制御方法。
（付記１６）入力電圧が所定の出力電圧に変換されるように、昇圧用ＰＷＭ制御、降圧用ＰＷＭ制御、又は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行うＤＣ−ＤＣコンバータ制御方法において、
行っているＰＷＭ制御の種類を識別し、
識別したＰＷＭ制御の種類に基づいて、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する
ことを特徴とするＤＣ−ＤＣコンバータ制御方法。
（付記１７）入力電圧が所定の出力電圧に変換されるように、昇圧用ＰＷＭ制御、降圧用ＰＷＭ制御、又は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行うＤＣ−ＤＣコンバータ制御方法において、
行っているＰＷＭ制御の種類を識別し、
昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットと、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットとが同一になるように、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する
ことを特徴とするＤＣ−ＤＣコンバータ制御方法。
本発明に係るＤＣ−ＤＣコンバータ制御装置を用いたＤＣ−ＤＣコンバータの一例を示す略式回路図である。 図１に示すＤＣ−ＤＣコンバータを備えた電源装置を用いた電子装置の例を示すブロック図である。 オン／オフの切換タイミングのオフセットを発生する構成の例を示す回路図である。 昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行う場合の動作状態の一例を模擬的に示すタイミングチャートである。 昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行う場合の動作状態の他の例を模擬的に示すタイミングチャートである。 昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行う場合の動作状態の他の例を模擬的に示すタイミングチャートである。 本発明に係るＤＣ−ＤＣコンバータ制御装置を用いたＤＣ−ＤＣコンバータの他の例を示す略式回路図である。 トランスを用いたフライバック方式の従来の昇降圧型ＤＣ−ＤＣコンバータの構成例を示す略式回路図である。 エネルギーを蓄えるコイルとエネルギーを放出するコイルが同じになるようにした従来の昇降圧型ＤＣ−ＤＣコンバータの構成例を示す略式回路図である。 チョークコイルを共用した降圧型ＤＣ−ＤＣコンバータと昇圧型ＤＣ−ＤＣコンバータとを直列接続した従来の昇降圧型ＤＣ−ＤＣコンバータの構成例を示す略式回路図である。 昇圧用ＰＷＭ制御は行わず、降圧用ＰＷＭ制御を行っている場合の動作状態の一例を模擬的に示すタイミングチャートである。 降圧用ＰＷＭ制御は行わず、昇圧用ＰＷＭ制御を行っている場合の動作状態の一例を模擬的に示すタイミングチャートである。 昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合の従来の動作状態を模擬的に示すタイミングチャートである。
符号の説明
１０、１２ 制御部
１４ オフセット変更部
２０、２２ ＤＣ−ＤＣコンバータ
３０ 電子装置
３２ 電源装置
３４ 電池
ＰＷＭＵ 昇圧比較器
ＰＷＭＤ 降圧比較器
ＥＲＡ 誤差増幅器
ＯＳＣ 発振器
Ｌ１ チョークコイル
ＦＥＴ１、ＦＥＴ３ 電界効果トランジスタ
ＦＥＴ２、ＦＥＴ４ 電界効果トランジスタ
Ｃ１ 平滑コンデンサ


Claims (13)

  1. 出力電圧と所定電圧との差に応じた信号を出力する差分出力手段と、三角波信号を出力する発振器と、該発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じたＰＷＭ制御信号を出力する比較手段とを備え、降圧用ＰＷＭ制御及び昇圧用ＰＷＭ制御を含む複数種類のＰＷＭ制御の少なくとも１つを行い、入力電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータにおいて、
    行っているＰＷＭ制御の種類が前記降圧用ＰＷＭ制御及び前記昇圧用ＰＷＭ制御になる場合に、一の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットと、他の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットとが同一になるように、一又は他の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する変更手段を備え、
    該変更手段は、前記行っているＰＷＭ制御の種類に基づいて、前記発振器から出力される三角波信号のオフセットを変更することにより、ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更するようにしてあることを特徴とするＤＣ−ＤＣコンバータ。
  2. 出力電圧と所定電圧との差に応じた信号を出力する差分出力手段と、三角波信号を出力する発振器と、該発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じた昇圧用ＰＷＭ制御信号を出力する昇圧用比較手段と、前記発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じた降圧用ＰＷＭ制御信号を出力する降圧用比較手段とを備え、昇圧用ＰＷＭ制御、降圧用ＰＷＭ制御、又は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行い、入力電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータにおいて、
    昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットと、降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットとが同一になるように、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する変更手段を備え、
    該変更手段は、前記行っているＰＷＭ制御の種類に基づいて、前記発振器から出力される三角波信号のオフセットを変更することにより、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更するようにしてあることを特徴とするＤＣ−ＤＣコンバータ。
  3. チョークコイルと、
    該チョークコイルの一端及び入力電圧端子間に接続された降圧用の第１スイッチ手段と、
    前記チョークコイルの一端及びグランド端子間に接続された降圧用の第２スイッチ手段と、
    前記チョークコイルの他端及びグランド端子間に接続された昇圧用の第３スイッチ手段と、
    前記チョークコイルの他端及び出力電圧端子間に接続された昇圧用の第４スイッチ手段と
    を備え、
    第１スイッチ手段のオン／オフ及び第２スイッチ手段のオフ／オンを降圧用ＰＷＭ制御し、第３スイッチ手段のオン／オフ及び第４スイッチ手段のオフ／オンを昇圧用ＰＷＭ制御するように構成してあることを特徴とする請求項１又は２記載のＤＣ−ＤＣコンバータ。
  4. 出力電圧と所定電圧との差に応じた信号を出力する差分出力手段と、三角波信号を出力する発振器と、該発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じたＰＷＭ制御信号を出力する比較手段とを備え、入力電圧が所定の出力電圧に変換されるように、降圧用ＰＷＭ制御及び昇圧用ＰＷＭ制御を含む複数種類のＰＷＭ制御の少なくとも１つを行うＤＣ−ＤＣコンバータ制御装置において、
    行っているＰＷＭ制御の種類が前記降圧用ＰＷＭ制御及び前記昇圧用ＰＷＭ制御になる場合に、一の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットと、他の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットとが同一になるように、一又は他の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する変更手段を備え、
    前記変更手段は、前記行っているＰＷＭ制御の種類に基づいて、前記発振器から出力される三角波信号のオフセットを変更することにより、ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更するようにしてあることを特徴とするＤＣ−ＤＣコンバータ制御装置。
  5. 出力電圧と所定電圧との差に応じた信号を出力する差分出力手段と、三角波信号を出力する発振器と、該発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じた昇圧用ＰＷＭ制御信号を出力する昇圧用比較手段と、前記発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じた降圧用ＰＷＭ制御信号を出力する降圧用比較手段とを備え、入力電圧が所定の出力電圧に変換されるように、昇圧用ＰＷＭ制御、降圧用ＰＷＭ制御、又は、昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行うＤＣ−ＤＣコンバータ制御装置において、
    昇圧用ＰＷＭ制御及び降圧用ＰＷＭ制御の両方を行っている場合、前記昇圧用ＰＷＭ制御信号に係るオン／オフの切換タイミングのオフセットと、前記降圧用ＰＷＭ制御信号に係るオン／オフの切換タイミングのオフセットとが同一になるように、前記昇圧用比較手段に係るオフセット及び／又は前記降圧用比較手段に係るオフセットを変更する変更手段を備え、
    該変更手段は、前記行っているＰＷＭ制御の種類に基づいて、前記発振器から出力される三角波信号のオフセットを変更することにより、昇圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセット及び／又は降圧用ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更するようにしてあることを特徴とするＤＣ−ＤＣコンバータ制御装置。
  6. 請求項１乃至３の何れかのＤＣ−ＤＣコンバータ、又は、請求項４或いは５のＤＣ−ＤＣコンバータ制御装置を備え、電圧の変換を行うように構成されていることを特徴とする電源装置。
  7. 請求項１乃至３の何れかのＤＣ−ＤＣコンバータ、又は、請求項４或いは５のＤＣ−ＤＣコンバータ制御装置を備え、電圧の変換を行うように構成されていることを特徴とする電子装置。
  8. 出力電圧と所定電圧との差に応じた信号を出力する差分出力手段と、三角波信号を出力する発振器と、該発振器及び前記差分出力手段から出力された信号を比較し、比較結果に応じたＰＷＭ制御信号を出力する比較手段とを備えるＤＣ−ＤＣコンバータを制御し、入力電圧が所定の出力電圧に変換されるように、降圧用ＰＷＭ制御及び昇圧用ＰＷＭ制御を含む複数種類のＰＷＭ制御の少なくとも１つを行うＤＣ−ＤＣコンバータ制御方法において、
    行っているＰＷＭ制御の種類を識別し、
    識別したＰＷＭ制御の種類が前記降圧用ＰＷＭ制御及び前記昇圧用ＰＷＭ制御になる場合に、一の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットと、他の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットとが同一になるように、一又は他の種類のＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更するようにしてあり、
    該変更は、前記行っているＰＷＭ制御の種類に基づいて、前記発振器から出力される三角波信号のオフセットを変更することにより、ＰＷＭ制御に係るオン／オフの切換タイミングのオフセットを変更する
    ことを特徴とするＤＣ−ＤＣコンバータ制御方法。
  9. 入力電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータであって、
    昇圧用ＰＷＭ制御と降圧用ＰＷＭ制御とに基づいて前記出力電圧を制御する場合に、前記昇圧用ＰＷＭ制御におけるスイッチング動作の切換タイミングが前記降圧用ＰＷＭ制御におけるスイッチング動作の切換タイミングに近づくように、前記昇圧用ＰＷＭ制御におけるスイッチング動作の切換タイミングを変更する変更手段を備え、
    該変更手段は、行っているＰＷＭ制御の種類に基づいて、前記昇圧用ＰＷＭ制御におけるスイッチング動作の切換タイミングが前記降圧用ＰＷＭ制御におけるスイッチング動作の切換タイミングに近づくように、前記出力電圧と前記出力電圧の目標値との誤差と比較される周期信号に付加するオフセットを変更するようにしてある
    ことを特徴とするＤＣ−ＤＣコンバータ。
  10. 前記誤差と前記オフセットが付加された周期信号との比較結果に応じて、前記昇圧用ＰＷＭ制御におけるスイッチング動作の切換タイミングを制御する昇圧比較器を含むことを特徴とする請求項９に記載にＤＣ−ＤＣコンバータ。
  11. チョークコイルと、
    該チョークコイルの一端及び入力電圧端子間に接続された降圧用の第１スイッチ手段と、
    前記チョークコイルの一端及びグランド端子間に接続された降圧用の第２スイッチ手段と、
    前記チョークコイルの他端及びグランド端子間に接続された昇圧用の第３スイッチ手段と、
    前記チョークコイルの他端及び出力電圧端子間に接続された昇圧用の第４スイッチ手段と
    を備え、第１スイッチ手段及び第２スイッチ手段のスイッチング動作に基づいて前記降圧用ＰＷＭ制御をし、第３スイッチ手段及び第４スイッチ手段のスイッチング制御に基づいて前記昇圧用ＰＷＭ制御をすることを特徴とする請求項９又は１０に記載のＤＣ−ＤＣコンバータ。
  12. 入力電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータの制御方法であって、
    昇圧用ＰＷＭ制御と降圧用ＰＷＭ制御とに基づいて前記出力電圧を制御する場合に、前記昇圧用ＰＷＭ制御におけるスイッチング動作の切換タイミングが前記降圧用ＰＷＭ制御におけるスイッチング動作の切換タイミングに近づくように、前記昇圧用ＰＷＭ制御におけるスイッチング動作におけるスイッチング動作の切換タイミングを変更するようにしてあり、
    かつ行っているＰＷＭ制御の種類に基づいて、前記昇圧用ＰＷＭ制御におけるスイッチング動作の切換タイミングが前記降圧用ＰＷＭ制御におけるスイッチング動作の切換タイミングに近づくように、前記出力電圧を制御と前記出力電圧の目標値との誤差とを比較される周期信号に付加するオフセットを変更する
    ことを特徴とするＤＣ−ＤＣコンバータの制御方法。
  13. 前記誤差と前記オフセットが付加された周期信号との比較結果に応じて、前記昇圧用ＰＷＭ制御におけるスイッチング動作の切換タイミングを制御することを特徴とする請求項１２に記載のＤＣ−ＤＣコンバータの制御方法。
JP2005058129A 2005-03-02 2005-03-02 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法 Expired - Fee Related JP4381327B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005058129A JP4381327B2 (ja) 2005-03-02 2005-03-02 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法
CNB2005100701286A CN100574066C (zh) 2005-03-02 2005-04-30 Dc-dc变换器及控制装置和方法、电源装置和电子设备
TW094115364A TWI309911B (en) 2005-03-02 2005-05-12 Dc-dc converter, dc-dc converter control apparatus, power supply apparatus, electronic equipment and control method for dc-dc converter
US11/131,245 US7443147B2 (en) 2005-03-02 2005-05-18 DC-DC converter with step-up and step-down control capable of varying the offset voltage of the PWM triangle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005058129A JP4381327B2 (ja) 2005-03-02 2005-03-02 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法

Publications (2)

Publication Number Publication Date
JP2006246598A JP2006246598A (ja) 2006-09-14
JP4381327B2 true JP4381327B2 (ja) 2009-12-09

Family

ID=36943956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005058129A Expired - Fee Related JP4381327B2 (ja) 2005-03-02 2005-03-02 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法

Country Status (4)

Country Link
US (1) US7443147B2 (ja)
JP (1) JP4381327B2 (ja)
CN (1) CN100574066C (ja)
TW (1) TWI309911B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4789662B2 (ja) * 2006-03-17 2011-10-12 富士通セミコンダクター株式会社 電源装置の制御回路、電源装置及びその制御方法
JP4841282B2 (ja) 2006-03-24 2011-12-21 富士通セミコンダクター株式会社 電源装置の制御回路、電源装置、およびその制御方法
TWI353102B (en) * 2006-06-16 2011-11-21 Fujitsu Semiconductor Ltd Step-up/step-down type dc-dc converter, and contro
JP4976086B2 (ja) * 2006-09-14 2012-07-18 株式会社リコー 昇降圧ｄｃ−ｄｃコンバータ
US8077490B1 (en) * 2007-03-16 2011-12-13 Maxim Integrated Products, Inc. Limit-cycle oscillation (LCO) generation by altering a digital transfer function of a feedback loop element
CN101378228B (zh) * 2007-08-28 2012-07-04 比亚迪股份有限公司 一种电源转换控制装置及电源电路
JP5481926B2 (ja) * 2009-05-18 2014-04-23 富士通セミコンダクター株式会社 電源制御装置、電源装置、及び電源制御方法
TWI372507B (en) * 2009-07-14 2012-09-11 Richtek Technology Corp Synchronous driver circuit and integrated circuit for use therein
US8564259B2 (en) * 2010-11-02 2013-10-22 Intersil Americas LLC Clock phase shifter for use with buck-boost converter
TWI437407B (zh) * 2011-03-04 2014-05-11 Realtek Semiconductor Corp 具有交換式及線性電壓調節模式的電壓調節裝置
WO2013102879A1 (en) * 2012-01-06 2013-07-11 Koninklijke Philips Electronics N.V. Power converter with separate buck and boost conversion circuits
JP5966503B2 (ja) * 2012-03-28 2016-08-10 富士通株式会社 昇降圧型ｄｃ−ｄｃコンバータおよび携帯機器
JP5411959B2 (ja) * 2012-03-30 2014-02-12 スパンション エルエルシー Ｄｃ−ｄｃコンバータおよびその制御方法
CN103151924B (zh) * 2013-01-31 2015-02-18 成都启臣微电子有限公司 一种高精度恒流恒功率自适应补偿电路
US20160006346A1 (en) * 2013-02-13 2016-01-07 Panasonic Intellectual Property Management Co., Ltd. Power supply device, on-board power supply device, and electric automobile
US9041372B2 (en) * 2013-03-13 2015-05-26 Analog Devices Global Wide output voltage range switching power converter
CN104052262B (zh) * 2013-03-15 2018-02-13 英特赛尔美国有限公司 用于电源集成电路的数字电压补偿
US11641162B2 (en) * 2013-04-09 2023-05-02 Texas Instruments Incorporated Circuits and methods for generating a supply voltage for a switching regulator
WO2015035384A1 (en) * 2013-09-09 2015-03-12 Apple Inc. Battery charger with buck-boost operation
JP6487719B2 (ja) * 2015-03-03 2019-03-20 新日本無線株式会社 スイッチング制御回路およびスイッチング制御方法
US10177661B2 (en) * 2015-06-15 2019-01-08 Futurewei Technologies, Inc. Control method for buck-boost power converters
US9831780B2 (en) * 2015-08-07 2017-11-28 Mediatek Inc. Buck-boost converter and method for controlling buck-boost converter
JP6912300B2 (ja) * 2017-07-14 2021-08-04 エイブリック株式会社 スイッチングレギュレータ
EP3490127A1 (en) * 2017-11-28 2019-05-29 Oticon A/s A switched capacitor voltage converter for a rechargeable battery in a hearing aid
US11183935B2 (en) * 2019-03-14 2021-11-23 Microchip Technology Incorporated Current control for buck-boost converters using conditional offsets
CN111835198B (zh) * 2019-04-19 2022-04-19 瑞昱半导体股份有限公司 降压-升压开关调节电路及其调节方法
US11108321B2 (en) * 2019-06-24 2021-08-31 Dialog Semiconductor (Uk) Limited High-efficiency pulse width modulation for switching power converters
CN115842388A (zh) * 2022-09-08 2023-03-24 新乡学院 一种便携式可调直流稳压电源

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402060A (en) * 1993-05-13 1995-03-28 Toko America, Inc. Controller for two-switch buck-boost converter
JP4091677B2 (ja) 1996-12-03 2008-05-28 富士通株式会社 昇降圧ｄｃ／ｄｃコンバータ
US5914591A (en) * 1996-12-25 1999-06-22 Matsushita Electric Industrial Co., Ltd. Switching power supply
US6166527A (en) * 2000-03-27 2000-12-26 Linear Technology Corporation Control circuit and method for maintaining high efficiency in a buck-boost switching regulator
US6275016B1 (en) * 2001-02-15 2001-08-14 Texas Instruments Incorporated Buck-boost switching regulator
JP2003180072A (ja) * 2001-08-07 2003-06-27 Seiko Instruments Inc 昇降圧スイッチングレギュレータ制御回路及び昇降圧スイッチングレギュレータ
US6788033B2 (en) * 2002-08-08 2004-09-07 Vlt, Inc. Buck-boost DC-DC switching power conversion
JP4054714B2 (ja) * 2003-04-28 2008-03-05 株式会社リコー 昇降圧型ｄｃ−ｄｃコンバータ
JP2006304512A (ja) * 2005-04-21 2006-11-02 Fujitsu Ltd 昇降圧型ｄｃ−ｄｃコンバータ、昇降圧型ｄｃ−ｄｃコンバータの制御回路、昇降圧型ｄｃ−ｄｃコンバータの制御方法

Also Published As

Publication number Publication date
US20060198170A1 (en) 2006-09-07
JP2006246598A (ja) 2006-09-14
US7443147B2 (en) 2008-10-28
TW200633348A (en) 2006-09-16
CN100574066C (zh) 2009-12-23
TWI309911B (en) 2009-05-11
CN1829055A (zh) 2006-09-06

Similar Documents

Publication Publication Date Title
JP4381327B2 (ja) Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法
US10615697B1 (en) Multi-level switching converter with flying capacitor voltage regulation
US8000117B2 (en) Buck boost function based on a capacitor bootstrap input buck converter
CN112954544B (zh) 驱动电路
US9088211B2 (en) Buck-boost converter with buck-boost transition switching control
JP4976086B2 (ja) 昇降圧ｄｃ−ｄｃコンバータ
CN100514813C (zh) Dc-dc变换器及其控制单元和方法
TWI587611B (zh) 雙固定時間之升降壓切換式電源電路及其控制電路及其方法
JP5308682B2 (ja) 双方向ｄｃ／ｄｃコンバータ
JP5235526B2 (ja) チョッパ型ｄｃ−ｄｃコンバータ
JP2007300785A (ja) パルス幅変調利用の電圧調整器のためのバック−ブースト制御論理回路
JP6771156B2 (ja) 電力変換装置
CN108512538B (zh) 功率变换器及其控制电路和控制方法
EP4125201B1 (en) Three-level direct current converter and power supply system
CN104052275A (zh) 用于具有快速瞬态响应的两级降压升压转换器的系统和方法
US7659702B2 (en) Buck topology allowing step-up and polarity change
JP4252269B2 (ja) 多出力ｄｃ−ｄｃコンバータ
Ren et al. Dual-edge modulated four-switch Buck-Boost converter
WO2015008456A1 (ja) Ｄｃ／ｄｃコンバータ
JP2002233138A (ja) スイッチング電源装置
JP5167733B2 (ja) 昇圧型ｄｃ／ｄｃコンバータ
JP2020145810A (ja) スイッチング電源装置
JP4433841B2 (ja) スイッチング電源
CN112534698A (zh) 直流电源电路
JP4383946B2 (ja) 電源装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4381327

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees