JP4289269B2 - 光学表示装置、光学表示装置制御プログラム及び光学表示装置制御方法 - Google Patents

Description

本発明は、光学的に直列に配設された複数の光伝達素子を介して光源からの光の伝達状態を制御して画像の階調を制御する装置及びプログラム、並びに方法に係り、特に、輝度ダイナミックレンジおよび階調数の拡大を実現するのに好適な光学表示装置、光学表示装置制御プログラム及び光学表示装置制御方法に関する。

近年、ＬＣＤ（Liquid Crystal Display）、ＥＬ、プラズマディスプレイ、ＣＲＴ（Cathode Ray Tube）、プロジェクタ等の光学表示装置における画質改善は目覚しく、解像度、色域については人間の視覚特性にほぼ匹敵する性能が実現されつつある。しかしながら、輝度ダイナミックレンジについてみると、その再現範囲は、たかだか１〜１０²［nit］程度にとどまり、また、階調数は、８ビットが一般的である。一方、人間の視覚は、一度に知覚し得る輝度ダイナミックレンジが１０^-2〜１０⁴［nit］程度であり、また、輝度弁別能力は、０．２[nit]程度で、これを階調数に換算すると、１２ビット相当といわれている。このような視覚特性を通じて現在の光学表示装置の表示画像をみると、輝度ダイナミックレンジの狭さが目立ち、加えてシャドウ部やハイライト部の階調が不足しているため表示画像のリアリティさや迫力に対して物足りなさを感じることになる。

また、映画やゲーム等で使用されるコンピュータグラフィックス（以下、ＣＧと略記する。）では、人間の視覚に近い輝度ダイナミックレンジや階調数を表示データ（以下、ＨＤＲ（High Dynamic Range）表示データという。）に持たせて描写のリアリティを追求する動きが主流になりつつある。しかしながら、それを表示する光学表示装置の性能が不足しているため、ＣＧコンテンツが本来有する表現力を充分に発揮することができないという課題がある。

さらに、次期ＯＳ（Operating System）においては、１６ビット色空間の採用が予定されており、現在の８ビット色空間と比較して輝度ダイナミックレンジや階調数が飛躍的に増大する。そのため、１６ビット色空間を生かすことができる光学表示装置の実現が望まれる。
光学表示装置のなかでも、液晶プロジェクタ、ＤＬＰ（Digital Light Processing、TI社の商標）プロジェクタといった投射型表示装置は、大画面表示が可能であり、表示画像のリアリティさや迫力を再現する上で効果的な装置である。この分野では、上記の課題を解決するために、次のような提案がなされている。

高ダイナミックレンジの投射型表示装置としては、例えば、特許文献１に開示されている技術があり、光源と、光の全波長領域の輝度を変調する第１光変調素子と、光の波長領域のうちＲＧＢ３原色の各波長領域についてその波長領域の輝度を変調する第２光変調素子とを備え、光源からの光を第１光変調素子で変調して所望の輝度分布を形成し、その光学像を第２光変調素子の画素面に結像して色変調し、２次変調した光を投射するというものがある。第１光変調素子および第２光変調素子の各画素は、ＨＤＲ表示データから決定される第１制御値および第２制御値に基づいてそれぞれ別個に制御される。光変調素子としては、透過率が独立に制御可能な画素構造またはセグメント構造を有し、二次元的な透過率分布を制御し得る透過型変調素子が用いられる。その代表例としては、液晶ライトバルブが挙げられる。また、透過型変調素子の代わりに反射型変調素子を用いてもよく、その代表例としては、ＤＭＤ（Digital Micromirror Device）素子が挙げられる。

いま、暗表示の透過率が０．２％、明表示の透過率が６０％の光変調素子を使用する場合を考える。光変調素子単体では、輝度ダイナミックレンジは、６０／０．２＝３００となる。上記従来の投射型表示装置は、輝度ダイナミックレンジが３００の光変調素子を光学的に直列に配置することに相当するので、３００×３００＝９００００の輝度ダイナミックレンジを実現することができる。また、階調数についてもこれと同等の考えが成り立ち、８ビット階調の光変調素子を光学的に直列に配置することにより、８ビットを超える階調数を得ることができる。

但し、光変調素子としてＤＭＤを用いた場合に、ＤＭＤは光の透過率や反射率等を物性的に変えることができないため、ＤＭＤを構成するマイクロミラーにおける光の反射方向（２方向）及びその継続時間を制御信号のパルス幅で制御（ＰＷＭ制御）して見た目の反射率を変えるなどの工夫が必要となる。このように、光の特定方向への伝達及び不伝達の２状態を制御して画像の階調表示を実現する方法としては、フィールドシーケンシャル方式のように、画像の各画素の階調数に応じてそれぞれパルス幅の異なる複数の制御信号を生成し、これら生成した制御信号によって光の目的位置への累積伝達時間を時分割制御する方法が考えられる。
特開２００１−１００６８９号公報

しかしながら、特許文献１記載の発明においては、第１光変調素子及び第２光変調素子としてＤＭＤを用いたときの輝度ダイナミックレンジ及び階調数の拡大を実現する具体的な方法が示されていない。
また、上記したように、フィールドシーケンシャル方式によって第１光変調素子及び第２光変調素子を制御して画像の階調表示を実現するときに、第１光変調素子及び第２光変調素子を同期制御してしまうと、一方の変調素子のみで実現可能な階調数でしか画像の階調表示はできないため、単純な同期制御では階調数を拡大することができない。

また、第１光変調素子及び第２光変調素子として液晶ライトバルブを用いると、半導体部品等の作り込みのために開口率が６０％程度になってしまうため、上記したように明状態時の透過率が６０％と光の利用効率が低下してしまう。つまり、第１光変調素子及び第２光変調素子として開口率６０％の透過型の液晶ライトバルブを用いると、開口率は６０［％］×６０［％］＝３６［％］となり、光の透過率は３６％まで低下してしまう。

そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、光伝達素子における特定方向への光の伝達状態及び不伝達状態を制御して、表示画像の輝度ダイナミックレンジ及び階調数の拡大を実現し、且つ光の利用効率を向上するのに好適な光学表示装置、光学表示装置制御プログラム及び光学表示装置制御方法を提供することを目的としている。

〔発明１〕上記目的を達成するために、発明１の光学表示装置は、入射光の所定方向への伝達状態及び不伝達状態を独立に制御可能な複数の光伝達部を有する光伝達素子を、２つ以上光学的に直列に配設して備え、前記２つ以上の光伝達素子を介して光源からの光の前記伝達状態及び不伝達状態を制御して画像を表示する装置であって、前記光伝達素子の前記伝達状態及び不伝達状態を制御するために前記表示画像の階調数に基づき階調数を示すビット列のうち特定ビットに対応する特定パルス幅の制御信号を複数生成し、当該生成した制御信号を時分割で且つ前記２つ以上の光伝達素子にそれぞれ同期したタイミングで供給可能な制御信号供給手段と、前記特定ビットに基づき前記特定パルス幅の制御信号に対する遅延時間を算出し、当該算出した遅延時間に基づき前記２つ以上の光伝達素子のうちいずれか１つに前記特定パルス幅の制御信号を供給するタイミングよりも、他の光伝達素子に前記特定パルス幅の制御信号を供給するタイミングを所定時間遅延させることが可能な信号遅延手段を備えることを特徴とする。

このような構成であれば、制御信号供給手段によって表示画像の階調数に基づき前記光伝達素子の前記伝達状態及び不伝達状態を制御する制御信号を生成し、当該生成した制御信号を前記２つ以上の光伝達素子にそれぞれ同期したタイミングで供給することが可能であり、信号遅延手段によって２つ以上の光伝達素子のうちいずれか１つ（以下、第１光伝達素子と称す）に前記制御信号を供給するタイミングよりも、他の光伝達素子（以下、第２光伝達素子と称す）に前記制御信号を供給するタイミングを所定時間遅延させることが可能である。

従って、この遅延時間を調整することにより第１光伝達素子の光の伝達時間と、第２光伝達素子の光の伝達時間とにおいて一部両者が重なる時間だけ目的位置に光を伝達することが可能となる。つまり、上記したように２つ以上の光伝達素子に供給する制御信号の時間差を利用して目的位置への光の伝達時間をより細かく制御することで、表示可能な階調数を２つ以上の光伝達素子の同期制御によって表示可能な階調数以上に拡大できるという効果が得られる。

また、高輝度の光源を使うことにより、比較的高い輝度ダイナミックレンジを実現できる。また、光源は、光を発生する媒体であればどのようなものを利用することもでき、例えば、ランプのような光学系に内蔵の光源であってもよいし、太陽や室内灯のような外界の光を利用したものであってもよい。
また、このような構成であれば、光の特定方向への伝達時間をパルス幅によって簡易に制御することができ、表示画像の階調数に基づく画像の階調表示をより正確に行うことができるという効果が得られる。また、フィールドシーケンシャル方式等の画像の階調表示の時分割制御を容易に行うことができるという効果が得られる。
また、このような構成であれば、２つ以上の光伝達素子に対して、制御信号を同期したタイミングで且つ時分割で供給することが可能である。従って、上記遅延時間を時分割で供給する各制御信号毎に調整することにより初段の光伝達素子の光の伝達時間と、後段の光伝達素子の光の伝達時間との差分の時間だけ目的位置に光を時分割に伝達することが可能となる。これにより表示可能な階調数を拡大できるという効果が得られる。
このような構成であれば、前記制御信号供給手段は、前記階調数を示すビット列のうち特定ビットに対応する特定パルス幅の制御信号を生成することが可能であり、前記信号遅延手段は、前記特定ビットに基づき前記特定パルス幅の制御信号に対する遅延時間を算出し、当該算出した遅延時間に基づき前記２つ以上の光伝達素子のうちいずれか１つに前記特定パルス幅の制御信号を供給するタイミングよりも、他の光伝達素子に前記特定パルス幅の制御信号を供給するタイミングを遅延させることが可能である。
例えば、表示画像の階調数が所定の階調数を超えている場合に、前記制御信号供給手段によって、超えた分の階調数に対応するビットを特定ビットとしてこれに対応する特定パルス幅の制御信号を生成し、これを２つ以上の光伝達素子のうちいずれか１つの光伝達素子に供給し、一方、信号遅延手段によって、特定ビットに基づき特定パルス幅の制御信号に対する遅延時間を算出し、この算出した遅延時間に基づき特定パルス幅の制御信号の他の光伝達素子への供給タイミングを遅延させることが可能である。
従って、２つ以上の光伝達素子に供給する特定パルス幅の制御信号の時間差を利用して目的位置への光の伝達時間をより細かく制御することで、表示可能な階調数を、２つ以上の光伝達素子の同期制御によって表示可能な階調数以上に拡大できるという効果が得られる。
また、高輝度の光源を使うことにより、比較的高い輝度ダイナミックレンジを実現できる。

〔発明２〕さらに、発明２の光学表示装置は、発明１の光学表示装置において、前記特定パルス幅は、前記階調数を示すビット列のうち前記特定ビットを除く最下位ビットに応じた制御信号のパルス幅と同一であることを特徴としている。

このような構成であれば、表示画像の階調数に応じた遅延時間の算出が容易となり、簡易に制御信号の遅延供給制御が行えるという効果が得られる。

〔発明３〕さらに、発明３の光学表示装置は、発明１又は２の光学表示装置において、前記特定パルス幅の制御信号の前記供給間隔を、前記特定パルス幅よりも大きくしたことを特徴としている。

このような構成であれば、２つ以上の光伝達素子のうちいずれか１つの光伝達素子に新たに供給される制御信号と、遅延して他の光伝達素子に供給される１つ前の制御信号とが重ならないようにすることができるので、安定した階調表示の時分割制御を行うことができるという効果が得られる。

〔発明４〕さらに、発明４の光学表示装置は、発明１乃至３のいずれか１の光学表示装置において、前記特定ビットの数をｎ（ｎは整数）、前記表示画像の階調数を示すビット列における前記特定ビットのビット位置をｍ（ｍは０〜（ｎ−１）の整数）とした場合に、前記信号遅延手段は、（２n−２m）／２nで得られる係数に前記特定パルス幅の時間を乗じて得られる時間を、前記特定パルス幅の制御信号の遅延時間として算出するようになっていることを特徴としている。
このような構成であれば、特定パルス幅の制御信号の遅延時間を上記数式によって簡易に算出することができるので、遅延時間を求める回路やプログラム等を容易に生成することができるという効果が得られる。

〔発明５〕さらに、発明５の光学表示装置は、発明１乃至４のいずれか１の光学表示装置において、前記信号遅延手段は、前記階調数に基づき前記複数の制御信号のうちいずれか１つを所定時間遅延させるようになっていることを特徴としている。
このような構成であれば、前記制御信号供給手段は、前記表示画像の階調数に基づき複数の制御信号を生成することが可能であり、前記信号遅延手段は、前記階調数に基づき前記複数の制御信号のうちいずれか１つを所定時間遅延させることが可能である。
従って、複数の制御信号うちいずれか１つに対する上記遅延時間を調整することで、表示可能な階調数を拡大できるという効果が得られる。

〔発明６〕さらに、発明６の光学表示装置は、発明１乃至５のいずれか１の光学表示装置において、前記信号遅延手段は、前記階調数に基づき前記複数の制御信号のうちいずれか１つの生成タイミングを所定時間遅延させるようになっていることを特徴としている。
このような構成であれば、前記制御信号供給手段は、前記表示画像の階調数に基づき複数の制御信号を生成することが可能であり、前記信号遅延手段は、前記階調数に基づき前記複数の制御信号のうちいずれか１つの生成タイミングを所定時間遅延させることが可能である。
従って、複数の制御信号うちいずれか１つに対する上記遅延時間を調整することで、表示可能な階調数を拡大できるという効果が得られる。

〔発明７〕さらに、発明７の光学表示装置は、発明１乃至６のいずれか１の光学表示装置において、前記２つ以上の光伝達素子における前記光伝達部の数を、各光伝達素子間において等しくしたことを特徴としている。
このような構成であれば、２つ以上の光伝達部の各光伝達部数がそれぞれ等しい数で構成されているので、表示画像の画素単位で正確な階調表現が可能であり、画像の高コンストラスト表示を実現できるという効果が得られる。

〔発明８〕さらに、発明８の光学表示装置は、発明１乃至７のいずれか１の光学表示装置において、前記２つ以上の光伝達素子は、反射型光伝達素子であることを特徴としている。
このような構成であれば、２つ以上の光伝達素子として、例えばＤＭＤや反射型液晶ライトバルブ等の反射型光伝達素子を用いれば、各光伝達素子において、ほとんど損失無く特定方向への光の伝達を行うことができ、光の利用効率を向上できるという効果が得られる。

〔発明９〕上記目的を達成するために、発明９の光学表示装置制御プログラムは、入射光の所定方向への伝達状態及び不伝達状態を独立に制御可能な複数の光伝達部を有する光伝達素子を、２つ以上光学的に直列に配設して備え、前記２つ以上の光伝達素子を介して光源からの光の前記伝達状態及び不伝達状態を制御して画像を表示する光学表示装置を制御するプログラムであって、前記光伝達素子の前記伝達状態及び不伝達状態を制御するために前記表示画像の階調数に基づき階調数を示すビット列のうち特定ビットに対応する特定パルス幅の制御信号を複数生成し、当該生成した制御信号を時分割で且つ前記２つ以上の光伝達素子にそれぞれ同期したタイミングで供給可能な制御信号供給手段及び、前記特定ビットに基づき前記特定パルス幅の制御信号に対する遅延時間を算出し、当該算出した遅延時間に基づき前記２つ以上の光伝達素子のうちいずれか１つに前記特定パルス幅の制御信号を供給するタイミングよりも、他の光伝達素子に前記特定パルス幅の制御信号を供給するタイミングを所定時間遅延させることが可能な信号遅延手段として実現される処理をコンピュータに実行させるためのプログラムであることを特徴とする。

ここで、本発明は、発明１の光学表示装置を制御するためのプログラムであり、その効果は重複するので記載を省略する。

〔発明１０〕上記目的を達成するために、発明１０の光学表示装置制御方法は、入射光の所定方向への伝達状態及び不伝達状態を独立に制御可能な複数の光伝達部を有する光伝達素子を、２つ以上光学的に直列に配設して備え、前記２つ以上の光伝達素子を介して光源からの光の前記伝達状態及び不伝達状態を制御して画像を表示する光学表示装置を制御する方法であって、前記光伝達素子の前記伝達状態及び不伝達状態を制御するために前記表示画像の階調数に基づき階調数を示すビット列のうち特定ビットに対応する特定パルス幅の制御信号を複数生成し、当該生成した制御信号を時分割で且つ前記２つ以上の光伝達素子にそれぞれ同期したタイミングで供給する制御信号供給ステップと、前記特定ビットに基づき前記特定パルス幅の制御信号に対する遅延時間を算出し、当該算出した遅延時間に基づき前記２つ以上の光伝達素子のうちいずれか１つに前記特定パルス幅の制御信号を供給するタイミングよりも、他の光伝達素子に前記特定パルス幅の制御信号を供給するタイミングを所定時間遅延させることが可能な信号遅延ステップと、を含むことを特徴とする。

ここで、本発明は、発明１の光学表示装置等により実現される方法であり、その効果は重複するので記載を省略する。

以下、本発明の実施の形態を図面に基づき説明する。図１〜図１３は、本発明に係る光学表示装置、光学表示装置制御プログラム及び光学表示装置制御方法を適用した投射型表示装置の実施の形態を示す図である。
まず、本発明に係る投射型表示装置１の主たる光学構成を図１に基づき説明する。図１は、本発明に係る投射型表示装置１の主たる光学構成を示す図である。

投射型表示装置１は、図１に示すように、光源１０と、カラーフィルタ３０と、第１のＤＭＤ５０と、第２のＤＭＤ７０と、投影用レンズ１００と、を含み、これらを光学的に直列に配置した構成となっている。
光源１０は、超高圧水銀ランプやキセノンランプ等から成る光源ランプと、光源からの光を集光するリフレクタと、から構成されたものである。

第１のＤＭＤ５０及び第２のＤＭＤ７０は、外部からの制御信号によって入射光の反射角度（例えば、１２°及び−１２°の２つの角度）を独立に制御可能な複数のマイクロミラーをマトリクス状に配列した構成を有したものである。
カラーフィルタ３０は、１枚の円形ガラスの表面に赤（Ｒ），緑（Ｇ），青（Ｂ）の３色の色光にそれぞれ対応したダイクロイック膜をコーティングした構成をしたものである。更に、外部からの制御信号に応じて自己を回転させ、光路上に配置される面を上記３色のうちいずれかに対応したダイクロイック膜の面に切り替える。そして、光源から入射した白色光のうち対応する色光のみを透過して第１のＤＭＤ５０へと向けて射出する。

投影用レンズ１００は、第２のＤＭＤ７０において反射された光をスクリーン１１０に投影して、当該スクリーン１１０上に所望の画像を表示するためのものである。
また、図１に示すように、カラーフィルタ３０の入射側には集光レンズ２０が、第１のＤＭＤ５０の入射側には集光レンズ４０が、第２のＤＭＤ７０の入射側には集光レンズ６０が各々配置されている。これら集光レンズ２０，４０，６０は、各々の後段に配置された光学素子に光を効率よく伝達する機能を有している。ここで、集光レンズには、入射した光の射出角度の分布を調整する機能を有したレンズ等が用いられる。

投射型表示装置１の全体的な光伝達の流れを説明すると、光源１０からの白色光は、集光レンズ２０を介してカラーフィルタ３０に入射し、当該カラーフィルタ３０のダイクロイック膜においてＲＧＢの３原色のいずれかの色光だけが透過する。この透過した色光は、集光レンズ４０を介して第１のＤＭＤ５０に入射する。第１のＤＭＤ５０は、入射した色光をマイクロミラーの反射角度に応じた方向に向けて反射する。

本実施の形態においては、第１のＤＭＤ５０における反射光が、一方の反射角度において後段の第２のＤＭＤ７０に向けて反射され、他方の反射角度において図示しない光吸収材料に向けて反射されるように、第１のＤＭＤ５０とその前段及び後段の光学素子とが配置される。
更に、第１のＤＭＤ５０において第２のＤＭＤ７０に向けて反射された光は、集光レンズ６０を介して第２のＤＭＤ７０に入射する。この入射光は、第１のＤＭＤ５０と同様に、第２のＤＭＤ７０におけるマイクロミラーの反射角度に応じた方向に向けて反射される。

本実施の形態においては、第２のＤＭＤ７０における反射光が、一方の反射角度において後段の投影用レンズ１００に向けて反射され、他方の反射角度において図示しない光吸収材料に向けて反射されるように、第２のＤＭＤ７０とその前段及び後段の光学素子とが配置される。
第２のＤＭＤ７０において投影用レンズ１００に向けて反射された光は、投影用レンズ１００を介してスクリーン１１０に投影される。この投影した光によりスクリーン１１０上に所望の画像を表示する。

更に、投射型表示装置１は、第１のＤＭＤ５０及び第２のＤＭＤ７０を制御する表示制御装置２を有している。以下、図２に基づき、表示制御装置２の構成を詳細に説明する。
図２は、表示制御装置２のハードウェア構成を示すブロック図である。
表示制御装置２は、図２に示すように、ＨＤＲ映像信号やＲＧＢ信号等の外部からの信号の取得や、各種信号の各構成要素への伝送等を行うインターフェース回路２ａと、第１のＤＭＤ５０のマイクロミラーを駆動制御するためのミラーデバイス駆動回路２ｂと、第２のＤＭＤ７０のマイクロミラーを駆動制御するためのミラーデバイス駆動回路２ｃと、制御プログラムに基づいて演算およびシステム全体を制御するＣＰＵ２ｄと、所定領域にあらかじめＣＰＵ２ｄの制御プログラム等を格納しているＲＯＭ２ｅと、ＲＯＭ２ｅ等から読み出したデータやＣＰＵ２ｄの演算過程で必要な演算結果を格納するためのＲＡＭ２ｆとを含んだ構成となっている。更に、インターフェース回路２ａ、ＣＰＵ２ｄ、ＲＯＭ２ｅ及びＲＡＭ２ｆは、データを転送するための信号線であるバス２ｇで相互にかつデータ授受可能に接続されている。

本実施の形態において、投射型表示装置１は、外部からのＨＤＲ映像信号及びＲＧＢ信号に基づき表示制御装置２において第１及び第２のＤＭＤ５０及び７０のマイクロミラーの反射角度を時分割制御し、スクリーン１１０上にＨＤＲ画像を表示するようになっている。
ここで、ＨＤＲ画像データは、従来のｓＲＧＢ等の画像フォーマットでは実現できない高い輝度ダイナミックレンジを実現することができる画像データであり、画素の輝度レベルを示す画素値を画像の全画素について格納している。本実施の形態では、ＨＤＲ表示データとして、１つの画素についてＲＧＢ３原色ごとに輝度レベルを示す画素値を浮動小数点値として格納した形式を用いる。例えば、１つの画素の画素値として（１．２，５．４，２．３）という値が格納されている。

また、ＨＤＲ画像データは、高い輝度ダイナミックレンジのＨＤＲ画像を撮影し、撮影したＨＤＲ画像に基づいて生成する。なお、ＨＤＲ画像データの生成方法の詳細については、例えば、公知文献１「P.E.Debevec, J.Malik, "Recovering High Dynamic Range Radiance Maps from Photographs",Proceedings of ACM SIGGRAPH97,pp.367-378(1997)」に掲載されている。

本実施の形態において、投射型表示装置１は、１画素当たり１６ビットの表現形式に対応しており、ＨＤＲ画像データは、各画素が１６ビットの浮動小数点で表現されるデータ形式となっている。ここで、ＤＭＤに対しては同じ形式の制御値を与える必要があるため、場合によっては１６ビットの制御値へと換算する必要がある。また、ＨＤＲ画像データのように１６ビットの浮動小数点表現の入力信号の場合には、最大輝度補正等の画像処理によって正規化を行い、その後に１６ビットの制御値へと変換が行われる。

更に、図３及び図４に基づき、表示制御装置２におけるＨＤＲ画像の具体的な表示制御処理を説明する。
図３は、表示制御に用いる基本波形を示す図であり、図４は、ＨＤＲ画像の階調数拡大のための駆動制御波形の一例を示す図である。
まず、インターフェース回路２ａは、外部からのＨＤＲ映像信号及びＲＧＢ信号を取得し、これら取得した信号をデジタルデータに変換してＲＡＭ２ｆに伝送する。ＲＡＭ２ｆは、伝送されたＨＤＲ映像データ及びＲＧＢデータを所定のメモリ領域に格納する。

一方、ＣＰＵ２ｄは、電源の投入に応じて制御プログラムを起動しており、ＲＡＭ２ｆの特定領域にＨＤＲ画像データが格納されているときに動作し、ＲＡＭ２ｆに記憶されたＨＤＲ映像データ及びＲＧＢデータを解析して各画素の階調数の情報を抽出し、この階調数に基づき第１のＤＭＤ５０及び第２のＤＭＤ７０の各マイクロミラーを駆動するための制御信号の波形情報を生成する。本実施の形態では、階調数を２の乗数で表現できる数値の和で表し、図３に示すように、各数値に対応したパルス幅の波形を制御信号として生成する。ここで、図３は、ＤＭＤの１画素（１つのマイクロミラー）に対する駆動波形を示すものであり、ＤＭＤのマイクロミラーの反射角度は、２の乗数に応じたパルス幅の時間だけ目的方向に光を反射するように制御される。例えば、階調数が１０進数の「１３３」の場合は「１＋４＋１２８」と２の乗数の和の形で表し、その構成要素である「１」、「４」、「１２８」にそれぞれ対応したパルス幅の制御信号を生成する。

但し、上記波形情報の生成についての説明は、ＨＤＲ画像の１画素に着目した場合のものであり、実際はＨＤＲ画像の全画素に対して波形情報の生成を行う必要がある。
ここで、本実施の形態においては、第１のＤＭＤ５０及び第２のＤＭＤ７０を同期制御したときに表示できる画像の最大階調数を８ビットとする。また、ハイレベルの制御信号（波形の立ち上がり期間）を第１のＤＭＤ５０及び第２のＤＭＤ７０にそれぞれ供給することによって、そのパルス幅に応じた時間だけ投影用レンズ１００に向けて光源１０からの光が伝達されるように各々のマイクロミラーの反射方向が制御される。つまり、ハイレベルの信号が供給されないとき（波形の立ち下がり期間）は第１及び第２のＤＭＤ５０及び７０は共に光吸収材料に向けて入射光を反射するように各々の反射方向が制御される。

制御プログラムによって生成された制御信号の波形情報は、インターフェース回路２ａを介してミラーデバイス駆動回路２ｂ及び２ｃに伝送される。ミラーデバイス駆動回路２ｂ及び２ｃは、取得した波形情報に基づきに制御信号を生成し、同期したタイミングで生成した制御信号を第１のＤＭＤ５０及び第２のＤＭＤ７０に時分割で供給して、これら各マイクロミラーの反射角度及び反射時間の駆動制御を行う。つまり、パルス幅の異なる複数の制御信号を用いて時分割制御及びＰＷＭ（Pulse Width Modulation）制御を行うことにより、光の累積伝達時間で階調を表現する。これにより、投影用レンズ１００への光の伝達及び不伝達の２状態と、光の伝達時間とが階調数に応じて制御され、スクリーン１１０上にＨＤＲ画像が階調表示される。

更に、本実施の形態においては、階調数を拡大して階調数が８ビットを超えるＨＤＲ画像の表示を行うことが可能となっている。
例えば、階調数「１６６９」といったＨＤＲ画像を考える。階調数「１６６９」を実現するためには、１１ビットの階調数を表示できる能力が必要となる。つまり、「１０２４」、「５１２」、「２５６」に対応した３ビット分の階調表示を行うための制御を更に追加する必要がある。

上記した１１ビットの階調表示を実現するために、本実施の形態では、同期制御時における８ビットの階調数に対応したパルス幅の制御信号のうち「１２８」に対応するパルス幅の制御信号を「１０２４」に対応させ、同様に、「６４〜１」にそれぞれ対応する制御信号を「５１２〜８」にそれぞれ対応させる。そして、残りの「４」、「２」、「１」に対応する３ビットを追加分のビットとして扱う。この追加分の３ビットに対しては、上記同期制御時における「１」に対応するパルス幅の制御信号を３つ用いる。つまり、同期制御時の最小パルス幅の制御信号を追加分の制御信号として用いる。

更に、上記３つの制御信号を、第１のＤＭＤ５０に供給するタイミングよりも所定時間遅延させて第２のＤＭＤ７０に供給する。つまり、第２のＤＭＤ７０への制御信号の供給を遅延させることにより、第１のＤＭＤ５０の光の伝達時間と、第２のＤＭＤ７０の光の伝達時間とにおいて一部両者が重なる時間だけ目的位置に光を伝達する。従って、追加分の「４」、「２」、「１」の各ビットに対応する時間だけ光が投影用レンズ１００に伝達されるように、各々の遅延時間を調整することで、追加分の３ビットに対応した光の伝達時間を制御することができる。但し、遅延時間は追加分の各制御信号毎にそれぞれ異なる時間にし、且つ、各制御信号のパルス幅より短い時間にする必要がある。

上記した階調数拡大によるＨＤＲ画像の階調表示処理の具体的な動作を、図４に基づき説明する。図４では、説明の便宜上、同期制御時の表示可能な階調数を３ビットとし、６ビットの階調数を有するＨＤＲ画像を階調表示する場合を説明する。
まず、外部から６ビットの階調数を有したＨＤＲ画像データに対応したＨＤＲ映像信号及びＲＧＢ信号がインターフェース回路２ａを介して入力される。入力された信号はデジタルデータとしてＲＡＭ２ｆの特定領域に格納され、これにより制御プログラムが動作を開始する。ここでは、ＨＤＲ画像のうち階調数「４７」の１画素に着目して動作を説明する。

制御プログラムにより、階調数のビット数（６ビット）に基づき、まず追加ビット数「３」を算出する。次に階調数「４７（１０１１１１）」の上位３ビットに対する制御信号の波形情報を生成する。この場合、上位３ビット「１０１」に対応する制御信号の波形情報が生成される。この波形情報は、上記したように同期制御において用いるパルス幅の制御信号を対応させたものとなる。従って、階調数３ビットのうち「８」と「１」のビットに対応したパルス幅の制御信号が上位３ビットにおける１のビットに対応することになる。

更に、制御プログラムにより、下位３ビット「１１１」に対応する制御信号の波形情報を生成するが、ここでは、この下位３ビットの部分が追加ビットとして扱われ、同期制御時の３ビットに対応したパルス幅の制御信号における「１」に対応したパルス幅の波形を３つ追加するための波形情報が生成される。以下、追加ビットとして追加される制御信号を特定制御信号と称する。特定制御信号の追加数が決まると、各特定制御信号の遅延時間の算出を行う。本実施の形態においては、以下に示す式（１）を用いて遅延時間の算出を行う。遅延時間は、式（１）において算出された数値を、特定制御信号のパルス幅の時間に乗ずることによって算出される。

（２ⁿ−２^m）／２ⁿ・・・（１）

但し、特定制御信号の追加数をｎ、階調データにおける追加ビットの該当ビット位置をｍとする。

階調数「４７（１０１１１１）」の場合、追加数ｎが３となり、該当ビット位置ｍは、下位３ビットにおける２ビット目、１ビット目及び０ビット目にそれぞれ対応する「２，１，０」の３つとなる。上記式（１）にこれらの数値を代入すると、「（２³−２²）／２³＝４／８」、「（２³−２¹）／２³＝６／８」、「（２³−２⁰）／２³＝７／８」が算出
される。

上記算出結果を特定制御信号のパルス幅の時間にそれぞれ乗ずることにより、該当ビット位置「２，１，０」にそれぞれ対応する特定制御信号の遅延時間が算出される。
このように、追加ビット数及び遅延時間が算出されると、上位３ビットに対応する波形情報及び追加ビット数の情報がインターフェース回路２ａを介してミラーデバイス駆動回路２ｂに伝送され、一方、上位３ビットに対応する波形情報、追加ビット数の情報及び遅延時間情報がインターフェース回路２ａを介してミラーデバイス駆動回路２ｃに伝送される。

ミラーデバイス駆動回路２ｂ及び２ｃは、取得した情報に基づき制御信号を生成し、ＨＤＲ画像の階調数の上位３ビットに対応する制御信号については同期したタイミングで第１のＤＭＤ５０及び第２のＤＭＤ７０の各マイクロミラーに供給する。一方、ＨＤＲ画像の階調数の下位３ビットに対応する特定制御信号については、第１のＤＭＤ５０に上位ビットから順番に供給すると共に、第１のＤＭＤ５０に供給するタイミングよりも上記算出された各遅延時間だけ遅延させて（位相を制御して）第２のＤＭＤ７０に供給する。

つまり、図４に示す４０ａのように、第１のＤＭＤ５０の１画素（１つのマイクロミラー）に供給される制御信号は、上位３ビットのうち「３２」に対応するビットのパルス幅の制御信号及び「８」に対応するビットのパルス幅の制御信号に加え、追加ビット分の３つの特定制御信号が、４０ａに示すタイミングで供給される。なお、図４中の制御信号の上に記された数値は時間を示しており、「３２」に対応するパルス幅の時間は「４」、「８」に対応するパルス幅の時間は「１」、特定制御信号に対応するパルス幅の時間は「１」となる。更に、図４において、制御信号間に記された数値も時間を表しており、上位３ビットに対応する制御信号においては、制御信号間の時間間隔は「１」となっており、特定制御信号間の時間間隔は「２」となっている。つまり、特定制御信号間の時間間隔は特定制御信号のパルス幅の２倍の時間間隔となっている。２倍の時間間隔にすることにより、第２のＤＭＤ７０に遅延して供給される特定制御信号が、次に第１のＤＭＤ５０に供給される特定制御信号と重なるのを防ぐ。

一方、第２のＤＭＤ７０の１画素（１つのマイクロミラー）に供給される制御信号は、図４に示す４０ｂのように、第１のＤＭＤ５０の１画素に供給する制御信号と同様であるが、図４に示す４０ｃのように、上位３ビットに対応する制御信号は、第１のＤＭＤ５０に供給するタイミングと同期させ、下位３ビットに対応する３つの特定制御信号については、上記算出した遅延時間（４／８，６／８，７／８）だけ各特定制御信号を遅延させたものとなる。なお、図４に示す、特定制御信号の下に記された数値は該当ビット位置となる。つまり、図４の４０ｃに示すように、ビット位置「２」に対応する特定制御信号は「４／８」だけ遅延させ、ビット位置「１」に対応する特定制御信号は「６／８」だけ遅延させ、ビット位置「０」に対応する特定制御信号は「７／８」だけ遅延させて第２のＤＭＤ７０に供給する。ここで、図４の４０ｃに示すように、第１のＤＭＤ５０の１画素に供給される特定制御信号の供給タイミングは点線の信号波形となる。

ミラーデバイス駆動回路２ｂ及び２ｃは、波形情報に基づき制御信号を図４の４０ｃに示すタイミングで第１及び第２のＤＭＤ５０及び７０の各１画素に供給することによって、投影用レンズ１００には、図４の４０ｄに示すように、上位３ビットについては供給された制御信号のパルス幅の時間だけ時分割で光が伝達される。一方、下位３ビットについては第１のＤＭＤ５０と第２のＤＭＤ７０とにそれぞれ供給される特定制御信号の、上記遅延時間によるズレによって一部重なる時間だけ光が時分割で伝達される。具体的には、下位３ビットについては、図４の４０ｄに示すように、投影用レンズ１００には、ビット位置２の特定制御信号によって「４／８」の時間だけ光が伝達され、ビット位置１の特定制御信号によって「２／８」の時間だけ光が伝達され、ビット位置０の特定制御信号によって「１／８」の時間だけ光が伝達される。以上により、時分割且つ同期制御によって３ビット階調表示が可能な投射型表示装置１において、階調数６ビットのＨＤＲ画像の表示が可能となる。

更に、図５に基づき、表示制御装置２における制御プログラムに従った波形情報生成処理の流れを説明する。図５は、波形情報生成処理を示すフローチャートである。
表示制御装置２の電源が投入され制御プログラムが起動すると、図５に示すように、まずステップＳ１００に移行し、ＲＡＭ２ｆの特定領域にＨＤＲ画像データが格納されているか否かを判定し、格納されていると判定された場合(Yes)はステップＳ１０２に移行し
、そうでない場合(No)は格納されるまで待機する。

ステップＳ１０２に移行した場合は、ＲＡＭ２ｆに格納されたＨＤＲ画像データを解析してステップＳ１０４に移行する。
ステップＳ１０４では、解析結果に基づきＨＤＲ画像の階調数が所定数以上か否かを判定し、所定数以上であると判定された場合(Yes)はステップＳ１０６に移行し、そうでない場合(No)はステップＳ１１４に移行する。例えば、同期制御における表示可能階調数が２５６である場合は所定数は２５７となる。

ステップＳ１０６に移行した場合は、ＨＤＲ画像の階調数に基づき、同期制御における階調数のビット数に対する追加ビット数を算出してステップＳ１０８に移行する。
ステップＳ１０８では、追加ビット数に基づき、上記式（１）を用いて遅延時間を算出してステップＳ１１０に移行する。
ステップＳ１１０では、上記算出された追加ビット数及び遅延時間に基づき、階調表示に必要な制御信号生成用の波形情報を生成してステップＳ１１２に移行する。

ステップＳ１１２では、ＨＤＲ画像の全画素に対する波形情報の生成が終了したか否かを判定し、終了したと判定された場合(Yes)はステップＳ１００に移行し、そうでない場合(No)はステップＳ１０６に移行する。
一方、ステップＳ１０４において、ＨＤＲ画像の階調数が所定階調数より小さくてステップＳ１１４に移行した場合は、階調数の各ビットに応じたパルス幅の制御信号を生成するための波形情報を生成してステップＳ１１６に移行する。

ステップＳ１１６では、ＨＤＲ画像の全画素に対する波形情報の生成が終了したか否かを判定し、終了したと判定された場合(Yes)はステップＳ１００に移行し、そうでない場合(No)はステップＳ１１４に移行する。
以上、投射型表示装置１は、表示制御装置２の制御によって、ミラーデバイス駆動回路２ｂ及び２ｃによる第１のＤＭＤ５０及び第２のＤＭＤ７０の時分割且つ同期駆動制御によってＨＤＲ画像を階調表示することが可能である。

更に、同期制御時の制御信号に特定制御信号を追加し、当該特定制御信号のミラーデバイス駆動回路２ｃへの供給を、ミラーデバイス駆動回路２ｂに対する特定制御信号の供給タイミングに対して所定時間遅延させることにより表示可能な階調数を拡大することが可能である。これにより、第１のＤＭＤ５０及び第２のＤＭＤ７０の同期駆動制御によって表示可能な最大階調数以上の階調数を有したＨＤＲ画像を表示することが可能である。

［変形例１］
上記実施の形態においては、ソフトウェアによる制御によってＨＤＲ画像の階調表示処理を行っていたが、変形例１では、図６に基づき、階調表示処理をハードウェアにより実現した表示制御装置３について説明する。この表示制御装置３は、図１に示す投射型表示装置１における表示制御装置２に代えて適用されるものである。

ここで、図６は、表示制御装置３のハードウェア構成を示すブロック図である。
表示制御装置３は、図６に示すように、外部からの情報の取得及び各構成要素への各種データの伝送を行うインターフェース回路３ａと、外部から取得したＨＤＲ画像データに対して階調表示処理を行うために必要な補正処理を行う画像処理回路３ｂと、ＨＤＲ画像の階調表示に必要なパルス幅の制御信号を発生するＰＷＭ発生装置３ｃと、信号遅延部３ｅにおける信号遅延処理を制御する制御部３ｄと、制御部３ｄの制御に応じてＰＷＭ発生装置３ｃからの制御信号を遅延させる信号遅延部３ｅと、各構成要素に供給される信号の各種タイミングを制御するタイミングコントロール部３ｆと、制御信号に応じて第１のＤＭＤ５０のマイクロミラーを駆動するミラーデバイス駆動回路３ｈと、制御信号に応じて第２のＤＭＤ７０のマイクロミラーを駆動するミラーデバイス駆動回路３ｇと、を含んだ構成となっている。

以下、表示制御装置３の具体的な動作を説明する。
外部から入力されるＨＤＲ画像データは、インターフェース回路３ａを介して画像処理回路３ｂに伝送される。画像処理回路３ｂにおいては、ＨＤＲ画像データから各画素の制御値を抽出し、これら抽出した制御値を正規化等により補正して階調表示処理に対応したデータに変換し制御データを生成する。生成された制御データはＰＷＭ発生装置３ｃに伝送される。ＰＷＭ発生装置３ｃは、画像処理回路３ｂからの制御データに基づき、入力されたＨＤＲ画像の階調表示に必要なパルス幅の制御信号を発生する。ここで、所定階調数（例えば、２５５）以下のＨＤＲ画像データが入力された場合は、ＰＷＭ発生装置３ｃは、上記表示制御装置２と同様に、階調数の各ビットに対応したパルス幅の制御信号を発生して、これら発生した制御信号を、制御部３ｄ、遅延制御部３ｅ及びミラーデバイス駆動回路３ｈにそれぞれ入力する。この場合、制御部３ｄは、遅延の必要が無いと判断して遅延制御部３ｅがＰＷＭ発生装置３ｃからの制御信号を素通りさせてミラーデバイス駆動回路３ｇに伝送するように制御する。ミラーデバイス駆動回路３ｇ及び３ｈは、ＰＷＭ発生装置３ｃからの制御信号を取得すると同期したタイミングで第１のＤＭＤ５０及び第２のＤＭＤ７０を駆動して各々のマイクロミラーの反射方向を制御する。このように、第１のＤＭＤ５０及び第２のＤＭＤ７０の各マイクロミラーの反射方向を時分割に制御して、投影用レンズ１００への光の累積伝達時間を制御することによりＨＤＲ画像の階調表示を行う。

一方、所定階調数より大きい階調数のＨＤＲ画像データが入力された場合は、画像処理回路３ｂにおいて、所定階調数を超えた分の追加ビット数を求める。更に、画像処理回路３ｂは、ＰＷＭ発生装置３ｃが、階調数データのビット列における前記追加ビット数分の下位ビットに対して最小のパルス幅の制御信号（以下、特定制御信号と称す）を発生し、これ以外のビットに対しては、各ビットに対応するパルス幅の制御信号を発生するように制御データを生成する。この制御データは、ＰＷＭ発生装置３ｃに入力され、ここで、制御データに応じた制御信号を発生し、制御部３ｄ、遅延制御部３ｅ及びミラーデバイス駆動回路３ｈにそれぞれ入力する。ここで、ＰＷＭ発生装置３ｃは、ビット位置の情報も制御部３ｄに伝送するようになっている。

この場合、制御部３ｄは、特定制御信号を遅延させる必要があると判断し、追加ビット数に応じた遅延時間だけ、各特定制御信号を信号遅延部３ｅにおいて遅延させる制御を行う。ここで、遅延時間は、予めいくつかの付加ビット数に応じたものを、上記式（１）により求めておき、制御部３ｄに持たせておく。ＰＷＭ発生装置３ｃからの制御信号は、信号遅延部３ｅ及びミラーデバイス駆動回路３ｈに同期供給されるようになっており、信号遅延部３ｅは、制御部３ｄの指示に応じて特定制御信号については遅延させてミラーデバイス駆動回路３ｇに供給し、他の制御信号に対しては素通りさせてミラーデバイス駆動回路３ｇに供給する。

つまり、上記追加ビット数分の特定制御信号を、第１のＤＭＤ５０に供給するタイミングよりも所定時間遅延させて第２のＤＭＤ７０に供給する。つまり、第２のＤＭＤ７０への制御信号の供給を遅延させることにより、第１のＤＭＤ５０の光の伝達時間と、第２のＤＭＤ７０の光の伝達時間とにおける一部両者が重なる時間だけ目的位置に光を伝達する。従って、追加分の各ビットに対応する時間だけ光が投影用レンズ１００に伝達されるように、各々の遅延時間を調整することで、追加分のビットに対応した光の伝達時間を制御することができる。但し、遅延時間は追加分の各制御信号毎にそれぞれ異なる時間にし、且つ、各制御信号のパルス幅より短い時間にする必要がある。このように、第１のＤＭＤ５０及び第２のＤＭＤ７０の各マイクロミラーの反射方向を時分割に制御して、投影用レンズ１００への光の累積伝達時間を制御することによりＨＤＲ画像の階調表示を行うと共に、特定制御信号を追加し且つ当該特定制御信号のミラーデバイス駆動回路３ｇへの供給を、ミラーデバイス駆動回路３ｈに対して供給するタイミングよりも各信号毎に所定時間遅延させることで第２のＤＭＤ７０を遅延制御し表示可能な階調数を拡大する。

なお、本変形例１においては、図４に示す駆動内容と直結した制御信号を発生して、第１及び第２のＤＭＤ５０及び７０を駆動するような構成としたが、これに限らず、ミラーデバイス駆動回路３ｇ及び３ｈの駆動方式に応じて図４に示すような制御信号とは異なる制御信号によって第１及び第２のＤＭＤ５０及び７０を駆動する構成としても良い。
例えば、表示制御装置３において、ミラーデバイス駆動回路３ｇ及び３ｈが、図４に示すような制御信号とは異なる方式の制御信号（例えば、ワンショットパルスによる反射方向の切り替え等）によって第１及び第２のＤＭＤ５０及び７０を駆動するような方式の場合に、その駆動方式に応じた制御信号を、第１及び第２のＤＭＤ５０及び７０が図４に示すような目的の駆動内容で駆動するようにＰＷＭ発生装置３ｃに発生させる。

［変形例２］
更に、変形例２として、図７〜図９に基づき、ＤＭＤを制御する制御信号の波形生成処理の開始を遅らせて階調数の拡大処理を行う表示制御装置４について説明する。この表示制御装置４は、図１に示す投射型表示装置１における表示制御装置２に代えて適用されるものである。ここで、図７は、階調表示用の制御データの図示しないフレームメモリへの格納方法の一例を示す図であり、図８は、表示制御装置４のハードウェア構成を示す図であり、図９は、ＰＷＭ発生装置４ｃの詳細構成及びＰＷＭ発生装置４ｃにおける発生波形の一例を示す図である。

表示制御装置４は、図８に示すように、外部からの情報の取得及び各構成要素への各種データの伝送を行うインターフェース回路４ａと、外部から取得したＨＤＲ画像データに対して階調表示処理を行うために必要な補正処理を行う画像処理回路４ｂと、ＨＤＲ画像の階調表示に必要なパルス幅の制御信号を発生すると共に、制御信号の遅延制御を行うＰＷＭ発生装置４ｃと、各構成要素に供給される信号の各種タイミングを制御するタイミングコントロール４ｄと、制御信号に応じて第１のＤＭＤ５０のマイクロミラーを駆動するミラーデバイス駆動回路４ｅと、制御信号に応じて第２のＤＭＤ７０のマイクロミラーを駆動するミラーデバイス駆動回路４ｆと、を含んだ構成となっている。

ここで、第１及び第２のＤＭＤ５０及び７０の解像度をそれぞれ縦４×横４とした場合に、ＨＤＲ画像の階調データは、図７に示すような内容でフレームメモリに格納される。つまり、図７（ａ）が、階調データのあるビット（ここでは、該当ビット位置２）に対応した１フレームにおける一画面分の階調データとなり、図７（ｃ）がＨＤＲ画像の一画素を階調表示するのに必要な階調データとなり、図７（ｂ）が一つのＨＤＲ画像を階調表示するのに必要な階調データとなる。これら階調データの格納位置は、ＨＤＲ画像の画素と一対一に対応している。また、表示制御部４においては、第１及び第２のＤＭＤ５０及び７０におけるマイクロミラーの駆動制御は図７（ａ）に示すように、一画面単位で行われる。６ビットの階調数のＨＤＲ画像であれば、上位３ビット及び下位３ビットに対応した６画面に対して各画面毎に順番に上記した制御信号を生成する。ミラーデバイス駆動回路４ｅ及び４ｆは、各画面毎の制御信号に応じて各画面毎に対応するマイクロミラーを同時に駆動する。

更に、ＰＷＭ発生装置４ｃは、図９（ａ）に示すように、ＰＷＭ発生回路４１０及び４２０の制御信号波形の発生タイミングを制御するＰＷＭ発生制御回路４００と、ＰＷＭ発生制御回路４００の制御によってミラーデバイス駆動回路４ｅ用の制御信号波形を発生するＰＷＭ発生回路４１０と、ＰＷＭ発生制御回路４００の制御によってミラーデバイス駆動回路４ｆ用の制御信号波形を発生するＰＷＭ発生回路４２０と、を含んだ構成となっている。

以下、表示制御装置４の具体的な動作を説明する。
外部から入力されるＨＤＲ画像データは、インターフェース回路４ａを介して画像処理回路４ｂに伝送される。画像処理回路４ｂにおいては、ＨＤＲ画像データから各画素の制御値を抽出し、これら抽出した制御値を正規化等により補正して階調表示処理に対応したデータに変換し制御データを生成する。生成された制御データはＰＷＭ発生装置４ｃに伝送される。ＰＷＭ発生装置４ｃは、画像処理回路４ｂからの制御データに基づき、入力されたＨＤＲ画像の階調表示に必要なパルス幅の制御信号を発生する。ここで、所定階調数（例えば、２５５）以下のＨＤＲ画像データが入力された場合は、ＰＷＭ発生装置４ｃは、ＰＷＭ発生制御回路４００によって、階調数の各ビットに対応した一画面分のパルス幅の制御信号を、ＰＷＭ発生回路４１０及び４２０において同じタイミングで発生させ、これら発生した制御信号をそれぞれミラーデバイス駆動回路４ｅ及び４ｆに時分割で入力する。

ミラーデバイス駆動回路４ｅ及び４ｆは、ＰＷＭ発生装置４ｃからの制御信号を取得すると同期したタイミングで第１のＤＭＤ５０及び第２のＤＭＤ７０を駆動して各々のマイクロミラーの反射方向を制御する。このように、第１のＤＭＤ５０及び第２のＤＭＤ７０の各マイクロミラーの反射方向を時分割に制御して、投影用レンズ１００への光の累積伝達時間を制御することによりＨＤＲ画像の階調表示を行う。

一方、所定階調数より大きい階調数のＨＤＲ画像データが入力された場合は、画像処理回路４ｂにおいて、所定階調数を超えた分の追加ビット数を求める。更に、画像処理回路４ｂは、ＰＷＭ発生装置４ｃが、階調データのビット列における前記追加ビット数分の下位ビットに対して最小のパルス幅の制御信号（以下、特定制御信号と称す）を発生し、これ以外のビットに対しては、各ビットに対応するパルス幅の制御信号を発生するように制御データを生成する。この制御データは、ＰＷＭ発生装置４ｃに入力され、ここで、制御データに応じた制御信号を発生し、ミラーデバイス駆動回路４ｅ及び４ｆにそれぞれ入力する。ここで、ＰＷＭ発生装置４ｃは、制御信号の発生時において、ＰＷＭ発生制御回路４００によって、ＰＷＭ発生回路４１０及び４２０における特定制御信号の発生タイミングを制御する。このタイミング制御は、発生する特定制御信号の数に基づいて行われ、ＰＷＭ発生回路４１０で特定制御信号を発生するタイミングよりも、例えば、上記式（１）を用いて算出される遅延時間だけ遅らせたタイミングでＰＷＭ発生回路４２０に特定制御信号を発生させる。つまり、図９（ｂ）に示すように、ＰＷＭ発生回路４２０は、ＰＷＭ発生制御回路４００の制御に応じて特定制御信号の発生開始時間を遅延させる。従って、ミラーデバイス駆動回路４ｆには、ＰＷＭ発生回路４２０において遅延された特定制御信号が入力されることとなる。ミラーデバイス駆動回路４ｅ及び４ｆは、上記追加ビット数分の特定制御信号に従い、第１のＤＭＤ５０を駆動するタイミングよりも所定時間遅延させて第２のＤＭＤ７０を駆動する。つまり、第２のＤＭＤ７０の駆動を遅延させることにより、第１のＤＭＤ５０の光の伝達時間と、第２のＤＭＤ７０の光の伝達時間とにおける一部両者が重なる時間だけ目的位置に光を伝達する。従って、追加分の各ビットに対応する時間だけ光が投影用レンズ１００に伝達されるように、各々の遅延時間を調整することで、追加分のビットに対応した光の伝達時間を制御することができる。但し、遅延時間は追加分の各制御信号毎にそれぞれ異なる時間にし、且つ、各制御信号のパルス幅より短い時間にする必要がある。このように、第１のＤＭＤ５０及び第２のＤＭＤ７０の各マイクロミラーの反射方向を時分割に制御して、投影用レンズ１００への光の累積伝達時間を制御することによりＨＤＲ画像の階調表示を行うと共に、特定制御信号を追加し且つ当該特定制御信号のミラーデバイス駆動回路４ｆへの供給を、ミラーデバイス駆動回路４ｅに対して供給するタイミングよりも各信号毎に所定時間遅延させることで第２のＤＭＤ７０を遅延制御し表示可能な階調数を拡大する。

なお、本変形例２においては、上記変形例１と同様に、図４に示す駆動内容と直結した制御信号を発生して、第１及び第２のＤＭＤ５０及び７０を駆動するような構成としたが、これに限らず、ミラーデバイス駆動回路４ｅ及び４ｆの駆動方式に応じて図４に示すような制御信号とは異なる制御信号によって第１及び第２のＤＭＤ５０及び７０を駆動する構成としても良い。

［変形例３］
次に、投射型表示装置の光変調素子として、反射型液晶ライトバルブを用いた場合について説明する。
図１０は、第１光変調素子及び第２光変調素子に反射型液晶ライトバルブを用いた単板式の投射型表示装置６の主たる光学構成を示す図である。なお、図１に示した構成要素と同一の構成要素については、同一の符号を付して説明を省略する。
投射型表示装置６は、図１０に示すように、光源１０、カラーフィルタ３０、第１反射型液晶ライトバルブ２１０、第２反射型液晶ライトバルブ２２０、第１偏光ビームスプリッター２３０、第２偏光ビームスプリッター２４０、投影用レンズ１００等を含み、これらを光学的に直列に配置した構成となっている。
第１反射型液晶ライトバルブ２１０及び第２反射型液晶ライトバルブ２２０は、ともにデジタル駆動タイプの液晶ライトバルブである。第１偏光ビームスプリッター２３０及び第２偏光ビームスプリッター２４０は、複屈折性の結晶によって光線束を二つに分離する光学素子であって、Ｐ偏光を透過するがＳ偏光を反射するものである。
そして、光源１０から照射された白色光は、偏光変換素子１５を通過することによりＰ偏光となり、集光レンズ２０、カラーフィルタ３０、集光レンズ４０を通過して、第１偏光ビームスプリッター２３０に向けて射出される。
第１偏光ビームスプリッター２３０に入射した光は、Ｐ偏光であるため第１偏光ビームスプリッター２３０を透過（直進）して、λ／４板２５０を経て第１反射型液晶ライトバルブ２１０に入射する。そして、第１反射型液晶ライトバルブ２１０に入射した光は、変調を受けて反射して、再びλ／４板２５０を経て第１偏光ビームスプリッター２３０に入射する。
再び第１偏光ビームスプリッター２３０に入射した光は、Ｓ偏光となっているため第１偏光ビームスプリッター２３０で反射して、リレーレンズ２７０に入射する。リレーレンズ２７０は、テレセントリック性を有しており、第１反射型液晶ライトバルブ２１０上で変調を受けた像は、出射側に正確に結像する。そして、リレーレンズ２７０からの光は、集光レンズ６０を通過して、第２偏光ビームスプリッター２４０に向けて射出される。
第２偏光ビームスプリッター２４０に入射した光は、Ｓ偏光であるため第２偏光ビームスプリッター２４０で反射して、λ／４板２６０を経て第２反射型液晶ライトバルブ２２０に入射する。そして、第２反射型液晶ライトバルブ２２０に入射した光は、変調を受けて反射して、再びλ／４板２６０を経て第２偏光ビームスプリッター２４０に入射する。入射した光は、Ｐ偏光となっているので、第２偏光ビームスプリッター２４０を透過（直進）する。
そして、２つの反射型液晶ライトバルブ２１０，２２０で変調を受けたＰ偏光は、投射レンズ１００を経てスクリーン１１０に投射される。
上述したように、２つの反射型液晶ライトバルブ２１０，２２０は、デジタル駆動されるため、通常は輝度が下がるだけで、コントラストは変わらない。そのため、２つの反射型液晶ライトバルブ２１０，２２０を駆動するＰＷＭ制御信号のタイミングをずらすことにより、諧調数を増やし、コントラストを大幅に増加させることが可能になる。各色毎に２つの変調素子で変調されるため、各画素の演算は簡単になる。

［変形例４］
図１１は、第１光変調素子にＤＭＤを、第２光変調素子に反射型液晶ライトバルブを用いた単板式の投射型表示装置７の主たる光学構成を示す図である。なお、図１及び図１０に示した構成要素と同一の構成要素については、同一の符号を付して説明を省略する。投射型表示装置７は、図１１に示すように、光源１０、カラーフィルタ３０、ＤＭＤ５０、反射型液晶ライトバルブ２２０、偏光ビームスプリッター２４０、投影用レンズ１００等を含み、これらを光学的に直列に配置した構成となっている。
そして、光源１０から照射された白色光は、偏光変換素子１５を通過することによりＰ偏光となり、集光レンズ２０、カラーフィルタ３０、ＤＭＤ５０に向けて射出される。ＤＭＤにおいて変調を受けたＰ偏光は、リレーレンズ２７０に入射し、偏光ビームスプリッター２４０に向けて射出される。
偏光ビームスプリッター２４０に入射した光は、Ｐ偏光であるため偏光ビームスプリッター２４０を透過（直進）し、λ／４板２６０を経て反射型液晶ライトバルブ２２０に入射する。そして、反射型液晶ライトバルブ２２０に入射した光は、変調を受けて反射して、再びλ／４板２６０を経て偏光ビームスプリッター２４０に入射する。入射した光は、Ｓ偏光となっているため、偏光ビームスプリッター２４０で反射して射出される。
そして、ＤＭＤ５０及び反射型液晶ライトバルブ２２０で変調を受けたＳ偏光は、投射レンズ１００を経てスクリーン１１０に投射される。

［変形例５］
図１２は、第１光変調素子及び第２光変調素子に反射型液晶ライトバルブを用いた３板式の投射型表示装置８の主たる光学構成を示す図である。なお、図１，図１０及び図１１に示した構成要素と同一の構成要素については、同一の符号を付して説明を省略する。
投射型表示装置８は、図１２に示すように、光源１０、第１反射型液晶ライトバルブ２１０、第２反射型液晶ライトバルブ２２０ｒ，２２０ｇ，２２０ｂ、第１偏光ビームスプリッター２３０、第２偏光ビームスプリッター２４０ｒ，２４０ｇ，２４０ｂ、第１ダイクロックミラー３１０、第２ダイクロックミラー３２０、色合成プリズム３３０、投影用レンズ１００等を含む構成となっている。カラーフィルタ３０を用いていないので、光の利用効率を上げることができる。
第１ダイクロックミラー３１０及び第２ダイクロックミラー３２０は、屈折率のそれぞれ異なる誘電体の多層膜により、２つ以上の波長域の光を分離するものである。色合成プリズム３３０は、赤色、緑色及び青色の光を合成するものである。
そして、光源１０から照射された白色光は、偏光変換素子１５を通過することによりＰ偏光となり、集光レンズ２０、集光レンズ４０を通過して、第１偏光ビームスプリッター２３０に向けて射出される。
第１偏光ビームスプリッター２３０に入射した光は、Ｐ偏光であるため第１偏光ビームスプリッター２３０を透過（直進）して、λ／４板２５０を経て第１反射型液晶ライトバルブ２１０に入射する。そして、第１反射型液晶ライトバルブ２１０に入射した光は、変調を受けて反射して、再びλ／４板２５０を経て第１偏光ビームスプリッター２３０に入射する。
再び第１偏光ビームスプリッター２３０に入射した光は、Ｓ偏光となっているため第１偏光ビームスプリッター２３０で反射して、リレーレンズ２７０に入射し、第１ダイクロックミラー３１０に向けて射出される。
第１ダイクロックミラー３１０に入射した光は、青色とそれ以外（赤色及び緑色）の光に分離、反射される。
青色光は、ミラー３４０で反射した後に集光レンズ６０を通過して、第２偏光ビームスプリッター２４０ｂに入射する。そして、Ｓ偏光であるため第２偏光ビームスプリッター２４０ｂで反射し、λ／４板２６０を経て第２反射型液晶ライトバルブ２２０ｂに入射する。そして、第２反射型液晶ライトバルブ２２０ｂに入射した青色光は、変調を受けて反射して、再びλ／４板２６０を経て第２偏光ビームスプリッター２４０ｂに入射する。入射した青色光は、Ｐ偏光となっているため、第２偏光ビームスプリッター２４０ｂを透過して射出する。
一方、赤色及び緑色の光は、ミラー３４０で反射した後に、第２ダイクロックミラー３２０に入射し、赤色光と緑色光に分離、反射し、集光レンズ６０を通過して、それぞれ第２偏光ビームスプリッター２４０ｒ，２４０ｇに入射する。そして、青色光と同様に、第２反射型液晶ライトバルブ２２０ｒ、２２０ｇにおいて変調されて、またＰ偏光となって第２偏光ビームスプリッター２４０ｒ，２４０ｇを透過して射出する。
そして、第１反射型液晶ライトバルブ２１０、第２反射型液晶ライトバルブ２２０ｒ，２２０ｇ，２２０ｂで変調を受けたそれぞれのＰ偏光は、色合成プリズム３３０に入射し、合成された後に、投射レンズ１００を経てスクリーン１１０に投射される。

［変形例６］
図１３は、第１光変調素子にＤＭＤを、第２光変調素子に反射型液晶ライトバルブを用いた３板方式の投射型表示装置９の主たる光学構成を示す図である。なお、図１，図１０〜図１２に示した構成要素と同一の構成要素については、同一の符号を付して説明を省略する。
投射型表示装置９は、図１３に示すように、光源１０、ＤＭＤ５０、反射型液晶ライトバルブ２２０ｒ，２２０ｇ，２２０ｂ、偏光ビームスプリッター２４０ｒ，２４０ｇ，２４０ｂ、第１ダイクロックミラー３１０、第２ダイクロックミラー３２０、色合成プリズム３３０、投影用レンズ１００等を含む構成となっている。カラーフィルタ３０を用いていないので、光の利用効率を上げることができる。
そして、光源１０から照射された白色光は、偏光変換素子１５を通過することによりＰ偏光となり、集光レンズ２０、λ／２板３５０を通過してＳ偏光となってＤＭＤ５０に向けて射出される。ＤＭＤ５０において変調を受けたＳ偏光は、リレーレンズ２７０に入射し、第１ダイクロックミラー３１０に向けて射出される。
第１ダイクロックミラー３１０に入射した光は、青色とそれ以外（赤色及び緑色）の光に分離、反射される。
青色光は、ミラー３４０で反射した後に集光レンズ６０を通過して、第２偏光ビームスプリッター２４０ｂに入射する。そして、Ｓ偏光であるため第２偏光ビームスプリッター２４０ｂで反射し、λ／４板２６０を経て第２反射型液晶ライトバルブ２２０ｂに入射する。そして、第２反射型液晶ライトバルブ２２０ｂに入射した青色光は、変調を受けて反射して、再びλ／４板２６０を経て第２偏光ビームスプリッター２４０ｂに入射する。入射した青色光は、Ｐ偏光となっているため、第２偏光ビームスプリッター２４０ｂを透過して射出する。
一方、赤色及び緑色の光は、ミラー３４０で反射した後に、第２ダイクロックミラー３２０に入射し、赤色光と緑色光に分離、反射し、集光レンズ６０を通過して、それぞれ第２偏光ビームスプリッター２４０ｒ，２４０ｇに入射する。そして、青色光と同様に、第２反射型液晶ライトバルブ２２０ｒ、２２０ｇにおいて変調されて、またＰ偏光となって第２偏光ビームスプリッター２４０ｒ，２４０ｇから射出する。
そして、ＤＭＤ５０、反射型液晶ライトバルブ２２０ｒ，２２０ｇ，２２０ｂで変調を受けたそれぞれのＰ偏光は、色合成プリズム３３０に入射し、合成された後に、投射レンズ１００を経てスクリーン１１０に投射される。

上記実施の形態において、第１のＤＭＤ５０（第１反射型液晶ライトバルブ２１０）及び第２のＤＭＤ７０（第２反射型液晶ライトバルブ２２０）は、発明１、２、６、７、９、１１〜１４、１８、１９、２３、２４、２８、２９、３３及び３４のいずれか１の光伝達素子に対応している。
また、上記実施の形態において、制御プログラムによって生成された波形情報及び当該波形情報に応じたミラーデバイス駆動回路２ｂ及び３ｂによる制御信号の生成及び第１のＤＭＤ５０（第１反射型液晶ライトバルブ２１０）及び第２のＤＭＤ７０（第２反射型液晶ライトバルブ２２０）の同期駆動制御処理は、発明２、３、６、７、１４、１５及び１８のいずれか１の制御信号供給手段に対応している。

また、上記実施の形態において、制御プログラムによって生成された波形情報及び当該波形情報に応じてミラーデバイス２ｃによって特定制御信号を第２のＤＭＤ７０（第２反射型液晶ライトバルブ２２０）に遅延供給して駆動制御する処理は、発明１〜３、７、１０、１３〜１５、１９及び２２のいずれか１の信号遅延手段に対応する。
また、上記実施の形態において、ＰＷＭ発生装置３ｃ及びミラーデバイス駆動回路３ｇ及び３ｈによって第１のＤＭＤ５０（第１反射型液晶ライトバルブ２１０）及び第２のＤＭＤ７０（第２反射型液晶ライトバルブ２２０）を同期駆動制御する処理は、発明２、３、６、７、１４、１５及び１８のいずれか１の制御信号供給手段に対応している。

また、上記実施の形態において、ＰＷＭ発生装置３ｃ、制御部３ｄ、信号遅延部３ｅ及びミラーデバイス駆動回路３ｇ及び３ｈによって、特定制御信号を第２のＤＭＤ７０（第２反射型液晶ライトバルブ２２０）に遅延供給して駆動制御する処理は、発明１〜３、７、１０、１３〜１５、１９及び２２のいずれか１の信号遅延手段に対応する。
また、上記実施の形態において、ＰＷＭ発生装置４ｃ及びミラーデバイス駆動回路４ｅ及び４ｆによって第１のＤＭＤ５０（第１反射型液晶ライトバルブ２１０）及び第２のＤＭＤ７０（第２反射型液晶ライトバルブ２２０）を同期駆動制御する処理は、発明２、４、６、７、１４、１６及び１８のいずれか１の制御信号供給手段に対応している。

また、上記実施の形態において、ＰＷＭ発生装置４ｃ及びミラーデバイス駆動回路４ｅ及び４ｆによって、特定制御信号を第２のＤＭＤ７０（第２反射型液晶ライトバルブ２２０）に遅延供給して駆動制御する処理は、発明１、２、４、７、１０、１３、１４、１６、１９及び２２のいずれか１の信号遅延手段に対応する。
なお、上記実施の形態では、光変調素子としてＤＭＤ又は反射型液晶ライトバルブを用いたが、これに限らず、透過型液晶ライトバルブ等の光変調素子を用いることもできる。

また、上記実施の形態において、入力されたＨＤＲ画像が所定の階調数以上であるか否かを、プログラムやハードウェアによって判断するようにしているが、これに限らず、予め決められた階調数に合わせて固定的に処理を行うようにして、判断部を設けない構成としても良い。
また、上記実施の形態において、図５のフローチャートに示す処理を実行するにあたっては、ＲＯＭ２ｅにあらかじめ格納されている制御プログラムを実行する場合について説明したが、これに限らず、これらの手順を示したプログラムが記憶された記憶媒体から、そのプログラムをＲＡＭ２ｆに読み込んで実行するようにしてもよい。

なお、記憶媒体とは、ＲＡＭ、ＲＯＭ等の半導体記憶媒体、ＦＤ、ＨＤ等の磁気記憶型記憶媒体、ＣＤ、ＣＤＶ、ＬＤ、ＤＶＤ等の光学的読取方式記憶媒体、ＭＯ等の磁気記憶型／光学的読取方式記憶媒体であって、電子的、磁気的、光学的等の読み取り方法のいかんにかかわらず、コンピュータで読み取り可能な記憶媒体であれば、あらゆる記憶媒体を含むものである。

本発明に係る投射型表示装置１の主たる光学構成を示す図である。 表示制御装置２のハードウェア構成を示すブロック図である。 表示制御に用いる基本波形を示す図である。 ＨＤＲ画像の階調数拡大のための駆動制御波形の一例を示す図である。 波形情報生成処理を示すフローチャートである。 表示制御装置３のハードウェア構成を示すブロック図である。 階調表示用の制御データのフレームメモリへの格納方法の一例を示す図である。 表示制御装置４のハードウェア構成を示す図である。 ＰＷＭ発生装置４ｃの詳細構成及びＰＷＭ発生装置４ｃの発生波形の一例を示す図である。 本発明に係る投射型表示装置６の主たる光学構成を示す図である。 本発明に係る投射型表示装置７の主たる光学構成を示す図である。 本発明に係る投射型表示装置８主たる光学構成を示す図である。 本発明に係る投射型表示装置９主たる光学構成を示す図である。

符号の説明

１，６，７，８，９…投射型表示装置、 ２，３，４…表示制御装置、 ２ａ，３ａ，４ａ…インターフェース回路、 ２ｂ，２ｃ，３ｇ，３ｈ，４ｅ，４ｆ…ミラーデバイス駆動回路、 ２ｄ…ＣＰＵ、 ２ｅ…ＲＯＭ、 ２ｆ…ＲＡＭ、 ３ｂ，４ｂ…画像処理回路、 ３ｃ，４ｃ…ＰＷＭ発生装置、 ３ｄ…制御部、 ３ｅ…信号遅延部、 ３ｆ，４ｄ…タイミングコントロール部、 １０…光源、 ３０…カラーフィルタ、 ４０，６０…集光レンズ、 ５０…第１のＤＭＤ、 ７０…第２のＤＭＤ、 １００…投影用レンズ、 １１０…スクリーン、 ２１０…第１反射型液晶ライトバルブ、 ２２０…第２反射型液晶ライトバルブ、 ４００…ＰＷＭ発生制御回路、 ４１０，４２０…ＰＷＭ発生回路

Claims (10)

1. 入射光の所定方向への伝達状態及び不伝達状態を独立に制御可能な複数の光伝達部を有する光伝達素子を、２つ以上光学的に直列に配設して備え、前記２つ以上の光伝達素子を介して光源からの光の前記伝達状態及び不伝達状態を制御して画像を表示する装置であって、
   前記光伝達素子の前記伝達状態及び不伝達状態を制御するために前記表示画像の階調数に基づき階調数を示すビット列のうち特定ビットに対応する特定パルス幅の制御信号を複数生成し、当該生成した制御信号を時分割で且つ前記２つ以上の光伝達素子にそれぞれ同期したタイミングで供給可能な制御信号供給手段と、
   前記特定ビットに基づき前記特定パルス幅の制御信号に対する遅延時間を算出し、当該算出した遅延時間に基づき前記２つ以上の光伝達素子のうちいずれか１つに前記特定パルス幅の制御信号を供給するタイミングよりも、他の光伝達素子に前記特定パルス幅の制御信号を供給するタイミングを所定時間遅延させることが可能な信号遅延手段を備えることを特徴とする光学表示装置。
2. 前記特定パルス幅は、前記階調数を示すビット列のうち前記特定ビットを除く最下位ビットに応じた制御信号のパルス幅と同一であることを特徴とする請求項１記載の光学表示装置。
3. 前記特定パルス幅の制御信号の前記供給間隔を、前記特定パルス幅よりも大きくしたことを特徴とする請求項１又は２記載の光学表示装置。
4. 前記特定ビットの数をｎ（ｎは整数）、前記表示画像の階調数を示すビット列における前記特定ビットのビット位置をｍ（ｍは０〜（ｎ−１）の整数）とした場合に、前記信号遅延手段は、（２n−２m）／２nで得られる係数に前記特定パルス幅の時間を乗じて得られる時間を、前記特定パルス幅の制御信号の遅延時間として算出するようになっていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の光学表示装置。
5. 前記信号遅延手段は、前記階調数に基づき前記複数の制御信号のうちいずれか１つを所定時間遅延させるようになっていることを特徴とする請求項１乃至請求項４のいずれか１項に記載の光学表示装置。
6. 前記信号遅延手段は、前記階調数に基づき前記複数の制御信号のうちいずれか１つの生成タイミングを所定時間遅延させるようになっていることを特徴とする請求項１乃至請求項５のいずれか１項に記載の光学表示装置。
7. 前記２つ以上の光伝達素子における前記光伝達部の数を、各光伝達素子間において等しくしたことを特徴とする請求項１乃至請求項６のいずれか１項に記載の光学表示装置。
8. 前記２つ以上の光伝達素子は、反射型光伝達素子であることを特徴とする請求項１乃至請求項７のいずれか１項に記載の光学表示装置。
9. 入射光の所定方向への伝達状態及び不伝達状態を独立に制御可能な複数の光伝達部を有する光伝達素子を、２つ以上光学的に直列に配設して備え、前記２つ以上の光伝達素子を介して光源からの光の前記伝達状態及び不伝達状態を制御して画像を表示する光学表示装置を制御するプログラムであって、
   前記光伝達素子の前記伝達状態及び不伝達状態を制御するために前記表示画像の階調数に基づき階調数を示すビット列のうち特定ビットに対応する特定パルス幅の制御信号を複数生成し、当該生成した制御信号を時分割で且つ前記２つ以上の光伝達素子にそれぞれ同期したタイミングで供給可能な制御信号供給手段及び、
   前記特定ビットに基づき前記特定パルス幅の制御信号に対する遅延時間を算出し、当該算出した遅延時間に基づき前記２つ以上の光伝達素子のうちいずれか１つに前記特定パルス幅の制御信号を供給するタイミングよりも、他の光伝達素子に前記特定パルス幅の制御信号を供給するタイミングを所定時間遅延させることが可能な信号遅延手段
   として実現される処理をコンピュータに実行させるためのプログラムであることを特徴とする光学表示装置制御プログラム。
10. 入射光の所定方向への伝達状態及び不伝達状態を独立に制御可能な複数の光伝達部を有する光伝達素子を、２つ以上光学的に直列に配設して備え、前記２つ以上の光伝達素子を介して光源からの光の前記伝達状態及び不伝達状態を制御して画像を表示する光学表示装置を制御する方法であって、
    前記光伝達素子の前記伝達状態及び不伝達状態を制御するために前記表示画像の階調数に基づき階調数を示すビット列のうち特定ビットに対応する特定パルス幅の制御信号を複数生成し、当該生成した制御信号を時分割で且つ前記２つ以上の光伝達素子にそれぞれ同期したタイミングで供給する制御信号供給ステップと、
    前記特定ビットに基づき前記特定パルス幅の制御信号に対する遅延時間を算出し、当該算出した遅延時間に基づき前記２つ以上の光伝達素子のうちいずれか１つに前記特定パルス幅の制御信号を供給するタイミングよりも、他の光伝達素子に前記特定パルス幅の制御信号を供給するタイミングを所定時間遅延させることが可能な信号遅延ステップと、を含むことを特徴とする光学表示装置制御方法。

Images