JP4151634B2 - SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE - Google Patents
SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE Download PDFInfo
- Publication number
- JP4151634B2 JP4151634B2 JP2004276596A JP2004276596A JP4151634B2 JP 4151634 B2 JP4151634 B2 JP 4151634B2 JP 2004276596 A JP2004276596 A JP 2004276596A JP 2004276596 A JP2004276596 A JP 2004276596A JP 4151634 B2 JP4151634 B2 JP 4151634B2
- Authority
- JP
- Japan
- Prior art keywords
- core
- semiconductor device
- electrode
- substrate
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 86
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000011347 resin Substances 0.000 claims description 68
- 229920005989 resin Polymers 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 65
- 239000000945 filler Substances 0.000 claims description 40
- 239000007788 liquid Substances 0.000 claims description 31
- 230000001681 protective effect Effects 0.000 claims description 18
- 239000006185 dispersion Substances 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 7
- 238000011161 development Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 97
- 238000000034 method Methods 0.000 description 29
- 239000004973 liquid crystal related substance Substances 0.000 description 27
- 239000010408 film Substances 0.000 description 25
- 239000011521 glass Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 239000011295 pitch Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 7
- 239000004925 Acrylic resin Substances 0.000 description 6
- 229920000178 Acrylic resin Polymers 0.000 description 6
- 230000001154 acute effect Effects 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- 230000005489 elastic deformation Effects 0.000 description 5
- 239000010419 fine particle Substances 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 229910008599 TiW Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910006164 NiV Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- -1 that is Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electroluminescent Light Sources (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Liquid Crystal (AREA)
Description
本発明は半導体装置とその製造方法、回路基板、電気光学装置および電子機器に関するものである。 The present invention relates to a semiconductor device and a manufacturing method thereof, a circuit board, an electro-optical device, and an electronic apparatus.
表示体装置の基板上に駆動用ICを実装する接続方法としては、例えばCOG(Chip On Glass)接続が知られている。このCOG接続では、例えばAuメッキバンプを駆動用ICに形成し、異方性導電膜(ACF)や異方性導電ペースト(ACP)を用いて駆動用ICを実装するといった方法が採られている。このような方法において、Auメッキバンプの形成については、半導体素子上にTiW/Auなどのシード層をスパッタし、レジストをパターニングした後に、高さ20μm程度の電解Auメッキを施すことで行っている。
ところが、近年では前記駆動用ICの電極が狭ギャップ化(狭ピッチ化)するのに伴い、高アスペクトのレジスト形成、あるいはシード層のエッチングなど、安定したバンプ形成が困難になってきている。また、電極ギャップ寸法が異方性導電膜(ACF)中の導電性微粒子の寸法に近くなり、したがってこの導電性微粒子によってショートが起こる可能性も生じている。
As a connection method for mounting the driving IC on the substrate of the display device, for example, COG (Chip On Glass) connection is known. In this COG connection, for example, an Au plated bump is formed on the driving IC, and the driving IC is mounted using an anisotropic conductive film (ACF) or anisotropic conductive paste (ACP). . In such a method, Au plating bumps are formed by sputtering a seed layer such as TiW / Au on a semiconductor element and patterning a resist, followed by electrolytic Au plating with a height of about 20 μm. .
However, in recent years, as the electrodes of the driving IC have narrowed (narrow pitch), it has become difficult to form stable bumps such as high aspect resist formation or seed layer etching. In addition, the electrode gap size is close to the size of the conductive fine particles in the anisotropic conductive film (ACF), and therefore there is a possibility that a short circuit occurs due to the conductive fine particles.
このような背景のもとで、特許文献1には、電極と離れた位置に樹脂製の突起部を設け、突起部の表面を覆って電極に接続する接続パターンを導電層とし、突起電極を形成する技術が開示されている。この技術によれば、Auメッキバンプに比べて薄い金属膜のパターニングを行えばよく、したがってエッチング用のレジストについてはアスペクト比を低くすることができることから、狭ギャップ化(狭ピッチ化)が可能になる。
また、導電性微粒子によるショートの危険性についても、導電性微粒子が存在しない熱硬化性封止樹脂などを用いることで対応が可能になる。
Further, the danger of short-circuit due to the conductive fine particles can be dealt with by using a thermosetting sealing resin or the like in which no conductive fine particles exist.
ところで、特許文献1記載の突起電極を有する半導体装置をガラス基板等に封止樹脂を介して接合する際には、樹脂製の突起部を変形させ、弾性変形による反発力を発生させる必要がある。そして、この突起部の変形状態をガラス基板表面から確認するために、突起部の形状は半球状あるいは半円柱状とすることが望ましい。
By the way, when a semiconductor device having a protruding electrode described in
図17(a)は半球状のバンプ電極8を有する半導体装置の要部を拡大した断面図である。符号1は半導体素子(図示せず)を形成した基板(半導体装置としての半導体基板)、符号2は基板1上に電気信号の入出力を行うために設けられた電極、符号3は基板1の能動面を保護するために設けられた保護膜(パッシベーション膜)、符号4は樹脂で形成された突起体からなるコア、符号5は電極2から引き出されてコア4の頂部を覆うようにパターン形成された配線部である。
このような半導体装置をガラス基板11に接合するために、バンプ電極8を押圧すると、図17(b)に示したように、コア4の頂部のみならず底部が大きく屈曲する。特に、コア4の底部においては、コア4の外表面と基板1との成す角度θがコア4の変形によって鋭角になるので、コア4の底部を被覆するように形成された配線部5に大きな歪が生じて破断や剥離が起きる心配がある。
FIG. 17A is an enlarged cross-sectional view of a main part of a semiconductor device having a
When the
本発明は前記事情に鑑みてなされたもので、その目的とするところは、異方性導電膜を用いることなく、狭ギャップ化(狭ピッチ化)が可能で接続信頼性の高い半導体装置とその製造方法、および回路基板、電気光学装置、電子機器を提供することを目的としている。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device having a high connection reliability and a narrow gap (narrow pitch) without using an anisotropic conductive film. It is an object to provide a manufacturing method, a circuit board, an electro-optical device, and an electronic apparatus.
前記の目的を達成するために本発明の半導体装置は、半導体素子が形成された基板と、基板上に形成された電極と、この電極よりも突出した樹脂製突起からなるコアと、前記電極に電気的に接続され、かつコアの頂部に至る配線部とからなるバンプ電極と、を少なくとも有する半導体装置であって、コアの頂部側の弾性率が底部側の弾性率よりも小さいことを特徴とする。
In order to achieve the above object, a semiconductor device according to the present invention includes a substrate on which a semiconductor element is formed , an electrode formed on the substrate, a core made of a resin protrusion protruding from the electrode, and the electrode. A bump device comprising at least a bump electrode that is electrically connected and has a wiring portion reaching the top of the core, characterized in that the elastic modulus on the top side of the core is smaller than the elastic modulus on the bottom side. To do.
本発明の半導体装置にあっては、バンプ電極を実装すべき基板に押圧して樹脂製のコアを弾性変形させることにより、基板とバンプ電極とを面接触させて電気的接続を行うものであるので、異方性導電膜や異方性導電接着剤などが不要となる。よって、隣接電極間あるいは隣接端子間での短絡のない信頼性の高い接続を行うことができる。また、異方性導電膜や異方性導電接着剤などの材料は高価であるので、これらの材料を不要とすることにより、製造コストの低減に寄与することができる。 In the semiconductor device of the present invention, the bump electrode is pressed against the substrate to be mounted, and the resin core is elastically deformed, whereby the substrate and the bump electrode are brought into surface contact to perform electrical connection. Therefore, an anisotropic conductive film or an anisotropic conductive adhesive is not necessary. Therefore, a highly reliable connection without a short circuit between adjacent electrodes or adjacent terminals can be performed. In addition, since materials such as an anisotropic conductive film and an anisotropic conductive adhesive are expensive, making these materials unnecessary can contribute to a reduction in manufacturing cost.
実装の際にバンプ電極は弾性変形状態となるが、本発明の半導体装置にあっては、コアの頂部側の弾性率が底部側のそれよりも小さいので、コアの頂部側だけが選択的に変形することとなる。これに対してコアの底部側では変形の度合いが少なく、元の形状を保持している。特にコアの底部において、コアの外表面と基板とのなす角度が鋭角になることがなくなり、コアの底部に配設された配線部に応力がかかり難くなる。よって配線部の破断や剥離などの接続不良の心配がなくなるので、より一層信頼性の高い接続を行うことができる。 The bump electrode is in an elastically deformed state at the time of mounting, but in the semiconductor device of the present invention, since the elastic modulus on the top side of the core is smaller than that on the bottom side, only the top side of the core is selectively used. It will be deformed. On the other hand, on the bottom side of the core, the degree of deformation is small and the original shape is maintained. In particular, at the bottom of the core, the angle formed between the outer surface of the core and the substrate does not become an acute angle, and stress is not easily applied to the wiring portion disposed on the bottom of the core. Therefore, since there is no fear of connection failure such as breakage or peeling of the wiring portion, it is possible to perform connection with higher reliability.
本発明の半導体装置にあっては、基板には、半導体素子が形成され、コアは略半球状とすることが好ましい。
このようにすれば、コアを例えばガラス基板上の端子に接合させた際に、無荷重のときの配線部の接触部分がほぼ点になり、したがって接続時の加圧による接触面積の変化が大きくなり、その測定が容易になり、実装を確実かつ安易に行うことができる。
またコアを略半球状とすると、コアの底部でのコア外表面と基板との成す角度θ を鈍角にすることができ、コアが変形してもθ は鋭角になり難くなり、配線部の破断および剥れの可能性を極力低減することができる。
In the semiconductor device of the present invention, it is preferable that a semiconductor element is formed on the substrate and the core is substantially hemispherical.
In this way, when the core is bonded to, for example, a terminal on a glass substrate, the contact portion of the wiring portion when there is no load becomes almost a point, and therefore the change in the contact area due to pressure during connection is large. Therefore, the measurement becomes easy, and mounting can be performed reliably and easily.
Also, if the core is substantially hemispherical, the angle θ formed between the outer surface of the core and the substrate at the bottom of the core can be made obtuse, and even if the core is deformed, θ is less likely to be an acute angle and the wiring portion In addition, the possibility of peeling can be reduced as much as possible.
本発明の半導体装置にあっては、前記電極を複数設け、前記コアを略半円柱状とし、前記電極に接続する複数の配線部を前記コアの頂部に設けることが好ましい。このようにすれば、コアを略半球状とした場合と全く同様に、無荷重の時と接続の際の加圧時とで配線部の接触面積が大きく異なるので、その測定が容易となり、実装を確実かつ安易に行うことができるうえに、コアの外表面と基板との成す角度を鈍角とすることができ、好適である。 In the semiconductor device of the present invention, it is preferable that a plurality of the electrodes are provided, the core is substantially semi-cylindrical, and a plurality of wiring portions connected to the electrodes are provided on the top of the core. In this way, the contact area of the wiring part differs greatly between when no load is applied and when pressure is applied during connection, just as when the core is substantially hemispherical. This is preferable because the angle between the outer surface of the core and the substrate can be made obtuse.
本発明の半導体装置にあっては、コアは樹脂にフィラーが分散されてなり、このフィラーの分散密度は頂部側より底部側が高いことを特徴とする。
樹脂にフィラーを分散させるとその弾性率を所望に変化させることができるので、コア中のフィラーの分散密度を異ならしめることにより、各コアの部位において所定の弾性率にすることができる。フィラーの分散密度を頂部側に比べて底部側で高くすれば、底部側の弾性率が大きくなるので、頂部のみが選択的に弾性変形しやすくなる。よって、バンプ電極の底部での変形がなくなり、そこに配設された配線部の破断および剥離の可能性を低減できる。
In the semiconductor device of the present invention, the core is characterized in that a filler is dispersed in a resin, and the dispersion density of the filler is higher on the bottom side than on the top side.
When the filler is dispersed in the resin, the elastic modulus can be changed as desired. Therefore, by making the dispersion density of the filler in the core different, a predetermined elastic modulus can be obtained at each core portion. If the dispersion density of the filler is increased on the bottom side as compared with the top side, the elastic modulus on the bottom side increases, so that only the top is easily selectively elastically deformed. Therefore, there is no deformation at the bottom of the bump electrode, and the possibility of breakage and peeling of the wiring portion disposed there can be reduced.
本発明の半導体装置にあっては、前記コアは第1のコア上に第2のコアを積層してなり、第1のコアの弾性率は第2のコアの弾性率よりも大きいことを特徴とする。
弾性率の大きな第1のコア上に弾性率の小さな第2のコアを積層すれば、バンプ電極の頂部側のみを選択的に弾性変形させることができる。よって、バンプ電極の底部での変形がなくなり、そこに配設された配線部の破断および剥離の可能性を低減できる。
In the semiconductor device of the present invention, the core is formed by stacking the second core on the first core, and the elastic modulus of the first core is larger than the elastic modulus of the second core. And
If the second core having a small elastic modulus is laminated on the first core having a large elastic modulus, only the top side of the bump electrode can be selectively elastically deformed. Therefore, there is no deformation at the bottom of the bump electrode, and the possibility of breakage and peeling of the wiring portion disposed there can be reduced.
本発明の半導体装置にあっては、前記バンプ電極の底部の外周縁を被覆する凸部からなる保護部を設けることを特徴とする。
実装時にコアが弾性変形した際に、配線部で最も屈曲の度合いが大きくて破断の起こりやすい部位であるバンプ電極の底部の外周縁に凸部を設けて保護部とし、この保護部で配線部を被覆する。コアが弾性変形する方向であるコアの外周縁に保護部を設けることにより、この方向へのコアの変形を阻害して、配線部が大きく屈曲するのを防止する。さらに配線部は保護部によって被覆されて半導体基板上に強力に接着される。よってコアの底部における配線部の破断および剥離の可能性を低減できる。
The semiconductor device according to the present invention is characterized in that a protective part comprising a convex part covering the outer peripheral edge of the bottom part of the bump electrode is provided.
When the core is elastically deformed at the time of mounting, a convex portion is provided on the outer peripheral edge of the bottom of the bump electrode, which is the portion where the degree of bending is the largest in the wiring portion and is likely to break, and this is used as a protective portion. Coating. By providing the protective portion on the outer peripheral edge of the core, which is the direction in which the core is elastically deformed, the deformation of the core in this direction is inhibited and the wiring portion is prevented from being greatly bent. Furthermore, the wiring part is covered with the protection part and is strongly bonded onto the semiconductor substrate. Therefore, the possibility of breakage and peeling of the wiring portion at the bottom of the core can be reduced.
本発明の半導体装置の製造方法は、半導体素子が形成された基板と、基板上に形成された電極と、この電極よりも突出した樹脂製突起からなるコアと、電極に電気的に接続され、かつコアの頂部に至る配線部とからなるバンプ電極と、を少なくとも有する半導体装置の製造方法であって、感光性絶縁樹脂にフィラーを分散させてなる樹脂液を基板上に塗布する工程と、該樹脂液が塗布された基板を静置して、樹脂液中で前記フィラーを沈降させる工程と、フィラーが沈降した樹脂液層に露光処理、現像処理を施してパターニングするとともに、露光処理の際の露光条件を調整することにより、樹脂液層を上面が凸形状の曲面となるパターンのコアに形成する工程と、電極上から前記コアの頂部にまで延びるパターンを有する配線部を形成する工程とを有することを特徴とする。
The method for manufacturing a semiconductor device of the present invention includes a substrate on which a semiconductor element is formed , an electrode formed on the substrate, a core made of a resin protrusion protruding from the electrode, and an electrode electrically connected to the electrode, And a bump electrode comprising at least a wiring portion extending to the top of the core, and a method of manufacturing a semiconductor device having at least a resin liquid in which a filler is dispersed in a photosensitive insulating resin; and The substrate coated with the resin liquid is allowed to stand, and the filler is allowed to settle in the resin liquid, and the resin liquid layer on which the filler has settled is subjected to exposure processing and development processing for patterning, and during the exposure processing. By adjusting the exposure conditions, the step of forming the resin liquid layer on the core of the pattern whose upper surface is a convex curved surface and the wiring portion having a pattern extending from the top of the electrode to the top of the core are formed. And having a degree.
本発明の回路基板は、前記の半導体装置が実装されたことを特徴としている。
この回路基板によれば、前述したように狭ギャップ化(狭ピッチ化)が可能な半導体装置を実装しているので、高密度実装が可能になる。また、接続信頼性が高いものとなり、さらにコストの低減化が図られたものとなる。
The circuit board of the present invention is characterized in that the semiconductor device is mounted.
According to this circuit board, since the semiconductor device capable of narrowing the gap (narrow pitch) is mounted as described above, high-density mounting is possible. In addition, the connection reliability is high, and the cost is further reduced.
本発明の電気光学装置は、前記の半導体装置、または前記の回路基板が実装されたことを特徴としている。
この電気光学装置によれば、前述したように高密度実装が可能となり、また接続信頼性が高く、かつコストの低減化が図られたものとなる。
The electro-optical device of the present invention is characterized in that the semiconductor device or the circuit board is mounted.
According to this electro-optical device, as described above, high-density mounting is possible, connection reliability is high, and cost is reduced.
本発明の電子機器は、前記の回路基板、または前記の電気光学装置を備えたことを特徴としている。
この電子機器によれば、前述したように高密度実装が可能になり、また接続信頼性が高いものとなり、さらにコストの低減化が図られたものとなる。
An electronic apparatus according to the present invention includes the circuit board or the electro-optical device.
According to this electronic device, as described above, high-density mounting is possible, connection reliability is high, and cost is further reduced.
以下、本発明を詳しく説明する。
図1(a)は、本発明の半導体装置の第1の実施形態としての、半導体素子を形成した基板(半導体基板)の部分平面図であり、図1(b)は図1(a)におけるA−A線矢視断面図、図1(c)は図1(a)におけるB−B線矢視断面図である。なお、本実施形態における基板としては、多数の半導体チップを形成した状態のシリコンウエハ等の半導体基板であってもよく、また、個々の半導体チップからなるものであってもよい。また、半導体チップの場合には、一般的には直方体(立方体を含む)であるが、その形状は限定されず、球状であってもよい。
The present invention will be described in detail below.
FIG. 1A is a partial plan view of a substrate (semiconductor substrate) on which a semiconductor element is formed as a first embodiment of the semiconductor device of the present invention, and FIG. 1B is a diagram in FIG. FIG. 1C is a cross-sectional view taken along the line AA, and FIG. 1C is a cross-sectional view taken along the line BB in FIG. The substrate in the present embodiment may be a semiconductor substrate such as a silicon wafer in which a large number of semiconductor chips are formed, or may be composed of individual semiconductor chips. In the case of a semiconductor chip, it is generally a rectangular parallelepiped (including a cube), but its shape is not limited and may be spherical.
図1(a)〜(c)中、符号1は半導体素子(図示せず)を形成した基板(半導体装置としての半導体基板)、符号2は基板1上に電気信号の入出力を行うために設けられた電極、符号3は基板1の能動面を保護するために設けられた保護膜(パッシベーション膜)、符号4は感光性絶縁樹脂で形成され電極2とほぼ同一ピッチに配置された突起体としてのコア、符号5は電極2及びコア4の表面(頂部面)を覆うように形成された配線部である。
In FIGS. 1A to 1C,
電極2は、例えばスパッタリングによって成膜され、さらにレジスト等を用いて所定の形状(例えば、矩形形状)にパターニングされたものである。このような電極2は、基板1の端縁近傍に所定のピッチで複数形成されている。なお、この電極2は、本実施形態ではAlで形成されているものとするが、Al以外にも、例えばTi(チタン)層、TiN(窒化チタン)層、AlCu(アルミニウム/銅)層、及びTiN層(キャップ層)を順に積層した構造であってもよい。さらに、電極2は、前記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更してもよい。
The
保護膜3は、電極2の周辺部を覆い、その開口内に電極2を露出させたもので、SiO2(酸化珪素)、SiN(窒化珪素)、ポリイミド樹脂等によって形成されたものであり、厚みが例えば1μm程度に形成されたものである。ここで、電極2を露出させる開口については、従来の半導体装置における開口より十分小さくしてもよく、具体的には1辺を5〜10μm程度とする正方形(または矩形)とすることができる。このように開口を小さくすることにより、通常の電極形成部分の面積に後述する突起電極8を十分な大きさで形成することができるようになる。なお、その場合に電極2の大きさについては、従来通りの大きさにしておいてもよく、また保護膜3の開口に合わせて小さくしてもよい。
The
コア4は、基板1の能動面側に、電極2より例えば10〜20μm程度突出する高さに形成された突起体であって、本実施の形態においては、図1(a)に示すように平面視したときの直径が20〜50μm程度の半球状のものである。このようなコア4は、電極2と同じ方向に複数配列されて形成されたもので、電極2とほぼ同一ピッチに配置されたものである。
コア4にはフィラー13が分散されており、その分散密度はコア4の頂部側に比べて底部側(基板1の能動面側)で高い。コア4内でのフィラー13の分散密度を異ならせることによって、コア4の頂部側の弾性率と底部側の弾性率とを異ならせることができる。すなわちフィラー13が高密度で分散されたコア4の底部側では、フィラー13が低密度で分散された頂部側に比較して、高い弾性率を有するようになる。つまり、コア4の底部側はその頂部側に比べて弾性変形し難い硬い突起体となるわけである。
The
コア4は感光性絶縁樹脂によって形成されたもので、具体的にはアクリル樹脂やフェノール樹脂、シリコーン樹脂、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂などからなる。
フィラー13は絶縁性樹脂からなり、上記コア4を形成する感光性絶縁樹脂よりも高弾性率で高比重の材料からなる。具体的には、シリカ、アルミナ等を例示することができる。フィラー13の形状は球状、繊維状など、特に限定されるものではないが、直径0.1〜5μmの球状フィラーが好適である。また、コア4を構成する樹脂全体に対するフィラー13の分散濃度は添加するフィラーの種類と粒径によって適宜選択することができるが、硬化前の塗布液の状態で5〜70重量%とすることが好ましい。フィラーの添加量が多すぎたり、あるいは少なすぎるとコア4の弾性率を頂部側と底部側との間で有意義な差を生じさせることができないためである。
The
The
なお、コア4を構成する感光性絶縁樹脂の中では、特に露光条件によって形状制御が可能であるアクリル樹脂が、露光条件の調整によって所望形状へのパターニングが容易になることから好適とされ、したがって本実施形態では、感光性絶縁樹脂として特に露光条件によって形状制御が可能であるアクリル樹脂を用いている。加えてフィラー13としては、コア4をなすアクリル樹脂液中に容易に分散できるうえに、樹脂液層を硬化前に静置してフィラー13を沈降させることでその分散密度を異ならしめる工程において、フィラー13の沈降条件を制御しやすいという観点から、直径3μmのシリカ製のビーズを用いている。
Among the photosensitive insulating resins constituting the
配線部5は、本実施形態では図1(c)に示すように第1の導電層6と第2の導電層7とから形成されている。第1の導電層6は、後述するように電解メッキによって形成される第2の導電層7の下地(シード層)となるもので、例えばTiWとこれの上に形成するAuとの積層構造、あるいはCrとこれの上に形成するAuとの積層構造が好適とされている。ただし、このような構造以外にも、例えばAu、TiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだ等の金属を単独で用いた構造、または、これらの金属のいくつかを積層した構造を採用することができる。
In the present embodiment, the
第2の導電層7は、第1の導電層6上に電解メッキによって選択的に形成されたもので、電極2よりも耐腐食性の高い材料、例えばAuによって厚さ0.5μm〜10μm程度、好ましくは2μm程度に形成されたものである。このような構成により、第2の導電層7は電極2の腐食を防止し、電気的不良の発生を防止する機能をも備えたものとなっている。
そして、これら第1の導電層6と第2の導電層7とからなる積層パターンにより、電極2に接続し、かつコア4の頂部にまで延びる本発明の配線部5が形成され、特にコア4とこれの上に形成された配線部5とにより、バンプ電極8が形成されている。
The second
The
図2は図1に示したバンプ電極8をガラス等の基板11に端子電極12を介して実装した状態を示した要部拡大図であって、図1(c)に対応した断面図、すなわち図1(a)におけるB−B線矢視断面図に対応する断面図である。バンプ電極8は基板11に実装されるにあたって、ガラス基板11上に設けられた端子電極12に対して押圧されて、弾性変形した状態で図示しない封止樹脂によって固定されている。本発明の半導体装置にあっては、コア4の底部側にはフィラー13が高密度で分散されているので、その頂部側に比べて弾性率が高くなり、弾性変形しにくい。配線部5が端子電極12と充分に接続可能な程度にバンプ電極8の頂部側のみが選択的に弾性変形する。すなわち、実装すべき基板11との確実な接続を行う目的でバンプ電極8の頂部付近を大きく変形させても、底部側での大きな弾性変形が起こらない。さらにコア4の底部の外表面と基板1とのなす角θが実装時に鋭角になることがないので、そこに配設された配線部5には歪が発生することがなく、破断や剥離などの心配がなくなる。よって信頼性の高い接続が可能となる。
2 is an enlarged view of a main part showing a state in which the
また本発明の半導体装置にあっては、バンプ電極8の形状を略半球状としているために、実装すべき基板11へバンプ電極8を押圧する前後で大きく接触面積が異なるために、基板11の裏面からバンプ電極8と端子電極12との接触面積を視認しやすく、実装時の接続状態の検査が容易である。加えて実装時の応力をバンプ電極8の頂部側により一層、集中することができ、コア4の底部側での変形をより低減することができて好適である。
In the semiconductor device of the present invention, since the shape of the
次に、本発明の半導体装置の製造方法について、特に前記構成の基板1にバンプ電極8を形成する工程を中心にして、図3〜図10を参照して説明する。なお、図3〜図10は、図1(c)に対応した断面図、すなわち図1(a)におけるB−B線矢視断面図に対応する断面図である。
Next, a method for manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. 3 to 10, particularly focusing on the step of forming the
まず、図3に示すように、基板1の能動面上の所定位置に複数の電極2を配列した状態に形成し、さらにこれら電極2を露出させた状態に保護膜3を形成する。この保護膜3の形成については、まず、SiO2(酸化珪素)やSiN(窒化珪素)等による成膜を行い、続いてこれの上にスピンコート法、ディッピング法、スプレーコート法等によってレジスト層を形成し、さらに所定のパターンが形成されたマスクを用いてレジスト層に露光処理及び現像処理を施し、所定形状のレジストパターン(図示せず)を形成する。その後、このレジストパターンをマスクにして前記膜のエッチングを行い、電極2を露出させる開口を形成し、保護膜3を得る。ここで、エッチングにはドライエッチングを用いるのが好ましく、ドライエッチングとしては反応性イオンエッチング(RIE:Reactive Ion Etching)が好適に用いられる。ただし、エッチングとしてウェットエッチングを用いることもできる。なお、このようにして開口を形成した後には、剥離液等を用いてレジストパターンを除去する。
First, as shown in FIG. 3, a plurality of
次に、図4に示すように保護膜3上にコア4を構成する既述の樹脂にフィラー13を分散させた樹脂液を塗布して樹脂液層4aを形成する。例えば、フィラー13として粒径3μmのシリカを、ポジ型レジストとなるアクリル樹脂中に30重量%の含有量で分散させた樹脂液を10〜20μm程度に塗布して樹脂液層4aを形成する。この樹脂液層4a中では、フィラー13は満遍なく分散されているので、これを室温で10分間静置すると、樹脂よりも比重の大きなフィラー13は基板1へ向かって沈降して、樹脂液層4aの下側に溜まる。よって、樹脂液層4aの上層と下層とでフィラー13の分散密度を変えることができる。ついで、樹脂液層4aをプリベークして、図5に示したように、樹脂液層4a中のフィラー13の沈降を固定する。
Next, as shown in FIG. 4, a
次に、図5に示したように、この樹脂液層4a上にマスク9を所定位置に位置決めして、これを配置する。マスク9としては、例えばCr等の遮光膜を形成したガラス板からなるもので、形成する半球状の突起体となるコア4の、平面形状に対応した円形の開口9aを有したものが用いられる。なお、マスク9の位置決めについては、その開口9aが前記コア4の形成箇所に位置するように行う。
Next, as shown in FIG. 5, the mask 9 is positioned at a predetermined position on the
次いで、このマスク9上に紫外光を照射し、開口9a内に露出する前記樹脂液層4aを露光する。ただし、この露光に際しては、その露光条件を調整することにより、現像後に得られる樹脂液層4aからなるパターンを、その上面が凸形状の曲面となるパターンにする。
具体的には、樹脂液層4aの材質や厚さに対して、標準的な露光量より十分に少ない量で露光する、いわゆるアンダー露光を行う。なお、実際に行う露光(アンダー露光)としては、例えば標準的な露光量の半分程度で行う。
Next, the mask 9 is irradiated with ultraviolet light to expose the
Specifically, so-called underexposure is performed in which the material and thickness of the
このようにして露光を行うと、マスク9の開口9a内に露出する樹脂液層4aでは、開口9aの中心から周辺部に行くに連れて漸次露光量が少なくなる。したがって、このようにして露光処理を行った後、現像処理を行うと、開口9a内に露出した樹脂液層4aにおいても、露光量が少なくなったことで生じた未露光部分が現像され、除去される。すなわち、樹脂液層4aは開口9aの中心から周辺部に行くに連れてその表層側の露光の度合いが漸次少なくなることから、この露光の度合いが少なくなって未露光部分となった樹脂が現像・除去される。その結果、樹脂液層4aは図6に示すように上面が凸形状の曲面となるパターン、つまり半球状の突起体のコア4となるのである。
When exposure is performed in this manner, the amount of exposure gradually decreases in the
このようにしてフィラー13が分散されたコア4を形成し、他の部分の樹脂液層4aを除去したら、図7に示すように、電極2及びコア4の上面を含む基板1の表面全面に、スパッタリング(スパッタ法)によってCr、Auをこの順に積層し、第1の導電層6を形成する。この第1の導電層6の厚さとしては、例えばCrが30nm程度、Auが200nm程度とされる。
After forming the
次いで、第1の導電層6上の全面にレジストをスピンコート法、ディッピング法、スプレーコート法等によって塗布し、レジスト層を形成する。そして、第2の導電層7の平面形状(平面パターン)に対応したマスクを用いてレジスト層に露光処理及び現像処理を施し、これを所定形状にパターニングすることにより、図8に示すように形成する第2の導電層7のパターン、すなわち配線部5のパターン形状に対応する開口形状を有したレジストパターン10を形成する。
Next, a resist is applied to the entire surface of the first
次いで、前記第1の導電層6のレジストパターン10に覆われない部分、すなわち露出した第1の導電層6をシード層として、電解メッキ処理を施し、図9に示すようにこのメッキ層によって所望パターン、すなわち電極2上からコア4の頂部にまで延びる配線部5のパターンの第2の導電層6を形成する。ここで、電解メッキ処理としては、第1の導電層6より厚いAuメッキ層を形成する処理、例えば厚さ2μm程度の厚さのAuメッキ層を形成する処理が採用される。続いて、図10に示すように第1の導電層6上に残留したレジストパターン7を除去する。
Next, an electroplating process is performed using the exposed portion of the first
その後、前記第2の導電層7に覆われていない部分、すなわち非配線部となる部分の第1の導電層6をエッチングによって除去し、図1(c)に示したように第1の導電層6と第2の導電層7とからなる積層パターンを形成する。そして、これによって電極2上からコア4の頂部にまで延びて形成された、積層パターンからなる配線部5を形成するとともに、特にコア4とこれの上に形成された配線部5とからバンプ電極8を形成する。
その後、必要に応じてダイシングによって個片化することにより、本発明の半導体装置を得る。
Thereafter, the portion of the first
Thereafter, the semiconductor device of the present invention is obtained by dicing into pieces as needed.
なお、第1の導電層6のエッチングについては、第2の導電層7をマスクにしてこれに覆われない部分の第1の導電層6を選択的にエッチングするのが望ましく、その場合のエッチングとしては、ドライエッチング、ウェットエッチングのいずれも採用可能である。
また、レジストパターンによるマスクを形成し、これを用いてエッチングを行うようにしてもよい。
As for the etching of the first
Alternatively, a mask made of a resist pattern may be formed and used for etching.
このようにして得られた半導体装置にあっては、例えばこれを表示体装置のガラス基板上に実装する場合、その接続方法としてCOG(Chip On Glass)接続が好適に用いられる。その際、本発明に係る半導体装置では、端子間の接続信頼性を評価する検査方法として、以下のような方法を採用することができる。
まずコア4と配線部5とからなるバンプ電極8上に、前記ガラス基板11をその透明な端子電極12がバンプ電極8上に当接するようにして載せる。すると、この状態では、バンプ電極8に対してほとんど荷重がかからないほぼ無荷重の状態となるので、端子電極12に接触するバンプ電極8の接触部分はほとんど点となり、その接触面積が十分に小となる。
In the semiconductor device thus obtained, for example, when this is mounted on a glass substrate of a display device, COG (Chip On Glass) connection is preferably used as the connection method. At that time, in the semiconductor device according to the present invention, the following method can be adopted as an inspection method for evaluating the connection reliability between the terminals.
First, the
次いで、この状態から熱硬化性封止樹脂を用いて基板1とガラス基板11との間に熱硬化性封止樹脂を充填して接続のための加熱加圧を行う。すると、バンプ電極8は弾性変形可能なコア4によって形成されていることから、この加熱加圧によってバンプ電極8のその接触部分が潰れるようにして広がり、面となって接触面積が大きくなる。この際に、コア4にはフィラー13が分散されており、その分散密度が頂部側に比べて底部側で高くなるようにされているので、バンプ電極8の頂部の接触部分のみが選択的に弾性変形を起こして潰れ、底部側での変形はほとんど発生しない。
Next, from this state, the thermosetting sealing resin is filled between the
したがって、例えば光学顕微鏡を用いて透明基板12側からバンプ電極8の頂部の接触部分をそれぞれ観察し、その接触面積の変化を測定することにより、端子間、すなわち端子電極12とバンプ電極8との間の接続状態が分かるようになる。よって、このように接続信頼性の検査を容易に行うことができることから、この検査工程を経て得られた端子間接続構造は、高い接続信頼性を有するものとなる。加えて、バンプ電極8の底部での弾性変形が少ないので、そこに配設された配線部5がコア4から剥離したり、変形によって破断する心配がなくなり、より一層と高い接続信頼性を有するものとなる。
Therefore, for example, by observing the contact portion of the top of the
加えて、このような半導体装置の製造方法にあっては、コア4を形成してこれの上に配線部5を設け、バンプ電極8を形成しているので、配線部5として薄い金属膜のパターニングを行えばよいことなどから、狭ギャップ化(狭ピッチ化)を可能にすることができる。
またコア4を、その上面が凸形状の曲面となる半球状に形成するので、前述したような端子間の接続信頼性を評価する検査方法を好適に採用することができ、したがってこの検査工程を経て得られた端子間接続構造の接続信頼性を高めることができる。
さらに、従来のような導電性微粒子の変形を測定する必要なく、前記検査を行うことができることから、端子間の接続に異方性導電膜や異方性導電ペーストを用いる必要がなくなり、したがって端子間接続のためのコストを低減することができる。
In addition, in such a method of manufacturing a semiconductor device, since the
Further, since the
Furthermore, since it is possible to perform the inspection without measuring the deformation of the conductive fine particles as in the prior art, it is not necessary to use an anisotropic conductive film or anisotropic conductive paste for the connection between the terminals. The cost for inter-connection can be reduced.
さらにコア4の頂部側と底部側との弾性率を異ならしめる目的でフィラー13の分散密度を異ならしめる方法として、フィラー13が自然に沈降するのを利用するので、特別な設備や工程を必要とせず、従来の製造プロセスの若干の変更のみで高い接続信頼性を有する半導体装置を製造可能とすることができる。
Furthermore, as a method of making the dispersion density of the
本発明の半導体装置の製造方法にあっては、互いに異なる成膜法によって第1の導電性6と第2の導電層7とを積層して配線部5を形成するのみならず、単一の成膜法によってもよい。すなわちコア4を形成した後に、例えばスパッタ法で基板1の全面にCr、Auをこの順に成膜・積層して配線部5となる導電層13を形成してもよい。このようにして製造された半導体装置にあっては、コア4を単一の配線部5が被覆するものとなる。
このような半導体装置にあっても、前記第1の実施形態と同様に、狭ギャップ化(狭ピッチ化)を可能にし、端子間接続構造の接続信頼性を高めることができ、さらに端子間接続のためのコストを低減することができる。
In the manufacturing method of the semiconductor device of the present invention, not only the first
Even in such a semiconductor device, as in the first embodiment, it is possible to reduce the gap (narrow pitch), improve the connection reliability of the inter-terminal connection structure, and further connect the inter-terminal connection. The cost for can be reduced.
なお、本発明においては、第1の導電層6、第2の導電層7、導電層13の形成材料として、前記の金属材料、すなわちAu、TiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだ等に限定されることなく、導電性樹脂を用いることもできる。その場合に、この導電性樹脂からなる導電層のパターニング法としては、前記のフォトリソグラフィー法に加え、印刷法等を採用することができる。
In the present invention, the metal material, that is, Au, TiW, Cu, Ni, Pd, Al, Cr, Ti, is used as a material for forming the first
次に、本発明の半導体装置の第2の実施形態について説明する。
この第2の実施形態が上述の第1の実施形態と異なるところは、コア4の底部側での弾性率を頂部側での弾性率に比べて大きくする目的で、図11(a)に示したように、高弾性率の材料からなる大容積の第1のコア41の上に、この第1のコア41より低弾性率の材料からなる小容積の第2のコア42を載積したところである。
このようにすると、図11(b)に示したように、半導体装置を実装する際にバンプ電極8を実装すべき基板11の端子電極12に押圧した際に、第2のコア42が第1のコア41に比べて弾性変形し易くなるので、バンプ電極8の頂部のみが選択的に弾性変形し、その底部では歪の荷重がかかりにくくなる。よって、配線部5が破断したり、剥離することがなくなり、接続信頼性の高いものとなる。
Next, a second embodiment of the semiconductor device of the present invention will be described.
This second embodiment is different from the first embodiment described above in order to increase the elastic modulus on the bottom side of the
Thus, as shown in FIG. 11B, when the semiconductor device is mounted, when the
なお、本実施の形態にあっては、第1のコア41と第2のコア42との境界面で大きな変形が起きて、この部位の配線部5の破断が心配されるが、第1のコア41と第2のコアの接合部が成す角度θ4が鈍角になるように第2のコア42を積層すれば、コア4が大きく弾性変形した際にも、角度θ4が鋭角になることがない。よって、この部位の配線部5に大きな屈曲が起きることがなく、破断や剥離の心配がないので、接続信頼性の高いものとすることができる。
In the present embodiment, a large deformation occurs at the boundary surface between the
第2のコア42は第1のコア41よりも小容積となるようにすることが好ましい。バンプ電極8の全体形状を頂部側に向かって小さくなるようにすれば、実装の際の押圧時に先端部分の頂部側で応力の集中が起きるので、保護すべき底部側に歪の応力が加わり難くなり、配線部5の破断や剥離を防止できるためである。
It is preferable that the
第1のコア41を構成する樹脂としては、感光性の絶縁樹脂の中でも比較的弾性率の高いアクリル樹脂やフェノール樹脂などを例示することができ、第2のコア42としては、上記第1のコア41よりも弾性率の小さな感光性絶縁樹脂であれば特に限定されないが、たとえばウレタン樹脂などを例示することができる。また、第1のコア41と第2のコア42を構成する樹脂を同素材とし、第1のコア41にフィラーを添加してその弾性率を高くしてもよい。
このようなコア4は、上記第1の実施の形態のコア4と全く同様にして、第1のコア41をフォトリソグラフィーで形成した後に、第2のコア42を同様にフォトリソグラフィーによって形成することができる。
Examples of the resin constituting the
In such a
次に、本発明の半導体装置の第3の実施形態について図12を参照して説明する。本実施形態が上述の第1および第2の実施形態と異なるところは、バンプ電極8の底部に保護部43を配設したところである。この保護部43は配線部5が屈曲する部位を覆うようにバンプ電極8の底部の外周縁上に配設された凸部からなる。
保護部43の構成材料は絶縁性の樹脂であれば特に限定されるものではなく、コア4と同材料であっても異材料であってもよい。また、その弾性率はコア4より大きいことが好ましいが、等しくてもよい。また保護部43は少なくとも配線部5を被覆するように配設されていれば充分であるが、バンプ電極8の底部外周縁の全体を覆うように配設されていてもよい。
Next, a third embodiment of the semiconductor device of the present invention will be described with reference to FIG. The present embodiment is different from the first and second embodiments described above in that a
The constituent material of the
このような保護部43を設けることにより、バンプ電極8の底部に歪の応力が働いても、隣接する保護部43によって、その部位のコア4の弾性変形が阻止されることとなるので、配線部5が鋭角に屈曲することがなくなる。よってこの部位での配線部5の破断を防止でき、接続信頼性の高い半導体装置とすることができる。
さらに配線部5はこの保護部43で被覆されているので基板1に対して高強度で接着されることになり、配線部5の剥離を防止する。
By providing such a
Furthermore, since the
本発明の半導体装置にあっては、上述のいずれの実施形態においても、コア4の形状を半球状でなく半円柱状としてもよい。
この半円柱状のコア4は、その長さ方向が電極2の配列方向に平行となるようにして形成する。そして配線部5については、複数の電極2に対して接続する複数の配線部5が、それぞれコア4の頂部に載るように配設される。
In the semiconductor device of the present invention, the
The
このような半円柱状の突起体15を形成するには、特に感光性絶縁樹脂からなる層を露光する際、マスクとして、その開口が長方形のものを用意する。ここで、この長方形の開口の長辺と短辺と比は、3:1以上、すなわち短辺の長さを1とすると、長辺の長さが3以上の長さとなるような開口とする。
そして、第1の実施形態と同様にして、樹脂層上にマスクをする。なお、マスクの位置決めについて、その開口が突起体の形成箇所に位置するようにして行うのは、前記実施形態と同様である。
In order to form such a semi-cylindrical protrusion 15, a mask having a rectangular opening is prepared as a mask particularly when a layer made of a photosensitive insulating resin is exposed. Here, the ratio of the long side to the short side of the rectangular opening is 3: 1 or more, that is, when the length of the short side is 1, the length of the long side is 3 or more. .
Then, a mask is formed on the resin layer in the same manner as in the first embodiment. Note that the positioning of the mask is performed so that the opening is located at the position where the protrusion is formed, as in the above embodiment.
次いで、このマスク上に紫外光を照射し、開口内に露出する前記樹脂層を露光する。この露光に際しても、第1の実施形態と同様に、その露光条件を調整することにより、現像後に得られる樹脂層からなるパターンを、その上面が凸形状の曲面となるパターンにする。具体的には、前述したようなアンダー露光を行う。
このようにして露光を行うと、マスクの開口内に露出する樹脂層では、特に開口が細長い長方形となっているため、長辺と平行となる中心線から長辺側に行くに連れて漸次露光量が少なくなる。したがって、このようにして露光処理を行った後、現像処理を行うと、開口内に露出した樹脂層においても、露光量が少なくなったことで生じた未露光部分が現像され、除去される。すなわち、樹脂層は開口の中心線から長辺側に行くに連れてその表層側の露光の度合いが漸次少なくなることから、この露光の度合いが少なくなって未露光部分となった樹脂が現像・除去される。その結果、樹脂層は上面が凸形状の曲面となるパターン、つまり細長い半円柱状のコア4となるのである。
Next, the resin layer exposed in the opening is exposed by irradiating the mask with ultraviolet light. In this exposure, as in the first embodiment, by adjusting the exposure conditions, the pattern made of the resin layer obtained after development is changed to a pattern whose upper surface is a convex curved surface. Specifically, under exposure as described above is performed.
When the exposure is performed in this way, the resin layer exposed in the opening of the mask has an elongated rectangular shape, so that the exposure is gradually performed from the center line parallel to the long side toward the long side. The amount is reduced. Therefore, when the development process is performed after the exposure process is performed in this manner, even in the resin layer exposed in the opening, the unexposed part generated by the decrease in the exposure amount is developed and removed. That is, as the resin layer goes from the center line of the opening to the long side, the degree of exposure on the surface layer side gradually decreases. Removed. As a result, the resin layer becomes a pattern whose upper surface is a convex curved surface, that is, an elongated
このようにしてコア4を形成したら、以下、第1の実施形態と同様にして配線部5を形成し、これによってコア4とこれの上に形成された配線部5とからなるバンプ電極8を形成する。なお、配線部5の形成については、前記各実施形態で行った方法の他、前述した導電性樹脂を用いた方法を採用してもよい。
その後、必要に応じてダイシングによって個片化することにより、本発明の半導体装置を得る。
After the
Thereafter, the semiconductor device of the present invention is obtained by dicing into pieces as needed.
このような半導体装置にあっても、前記各実施形態と全く同様に、狭ギャップ化(狭ピッチ化)を可能にし、端子間接続構造の接続信頼性を高めることができ、さらに端子間接続のためのコストを低減することができる。
また、特にコア4を半円柱状とし、電極2に接続する複数の配線部5をコア4の頂部に形成しているので、前述した端子間の接続信頼性を評価する検査時において、このコア4を例えばガラス基板上の端子に接合させた際に、無荷重のときの配線部5の接触部分がほぼ線になる。したがって、コアを半球状にした第1の実施形態と同様に、接続時の加熱加圧による接触面積の変化を大きくすることができ、これによりその測定を容易にすることができる。
Even in such a semiconductor device, it is possible to reduce the gap (narrow pitch), increase the connection reliability of the inter-terminal connection structure, and to improve the connection between the terminals. Cost can be reduced.
In particular, since the
図13は、本発明の回路基板及び電気光学装置の一実施形態としての、液晶表示装置の概略構成を示す斜視図である。図13に示す液晶表示装置は、電気光学パネルとしてのカラーの液晶パネル51と、この液晶パネル51に接続されたCOF(Chip On Film)式の回路基板100とを備えて構成されたものであり、回路基板100は、本発明の半導体装置101を備えて構成されたものである。このような構成のもとに、回路基板100は本発明の回路基板の一実施形態となっており、また液晶表示装置は本発明の電気光学装置の一実施形態となっている。なお、前記液晶表示装置においては、バックライト等の照明装置やその他の付帯機器が、必要に応じて液晶パネル51に付設されるようになっている。また、回路基板100としては、COF式のものに限定されることなく、COB(Chip On Board)のものを用いることもできる。
FIG. 13 is a perspective view showing a schematic configuration of a liquid crystal display device as an embodiment of the circuit board and the electro-optical device of the present invention. The liquid crystal display device shown in FIG. 13 includes a color
また、本発明は、前記COF式のものやCOB式のもの以外にも、表示体パネル(液晶パネル)上に直接ドライバーIC等を実装するCOG(Chip On Glass)式の電気光学装置にも適用可能である。図14に、COG式液晶表示装置の一例を示す。
この図において、電気光学装置としての液晶表示装置50は、金属板から成る枠状のシールドケース68と、電気光学パネルとしての液晶パネル52と、液晶駆動用LSI58と、液晶パネル52と液晶駆動用LSI58の能動面に形成されたバンプとをCOG実装方式によって互いに電気的に接続するための図示しないACF(Anisotropic Conductive Film :異方性導電膜)と、全体の強度を保つための保持部材172とを有して構成されている。
In addition to the COF type and the COB type, the present invention is also applicable to a COG (Chip On Glass) type electro-optical device in which a driver IC or the like is mounted directly on a display panel (liquid crystal panel). Is possible. FIG. 14 shows an example of a COG type liquid crystal display device.
In this figure, a liquid
この液晶パネル52は、一方の面に第1透明電極層を設けた0.7mm厚のソーダガラスからなる第1基板53と、一方の面に第2の透明電極層を設けた0.7mm厚のソーダガラスからなる第2基板54とが、第1透明電極層と第2透明電極層とが相対向するようにして貼り合わされ、さらに、これらの基板間に液晶組成物が封入されたことにより、形成されている。そして、COG用ACFによって液晶駆動用LSI58が一方の基板54上に直接、電気的に接続されており、このようにして、COG型の液晶パネル52が形成されている。ここで、前記液晶駆動用LSI58は、前記半導体装置の製造方法によって製造されている。
The
なお、電気光学装置としては、液晶表示装置以外にも例えば有機EL表示装置に用いることができる。図15は、本発明による電気光学装置としての有機EL表示装置に設けられる有機ELパネルの断面図である。有機ELパネル(電気光学パネル)30は、基板31上にマトリクス状にTFT(Thin Film Transistor)32を形成し、さらにその上に複数の積層体33を形成して概略構成されたものである。TFT32は、ソース電極、ゲート電極、及びドレイン電極を有したもので、ゲート電極及びソース電極は、例えば図1に示した突起電極8の何れかと電気的に接続されている。前記積層体33は、陽極層34、正孔注入層35、発光層36、及び陰極層37を含んで構成されたものである。前記陽極層34は、TFT32のドレイン電極と接続されており、TFT32がオン状態にあるときに電流が、TFT32のソース電極及びドレイン電極を介して陽極層34に供給されるようになっている。
In addition to the liquid crystal display device, the electro-optical device can be used for an organic EL display device, for example. FIG. 15 is a cross-sectional view of an organic EL panel provided in an organic EL display device as an electro-optical device according to the present invention. The organic EL panel (electro-optical panel) 30 is generally configured by forming TFTs (Thin Film Transistors) 32 in a matrix on a
以上の構成の有機ELパネル30において、陽極層34から正孔注入層35を介して発光層36に注入された正孔(ホール)と、陰極層37から発光層36に注入された電子とが発光層36内において再結合して生ずる光は、基板31側から射出される。
In the
次に、本実施形態の電気光学装置が搭載される電子機器について説明する。以上に説明した電気光学装置としての液晶表示装置、CPU(中央処理装置)等を備えたマザーボード、キーボード、ハードディスク等の電子部品を筐体内に組み込むことで、例えば図16に示すノート型のパーソナルコンピュータ60(電子機器)が製造される。 Next, an electronic apparatus in which the electro-optical device according to this embodiment is mounted will be described. By incorporating electronic components such as a liquid crystal display device as an electro-optical device described above, a motherboard having a CPU (central processing unit), a keyboard, and a hard disk into the housing, for example, a notebook personal computer shown in FIG. 60 (electronic equipment) is manufactured.
図16は、本発明の一実施形態による電子機器としてのノート型コンピュータを示す外観図である。図16において61は筐体であり、62は液晶表示装置(電気光学装置)であり、63はキーボードである。なお、図16においては、液晶表示装置を備えるノート形コンピュータを示しているが、液晶表示装置に代えて有機EL表示装置を備えていても良い。 FIG. 16 is an external view showing a notebook computer as an electronic apparatus according to an embodiment of the present invention. In FIG. 16, 61 is a housing, 62 is a liquid crystal display device (electro-optical device), and 63 is a keyboard. Note that FIG. 16 shows a notebook computer provided with a liquid crystal display device, but an organic EL display device may be provided instead of the liquid crystal display device.
また、前記実施形態では、電子機器としてノート型コンピュータを例に挙げて説明したが、これらに限らず、携帯電話、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。 In the above-described embodiment, a notebook computer has been described as an example of an electronic device. However, the present invention is not limited thereto, and is not limited to a mobile phone, a liquid crystal projector, a multimedia-compatible personal computer (PC), and an engineering workstation (EWS). It can be applied to electronic devices such as pagers, word processors, televisions, viewfinder type or monitor direct-view type video tape recorders, electronic notebooks, electronic desk calculators, car navigation devices, POS terminals, and devices equipped with touch panels. .
以上、本発明の実施形態による半導体装置及びその製造方法、電気光学装置、並びに電子機器について説明したが、本発明は前記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。
例えば前述した実施の形態の「半導体チップ」や「半導体素子」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
As described above, the semiconductor device and the manufacturing method thereof, the electro-optical device, and the electronic apparatus according to the embodiment of the present invention have been described. Is possible.
For example, the “semiconductor chip” or “semiconductor element” in the above-described embodiment can be replaced with “electronic element” to manufacture an electronic component. Examples of electronic components manufactured using such electronic elements include optical elements, resistors, capacitors, coils, oscillators, filters, temperature sensors, thermistors, varistors, volumes, and fuses.
2…電極、4…コア、41…第1のコア、42…第2のコア、5…配線部、8…バンプ電極、13…フィラー、100…回路基板、101…半導体装置、60…電子機器。
DESCRIPTION OF
Claims (10)
前記コアの頂部側の弾性率が底部側の弾性率よりも小さいことを特徴とする半導体装置。
A substrate on which a semiconductor element is formed, an electrode formed on the substrate, a core made of a resin protrusion protruding from the electrode, and a wiring electrically connected to the electrode and reaching the top of the core A semiconductor device having at least a bump electrode comprising:
A semiconductor device characterized in that an elastic modulus on the top side of the core is smaller than an elastic modulus on the bottom side.
前記コアが略半球状とされていることを特徴とする請求項1記載の半導体装置。
A semiconductor element is formed on the substrate,
The semiconductor device according to claim 1, wherein the core is substantially hemispherical.
2. The semiconductor device according to claim 1, wherein a plurality of the electrodes are provided, the core is formed in a substantially semi-cylindrical shape, and a plurality of wiring portions connected to the electrodes are provided on a top portion of the core.
4. The semiconductor device according to claim 1, wherein a filler is dispersed in the core, and a dispersion density of the filler is higher on the bottom side than on the top side. 5.
5. The core according to claim 1, wherein the core is formed by laminating a second core on the first core, and the elastic modulus of the first core is larger than the elastic modulus of the second core. The semiconductor device as described in any one.
6. The semiconductor device according to claim 1, further comprising a protective portion including a convex portion covering an outer peripheral edge of a bottom portion of the bump electrode.
感光性絶縁樹脂にフィラーを分散させてなる樹脂液を前記基板上に塗布する工程と、
該樹脂液が塗布された前記基板を静置して、前記樹脂液中で前記フィラーを沈降させる工程と、
前記フィラーが沈降した樹脂液層に露光処理、現像処理を施してパターニングするとともに、露光処理の際の露光条件を調整することにより、前記樹脂液層を上面が凸形状の曲面となるパターンのコアに形成する工程と、
前記電極上から前記コアの頂部にまで延びるパターンを有する配線部を形成する工程とを有することを特徴とする半導体装置の製造方法。
A substrate on which a semiconductor element is formed, an electrode formed on the substrate, a core made of a resin protrusion protruding from the electrode, and a wiring electrically connected to the electrode and reaching the top of the core A bump electrode composed of a portion, and a manufacturing method of a semiconductor device having at least
Applying a resin liquid in which a filler is dispersed in a photosensitive insulating resin on the substrate;
Allowing the substrate coated with the resin liquid to stand and allowing the filler to settle in the resin liquid;
The resin liquid layer on which the filler has settled is subjected to exposure processing and development processing and patterned, and by adjusting exposure conditions during the exposure processing, the resin liquid layer has a pattern core whose upper surface is a convex curved surface Forming the step,
Forming a wiring portion having a pattern extending from the top of the electrode to the top of the core.
7. A circuit board on which the semiconductor device according to claim 1 is mounted.
An electro-optical device comprising the semiconductor device according to claim 1 or the circuit board according to claim 8 mounted thereon.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004276596A JP4151634B2 (en) | 2004-09-24 | 2004-09-24 | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004276596A JP4151634B2 (en) | 2004-09-24 | 2004-09-24 | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006093383A JP2006093383A (en) | 2006-04-06 |
JP4151634B2 true JP4151634B2 (en) | 2008-09-17 |
Family
ID=36234061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004276596A Expired - Fee Related JP4151634B2 (en) | 2004-09-24 | 2004-09-24 | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4151634B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3731267A1 (en) * | 2019-04-25 | 2020-10-28 | Infineon Technologies AG | Semiconductor module and method for producing the same |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214164A (en) * | 2006-02-07 | 2007-08-23 | Epson Imaging Devices Corp | Electro-optical apparatus, method for manufacturing the same semiconductor device, and electronic apparatus |
JP4853644B2 (en) * | 2006-12-15 | 2012-01-11 | セイコーエプソン株式会社 | Semiconductor device and manufacturing method thereof |
JP5125314B2 (en) * | 2007-08-22 | 2013-01-23 | セイコーエプソン株式会社 | Electronic equipment |
JP5748397B2 (en) * | 2009-07-27 | 2015-07-15 | ローム株式会社 | Organic EL device |
JP5386302B2 (en) * | 2009-10-27 | 2014-01-15 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP5400597B2 (en) * | 2009-12-15 | 2014-01-29 | ルネサスエレクトロニクス株式会社 | Semiconductor device and electronic device |
JP2010268010A (en) * | 2010-08-31 | 2010-11-25 | Sony Chemical & Information Device Corp | Electronic component, junction and method of manufacturing the same |
WO2013046455A1 (en) * | 2011-09-30 | 2013-04-04 | パイオニア株式会社 | Organic el module and method of manufacture thereof |
JP2013030789A (en) * | 2012-09-10 | 2013-02-07 | Seiko Epson Corp | Packaging structure and manufacturing method therefor |
JP5799993B2 (en) * | 2013-08-16 | 2015-10-28 | 株式会社ニコン | Substrate bonding apparatus and substrate bonding method |
-
2004
- 2004-09-24 JP JP2004276596A patent/JP4151634B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3731267A1 (en) * | 2019-04-25 | 2020-10-28 | Infineon Technologies AG | Semiconductor module and method for producing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2006093383A (en) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8142602B2 (en) | Method for mounting semiconductor device | |
JP4218622B2 (en) | Manufacturing method of semiconductor device | |
KR100643986B1 (en) | Semiconductor device, manufacturing method therefor, circuit substrate, electrooptic apparatus, and eletronic apparatus | |
KR100546346B1 (en) | Method for forming redistribution bump, semiconductor chip and mount structure fabricated using same | |
JP3994989B2 (en) | Semiconductor device, circuit board, electro-optical device, and electronic apparatus | |
US20080093738A1 (en) | Chip structure and wafer structure | |
JP4151634B2 (en) | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE | |
JP3938128B2 (en) | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE | |
US7893533B2 (en) | Semiconductor device, mounting structure, electro-optical apparatus, electronic system, and method for manufacturing electronic component | |
JP2009079911A (en) | Inspection jig and method of manufacturing the same | |
US20120138968A1 (en) | Semiconductor package and display panel assembly having the same | |
JP4329661B2 (en) | Semiconductor device, circuit board, and electro-optical device | |
JP2005321707A (en) | Liquid crystal display device | |
JP2007042777A (en) | Semiconductor device and manufacturing method thereof, circuit board, electrooptical device, and electronic apparatus | |
CN100468668C (en) | Method for mounting semiconductor device, circuit board, electrooptic device, and electronic device | |
JP4635676B2 (en) | Manufacturing method of semiconductor device | |
JP2004281896A (en) | Semiconductor device and its producing method, circuit board and electronic apparatus | |
JP2001274193A (en) | Semiconductor device and method of manufacturing the same | |
JP2009076645A (en) | Semiconductor device | |
JP2010157770A (en) | Semiconductor device, circuit board, electro-optical device, and electronic apparatus | |
JP2008091611A (en) | Semiconductor device, electronic device, and manufacturing method of electronic device | |
JPH0732953U (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |