JP4006023B2 - 集積回路 - Google Patents

Description

本発明は集積回路に関する。
集積回路は静電放電（ＢＳＤ）に対して保護されなければならない。そのためにそれらの接続ピンは一般に相応の保護構造を設けられている。ＥＳＤ保護構造はたいていの場合、回路の接続パッドと供給電位との間に配置されるフィールド酸化物トランジスタである。ＥＳＤ保護構造の課題は、ＥＳＤの生起の際にその際に生ずる電荷を無障害でその放電経路を経て導き出すことである。ＥＳＤ保護構造としてのフィールド酸化物トランジスタの場合にはたとえばそのチャネルが放電経路を形成する。
本発明の課題は、改善されたＥＳＤ保護を有する集積回路を提供することにある。
この課題は請求項１による集積回路により解決される。
本発明の実施態様は従属請求項にあげられている。
本発明は、絶縁範囲の両側に位置し、集積回路のそれぞれの接続パッドと接続され、また寄生的なすなわち回路技術的に設けられているのではない電界効果トランジスタを形成する等しい導電形の２つの隣接するドープされた範囲が、ＥＳＤにより特に危険にさらされるという認識に基づいている。ドープ範囲が相い異なる導電形であれば、それらは相応の寄生的なダイオードを形成し、それが同じくＥＳＤにより危険にさらされる。
以下図面により本発明を一層詳細に説明する。
図１および図２は本発明の実施例の詳細を断面図で示す。
図３は実施例を回路図で示す。
図１による実施例では基板３の表面に横方同に隣接するドープされた２つの範囲２が配置されており、それらの間に絶縁範囲１が位置している。図１中の絶縁範囲１はいわゆるＬＯＣＯＳ領域（ＬＯＣＯＳ＝シリコンの局部的酸化）である。ドープ範囲２および絶縁範囲１は寄生的な半導体要素Ｔｐａｒ、この場合には寄生的なトランジスタを形成する。
ドープ範囲２は等しい導電形であり、この実施例ではそれらはｎドープされている。しかし本発明の他の実施例ではそれらは共にｐドープされていてもよい。しかしドーピング濃度およびドーパントの導電形はドープ範囲２において相い異なっていてよい。ドープ範囲２は基板１の代わりにたとえばエピタキシー層に位置していてもよい。ドープ範囲２は拡散範囲（図示されているような）、ウェルまたはいわゆるＬＤＤ領域（ＬＤＤ＝弱ドープドレイン）もしくはこれらの組み合わせであってよい。ＬＤＤ領域は、その縁部においてその内部よりも低いドーピング濃度を有するドレイン領域である。
基叛３はドープ範囲２の伝導形と反対の導電形に、すなわちこの場合にはｐ導電形にドープされている。
両方のドープ範囲２が相い異なる導電形であり、従って寄生的な半導体基板要素が寄生的なダイオードであることも可能である。このような構造にも本発明は応用可能である。
図２による実施例では絶縁範囲１はトレンチ状に基板３内に突入している（トレンチ絶縁）。他の実施例では絶縁範囲１は図１中に示されているＬＯＣＯＳ領域とトレンチ絶縁との組み合わせとして実現されていてよい。
図２中の左のドープ範囲２はｎウェル内のｎ⁺拡散として実現されており、また右のドープ範囲はＬＤＤ領域として実現されている。
このような寄生的なトランジスタＴｐａｒはたとえば、ドープ範囲２が、回路技術的に設けられているすなわち寄生的ではない２つの異なる隣接するトランジスタのドレインまたはソース領域であるところに存在する。しかし、ドープ範囲２の１つはたとえばガードリングであってもよい。
図３は本発明の実施例を概略回路図で示し、図１または図２による寄生的トランジスタはドープ範囲２が集積回路のそれぞれの接続パッド４と接続されているように形成されている。接続パッド４の１つは同様に集積回路の接続ピン５と接続されている。このような接続は通常いわゆるボンディングワイヤにより製造される。接続ピン５は集積回路の外部端子である。他方の端子４は接続ピン５と接続されていない。それはたとえば測定ピンにより接触し得る測定点であってよい。このような接続パッド４は測定の実行中に、接続ピン５と接続されている接続パッド４と同じく、ＥＳＤによる危険にさらされている。本発明の他の実施例では両接続パッド４はそれぞれ接続ピン５と接続されていてもよいし、両接続パッド４のいずれとも接続されていなくてもよい。
図３はさらに、そのチャネルパスで接続パッド４の１つまたは相応のドープ範囲２と集積回路の供給電位ＶＳＳ、この場合には接地電位との間に接続されているフィールド酸化物トランジスタ形態のＥＳＤ保護構造Ｔ_ESDを示す。そのゲートは同じく接続パッド４と接続されている。このようなＥＳＤ保護構造Ｔ_ESDは本発明の他の実施例では、両方のドープ範囲２に設けられていてもよい。
一般に集積回路では集積回路のすべての接続ピン５が、相い異なる供給電位、たとえば接地電位および電位ＶＤＤと接続されていてよい少なくとも１つのＥＳＤ保護構造Ｔ_ESDを設けられている。接続ピン５と接続されている２つの接続パッド４の間にＥＳＤ保護構造Ｔ_ESDを設けることも知られている。後者は特に、これらの両接続ピン５が供給電位端子である場合である。
本発明によれば、いま、横方向の絶縁範囲１の長さＬは接続パッド４と接続されているＥＳＤ保護構造Ｔ_ESDの最大の放電経路の長さよりも大きく、またはそれに等しい。これにより、そのオーム抵抗が絶縁範囲１の長さＬと共に増大するので、寄生的なトランジスタＴｐａｒのＥＳＤ耐性が高められる。この長さＬが大きいほど、寄生的なトランジスタＴｐａｒは高抵抗である。本発明によれば、寄生的なトランジスタＴｐａｒの設定はＥＳＤ保護構造Ｔ_ESDのそれに関係している。これは既に高いＥＳＤ耐性に設計されているので、上記のようにして同じく寄生的なトランジスタＴｐａｒの高いＥＳＤ耐性が得られる。
試験の結果、寄生的なトランジスタＴｐａｒの特に高いＥＳＤ耐性が、絶縁範囲１の長さＬがＥＳＤ保護構造Ｔ_ESDの最大の放電経路の長さの１．５倍に少なくとも等しいときに達成されることが判明している。
知られているよにフィールド酸化物の形態のＥＳＤ保護構造Ｔ_ESDのチャネル幅は一般に他の構造、たとえば寄生的なトランジスタＴｐａｒのそれよりもはるかに大きい。このようなＥＳＤ保護構造Ｔ_ESDおよびこのような寄生的なトランジスタＴｐａｒを通る電流が等しい際にこうして前者の場合にははるかに小さい電流密度が生ずる。しかし寄生的なトランジスタＴｐａｒの前記の本発明による設定によりこれはＥＳＤ保護構造Ｔ_ESDよりも高抵抗になり、従ってＥＳＤにより惹起される等しい高さの過電圧の際に寄屋的なトランジスタＴｐａｒを経ての放電電流がＥＳＤ保護構造Ｔ_ESDを経ての放電電流よりも小さく、またより小さい電流密度が生じ、従って寄生的なトランジスタＴｐａｒのＥＳＤ耐性が高められている。

Claims (19)

1. 第一導電形の半導体基板と、
   フィールド酸化物トランジスタの形態を持ち、集積回路の各接続パッドを供給電位に接続するＥＳＤ保護構造と、
   該ＥＳＤ保護構造により保護されそして前記基板内に配置され、相互に離間した２つのドープ範囲と、所定の長さを持ち、前記ドープ範囲間に配置された絶縁領域とを有する寄生トランジスタとを備え、
   前記ＥＳＤ保護構造はＥＳＤ時放電電流を導出するための、前記フィールド酸化物トランジスタのチャネルにより規定された所定の長さの放電路を持ち、
   前記ドープされた両領域は第二導電形であり、かつ両領域は各々集積回路の各接続パッドに接続されており、更に
   前記絶縁領域の所定の長さは、前記ＥＳＤ保護トランジスタの放電路の所定の長さと等しいかそれより長い
   ことを特徴とする集積回路。
2. 前記絶縁領域の所定の長さがＥＳＤ保護構造の放電経路の所定の長さの少なくとも１．５倍に相当することを特徴とする請求項１記載の集積回路。
3. 前記ＥＳＤ保護構造が複数のＥＳＤ保護構造の１つであり、かつ各ＥＳＤ保護構造が所定の長さを持っており、更に前記絶縁領域の所定の長さが前記ＥＳＤ保護構造の最長の放電路の長さと等しいか又はより長いことを特徴とする請求項１記載の集積回路。
4. 前記絶縁領域の所定の長さが、前記ＥＳＤ保護構造の最大の放電路の所定の長さの少なくとも１．５倍であることを特徴とする請求項１記載の集積回路。
5. 前記集積回路が複数の端子ピンを持ち、端子パッドの１つが集積回路の端子ピンの１つに接続されたことを特徴とする請求項１記載の集積回路。
6. 前記接続パッドが電極に接続されていることを特徴とする請求項１記載の集積回路。
7. 前記接続パッドが測定ピンに接続されていることを特徴とする請求項１記載の集積回路。
8. 前記絶縁領域がＬＯＣＯＳ領域であることを特徴とする請求項１記載の集積回路。
9. 前記絶縁領域がトレンチ領域であることを特徴とする請求項１記載の集積回路。
10. 第一導電形の半導体基板と、
    フィールド酸化物トランジスタの形態を持ち、集積回路の各接続パッドを集積回路の他の接続パッドに接続するＥＳＤ保護構造と、
    該ＥＳＤ保護構造により保護されそして前記基板内に配置され、相互に離間した２つのドープ範囲と、所定の長さを持ち、前記ドープ範囲間に配置された絶縁領域とを有する寄生トランジスタとを備え、
    前記ＥＳＤ保護構造はＥＳＤ時放電電流を導出するための、前記フィールド酸化物トランジスタのチャネルにより規定された所定の長さの放電路を持ち、
    前記ドープされた両領域は第二導電形であり、かつ両領域は各々集積回路の各接続パッドに接続されており、更に
    前記絶縁領域の所定の長さは、前記ＥＳＤ保護トランジスタの放電路の所定の長さと等しいかそれより長い
    ことを特徴とする集積回路。
11. 前記絶縁領域の所定の長さがＥＳＤ保護構造の所定の放電経路の長さの少なくとも１．５倍に相当することを特徴とする請求項１０記載の集積回路。
12. 前記ＥＳＤ保護構造が複数のＥＳＤ保護構造の１つであり、かつ各ＥＳＤ保護構造が所定の長さを持っており、更に前記絶縁領域の所定の長さが前記ＥＳＤ保護構造の最長の放電路と等しいか又はより長いことを特徴とする請求項１０記載の集積回路。
13. 前記絶縁領域の所定の長さが、前記ＥＳＤ保護構造の最大の放電路の所定の長さの少なくとも１．５倍であることを特徴とする請求項１０記載の集積回路。
14. 前記集積回路が複数の端子ピンを持ち、端子パッドの１つが集積回路の端子ピンの１つに接続されたことを特徴とする請求項１０記載の集積回路。
15. 前記接続パッドが電極に接続されていることを特徴とする請求項１０記載の集積回路。
16. 前記接続パッドが測定ピンに接続されていることを特徴とする請求項１０記載の集積回路。
17. 前記絶縁領域がＬＯＣＯＳ領域であることを特徴とする請求項１０記載の集積回路。
18. 前記絶縁領域がトレンチ領域であることを特徴とする請求項１０記載の集積回路。
19. 前記ＥＳＤ保護構造が集積回路の各端子パッドを、供給電位と集積回路の他の端子パッドとに接続することを特徴とする請求項１０記載の集積回路。

Images