KR19990028970A - 집적 회로 - Google Patents

Abstract

본 발명은 적어도 하나의 표유 전기장 효과 트랜지스터(Tpar) 또는 표유 다이오드를 포함하고, 동일 도전형 혹은 반대 도전형의 인접한 2개의 도핑 영역(2) 및 그 사이에 배치된 절연 영역(1)을 갖는, 집적 회로에 관한 것이다. 상기 2개의 도핑 영역(2)은 각각 집적 회로의 하나의 접속 패드와 연결된다. 정전기적 방전(ESD: Electrostatic Discharges)-저항을 높이기 위해, 상기 절연 영역(1)의 가로 방향 길이(L)는 상기 접속 패드(4)와 연결된 정전기적 방전-보호 구조물(TESD: Electrostatic Discharge-Protective structures)의 최장 방전 경로보다 더 길거나 동일하다.

Description

집적 회로

집적 회로는 정전기적 방전(ESD)에 대해 보호되어야 한다. 이 때문에, 집적 회로의 접속핀에는 일반적으로 상응하는 보호 구조물이 제공된다. ESD-보호 구조물로서는 대개 접속 패드 및 회로의 공급 전위 사이에 배치된 필드 산화물 트랜지스터가 사용된다. ESD-보호 구조물의 기능은, ESD가 나타날 때 그와 동시에 형성되는 전하를 장해 없이 그것의 방전 경로를 통해 유도하는 것이다. 필드 산화물 트랜지스터가 ESD-보호 구조물로서 사용되는 경우에는 예를 들어 상기 트랜지스터의 채널이 방전 경로를 형성한다.

본 발명은 집적 회로에 관한 것이다.

본 발명은 도면을 참조하여 하기에 자세히 설명된다:

도 1 및 도 2는 본 발명의 실시예를 상세하게 도시한 횡단면도이고,

도 3은 본 발명에 따른 실시예의 회로도이다.

본 발명의 목적은, 개선된 ESD-보호물을 갖춘 집적 회로를 제공하는 것이다.

상기 목적은 청구항 1에 따른 집적 회로에 의해 달성된다.

본 발명의 개선예는 종속항에서 기술된다.

본 발명은, 집적 회로의 각각 하나의 접속 패드와 연결되어 있고 표유적인, 즉 회로 기술적으로 제공되지 않은 하나의 전기장 효과 트랜지스터를 형성하는 절연 영역이 그 사이에 배치된, 동일 도전형의 2개의 인접한 도핑 영역이 ESD에 의해 특히 해를 받는다는 인식에 기초를 두고 있다. 도핑 영역의 도전형이 상이한 경우에는, 상기 도핑 영역이 마찬가지로 ESD에 의해 손상되는 상응하는 표유 다이오드를 형성한다.

도 1에 따른 실시예에서 기판(3)의 표면에는 가로 방향으로 인접한 2개의 도핑 영역(2)이 배치되며, 상기 도핑 영역(2) 사이에는 절연 영역(1)이 있다. 도 1에서 상기 절연 영역(1)은 소위 LOCOS-영역(LOCOS = Local Oxidation of Silicon)이다. 도핑 영역(2) 및 절연 영역(1)은 표유 반도체 소자(Tpar)를 형성하는데, 본 경우에는 표유 트랜지스터를 형성한다.

도핑 영역(2)은 동일 도전형이며, 본 실시예에서는 n-도핑 되었다. 하지만 본 발명의 다른 실시예에서 도핑 영역은 p-도핑될 수도 있다. 또한, 도펀트 집중 및 도펀트의 종류는 도핑 영역(2)에서 상이할 수 있다. 도핑 영역(2)은 기판(3) 내부 대신에 예컨대 에피텍셜 성장층내에 있을 수도 있다. 도핑 영역(2)은 (도시된 바와 같은) 확산 영역, 웰 또는 소위 LDD-영역(LDD = Lightly Doped Drain) 또는 상기 대체 영역들의 조합 영역일 수 있다. LDD-영역은 상기 영역의 에지에서 그것의 내부로서 적은 도펀트 집중을 갖는 드레인 영역이다.

기판(3)은 도핑 영역(2)의 도전형과 반대인 도전형으로서, 본 경우에는 p-도핑 되었다.

상기 2개의 도핑 영역(2)이 상이한 도전형을 가질 수 있기 때문에, 결과적으로 표유 반도체 소자(Tpar)는 표유 다이오드이다. 본 발명은 상기와 같은 구조물에도 사용될 수 있다.

도 2에 따른 실시예에서 절연 영역(1)은 트렌치 형태로 기판(3)내로 돌출 된다(트렌치 절연). 다른 실시예에서 상기 절연 영역(1)은 도 1에 도시된 LOCOS-영역 및 트렌치 절연의 조합 영역으로서 실현될 수 있다.

도 2의 좌측 도핑 영역(2)은 n-웰내에서 n⁺-확산으로서 실현되고, 우측 도핑 영역은 LDD-영역으로서 실현된다.

상기 방식의 표유 트렌지스터(Tpar)는 예컨대 도핑 영역(2)이 상이한 2개의 인접 트렌지스터의 드레인-영역 또는 소스-영역인 장소에 제공되며, 상기 트렌지스터는 회로 기술적으로, 즉 비표유적으로 제공된다. 그러나, 상기 도핑 영역(2) 중 한 영역은 예컨대 가아드링(Guardring)일 수도 있다.

도 3은 본 발명의 실시예를 참조로 한 개략적인 회로도로서, 상기 실시예의 표유 트랜지스터는 도 1 및 도 2에 따라 형성될 수 있으며, 도핑 영역(2)은 집적 회로의 각각 하나의 접속 패드(4)와 접속되어 있다. 상기 접속 패드(4) 중에서 한 패드는 재차 집적 회로의 접속핀(5)과 접속된다. 상기 방식의 접속은 통상적으로 소위 본딩 와이어에 의해 이루어진다. 접속핀(5)은 집적 회로의 외부 접속부이다. 다른 접속 패드(4)는 접속핀(5)과 접속되어 있지 않다. 상기 접속 패드는 예를 들어 하나의 측정용 스파이크에 의해 콘택팅 가능한 하나의 측정점을 나타낼 수 있다. 상기 방식의 접속 패드(4)는 측정을 실시하는 동안 접속핀(5)과 접속된 접속 패드(4)와 마찬가지로 ESD에 의해 장해를 입는다.

본 발명의 다른 실시예에서 2개의 접속 패드(4)는 각각 하나의 접속핀(5)과 접속되거나 또는 2개 중 어느 것과도 접속되지 않을 수도 있다.

도 3은 또한, 상기 접속 패드(4) 중 하나의 패드 또는 상응하는 도핑 영역(2) 및 본 경우에는 접지인 집적 회로의 공급 전위 사이에서 채널 구간(이것은 트랜지스터의 방전 경로이다)에 접속된, 필드 산화물 트랜지스터의 형태로 된 ESD-보호 구조물(TESD)을 보여준다. 트랜지스터의 게이트도 마찬가지로 접속 패드(4)와 접속되어 있다. 상기 방식의 ESD-보호 구조물(TESD)은 본 발명의 다른 실시예에서 또한 도핑된 2개의 영역(2)에도 제공될 수 있다.

집적 회로에서 한 집적 회로의 모든 접속핀(5)은 일반적으로 적어도 하나의 ESD-보호 구조물(TESD)을 포함하며, 상기 구조물은 예컨대 접지 및 전위(VDD)와 같은 상이한 공급 전위와 접속될 수 있다. 접속핀(5)과 접속된 2개의 접속 패드(4) 사이에 하나의 ESD-보호 구조물(TESD)이 제공되는 것도 또한 공지되어 있다. 후자의 경우는 특히, 상기 2개의 접속핀(5)이 공급 전위 단자인 경우이다.

절연 영역(1)의 가로 방향 길이(L)는 접속 패드(4)와 접속된 ESD-보호 구조물(TESD)의 최장 방전 경로의 길이보다 더 길거나 또는 같은 것이 바람직하다. 그럼으로써 표유 트랜지스터(Tpar)의 정전기적 방전(ESD: Electrostatic Discharges)-저항이 상승되는데, 그 이유는 상기 트랜지스터의 오옴 저항은 절연 영역(1)의 길이에 따라 증가하기 때문이다. 길이(L)가 길면 길수록 표유 트랜지스터(Tpar)의 오옴 저항은 높아진다. 표유 트랜지스터(Tpar)의 설계는 ESD-보호 구조물(TESD)에 의존한다. 표유 트랜지스터는 이미 높은 ESD-저항으로 설계되었기 때문에, 기술한 방법에 의해 표유 트랜지스터(Tpar)도 마찬가지로 높은 ESD-저항에 도달된다.

절연 영역(1)의 길이(L)가 적어도 ESD-보호 구조물(TESD)의 최장 방전 경로 길이의 1.5배인 경우에, 표유 트랜지스터(Tpar)가 매우 높은 ESD-저항에 도달된다는 실험 결과가 얻어졌다.

필드 산화물 트랜지스터의 형태로 된 ESD-보호 구조물(TESD)의 채널폭은 일반적으로, 예컨대 표유 트랜지스터(Tpar)의 구조물과 다른 구조물의 채널폭보다 훨씬 더 크다는 것은 공지되어 있다. 상기 방식의 ESD-보호 구조물(TESD) 및 상기와 같은 표유 트랜지스터(Tpar)를 통과하는 전류 흐름이 동일한 경우에는, 그에 의해 우선 휠씬 더 작은 전류 밀도가 얻어진다. 표유 트랜지스터(Tpar)를 전술한 바와 같이 본 발명에 따라 설계함으로써 트랜지스터는 ESD-보호 구조물(TESD) 보다 고오옴이 되며, 그 결과 ESD로부터 기인하는 동일한 레벨의 과전압시에는 표유 트랜지스터(Tpar)를 통과하는 방전 전류가 ESD-보호 구조물(TESD)을 통과하는 방전 전류의 보다 더 적기 때문에 비교적 작은 전류 밀도가 얻어지고, 그럼으로써 표유 트랜지스터(Tpar)의 ESD-저항이 상승된다.

Claims (6)

1. - 집적 회로의 각각 하나의 접속 패드(4)와 접속된 2개의 도핑 영역(2) 사이에 가로 방향으로 배치된 절연 영역(1)을 포함하며,

   - 상기 도핑 영역(2) 및 절연 영역(1)은 하나의 표유 반도체 소자(Tpar)를 형성하고,

   - 상기 접속 패드(4) 중 적어도 하나의 접속 패드(4)는 적어도 하나의 ESD-보호 구조물(TESD)을 통해 집적 회로의 각각 하나의 공급 전위(VSS) 및/또는 다른 접속 패드(4)와 접속되며, 이 경우 모든 ESD-보호 구조물(TESD)은 정전기적 방전의 경우에 방전 전류의 관류를 유도하는 방전 경로를 포함하고,

   - 상기 절연 영역(1)의 가로 방향 길이(L)는 ESD-보호 구조물(TESD)의 최장 방전 경로 길이보다 길거나 또는 같은 것을 특징으로 하는 집적 회로.
2. 제 1항에 있어서,

   상기 절연 영역(1)의 길이(L)는 적어도 ESD-보호 구조물(TESD)의 최장 방전 경로 길이의 1.5배인 것을 특징으로 하는 집적 회로.
3. 제 1항 또는 제 2항에 있어서,

   접속 패드(4) 중 하나의 접속 패드는 집적 회로의 접속핀(5)과 접속되어 있는 것을 특징으로 하는 집적 회로.
4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,

   접속 패드(4) 중 하나의 접속 패드는 예컨대 측정용 스파이크와 같은 전극과 접속될 수 있는 것을 특징으로 하는 집적 회로.
5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,

   상기 절연 영역(1)은 LOCOS-영역인 것을 특징으로 하는 집적 회로.
6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,

   상기 절연 영역(1)은 트렌치 절연인 것을 특징으로 하는 집적 회로.