JP3946724B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3946724B2 JP3946724B2 JP2004298865A JP2004298865A JP3946724B2 JP 3946724 B2 JP3946724 B2 JP 3946724B2 JP 2004298865 A JP2004298865 A JP 2004298865A JP 2004298865 A JP2004298865 A JP 2004298865A JP 3946724 B2 JP3946724 B2 JP 3946724B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- silicon
- trench
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 157
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 157
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 126
- 229910052710 silicon Inorganic materials 0.000 claims description 126
- 239000010703 silicon Substances 0.000 claims description 126
- 239000000758 substrate Substances 0.000 claims description 97
- 238000001312 dry etching Methods 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 77
- 238000002955 isolation Methods 0.000 claims description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 33
- 238000000206 photolithography Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 31
- 238000000059 patterning Methods 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 238000009271 trench method Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 93
- 239000007789 gas Substances 0.000 description 38
- 238000001020 plasma etching Methods 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000007795 chemical reaction product Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910003090 WSe2 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
本発明は、半導体装置の製造方法に関し、特にシリコン基板にシャロートレンチアイソレーションを形成するための基板加工方法に関するものである。
半導体装置における素子分離には、ＬＯＣＯＳ（Local Oxidation Of Silicon）法が一般的に用いられてきた。しかし、このＬＯＣＯＳ法では素子形成領域への酸化膜侵食（バーズビーク）が発生するため、単位面積当たりの素子形成領域が減少し、近年のＵＬＳＩの微細化には対応できなくなってきている。このため、最近では、シリコン基板にトレンチを形成した後に、そのトレンチを絶縁膜で埋め込んで素子分離を行うシャロートレンチアイソレーション法が注目されてきている。
上記のシャロートレンチアイソレーションプロセスの従来技術１について図７（ａ）〜（ｆ）を参照しながら説明する。
図７(ａ)に示すように、シリコン基板２０１上の全面に厚さ１０ｎｍ程度のシリコン酸化膜２０２を形成し、続いて厚さ１６０ｎｍ程度のシリコン窒化膜２０３を形成する。その後、図７（ｂ）に示すように、フォトリソグラフィー技術によりフォトレジスト２０５を形成し、このフォトレジスト２０５をマスクに前記シリコン窒化膜２０３と前記シリコン酸化膜２０２をドライエッチングによりパターン化する。その後、フォトレジストを除去し（図７（ｃ）参照）、シリコン窒化膜２０３をマスクにシリコン基板２０１にドライエッチングにより２００ｎｍ程度のトレンチ２０６を形成する（図７（ｄ）参照）。 次に、図７（ｅ）に示すように、ＣＶＤ技術によりトレンチ２０６を埋めるようにシリコン基板２０１上にシリコン酸化膜２０７を形成する。さらに、ＣＭＰ（Chemical Mechanical polishing）技術にてトレンチ２０６の内部のみにシリコン酸化膜２０７が残るように研磨し、ウェットエッチングにてシリコン窒化膜２０３とシリコン酸化膜２０２を除去することで、シャロートレンチアイソレーションが形成される（図７（ｆ）参照）。
図７(ａ)に示すように、シリコン基板２０１上の全面に厚さ１０ｎｍ程度のシリコン酸化膜２０２を形成し、続いて厚さ１６０ｎｍ程度のシリコン窒化膜２０３を形成する。その後、図７（ｂ）に示すように、フォトリソグラフィー技術によりフォトレジスト２０５を形成し、このフォトレジスト２０５をマスクに前記シリコン窒化膜２０３と前記シリコン酸化膜２０２をドライエッチングによりパターン化する。その後、フォトレジストを除去し（図７（ｃ）参照）、シリコン窒化膜２０３をマスクにシリコン基板２０１にドライエッチングにより２００ｎｍ程度のトレンチ２０６を形成する（図７（ｄ）参照）。 次に、図７（ｅ）に示すように、ＣＶＤ技術によりトレンチ２０６を埋めるようにシリコン基板２０１上にシリコン酸化膜２０７を形成する。さらに、ＣＭＰ（Chemical Mechanical polishing）技術にてトレンチ２０６の内部のみにシリコン酸化膜２０７が残るように研磨し、ウェットエッチングにてシリコン窒化膜２０３とシリコン酸化膜２０２を除去することで、シャロートレンチアイソレーションが形成される（図７（ｆ）参照）。
図７（ｆ）のように形成されたシャロートレンチアイソレーションの素子分離領域幅ＷＳｔ２は、シリコン窒化膜２０３をマスクとしたシリコン基板２０１へのドライエッチングにより形成したトレンチ２０６の幅ＷＳｅ２で決まり（図７（ｄ）参照）、狭い面積で優れた素子分離特性をもつため、シャロートレンチアイソレーション法は近年の微細化に適した素子分離技術の主流となってきている。
上述のようにシャロートレンチアイソレーションの素子分離領域幅ＷＳｔ２はシリコン窒化膜２０３をマスクとしたシリコン基板２０１へのドライエッチングにより形成したトレンチ２０６の幅ＷＳｅ２で決まるため、シャロートレンチアイソレーションを精度良く形成するには、マスクとなるシリコン窒化膜２０３の加工精度が重要になる。さらに今後、素子の集積度が進むと素子分離領域幅を狭くする必要があり、そのためには前記トレンチ２０６を極微細幅で形成することが重要になる。具体的には、（１）パターン疎密依存のない、垂直なシリコン窒化膜の加工、（２）フォトリソグラフィ技術にて形成するフォトレジストのパターン間隔幅に限界がある場合は、フォトレジストのパターン間隔幅より狭くなるようなシリコン窒化膜の加工、（３）フォトレジストの剥離残渣を生じさせないシリコン窒化膜の加工が要求される。
ここで、上記（２）のフォトレジストのパターン間隔幅の限界とは、フォトリソグラフィ技術の限界解像幅（限界解像力）であり、限界解像幅をＲとすると、光学原理上では、Ｒ＝ｋ１×λ／ＮＡで表される。なお、λはフォトリソグラフィの光源波長、ＮＡは投影レンズの開口数、ｋ１はレジスト材料自体の解像力やプロセスの制御性で決まる値である。λやＮＡは使用する露光装置によって変わるが、現在の半導体量産レベルでの最先端露光機であるＡｒＦ露光機の場合、λ：１９３ｎｍ、ＮＡ：０．７０であり、ｋ１：０．４０として計算すると、Ｒ＝０．４０×１９３ｎｍ／０．７０＝１１０ｎｍである。
ここで、上記（２）のフォトレジストのパターン間隔幅の限界とは、フォトリソグラフィ技術の限界解像幅（限界解像力）であり、限界解像幅をＲとすると、光学原理上では、Ｒ＝ｋ１×λ／ＮＡで表される。なお、λはフォトリソグラフィの光源波長、ＮＡは投影レンズの開口数、ｋ１はレジスト材料自体の解像力やプロセスの制御性で決まる値である。λやＮＡは使用する露光装置によって変わるが、現在の半導体量産レベルでの最先端露光機であるＡｒＦ露光機の場合、λ：１９３ｎｍ、ＮＡ：０．７０であり、ｋ１：０．４０として計算すると、Ｒ＝０．４０×１９３ｎｍ／０．７０＝１１０ｎｍである。
上記（１）への対策として、例えば、特開２０００−２３５９６９号公報（特許文献１）に従来技術２が開示されている。この従来技術２におけるシリコン窒化膜のパターニングまでを図８（ａ）〜（ｄ）に示し、図７と同一の要素には同一の符号を付している。図８(ａ)はシリコン基板２０１上にシリコン酸化膜２０２及びシリコン窒化膜２０３を順次積層した状態を表し、図８（ｂ）はシリコン窒化膜２０３上にフォトレジスト２０５がパターニング形成された状態を表し、図８（ｃ）はフォトレジスト２０５をマスクにシリコン窒化膜をドライエッチングした状態を表し、図８（ｄ）はフォトレジストを除去した状態を表している。この従来技術２によれば、ＣＦ4／ＣＨＦ3／ＡｒガスにＯ2を添加し、酸素ラジカルによるドライエッチング時に発生するフロロカーボンポリマーのパターン側壁への付着を抑制することで比較的パターン依存が少なく、垂直にシリコン窒化膜をドライエッチングすることができる。
しかしながら、この従来技術２では、図８（ｃ）のドライエッチングに際して、エッチングガスにＯ2を添加しているが故に、フォトレジスト２０５が寸法ＣＤ３（＝（ＷＬｄ３―ＷＬｄ３'）／２＝２〜５ｎｍ程度）分後退する。その結果、ドライエッチング後のシリコン窒化膜のパターン間隔ＷＳｅ３は、ドライエッチング前のフォトレジスト２０５のパターン間隔ＷＳｄ３（図８（ｂ）参照）より広くなるため、上記（２）を満足することはできない。
しかしながら、この従来技術２では、図８（ｃ）のドライエッチングに際して、エッチングガスにＯ2を添加しているが故に、フォトレジスト２０５が寸法ＣＤ３（＝（ＷＬｄ３―ＷＬｄ３'）／２＝２〜５ｎｍ程度）分後退する。その結果、ドライエッチング後のシリコン窒化膜のパターン間隔ＷＳｅ３は、ドライエッチング前のフォトレジスト２０５のパターン間隔ＷＳｄ３（図８（ｂ）参照）より広くなるため、上記（２）を満足することはできない。
また、上記従来技術２の対策として、上記特開２０００−２３５９６９号公報（特許文献１）に従来技術３が開示されている。この従来技術３におけるシリコン窒化膜のパターニングまでを図９（ａ）〜（ｅ）に示し、図７と同一の要素には同一の符号を付している。図９(ａ)はシリコン基板２０１上にシリコン酸化膜２０２及びシリコン窒化膜２０３を順次積層した状態を表し、図９（ｂ）はシリコン窒化膜２０３上にフォトレジスト２０５がパターニング形成された状態を表し、図９（ｃ）はフォトレジスト２０５の表面にイオン注入している状態を表し、図９（ｄ）はイオン注入後のフォトレジスト２０５をマスクにシリコン窒化膜をドライエッチングした状態を表し、図９（ｅ）はフォトレジストを除去した状態を表している。この従来技術２によれば、図９（ｃ）に示すように、フォトレジスト２０５表面にイオン２１０を注入することにより、フォトレジスト２０５の表面に硬化層２０５ａを形成して酸素ラジカルに対する耐性が高められるため、シリコン窒化膜２０３のドライエッチング中のフォトレジストの後退を防ぐことが可能となる。
しかしながら、この従来技術３では、フォトレジストにイオンを注入して硬化層２０５を形成しているが故に、シリコン窒化膜２０３をドライエッチングした後のフォトレジストの剥離が難しく、さらに図９（ｅ）に示すように、剥離後には注入イオンと酸素原子からなる酸化物系の残渣２１１が発生する問題がある。
しかしながら、この従来技術３では、フォトレジストにイオンを注入して硬化層２０５を形成しているが故に、シリコン窒化膜２０３をドライエッチングした後のフォトレジストの剥離が難しく、さらに図９（ｅ）に示すように、剥離後には注入イオンと酸素原子からなる酸化物系の残渣２１１が発生する問題がある。
また、例えば、特開２００１−９３９７０号公報（特許文献２）には別の従来技術４が開示されている。この従来技術４におけるシリコン窒化膜のパターニングまでを図１０（ａ）〜（ｄ）に示し、図７と同一の要素には同一の符号を付している。図１０(ａ)はシリコン基板２０１上にシリコン酸化膜２０２及びシリコン窒化膜２０３を順次積層した状態を表し、図１０（ｂ）はシリコン窒化膜２０３上にフォトレジスト２０５がパターニング形成された状態を表し、図１０（ｃ）はフォトレジストをマスクとしてドライエッチングによりシリコン窒化膜にテーパ側面を有するトレンチを形成した状態を表し、図１０（ｄ）はシリコン窒化膜をマスクにシリコン基板をドライエッチングしてトレンチを形成した状態を表している。
この従来技術４によれば、シリコン窒化膜２０３のドライエッチングの際に、ＲＦパワーを高くしたり、ドライエッチングガス流量比（ＣＦ4／ＣＨＦ3）を低くすることで、テーパ形状にシリコン窒化膜２０３をトレンチ加工してパターン間隔ＷＳｅ５（図１０（ｃ）参照）をフォトレジストのパターン間隔ＷＳｄ５（図１０（ｂ）参照）より狭くすることは可能となるが、シリコン窒化膜２０３の加工形状がテーパとなっていることから、シリコン基板２０１にトレンチエッチングを行う際のマスクとなるシリコン窒化膜２０３のトレンチのテーパ側面がトレンチエッチング中に後退する。その結果、シリコン基板２０１にトレンチエッチング後のパターン間隔ＷＳｔ５は、トレンチエッチング前の上記パターン間隔ＷＳｅ５よりも広まってしまう。
この従来技術４によれば、シリコン窒化膜２０３のドライエッチングの際に、ＲＦパワーを高くしたり、ドライエッチングガス流量比（ＣＦ4／ＣＨＦ3）を低くすることで、テーパ形状にシリコン窒化膜２０３をトレンチ加工してパターン間隔ＷＳｅ５（図１０（ｃ）参照）をフォトレジストのパターン間隔ＷＳｄ５（図１０（ｂ）参照）より狭くすることは可能となるが、シリコン窒化膜２０３の加工形状がテーパとなっていることから、シリコン基板２０１にトレンチエッチングを行う際のマスクとなるシリコン窒化膜２０３のトレンチのテーパ側面がトレンチエッチング中に後退する。その結果、シリコン基板２０１にトレンチエッチング後のパターン間隔ＷＳｔ５は、トレンチエッチング前の上記パターン間隔ＷＳｅ５よりも広まってしまう。
本発明は上記の問題点に鑑み、シャローアイソレーション形成時のトレンチエッチングのマスクとなるシリコン窒化膜のパターニングにおいて、フォトリソグラフィ技術の限界解像幅よりも狭いパターン間隔で、垂直にシリコン窒化膜を加工することを実現する半導体装置の製造方法を提供することを課題とする。
かくして、本発明によれば、シリコン基板上にシリコン酸化膜及びシリコン窒化膜を順次形成し、その上にシリコン窒化酸化膜を形成する第１の工程と、
前記シリコン基板の素子分離領域に対応する位置に開口部を有するレジストパターンをフォトリソグラフィ法により前記シリコン窒化酸化膜上に形成する第２の工程と、
前記レジストパターンをマスクとして用い、かつＣＦ 4 とＣＨＦ 3 とＡｒとの混合ガス又はＣＦ 4 とＣＨＦ 3 とＡｒとＯ 2 との混合ガス又はＣＦ 4 とＣＨＦ 3 とＯ 2 との混合ガスをドライエッチングガスとして用いるドライエッチングを行って、前記シリコン窒化酸化膜に、基板側へ向かって相互に接近する方向に傾斜する一対のテーパ側面部を対向側面に有するトレンチを形成する第３の工程と、
前記レジストパターン及び前記シリコン窒化酸化膜をマスクとして、前記シリコン窒化膜及び前記シリコン酸化膜をドライエッチングによりパターニングする第４の工程を有し、
前記第３の工程が、前記トレンチの深さの上半分まで前記一対のテーパ側面部を基板平面に対して第１の角度θ1で形成し、その後、前記一対のテーパ側面部の各下端から前記シリコン窒化膜に到達するまで、基板平面に対して前記第１の角度θ1以上の第２の角度θ2で下部側面部を形成することにより、前記トレンチを形成する半導体装置の製造方法。（第１の製造方法）が提供される。
前記シリコン基板の素子分離領域に対応する位置に開口部を有するレジストパターンをフォトリソグラフィ法により前記シリコン窒化酸化膜上に形成する第２の工程と、
前記レジストパターンをマスクとして用い、かつＣＦ 4 とＣＨＦ 3 とＡｒとの混合ガス又はＣＦ 4 とＣＨＦ 3 とＡｒとＯ 2 との混合ガス又はＣＦ 4 とＣＨＦ 3 とＯ 2 との混合ガスをドライエッチングガスとして用いるドライエッチングを行って、前記シリコン窒化酸化膜に、基板側へ向かって相互に接近する方向に傾斜する一対のテーパ側面部を対向側面に有するトレンチを形成する第３の工程と、
前記レジストパターン及び前記シリコン窒化酸化膜をマスクとして、前記シリコン窒化膜及び前記シリコン酸化膜をドライエッチングによりパターニングする第４の工程を有し、
前記第３の工程が、前記トレンチの深さの上半分まで前記一対のテーパ側面部を基板平面に対して第１の角度θ1で形成し、その後、前記一対のテーパ側面部の各下端から前記シリコン窒化膜に到達するまで、基板平面に対して前記第１の角度θ1以上の第２の角度θ2で下部側面部を形成することにより、前記トレンチを形成する半導体装置の製造方法。（第１の製造方法）が提供される。
また、本発明によれば、シリコン基板上にシリコン酸化膜及びシリコン窒化膜を順次形成し、その上にシリコン基板側の下層のポリシリコン膜と上層のシリコン窒化酸化膜からなる複層膜を形成する第1の工程と、
前記シリコン基板の素子分離領域に対応する位置に開口部を有するレジストパターンをフォトリソグラフィ法により前記複層膜上に形成する第２の工程と、
前記レジストパターンをマスクとして用い、かつＣＦ 4 とＣＨＦ 3 とＡｒとの混合ガス又はＣＦ 4 とＣＨＦ 3 とＡｒとＯ 2 との混合ガス又はＣＦ 4 とＣＨＦ 3 とＯ 2 との混合ガスをドライエッチングガスとして用いるドライエッチングを行って、前記複層膜に、基板側へ向かって相互に接近する方向に傾斜する一対のテーパ側面部を対向側面に有するトレンチを形成する第３の工程と、
前記レジストパターン及び前記複層膜をマスクとして、前記シリコン窒化膜及び前記シリコン酸化膜をドライエッチングによりパターニングする第４の工程を有し、
前記第３の工程が、前記トレンチの深さの上半分まで前記一対のテーパ側面部を基板平面に対して第１の角度θ1で形成し、その後、前記一対のテーパ側面部の各下端から前記シリコン窒化膜に到達するまで、基板平面に対して前記第１の角度θ1以上の第２の角度θ2で下部側面部を形成することにより、前記トレンチを形成する半導体装置の製造方法（第２の製造方法）が提供される。
前記シリコン基板の素子分離領域に対応する位置に開口部を有するレジストパターンをフォトリソグラフィ法により前記複層膜上に形成する第２の工程と、
前記レジストパターンをマスクとして用い、かつＣＦ 4 とＣＨＦ 3 とＡｒとの混合ガス又はＣＦ 4 とＣＨＦ 3 とＡｒとＯ 2 との混合ガス又はＣＦ 4 とＣＨＦ 3 とＯ 2 との混合ガスをドライエッチングガスとして用いるドライエッチングを行って、前記複層膜に、基板側へ向かって相互に接近する方向に傾斜する一対のテーパ側面部を対向側面に有するトレンチを形成する第３の工程と、
前記レジストパターン及び前記複層膜をマスクとして、前記シリコン窒化膜及び前記シリコン酸化膜をドライエッチングによりパターニングする第４の工程を有し、
前記第３の工程が、前記トレンチの深さの上半分まで前記一対のテーパ側面部を基板平面に対して第１の角度θ1で形成し、その後、前記一対のテーパ側面部の各下端から前記シリコン窒化膜に到達するまで、基板平面に対して前記第１の角度θ1以上の第２の角度θ2で下部側面部を形成することにより、前記トレンチを形成する半導体装置の製造方法（第２の製造方法）が提供される。
本発明の第１及び第２の半導体装置の製造方法によれば、シリコン窒化酸化膜をドライエッチングする際に、シリコン基板側へ向かって相互に接近する方向に傾斜する一対のテーパ側面部を対向側面に有するトレンチを形成することにより、そのトレンチをフォトレジストのパターン間隔、さらに言えばフォトリソグラフィ法の限界解像幅より狭い幅で確実に形成することができる。しかも、フォトリソグラフィ法によるフォトレジストのパターニング時の反射防止膜としてシリコン窒化酸化膜を利用できるので、素子分離領域に対応して形成されるフォトレジストのパターン間隔及び形状の精度向上が可能となる。
したがって、フォトレジスト及びシリコン窒化酸化膜をマスクとしてドライエッチングを行うことにより、下層のシリコン窒化膜及びシリコン酸化膜の積層膜に、フォトリソグラフィ法の限界解像幅より狭い幅の第２のトレンチを垂直に形成することができる。
このように、フォトリソグラフィ法の限界解像幅より幅の狭い第２のトレンチを高精度にシリコン窒化膜及びシリコン酸化膜の積層膜に形成することができる結果、この積層膜をマスクとしてドライエッチングを行うことにより、シリコン基板上にフォトリソグラフィ技術の限界解像幅よりも狭い第３のトレンチを高精度に形成することができ、さらにこの第３のトレンチに素子分離絶縁膜を埋め込むことにより、従来技術の上記課題（１）、（２）及び（３）を解消しながら、素子分離領域幅が上記限界解像幅よりも狭いシャロートレンチアイソレーションを高精度に形成することができる。
よって、半導体素子のより一層の微細化を実現することができる。
したがって、フォトレジスト及びシリコン窒化酸化膜をマスクとしてドライエッチングを行うことにより、下層のシリコン窒化膜及びシリコン酸化膜の積層膜に、フォトリソグラフィ法の限界解像幅より狭い幅の第２のトレンチを垂直に形成することができる。
このように、フォトリソグラフィ法の限界解像幅より幅の狭い第２のトレンチを高精度にシリコン窒化膜及びシリコン酸化膜の積層膜に形成することができる結果、この積層膜をマスクとしてドライエッチングを行うことにより、シリコン基板上にフォトリソグラフィ技術の限界解像幅よりも狭い第３のトレンチを高精度に形成することができ、さらにこの第３のトレンチに素子分離絶縁膜を埋め込むことにより、従来技術の上記課題（１）、（２）及び（３）を解消しながら、素子分離領域幅が上記限界解像幅よりも狭いシャロートレンチアイソレーションを高精度に形成することができる。
よって、半導体素子のより一層の微細化を実現することができる。
さらに、本発明の第２の半導体装置の製造方法において、複層膜が、シリコン基板側の下層のポリシリコン膜と上層のシリコン窒化酸化膜からなる場合には、
（Ａ）ドライエッチングによりシリコン窒化酸化膜を選択的にエッチングでき、シリコン窒化酸化膜のエッチングの深さ制御が容易となり、トレンチの底の幅をより高精度に制御することができる、
（Ｂ）上層となるシリコン窒化酸化膜は露光光に対する干渉膜に、下層となるポリシリコン膜は露光光を反射する膜として活用できるため、パターン寸法及び形状の精度が高いフォトレジストを形成でき、その結果、シリコン基板へのトレンチのパターン間隔及び形状のより一層の精度向上を図ることができる、
（Ｃ）ドライエッチングにより第３のトレンチを形成する際にシリコン窒化膜の膜減りを防止でき、その結果、シリコン窒化膜の膜厚を高精度に制御することが可能となる、
という利点がある。
（Ａ）ドライエッチングによりシリコン窒化酸化膜を選択的にエッチングでき、シリコン窒化酸化膜のエッチングの深さ制御が容易となり、トレンチの底の幅をより高精度に制御することができる、
（Ｂ）上層となるシリコン窒化酸化膜は露光光に対する干渉膜に、下層となるポリシリコン膜は露光光を反射する膜として活用できるため、パターン寸法及び形状の精度が高いフォトレジストを形成でき、その結果、シリコン基板へのトレンチのパターン間隔及び形状のより一層の精度向上を図ることができる、
（Ｃ）ドライエッチングにより第３のトレンチを形成する際にシリコン窒化膜の膜減りを防止でき、その結果、シリコン窒化膜の膜厚を高精度に制御することが可能となる、
という利点がある。
本発明は、シリコン基板上に微細な半導体素子を複数個形成するためのシャロートレンチアイソレーション（埋め込み素子分離絶縁膜）を有する半導体装置の製造方法であり、対象とされる半導体装置としては、フラッシュメモリ等が挙げられる。
また、シリコン基板としては、単結晶シリコン基板及び多結晶シリコン基板を用いることができる。
また、シリコン基板としては、単結晶シリコン基板及び多結晶シリコン基板を用いることができる。
本発明において、シリコン基板上にシリコン酸化膜を形成する方法としては、熱酸化法、陽極酸化法、プラズマ酸化法、ＣＶＤ法、スパッタ法、蒸着法等の公知技術を用いることができ、特に限定されるものではないが、中でも熱酸化法が好ましい。
また、シリコン酸化膜上にシリコン窒化膜を形成する方法としては、ＣＶＤ法、スパッタ法、蒸着法等の公知技術を用いることができ、特に限定されるものではないが、中でもＣＶＤ法が好ましい。
また、シリコン酸化膜上にシリコン窒化膜を形成する方法としては、ＣＶＤ法、スパッタ法、蒸着法等の公知技術を用いることができ、特に限定されるものではないが、中でもＣＶＤ法が好ましい。
また、シリコン窒化膜上にポリシリコン膜及び／又はシリコン窒化酸化膜を形成する方法としては、ＣＶＤ法、スパッタ法、蒸着法等の公知技術を用いることができ、特に限定されるものではないが、中でもＣＶＤ法が好ましい。
本発明においては、第３の工程にて、トレンチのテーパ側面部の基板平面に対する角度及び／又はテーパ側面部に対応する部分のトレンチ深さをドライエッチングにより調整して、トレンチを形成する方法が採用される。
これらの方法では、（ａ）シリコン窒化膜に到達するまで一対のテーパ側面部を形成することにより、トレンチを形成する場合と、（ｂ）トレンチ深さの略上半分まで一対のテーパ側面部を基板平面に対して第１の角度で形成し、その後、一対のテーパ側面部の各下端からシリコン窒化膜に到達するまで、基板平面に対して第２の角度で下部側面部を形成する場合がある。
上記（ａ）の場合、テーパ側面部の基板平面に対するテーパ角度θ1は７０°≦θ1＜９０°、好ましくは７０°≦θ1＜８０°に設定する。なお、現在のエッチング技術ではテーパ角度θ1を７０°より小さくすることは困難であるが、エッチング技術の向上によっては７０°より小さい４５°程度までとしてもよい。一方、テーパ角度θ1が９０°以上となるとフォトレジストのパターン間隔（開口部の幅）よりも小さい幅にトレンチを形成することができないので好ましくない。
上記（ｂ）の場合、テーパ側面部の基板平面に対するテーパ角度θ1は７０°≦θ1＜９０°（好ましくは８５°≦θ1＜９０°）に設定し、下部側面部の基板平面に対するテーパ角度θ2はθ1≦θ2≦９０°、好ましくはθ2＝８８°〜９０°、特に好ましくはθ2＝９０°に設定する。この方法（ｂ）では、シリコン窒化膜に達する手前でトレンチのテーパ側面部の形成を完了し、その後下部側面部をほぼ垂直なθ1≦θ2≦９０°で形成するので、下層のシリコン窒化膜及びシリコン酸化膜にほぼ垂直な方向にドライエッチングを開始する前のマージンを確保することができる。
これらの方法では、（ａ）シリコン窒化膜に到達するまで一対のテーパ側面部を形成することにより、トレンチを形成する場合と、（ｂ）トレンチ深さの略上半分まで一対のテーパ側面部を基板平面に対して第１の角度で形成し、その後、一対のテーパ側面部の各下端からシリコン窒化膜に到達するまで、基板平面に対して第２の角度で下部側面部を形成する場合がある。
上記（ａ）の場合、テーパ側面部の基板平面に対するテーパ角度θ1は７０°≦θ1＜９０°、好ましくは７０°≦θ1＜８０°に設定する。なお、現在のエッチング技術ではテーパ角度θ1を７０°より小さくすることは困難であるが、エッチング技術の向上によっては７０°より小さい４５°程度までとしてもよい。一方、テーパ角度θ1が９０°以上となるとフォトレジストのパターン間隔（開口部の幅）よりも小さい幅にトレンチを形成することができないので好ましくない。
上記（ｂ）の場合、テーパ側面部の基板平面に対するテーパ角度θ1は７０°≦θ1＜９０°（好ましくは８５°≦θ1＜９０°）に設定し、下部側面部の基板平面に対するテーパ角度θ2はθ1≦θ2≦９０°、好ましくはθ2＝８８°〜９０°、特に好ましくはθ2＝９０°に設定する。この方法（ｂ）では、シリコン窒化膜に達する手前でトレンチのテーパ側面部の形成を完了し、その後下部側面部をほぼ垂直なθ1≦θ2≦９０°で形成するので、下層のシリコン窒化膜及びシリコン酸化膜にほぼ垂直な方向にドライエッチングを開始する前のマージンを確保することができる。
本発明の第３の工程において、シリコン窒化酸化膜のドライエッチングには、エッチング可能なドライエッチングガスを使用するのであれば特に限定されるものではないが、例えばＣＦ4／ＣＨＦ3／Ａｒ、ＣＦ4／ＣＨＦ3／Ｏ2又はＣＦ4／ＣＨＦ3／Ａｒ／Ｏ2が好ましい。
この第３工程におけるシリコン窒化酸化膜のエッチング条件としては、トレンチのテーパ側面部のテーパ角度θ1をθ1＜９０°に設定する場合、例えば、圧力：５０〜１５０ｍＴｏｒｒ、ＲＦパワー：３００〜９００Ｗ、ガス種／流量：ＣＦ4／ＣＨＦ3／Ａｒ＝２〜８／２５〜７５／７５〜２２５ｓｃｃｍの条件範囲が挙げられる。また、トレンチの下部側面部の角度θ2を８８°≦θ2≦９０°に設定する場合、例えば、圧力：５０〜１５０ｍＴｏｒｒ、ＲＦパワー：３００〜９００Ｗ、ガス種／流量：ＣＦ4／ＣＨＦ3／Ｏ2＝２０〜６０／２５〜７５／８〜２５ｓｃｃｍの条件範囲が挙げられる。
この第３工程におけるシリコン窒化酸化膜のエッチング条件としては、トレンチのテーパ側面部のテーパ角度θ1をθ1＜９０°に設定する場合、例えば、圧力：５０〜１５０ｍＴｏｒｒ、ＲＦパワー：３００〜９００Ｗ、ガス種／流量：ＣＦ4／ＣＨＦ3／Ａｒ＝２〜８／２５〜７５／７５〜２２５ｓｃｃｍの条件範囲が挙げられる。また、トレンチの下部側面部の角度θ2を８８°≦θ2≦９０°に設定する場合、例えば、圧力：５０〜１５０ｍＴｏｒｒ、ＲＦパワー：３００〜９００Ｗ、ガス種／流量：ＣＦ4／ＣＨＦ3／Ｏ2＝２０〜６０／２５〜７５／８〜２５ｓｃｃｍの条件範囲が挙げられる。
また、複層膜では、上層のシリコン窒化酸化膜、ポリシリコン膜のドライエッチングに使用するエッチングガスは上記と同様である。
複層膜の場合、シリコン窒化酸化膜及びポリシリコン膜を連続してテーパ側面部のテーパ角度θ1をθ1＜９０°に設定する場合、例えば、シリコン窒化酸化膜では上記と同様の条件であり、ポリシリコン膜では、例えば、圧力：75〜200ｍＴｏｒｒ、ＲＦパワー：300〜600Ｗ、ガス種／流量：ＣＦ4／ＣＨＦ3／Ｏ2＝20〜60／20〜100／10〜20ｓｃｃｍの条件範囲が挙げられる。また、シリコン窒化酸化膜のテーパ側面部のテーパ角度θ1をθ1＜９０°としてトレンチを形成した後に、ポリシリコン膜の下部側面部の角度θ2を８８°≦θ2≦９０°に設定する場合では、例えば、圧力：30〜150ｍＴｏｒｒ、ＲＦパワー：400〜900Ｗ、ガス種／流量：ＣＦ4／ＣＨＦ3／Ｏ2＝30〜100／10〜80／10 〜30ｓｃｃｍの条件範囲が挙げられる。
複層膜の場合、シリコン窒化酸化膜及びポリシリコン膜を連続してテーパ側面部のテーパ角度θ1をθ1＜９０°に設定する場合、例えば、シリコン窒化酸化膜では上記と同様の条件であり、ポリシリコン膜では、例えば、圧力：75〜200ｍＴｏｒｒ、ＲＦパワー：300〜600Ｗ、ガス種／流量：ＣＦ4／ＣＨＦ3／Ｏ2＝20〜60／20〜100／10〜20ｓｃｃｍの条件範囲が挙げられる。また、シリコン窒化酸化膜のテーパ側面部のテーパ角度θ1をθ1＜９０°としてトレンチを形成した後に、ポリシリコン膜の下部側面部の角度θ2を８８°≦θ2≦９０°に設定する場合では、例えば、圧力：30〜150ｍＴｏｒｒ、ＲＦパワー：400〜900Ｗ、ガス種／流量：ＣＦ4／ＣＨＦ3／Ｏ2＝30〜100／10〜80／10 〜30ｓｃｃｍの条件範囲が挙げられる。
また、第４の工程において、シリコン窒化膜及びシリコン酸化膜のドライエッチングには、エッチング可能なドライエッチングガスを使用するのであれば特に限定されるものではないが、例えばＣＦ4／ＣＨＦ3／Ａｒ、ＣＦ4／ＣＨＦ3／Ｏ2又はＣＦ4／ＣＨＦ3／Ａｒ／Ｏ2が好ましい。
この第４工程におけるエッチング条件は、シリコン窒化膜及びシリコン酸化膜をほぼ垂直にトレンチ加工するものとして、例えば、圧力：５０〜１５０ｍＴｏｒｒ、ＲＦパワー：３００〜９００Ｗ、ガス種／流量：ＣＦ4／ＣＨＦ3／Ａｒ＝２０〜６０／２５〜７５／１０〜２５ｓｃｃｍの範囲が挙げられる。
以下、図面に基づいて本発明の実施の形態を詳説する。なお、本発明は実施の形態に限定されるものではない。
この第４工程におけるエッチング条件は、シリコン窒化膜及びシリコン酸化膜をほぼ垂直にトレンチ加工するものとして、例えば、圧力：５０〜１５０ｍＴｏｒｒ、ＲＦパワー：３００〜９００Ｗ、ガス種／流量：ＣＦ4／ＣＨＦ3／Ａｒ＝２０〜６０／２５〜７５／１０〜２５ｓｃｃｍの範囲が挙げられる。
以下、図面に基づいて本発明の実施の形態を詳説する。なお、本発明は実施の形態に限定されるものではない。
[実施の形態１]
図１は本発明の実施の形態１における半導体装置の製造方法を示す工程説明図であって、(ａ)はシリコン基板上にシリコン酸化膜及びシリコン窒化膜を順次形成した状態を表し、（ｂ）はシリコン窒化膜上にシリコン窒化酸化膜を形成した状態を表し、（ｃ）はシリコン窒化酸化膜上にフォトレジストがパターニング形成された状態を表し、（ｄ）はフォトレジストをマスクにシリコン窒化酸化膜をドライエッチングした状態を表し、(ｅ)はフォトレジスト及びシリコン窒化酸化膜をマスクにシリコン窒化膜及びシリコン酸化膜をドライエッチングした状態を表し、（ｆ）はフォトレジストを除去した状態を表している。また、図３は図１（ｄ）の拡大図である。
図１は本発明の実施の形態１における半導体装置の製造方法を示す工程説明図であって、(ａ)はシリコン基板上にシリコン酸化膜及びシリコン窒化膜を順次形成した状態を表し、（ｂ）はシリコン窒化膜上にシリコン窒化酸化膜を形成した状態を表し、（ｃ）はシリコン窒化酸化膜上にフォトレジストがパターニング形成された状態を表し、（ｄ）はフォトレジストをマスクにシリコン窒化酸化膜をドライエッチングした状態を表し、(ｅ)はフォトレジスト及びシリコン窒化酸化膜をマスクにシリコン窒化膜及びシリコン酸化膜をドライエッチングした状態を表し、（ｆ）はフォトレジストを除去した状態を表している。また、図３は図１（ｄ）の拡大図である。
この実施の形態１の半導体装置の製造方法では、先ず、図１（ａ）に示すように、シリコン基板１０１の上面全面に、熱酸化によりシリコン酸化膜１０２を所望の膜厚で形成し、その上面にＣＶＤ法によりシリコン窒化膜１０３を所望の膜厚で形成する。次に 図１（ｂ）に示すように、シリコン窒化膜１０３上にＣＶＤ法によりシリコン窒化酸化膜１０４を所望の膜厚で形成する。
続いて、図１（ｃ）に示すように、シリコン窒化酸化膜１０４上にフォトレジストを所望の膜厚で塗布し、フォトリソグラフィ法により所望の形状にフォトレジスト１０５を形成する。その後、図１（ｄ）及び図３に示すように、フォトレジスト１０５をマスクにしてシリコン窒化酸化膜１０４をＲＩＥ（Reactive Ion Etching）にてドライエッチングしてトレンチ１１４を形成する。この時、トレンチ１１４の上半部Ｄｔに、基板側へ向かって相互に接近する方向にテーパ角度θ1：７０〜８９°で傾斜する一対のテーパ側面部１１４ａを形成し、引き続き、トレンチ１１４の下半部Ｄｂに、基板平面に対して略垂直な（角度θ2：８９〜９０°）一対の下部側面部１１４ｂを形成するようにドライエッチングを行う。これにより、シリコン窒化酸化膜１０４のパターニング間隔（第１のトレンチ１１４の底部幅）ＷＳｅ０ がフォトレジスト１０５の間隔ＷＳｄ１より小さくできる。
次に、図1（ｅ）に示すように、フォトレジスト１０５パターンニングされたシリコン窒化酸化膜１０４をマスクとして、シリコン窒化膜１０３とシリコン酸化膜１０２をＲＩＥにてドライエッチングする。このとき、シリコン窒化酸化膜１０４の側面（トレンチ１１４のテーパ側面部１１４ａ及び下部側面部１１４ｂ）に反応生成物（デポ物）が付着し、この反応生成物が保護膜となってシリコン窒化酸化膜１０４の側面が保護されるため、ドライエッチングによるシリコン窒化酸化膜１０４の側面の後退は生じない。このドライエッチングにより、図１（ｆ）に示したように、シャロートレンチアイソレーション形成時のトレンチエッチングのマスクとなるシリコン窒化膜１０３のパターン間隔ＷＳｅ１をフォトレジスト１０５の間隔ＷＳｄ１より小さくすることが可能となる。
この実施の形態１において、シリコン窒化酸化膜１０４の上部Ｄｔのパターンニング間隔ＷＳｅ０は、フォトレジスト１０５のパターンニング間隔ＷＳｄ１よりも、２Ｄｔ/tanθ1小さくなる。具体的には、θ1＝８０°、Ｄｔ＝３５ｎｍ の時は１２ｎｍ小さく、またθ1＝７０°、Ｄｔ ＝３５ｎｍ の時は２５ｎｍ 小さくできる。
以上、上記実施の形態１によれば、シャロートレンチアイソレーション形成時のトレンチエッチングのマスクとなるシリコン窒化膜１０３のパターニングを行う工程において、シリコン窒化酸化膜１０４に、基板平面に対して傾斜するテーパ側面部１１４ａ及び略垂直な下部側面部１１４ｂを有するトレンチ１１４を形成し、シリコン窒化酸化膜１０４をフォトレジスト１０５とともにシリコン窒化膜１０３のドライエッチングのマスクとすることで、図１（ｅ）に示すように、シリコン窒化膜１０３のエッチング中にフォトレジスト１０５がレジスト後退ＣＤＩ(＝ＷＬｄ１−ＷＬｄ１′)を生じたとしても、フォトレジスト１０５のパターン間隔ＷＳｄ１より狭いパターン間隔ＷＳｅ１で、かつ垂直にシリコン窒化膜１０３の溝加工ができ、フォトリソグラフィ技術の限界解像幅よりも狭いシャロートレンチアイソレーション幅に対応したシリコン窒化膜１０３の溝加工が可能となる。さらに、シリコン窒化酸化膜１０４をフォトリソグラフィでの反射防止膜として利用すれば、フォトレジスト１０５のパターン間隔及び形状の精度向上が望める。
［実施の形態２］
図２は本発明の実施の形態２における半導体装置の製造方法を示す工程説明図であって、(ａ)はシリコン基板上にシリコン酸化膜及びシリコン窒化膜を順次形成した状態を表し、（ｂ）はシリコン窒化膜上にシリコン窒化酸化膜を形成した状態を表し、（ｃ）はシリコン窒化酸化膜上にフォトレジストがパターニング形成された状態を表し、（ｄ）はフォトレジストをマスクにシリコン窒化酸化膜をドライエッチングした状態を表し、(ｅ)はフォトレジスト及びシリコン窒化酸化膜をマスクにシリコン窒化膜及びシリコン酸化膜をドライエッチングした状態を表し、（ｆ）はフォトレジストを除去した状態を表している。また、図４は図２（ｄ）の拡大図である。なお、図２及び図４において、図１と同様の要素には同一の符号を付している。
図２は本発明の実施の形態２における半導体装置の製造方法を示す工程説明図であって、(ａ)はシリコン基板上にシリコン酸化膜及びシリコン窒化膜を順次形成した状態を表し、（ｂ）はシリコン窒化膜上にシリコン窒化酸化膜を形成した状態を表し、（ｃ）はシリコン窒化酸化膜上にフォトレジストがパターニング形成された状態を表し、（ｄ）はフォトレジストをマスクにシリコン窒化酸化膜をドライエッチングした状態を表し、(ｅ)はフォトレジスト及びシリコン窒化酸化膜をマスクにシリコン窒化膜及びシリコン酸化膜をドライエッチングした状態を表し、（ｆ）はフォトレジストを除去した状態を表している。また、図４は図２（ｄ）の拡大図である。なお、図２及び図４において、図１と同様の要素には同一の符号を付している。
この実施の形態２の半導体装置の製造方法は、図２（ｄ）に示すシリコン窒化酸化膜１０４のドライエッチング工程が、上記実施の形態１とは異なり、その他の工程は実施の形態１と同様である。以下、実施の形態２の実施の形態１とは異なる部分を主として説明する。
先ず、図２(ａ)及び（ｂ）に示すように、シリコン基板１０１の上面に、シリコン酸化膜１０２、シリコン窒化膜１０３及びシリコン窒化酸化膜１０４をそれぞれ所望の膜厚で形成する。次に、図２（ｃ）に示すように、フォトレジストを所望の膜厚で塗布し、フォトリソグラフィ技術により所望パターンのフォトレジスト１０５を形成する。
先ず、図２(ａ)及び（ｂ）に示すように、シリコン基板１０１の上面に、シリコン酸化膜１０２、シリコン窒化膜１０３及びシリコン窒化酸化膜１０４をそれぞれ所望の膜厚で形成する。次に、図２（ｃ）に示すように、フォトレジストを所望の膜厚で塗布し、フォトリソグラフィ技術により所望パターンのフォトレジスト１０５を形成する。
次に、図２（ｄ）及び図４に示すように、フォトレジスト１０５をマスクにしてシリコン窒化酸化膜１０４をＲＩＥ（Reactive Ion Etching）にてドライエッチングして、トレンチ１２４を形成する。この時、トレンチ１２４の一対の対向側面が、シリコン窒化膜１０３に達するまで基板側に向かって相互に接近してテーパ角度θ1：７０〜８９°で傾斜するテーパ側面部１２４ａとなるようにドライエッチングを行う。これにより、シリコン窒化酸化膜１０４のパターンニング間隔ＷＳｅ０ がフォトレジスト１０５の間隔ＷＳｄ１より小さくなる。
その後、図２（ｅ）に示すように、フォトレジスト１０５とパターンニングされたシリコン窒化酸化膜１０４をマスクとして、シリコン窒化膜１０３とシリコン酸化膜１０２をＲＩＥにてドライエッチングする。このとき、シリコン窒化酸化膜１０４の側面（トレンチ１２４のテーパ側面部１２４ａ）に反応生成物（デポ物）が付着し、この反応生成物が保護膜となってシリコン窒化酸化膜１０４の側面が保護されるため、ドライエッチングによるシリコン窒化酸化膜１０４の側面の後退は生じない。このドライエッチングにより、 図２（ｆ）に示したように、シャロートレンチアイソレーション形成時のトレンチエッチングのマスクとなるシリコン窒化膜１０３のパターン間隔ＷＳｅ１をフォトレジスト１０５の間隔ＷＳｄ１より小さくすることが可能となる。
この実施の形態２では、シャロートレンチアイソレーション形成時のトレンチエッチングのマスクとなるシリコン窒化膜１０３のパターニングを行う工程において、シリコン窒化酸化膜１０４に、対向側面が基板平面に対してテーパ角度θ1：７０〜８９°のテーパ側面部１２４ａからなるトレンチ１２４を形成し、シリコン窒化酸化膜１０４をフォトレジスト１０５とともにシリコン窒化膜１０３のドライエッチングのマスクとすることで、シリコン窒化膜１０３のドライエッチング中にフォトレジスト１０５のレジスト後退ＣＤＩ（＝ＷＬｄＩ−ＷＬｄＩ′）が生じたとしても、フォトレジスト１０５のパターン間隔ＷＳｄ１より狭いパターン間隔ＷＳｅ１で、かつ垂直にシリコン窒化膜１０３の溝加工ができ、フォトリソグラフィ技術の限界解像幅よりも狭いシャロートレンチアイソレーション幅に対応したシリコン窒化膜１０３の加工が可能となる。さらに、シリコン窒化酸化膜１０４をフォトリソグラフィでの反射防止膜として利用すれば、フォトレジスト１０５のパターン間隔及び形状の精度向上が望める。
［実施の形態３］
図５は本発明の実施の形態３における半導体装置の製造方法を示す工程説明図であって、(ａ)はシリコン基板上にシリコン酸化膜及びシリコン窒化膜を順次形成した状態を表し、（ｂ）はシリコン窒化膜上にポリシリコン膜及びシリコン窒化酸化膜からなる複層膜を形成した状態を表し、（ｃ）は複層膜上にフォトレジストがパターニング形成された状態を表し、（ｄ）はフォトレジストをマスクに複層膜をドライエッチングした状態を表し、(ｅ)はフォトレジスト及び複層膜をマスクにシリコン窒化膜及びシリコン酸化膜をドライエッチングした状態を表し、（ｆ）はフォトレジストを除去した状態を表している。さらに、図６は図５の続きの工程を説明する図であって、（ｇ）は半導体基板表面の自然酸化膜をドライエッチングにより除去した状態を表し、（ｈ）は半導体基板表面にトレンチを形成した状態を表している。なお、図５及び図６において、図１と同様の要素には同一の符号を付している。
図５は本発明の実施の形態３における半導体装置の製造方法を示す工程説明図であって、(ａ)はシリコン基板上にシリコン酸化膜及びシリコン窒化膜を順次形成した状態を表し、（ｂ）はシリコン窒化膜上にポリシリコン膜及びシリコン窒化酸化膜からなる複層膜を形成した状態を表し、（ｃ）は複層膜上にフォトレジストがパターニング形成された状態を表し、（ｄ）はフォトレジストをマスクに複層膜をドライエッチングした状態を表し、(ｅ)はフォトレジスト及び複層膜をマスクにシリコン窒化膜及びシリコン酸化膜をドライエッチングした状態を表し、（ｆ）はフォトレジストを除去した状態を表している。さらに、図６は図５の続きの工程を説明する図であって、（ｇ）は半導体基板表面の自然酸化膜をドライエッチングにより除去した状態を表し、（ｈ）は半導体基板表面にトレンチを形成した状態を表している。なお、図５及び図６において、図１と同様の要素には同一の符号を付している。
この実施の形態３の半導体装置の製造方法は、図５（ｂ）に示す複層膜１０７の形成工程が、上記実施の形態１とは異なり、その他の工程は実施の形態１と同様である。以下、実施の形態３の実施の形態１とは異なる部分を主として説明する。
先ず、図５(ａ)に示すように、シリコン基板１０１の上面に、シリコン酸化膜１０２及びシリコン窒化膜１０３をそれぞれ所望の膜厚で形成する。次に、図５（ｂ）に示すように、シリコン窒化膜１０３上にポリシリコン膜１０７ａとシリコン窒化酸化膜１０７ｂを順次所望の膜厚で積層して複層膜１０７を形成する。その後、複層膜１０７上にフォトレジストを所望の膜厚で塗布し、フォトリソグラフィ技術により所望パターンのフォトレジスト１０５を形成する。
先ず、図５(ａ)に示すように、シリコン基板１０１の上面に、シリコン酸化膜１０２及びシリコン窒化膜１０３をそれぞれ所望の膜厚で形成する。次に、図５（ｂ）に示すように、シリコン窒化膜１０３上にポリシリコン膜１０７ａとシリコン窒化酸化膜１０７ｂを順次所望の膜厚で積層して複層膜１０７を形成する。その後、複層膜１０７上にフォトレジストを所望の膜厚で塗布し、フォトリソグラフィ技術により所望パターンのフォトレジスト１０５を形成する。
次に、図５（ｄ）に示すように、フォトレジスト１０５をマスクにして複層膜１０７のシリコン窒化酸化膜１０７ｂをＲＩＥ（Reactive Ion Etching）にてドライエッチングしてトレンチ１３４を形成する。この時、トレンチ１３４の一対の対向側面が、ポリシリコン膜１０７ａに達するまで基板側に向かって相互に接近してテーパ角度θ1：７０〜８９°で傾斜するテーパ側面部１３４ｂを形成する。引き続き、ポリシリコン膜１０７ａに、基板平面に対して略垂直な（角度８９〜９０°）一対の下部側面部１３４ａを形成すべくドライエッチングを行う。これにより、複層膜１０７のパターニング間隔（第１のトレンチ１３４の底部幅）ＷＳｅ０がフォトレジスト１０５の間隔ＷＳｄ１より小さくなる。
その後、図５（ｅ）に示すように、フォトレジスト１０５とパターンニングされた複層膜１０７をマスクとして、シリコン窒化膜１０３とシリコン酸化膜１０２をＲＩＥにてドライエッチングする。このとき、複層膜１０７の側面（トレンチ１３４のテーパ側面部１３４ｂ及び下部側面部１３４ａ）に反応生成物（デポ物）が付着し、この反応生成物が保護膜となって複層膜１０７の側面が保護されるため、ドライエッチングによる複層膜１０７の側面の後退は生じない。このドライエッチングにより、図５（ｆ）に示したように、シャロートレンチアイソレーション形成時のトレンチエッチングのマスクとなるシリコン窒化膜１０３のパターン間隔ＷＳｅ１をフォトレジスト１０５の間隔ＷＳｄ１より小さくすることが可能となる。
図５（ｆ）に示すように、フォトレジストを除去した後、図６（ｇ）に示すように、複層膜１０７及びシリコン窒化膜１０３をマスクとしてドライエッチングを行って、半導体基板表面（トレンチ１３４の底部表面）の自然酸化膜を除去する。このドライエッチングにおいて、自然酸化膜と共にシリコン窒化酸化膜１０７ｂが除去される。このとき、下層のポリシリコン膜１０７ａが露出するまで（又はシリコン窒化酸化膜１０７ｂの厚みを僅かに例えば０〜２０ｎｍ程度残す程度まで）ドライエッチングを行う。
その後、図６（ｈ）に示すように、残ったポリシリコン膜１０７ａ（又は残ったシリコン窒化酸化膜１０７ｂ及びポリシリコン膜１０７ａ）をドライエッチングして、シリコン基板１０１に素子分離用のトレンチ１０６を形成すると共に、シリコン窒化膜１０３を露出させる。
その後、図６（ｈ）に示すように、残ったポリシリコン膜１０７ａ（又は残ったシリコン窒化酸化膜１０７ｂ及びポリシリコン膜１０７ａ）をドライエッチングして、シリコン基板１０１に素子分離用のトレンチ１０６を形成すると共に、シリコン窒化膜１０３を露出させる。
この実施の形態３では、シャロートレンチアイソレーション形成時のトレンチエッチングのマスクとなる複層膜１０７のパターニングを行う工程において、シリコン窒化酸化膜１０７ｂに対向側面が基板平面に対してテーパ角度θ1：７０〜８９°（図３参照）のテーパ側面部１３４ｂとポリシリコン膜１０７ａに対向側面が基板平面に対して略垂直な下部側面部１３４ａを有するトレンチ１３４を形成し、複層膜１０７をフォトレジスト１０５とともにシリコン窒化膜１０３のドライエッチングのマスクとすることで、シリコン窒化膜１０３のドライエッチング中にフォトレジスト１０５のレジスト後退ＣＤＩ（＝ＷＬｄ１−ＷＬｄ１′）が生じたとしても、フォトレジスト１０５のパターン間隔ＷＳｄ１より狭いパターン間隔ＷＳｅ１で、かつ垂直にシリコン窒化膜１０３の溝加工ができ、フォトリソグラフィ技術の限界解像幅よりも狭いシャロートレンチアイソレーション幅に対応したシリコン窒化膜１０３の加工が可能となる。
さらに、実施の形態３の製造方法によれば、以下のような利点を有する。
つまり、実施の形態３では、異なる材料の上層のシリコン窒化酸化膜と下層のポリシリコン膜とで複層膜を構成しているため、ドライエッチングによりシリコン窒化酸化膜を選択的にエッチングでき、シリコン窒化酸化膜のエッチングの深さ制御が容易となり、トレンチの底の幅をより高精度に制御することができる。その結果、シリコン窒化膜へのトレンチ形成及びシリコン基板へのトレンチ形成をより高精度に行うことができる。
また、上層となるシリコン窒化酸化膜は露光光に対する干渉膜に、下層となるポリシリコン膜は露光光を反射する膜として活用できるため、パターン寸法及び形状の精度が高いフォトレジストを形成でき、その結果、シリコン基板へのトレンチのパターン間隔及び形状のより一層の精度向上を図ることができる。
つまり、実施の形態３では、異なる材料の上層のシリコン窒化酸化膜と下層のポリシリコン膜とで複層膜を構成しているため、ドライエッチングによりシリコン窒化酸化膜を選択的にエッチングでき、シリコン窒化酸化膜のエッチングの深さ制御が容易となり、トレンチの底の幅をより高精度に制御することができる。その結果、シリコン窒化膜へのトレンチ形成及びシリコン基板へのトレンチ形成をより高精度に行うことができる。
また、上層となるシリコン窒化酸化膜は露光光に対する干渉膜に、下層となるポリシリコン膜は露光光を反射する膜として活用できるため、パターン寸法及び形状の精度が高いフォトレジストを形成でき、その結果、シリコン基板へのトレンチのパターン間隔及び形状のより一層の精度向上を図ることができる。
また、最近、シリコン基板にトレンチを形成し、そのトレンチに絶縁膜で埋め込んで素子分離を行った後に、その絶縁膜間の活性領域に自己整合でゲートを形成するプロセスが注目されてきている。このプロセスでは、シリコン基板にトレンチを形成する時にエッチングマスクとなったシリコン窒化膜を除去し、ゲート材を基板全面に成膜してからCMPで研磨することで自己整合的にゲートを形成する為、シリコン基板上に行ったトレンチエッチング後のシリコン窒化膜の膜厚は、ゲート膜の膜厚及び膜厚のバラツキに対して影響を与える。つまり、ゲート厚及びゲート厚バラツキを所望の値で形成するには、トレンチエッチング後のシリコン窒化膜厚を高精度でコントロールしなければならない。実施の形態３では、シリコン窒化酸化膜とシリコン窒化膜の間にポリシリコン膜を形成しているので、シリコン窒化酸化膜及びポリシリコン膜をそれぞれ選択的にエッチングすることができ、その下のシリコン窒化膜の膜厚を形成時の膜厚に維持することができ、上記のようなプロセスにおけるゲート厚及びゲート厚バラツキを高精度に制御することができる。
（実施例１）
図1（ａ）に示すように、Ｐ型シリコン基板１０１上に熱酸化によりＳｉＯ2膜１０２を１０ｎｍ程度形成し、その後、減圧ＣＶＤ（Chemical Vapor Deposition）法により厚さ１４０ｎｍ程度のシリコン窒化膜（Ｓｉ3Ｎ4膜）１０３を形成した。次に、図１（ｂ）に示すように、シリコン窒化膜１０３の上に常圧ＣＶＤ法により厚さ８０ｎｍ程度のシリコン窒化酸化膜（ＳｉＯＮ）１０４を形成した。その後、フォトレジスト材をシリコン窒化酸化膜１０４の上面全面に塗布し、フォトリソグラフィ技術により、図１（ｃ）に示すような所望のシャロートレンチアイソレーションパターンに応じたフォトレジスト１０５を形成した。この時、シリコン窒化酸化膜１０４は、フォトリソグラフィでの反射防止膜として活用でき、パターン寸法及び形状の精度が高いフォトレジスト１０５が形成される。
図1（ａ）に示すように、Ｐ型シリコン基板１０１上に熱酸化によりＳｉＯ2膜１０２を１０ｎｍ程度形成し、その後、減圧ＣＶＤ（Chemical Vapor Deposition）法により厚さ１４０ｎｍ程度のシリコン窒化膜（Ｓｉ3Ｎ4膜）１０３を形成した。次に、図１（ｂ）に示すように、シリコン窒化膜１０３の上に常圧ＣＶＤ法により厚さ８０ｎｍ程度のシリコン窒化酸化膜（ＳｉＯＮ）１０４を形成した。その後、フォトレジスト材をシリコン窒化酸化膜１０４の上面全面に塗布し、フォトリソグラフィ技術により、図１（ｃ）に示すような所望のシャロートレンチアイソレーションパターンに応じたフォトレジスト１０５を形成した。この時、シリコン窒化酸化膜１０４は、フォトリソグラフィでの反射防止膜として活用でき、パターン寸法及び形状の精度が高いフォトレジスト１０５が形成される。
次に、図１（ｄ）に示すように、ＲＩＥ（Reactive Ion Etching）装置にて、フォトレジスト１０５をマスクに、先ず、シリコン窒化酸化膜１０４の上半部Ｄｔに対し、トレンチ側面と基板平面とでなす角度θ1が７５°になるようにドライエッチングを行った。具体的には、圧力が１００ｍＴｏｒｒ、下部電極に印加するＲＦパワーが６００Ｗ、ガス流量がＣＦ4：ＣＨＦ3：Ａｒ＝５：５０：１５０ｓｃｃｍとなる混合ガスプラズマ条件でドライエッチングを行った。続いて、シリコン窒化酸化膜１０４の下半部Ｄbに対し、トレンチ下部側面と基板平面とでなす角度θ2が９０°になるように、圧力が１００ｍＴｏｒｒ、下部電極に印加するＲＦパワーが５００Ｗ、ガス流量がＣＦ4：ＣＨＦ3：Ｏ２＝４０：５０：１６．５ｓｃｃｍとなる混合ガスプラズマ条件でドライエッチングを行った。
その後、図１（ｅ）に示すように、フォトレジスト１０５とパターンニングされたシリコン窒化酸化膜１０４をマスクとして、シリコン窒化膜１０３に対して、圧力が１００ｍＴｏｒｒ、下部電極に印加するＲＦパワーが５００Ｗ、ガス流量がＣＦ4：ＣＨＦ3：Ｏ2＝４０：５０：１６．５ｓｃｃｍとなる混合ガスプラズマ条件でドライエッチングを行った。次いで、シリコン酸化膜１０２のドライエッチングを、圧力が１００ｍＴｏｒｒ、下部電極に印加するＲＦパワーが６００Ｗ、ガス流量が ＣＦ4：ＣＨＦ3：Ａｒ＝５：５０：１５０ｓｃｃｍとなる混合ガスプラズマ条件で行った。その後、図１（ｆ）に示すように、Ｏ2プラズマによりフォトレジスト１０５をアッシングした。
以上、上述の実施例１を行った結果、フォトレジスト１０５のパターン間隔より狭くかつ垂直なシリコン窒化膜１０３の溝加工ができ、フォトリソグラフィ技術の限界解像幅よりも狭いシャロートレンチアイソレーション幅に対応したシリコン窒化膜１０３の加工が可能となった。具体的には、フォトリソグラフィ技術の限界解像幅１１０ｎｍに対して、９０ｎｍの幅の溝をシリコン窒化膜１０３に形成できた。また、ドライエッチング後のフォトレジスト１０５の剥離においても、フォトレジスト剥離残渣のないアッシングが可能となった。
なお、この実施例１では、シリコン窒化酸化膜１０４のドライエッチングによるパターニングにおいて、シリコン窒化酸化膜１０４に、上半部の側面を下地に対してテーパとなるように形成し、かつシリコン窒化酸化膜１０４の下半部の側面を下地に対して略垂直となるように形成することについて述べたが、これに限定されず、シリコン窒化膜１０３に達するまで下地に対してテーパとなるようにシリコン窒化酸化膜１０４をドライエッチングしてもよい。
（実施例２）
図５（ａ）に示すように、Ｐ型シリコン基板１０１上に熱酸化によりＳｉＯ2膜１０２を１０ｎｍ程度形成し、その後、減圧ＣＶＤ（Chemical Vapor Deposition）法により厚さ１４０ｎｍ程度のシリコン窒化膜（Ｓｉ3Ｎ4膜）１０３を形成した。次に、図５（ｂ）に示すように、シリコン窒化膜１０３の上に減圧ＣＶＤ法により厚さ５０ｎｍ程度のポリシリコン膜１０７ａを形成し、さらにポリシリコン膜１０７ａの上に常圧ＣＶＤ法により厚さ３０ｎｍ程度のシリコン窒化酸化膜（ＳｉＯＮ）１０７ｂを形成した。その後、フォトレジスト材をシリコン窒化酸化膜１０７ｂの上面全面に塗布し、フォトリソグラフィ技術により、図５（ｃ）に示すような所望のシャロートレンチアイソレーションパターンに応じたフォトレジスト１０５を形成した。この時、ポリシリコン膜１０７ａとシリコン窒化酸化膜１０７ｂはフォトリソグラフィでの二重構造の反射防止膜、すなわち、上層となるシリコン窒化酸化膜１０７ｂは露光光に対する干渉膜に、下層となるポリシリコン膜１０７ａは露光光を反射する膜として活用できるためにパターン寸法及び形状の精度が高いフォトレジスト１０５が形成される。
図５（ａ）に示すように、Ｐ型シリコン基板１０１上に熱酸化によりＳｉＯ2膜１０２を１０ｎｍ程度形成し、その後、減圧ＣＶＤ（Chemical Vapor Deposition）法により厚さ１４０ｎｍ程度のシリコン窒化膜（Ｓｉ3Ｎ4膜）１０３を形成した。次に、図５（ｂ）に示すように、シリコン窒化膜１０３の上に減圧ＣＶＤ法により厚さ５０ｎｍ程度のポリシリコン膜１０７ａを形成し、さらにポリシリコン膜１０７ａの上に常圧ＣＶＤ法により厚さ３０ｎｍ程度のシリコン窒化酸化膜（ＳｉＯＮ）１０７ｂを形成した。その後、フォトレジスト材をシリコン窒化酸化膜１０７ｂの上面全面に塗布し、フォトリソグラフィ技術により、図５（ｃ）に示すような所望のシャロートレンチアイソレーションパターンに応じたフォトレジスト１０５を形成した。この時、ポリシリコン膜１０７ａとシリコン窒化酸化膜１０７ｂはフォトリソグラフィでの二重構造の反射防止膜、すなわち、上層となるシリコン窒化酸化膜１０７ｂは露光光に対する干渉膜に、下層となるポリシリコン膜１０７ａは露光光を反射する膜として活用できるためにパターン寸法及び形状の精度が高いフォトレジスト１０５が形成される。
次に、図５（ｄ）に示すように、ＲＩＥ（Reactive Ion Etching）装置にて、フォトレジスト１０５をマスクに、先ず、シリコン窒化酸化膜１０４ｂに対し、トレンチ側面と基板平面とでなす角度θ1が７５°（図３参照）になるようにドライエッチングを行った。具体的には、圧力が１００ｍＴｏｒｒ、下部電極に印加するＲＦパワーが６００Ｗ、ガス流量がＣＦ4：ＣＨＦ3：Ａｒ＝５：５０：１５０ｓｃｃｍとなる混合ガスプラズマ条件でドライエッチングを行った。続いて、ポリシリコン膜１０７ｂに対し、トレンチ下部側面と基板平面とでなす角度θ2が９０°（図３参照）になるように、圧力が１５０ｍＴｏｒｒ、下部電極に印加するＲＦパワーが４００Ｗ、ガス流量がＣＦ4：ＣＨＦ3：Ｏ２＝４０：５０：１８ｓｃｃｍとなる混合ガスプラズマ条件でドライエッチングを行った。
その後、図５（ｅ）に示すように、フォトレジスト１０５とパターンニングされたシリコン窒化酸化膜１０７ｂ及びポリシリコン膜１０７ａをマスクとして、シリコン窒化膜１０３に対して、圧力が１００ｍＴｏｒｒ、下部電極に印加するＲＦパワーが５００Ｗ、ガス流量がＣＦ4：ＣＨＦ3：Ｏ2＝４０：５０：１６．５ｓｃｃｍとなる混合ガスプラズマ条件でドライエッチングを行った。次いで、シリコン酸化膜１０２のドライエッチングを、圧力が１００ｍＴｏｒｒ、下部電極に印加するＲＦパワーが６００Ｗ、ガス流量が ＣＦ4：ＣＨＦ3：Ａｒ＝５：５０：１５０ｓｃｃｍとなる混合ガスプラズマ条件で行った。その後、図５（ｆ）に示すように、Ｏ2プラズマによりフォトレジスト１０５をアッシングした。
以上により、フォトレジスト１０５のパターン間隔より狭くかつ垂直なシリコン窒化膜１０３の溝加工ができ、フォトリソグラフィ技術の限界解像幅よりも狭いシャロートレンチアイソレーション幅に対応したシリコン窒化膜１０３の加工が可能となった。具体的には、フォトリソグラフィ技術の限界解像幅１１０ｎｍに対して、９０ｎｍの幅の溝をシリコン窒化膜１０３に形成できた。
次に、上述のようにシリコン窒化酸化膜１０７ｂとポリシリコン酸化膜１０７ａとシリコン窒化膜１０３とシリコン酸化膜１０２を加工した後に、ＩＣＰ（Inductively Coupled Plasma）ＲＩＥ（Reactive Ion Etching）装置にて、シャロートレンチアイソレーション形成部となるところに、以下に示すようなシリコントレンチエッチを行った。
先ず、図６(ｇ)に示すように、シリコントレンチエッチを行う部分のシリコン基板表面に形成されている自然酸化膜及びシリコン窒化酸化膜１０７ｂをドライエッチングした。具体的には、圧力が４ｍＴｏｒｒ、ICP-RFパワーが６００Ｗ、バイアスＲＦパワーが４０Ｗ、ガス流量がＣＦ4＝４５ｓｃｃｍとなるプラズマ条件でドライエッチングを行った。次に、図６(ｈ)に示すように、シリコン基板１０１に対し、トレンチ側面と基板平面とでなす角度θ3が７０°かつシリコントレンチ深さＤが１００ｎｍになるようにドライエッチングを行った。具体的には、圧力が６０ｍＴｏｒｒ、プラズマを生成する為のトップＲＦパワーが７５０Ｗ、イオンを引き込む為のボトムＲＦパワーが９０Ｗ、ガス流量がＨＢｒ：Ｏ2＝１００：２ｓｃｃｍとなる混合ガスプラズマ条件でドライエッチングを行った。この時、ポリシリコン膜１０７ａも同時にエッチングされるためにドライエッチング終了後にポリシリコン膜１０４ｂが残ることはない。また、シリコン窒化膜１０３は該ドライエッチングにおいてはエッチングされないために、エッチングマスクとして機能し、かつ該ドライエッチングする前の膜厚を保つことができる。
以上、実施例２を行った結果、フォトレジスト１０５のパターン間隔より狭く、高精度の幅寸法かつ垂直なシリコン窒化膜１０３の溝加工ができ、フォトリソグラフィ技術の限界解像幅よりも狭いシャロートレンチアイソレーション幅に対応したシリコン窒化膜１０３の加工が可能となった。さらに、シャローアイソレーション形成時のトレンチエッチングを行った際にシリコン窒化膜の膜厚を高精度に制御することが可能となった。
本発明は、フラッシュメモリ等の半導体装置に利用可能である。
１０１、２０１ シリコン基板
２０２、１０２ シリコン酸化膜
１０３、２０３ シリコン窒化膜
１０４ シリコン窒化酸化膜
１０５、２０５ フォトレジスト
２０５ａ フォトレジスト硬化層
１０７ 複層膜
１０７ａ ポリシリコン膜
１０７ｂ シリコン窒化酸化膜
２０６ トレンチ
２０７ 酸化膜
２１０ イオン
２１１ 剥離残渣
１１４ トレンチ
１１４ａ テーパ側面部
１１４ｂ 下部側面部
WLd1 本発明案実施時のレジストパターンのパターン幅
WSd1 本発明案実施時のレジストパターンのパターン間隔幅
Dt 本発明案実施時のシリコン窒化酸化膜におけるテーパ側面部に対応する膜厚
Db 本発明案実施時のシリコン窒化酸化膜における下部側面部に対応する膜厚
WSeo 本発明実施時のシリコン窒化酸化膜をドライエッチングした後のパターンニン
グ間隔
WLd1' 本発明案実施時のシリコン窒化膜加工後レジストパターンのパターン幅
CD1 本発明案実施時のレジストパターンの後退量
WSe1 本発明案実施時のシリコン窒化膜加工後のパターン間隔幅
WSe2 従来技術１のシャロートレンチアイソレーション法によるシリコン窒化膜加工後のパターン間隔幅
WSt2 従来技術１のシャロートレンチアイソレーション法によるシリコントレンチのパターン間隔幅
WLd3 従来技術２実施時のフォトレジストのパターン幅
WSd3 従来技術２実施時のフォトレジストのパターン間隔幅
WLｄ3'従来技術２実施時のシリコン窒化膜加工後のレジストパターンのパターン幅
CD3 従来技術２実施時のレジストパターンの後退量
WSe3 従来技術２実施時のシリコン窒化膜加工後のパターン間隔幅
WSd4 従来技術３実施時のレジストパターンのパターン間隔幅
WSe4 従来技術３実施時のシリコン窒化膜加工後のパターン間隔幅
WSd5 従来技術４実施時のレジストパターンのパターン間隔幅
WSe5 従来技術４実施時のシリコン窒化膜加工後のパターン間隔幅
WSt5 従来技術４実施時のシリコントレンチのパターン間隔幅
θ1 テーパ角度（基板平面に対するテーパ側面部の角度）
θ2 基板平面に対する下部側面部の角度
θ3 テーパ角度（基板平面に対するトレンチのテーパ側面部の角度）
２０２、１０２ シリコン酸化膜
１０３、２０３ シリコン窒化膜
１０４ シリコン窒化酸化膜
１０５、２０５ フォトレジスト
２０５ａ フォトレジスト硬化層
１０７ 複層膜
１０７ａ ポリシリコン膜
１０７ｂ シリコン窒化酸化膜
２０６ トレンチ
２０７ 酸化膜
２１０ イオン
２１１ 剥離残渣
１１４ トレンチ
１１４ａ テーパ側面部
１１４ｂ 下部側面部
WLd1 本発明案実施時のレジストパターンのパターン幅
WSd1 本発明案実施時のレジストパターンのパターン間隔幅
Dt 本発明案実施時のシリコン窒化酸化膜におけるテーパ側面部に対応する膜厚
Db 本発明案実施時のシリコン窒化酸化膜における下部側面部に対応する膜厚
WSeo 本発明実施時のシリコン窒化酸化膜をドライエッチングした後のパターンニン
グ間隔
WLd1' 本発明案実施時のシリコン窒化膜加工後レジストパターンのパターン幅
CD1 本発明案実施時のレジストパターンの後退量
WSe1 本発明案実施時のシリコン窒化膜加工後のパターン間隔幅
WSe2 従来技術１のシャロートレンチアイソレーション法によるシリコン窒化膜加工後のパターン間隔幅
WSt2 従来技術１のシャロートレンチアイソレーション法によるシリコントレンチのパターン間隔幅
WLd3 従来技術２実施時のフォトレジストのパターン幅
WSd3 従来技術２実施時のフォトレジストのパターン間隔幅
WLｄ3'従来技術２実施時のシリコン窒化膜加工後のレジストパターンのパターン幅
CD3 従来技術２実施時のレジストパターンの後退量
WSe3 従来技術２実施時のシリコン窒化膜加工後のパターン間隔幅
WSd4 従来技術３実施時のレジストパターンのパターン間隔幅
WSe4 従来技術３実施時のシリコン窒化膜加工後のパターン間隔幅
WSd5 従来技術４実施時のレジストパターンのパターン間隔幅
WSe5 従来技術４実施時のシリコン窒化膜加工後のパターン間隔幅
WSt5 従来技術４実施時のシリコントレンチのパターン間隔幅
θ1 テーパ角度（基板平面に対するテーパ側面部の角度）
θ2 基板平面に対する下部側面部の角度
θ3 テーパ角度（基板平面に対するトレンチのテーパ側面部の角度）
Claims (15)
- シリコン基板上にシリコン酸化膜及びシリコン窒化膜を順次形成し、その上にシリコン窒化酸化膜を形成する第１の工程と、
前記シリコン基板の素子分離領域に対応する位置に開口部を有するレジストパターンをフォトリソグラフィ法により前記シリコン窒化酸化膜上に形成する第２の工程と、
前記レジストパターンをマスクとして用い、かつＣＦ 4 とＣＨＦ 3 とＡｒとの混合ガス又はＣＦ 4 とＣＨＦ 3 とＡｒとＯ 2 との混合ガス又はＣＦ 4 とＣＨＦ 3 とＯ 2 との混合ガスをドライエッチングガスとして用いるドライエッチングを行って、前記シリコン窒化酸化膜に、基板側へ向かって相互に接近する方向に傾斜する一対のテーパ側面部を対向側面に有するトレンチを形成する第３の工程と、
前記レジストパターン及び前記シリコン窒化酸化膜をマスクとして、前記シリコン窒化膜及び前記シリコン酸化膜をドライエッチングによりパターニングする第４の工程を有し、
前記第３の工程が、前記トレンチの深さの上半分まで前記一対のテーパ側面部を基板平面に対して第１の角度θ1で形成し、その後、前記一対のテーパ側面部の各下端から前記シリコン窒化膜に到達するまで、基板平面に対して前記第１の角度θ1以上の第２の角度θ2で下部側面部を形成することにより、前記トレンチを形成することを特徴とする半導体装置の製造方法。 - シリコン基板上にシリコン酸化膜及びシリコン窒化膜を順次形成し、その上にシリコン基板側の下層のポリシリコン膜と上層のシリコン窒化酸化膜からなる複層膜を形成する第1の工程と、
前記シリコン基板の素子分離領域に対応する位置に開口部を有するレジストパターンをフォトリソグラフィ法により前記複層膜上に形成する第２の工程と、
前記レジストパターンをマスクとして用い、かつＣＦ 4 とＣＨＦ 3 とＡｒとの混合ガス又はＣＦ 4 とＣＨＦ 3 とＡｒとＯ 2 との混合ガス又はＣＦ 4 とＣＨＦ 3 とＯ 2 との混合ガスをドライエッチングガスとして用いるドライエッチングを行って、前記複層膜に、基板側へ向かって相互に接近する方向に傾斜する一対のテーパ側面部を対向側面に有するトレンチを形成する第３の工程と、
前記レジストパターン及び前記複層膜をマスクとして、前記シリコン窒化膜及び前記シリコン酸化膜をドライエッチングによりパターニングする第４の工程を有し、
前記第３の工程が、前記トレンチの深さの上半分まで前記一対のテーパ側面部を基板平面に対して第１の角度θ1で形成し、その後、前記一対のテーパ側面部の各下端から前記シリコン窒化膜に到達するまで、基板平面に対して前記第１の角度θ1以上の第２の角度θ2で下部側面部を形成することにより、前記トレンチを形成することを特徴とする半導体装置の製造方法。 - 前記第２の工程において、前記レジストマスクの開口部の幅がフォトリソグラフィ法の限界解像幅に設定される請求項１または２に記載の半導体装置の製造方法。
- 前記第３の工程において、前記トレンチの前記テーパ側面部の基板平面に対する前記第１の角度θ 1 を前記ドライエッチングにより調整し、または、前記第１の角度θ 1 、前記テーパ側面部に対応する部分の前記トレンチの深さ及び前記第２の角度θ 2 を前記ドライエッチングにより調整して、前記トレンチの底部の幅を設定する請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
- 前記第３の工程が、前記シリコン窒化膜に到達するまで前記一対のテーパ側面部を形成することにより、前記トレンチを形成する請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
- 前記テーパ側面部の基板平面に対する前記第１の角度θ1が、７０°≦θ1＜９０°に設定される請求項１〜５のいずれか１つに記載の半導体装置の製造方法。
- 前記下部側面部の基板平面に対する前記第２の角度θ2が、θ1≦θ2≦９０°に設定される請求項１〜６のいずれか１つに記載の半導体装置の製造方法。
- 前記第４の工程が、前記シリコン窒化膜及び前記シリコン酸化膜を基板平面に対して垂直にドライエッチングする請求項１〜７のいずれか１つに記載の半導体装置の製造方法。
- 前記第４の工程において、ＣＦ 4 とＣＨＦ 3 とＡｒとの混合ガス又はＣＦ 4 とＣＨＦ 3 とＡｒとＯ 2 との混合ガスをドライエッチングガスとして用いる請求項１〜８のいずれか１つに記載の半導体装置の製造方法。
- 前記第４の工程の後に、前記レジストパターンを剥離した後、前記シリコン窒化酸化膜と前記シリコン窒化膜をマスクとして、前記シリコン基板上の自然酸化膜をドライエッチングにより除去する第５の工程と、引き続き前記シリコン窒化酸化膜と前記シリコン窒化膜をマスクとしてドライエッチングにより前記シリコン基板にトレンチを形成する第６の工程を含む請求項１に記載の半導体装置の製造方法。
- 前記第４の工程の後に、前記レジストパターンを剥離した後、前記複層膜と前記シリコン窒化膜をマスクとして、前記シリコン基板上の自然酸化膜をドライエッチングにより除去する第５の工程と、引き続き前記複層膜と前記シリコン窒化膜をマスクとしてドライエッチングにより前記シリコン基板にトレンチを形成する第６の工程を含む請求項２に記載の半導体装置の製造方法。
- 前記第５の工程が、前記複層膜のシリコン窒化酸化膜の厚みが０〜２０ｎｍとなるまでドライエッチングする請求項１１に記載の半導体装置の製造方法。
- 前記第６の工程が、前記第５の工程で残った前記ポリシリコン膜をドライエッチングし、前記シリコン窒化膜を露出させながら、前記シリコン基板に前記トレンチを形成する請求項１２に記載の半導体装置の製造方法。
- 前記第５の工程において、少なくともＣＦ4、Ｃ2Ｆ6又はＳＦ6をドライエッチングガスとして用いる請求項１０〜１３のいずれか１つに記載の半導体装置の製造方法。
- 前記第６の工程において、ＨＢｒとＯ 2 との混合ガス又はＣｌ 2 とＨＢｒとＯ 2 との混合ガスをドライエッチングガスとして用いる請求項１０〜１４のいずれか１つに記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004298865A JP3946724B2 (ja) | 2004-01-29 | 2004-10-13 | 半導体装置の製造方法 |
| TW093139194A TWI253101B (en) | 2004-01-29 | 2004-12-16 | Method for manufacturing semiconductor device |
| KR1020040115992A KR100666892B1 (ko) | 2004-01-29 | 2004-12-30 | 반도체 장치의 제조방법 |
| US11/041,981 US7169682B2 (en) | 2004-01-29 | 2005-01-26 | Method for manufacturing semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004021974 | 2004-01-29 | ||
| JP2004298865A JP3946724B2 (ja) | 2004-01-29 | 2004-10-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005244167A JP2005244167A (ja) | 2005-09-08 |
| JP3946724B2 true JP3946724B2 (ja) | 2007-07-18 |
Family
ID=34810158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004298865A Expired - Lifetime JP3946724B2 (ja) | 2004-01-29 | 2004-10-13 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7169682B2 (ja) |
| JP (1) | JP3946724B2 (ja) |
| KR (1) | KR100666892B1 (ja) |
| TW (1) | TWI253101B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4397337B2 (ja) * | 2005-03-16 | 2010-01-13 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP4877747B2 (ja) * | 2006-03-23 | 2012-02-15 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| US7759242B2 (en) | 2007-08-22 | 2010-07-20 | Qimonda Ag | Method of fabricating an integrated circuit |
| KR100980058B1 (ko) * | 2008-03-27 | 2010-09-03 | 주식회사 하이닉스반도체 | 메모리 소자의 소자분리 구조 및 형성 방법 |
| CN102074495B (zh) * | 2009-11-20 | 2013-10-09 | 中芯国际集成电路制造(上海)有限公司 | Sti的形成方法 |
| US20130078804A1 (en) * | 2011-09-22 | 2013-03-28 | Nanya Technology Corporation | Method for fabricating integrated devices with reducted plasma damage |
| KR102094568B1 (ko) * | 2012-10-17 | 2020-03-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그의 제작 방법 |
| JP2015084396A (ja) * | 2013-09-19 | 2015-04-30 | 東京エレクトロン株式会社 | エッチング方法 |
| CN105655283A (zh) * | 2014-11-13 | 2016-06-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 高深宽比的浅沟槽隔离刻蚀方法 |
| US9613824B2 (en) * | 2015-05-14 | 2017-04-04 | Tokyo Electron Limited | Etching method |
| CN104900510B (zh) * | 2015-06-29 | 2018-01-26 | 上海华力微电子有限公司 | 刻蚀映射关系模型和控制浅槽隔离刻蚀关键尺寸的方法 |
| US11294286B2 (en) | 2018-06-27 | 2022-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pattern formation method using a photo mask for manufacturing a semiconductor device |
| CN109218945A (zh) * | 2018-08-07 | 2019-01-15 | 瑞声科技(新加坡)有限公司 | Mems结构的制造方法、mems结构及硅麦克风 |
| CN113677825B (zh) * | 2019-04-16 | 2023-10-24 | 应用材料公司 | 沟槽中薄膜沉积的方法 |
| CN112992784B (zh) * | 2019-12-02 | 2024-01-12 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| US20230386835A1 (en) * | 2022-05-31 | 2023-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing semiconductor devices |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196315A (ja) | 1990-11-28 | 1992-07-16 | Oki Electric Ind Co Ltd | 半導体装置の微細コンタクトホール形成方法 |
| JPH1056021A (ja) | 1996-08-12 | 1998-02-24 | Nec Corp | 半導体装置及びその製造方法 |
| TW461052B (en) * | 1998-06-18 | 2001-10-21 | United Microelectronics Corp | Manufacturing method of flash memory cell |
| JP4074014B2 (ja) * | 1998-10-27 | 2008-04-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2000164701A (ja) | 1998-11-25 | 2000-06-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2000235969A (ja) | 1999-02-15 | 2000-08-29 | Sony Corp | 半導体装置の製造方法 |
| JP3742243B2 (ja) | 1999-03-16 | 2006-02-01 | 株式会社東芝 | ドライエッチング方法および半導体装置の製造方法 |
| DE19937994C2 (de) * | 1999-08-11 | 2003-12-11 | Infineon Technologies Ag | Ätzprozeß für eine Dual Damascene Strukturierung einer Isolierschicht auf einer Halbleiterstruktur |
| US6197687B1 (en) * | 1999-09-13 | 2001-03-06 | Advanced Micro Devices, Inc. | Method of patterning field dielectric regions in a semiconductor device |
| JP2001093970A (ja) | 1999-09-21 | 2001-04-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6342428B1 (en) | 1999-10-04 | 2002-01-29 | Philips Electronics North America Corp. | Method for a consistent shallow trench etch profile |
| KR100327341B1 (ko) | 1999-10-27 | 2002-03-06 | 윤종용 | 폴리실리콘 하드 마스크를 사용하는 반도체 소자의 제조방법 및 그 제조장치 |
| JP2001177101A (ja) * | 1999-12-20 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP3551877B2 (ja) * | 2000-01-18 | 2004-08-11 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP2002158213A (ja) * | 2000-11-21 | 2002-05-31 | Sharp Corp | 半導体装置の製造方法 |
| JP2002353195A (ja) | 2001-05-23 | 2002-12-06 | Sony Corp | 半導体装置の製造方法 |
| US6624068B2 (en) * | 2001-08-24 | 2003-09-23 | Texas Instruments Incorporated | Polysilicon processing using an anti-reflective dual layer hardmask for 193 nm lithography |
| KR100467023B1 (ko) * | 2002-10-31 | 2005-01-24 | 삼성전자주식회사 | 자기 정렬 접촉 구조 및 그 형성 방법 |
-
2004
- 2004-10-13 JP JP2004298865A patent/JP3946724B2/ja not_active Expired - Lifetime
- 2004-12-16 TW TW093139194A patent/TWI253101B/zh active
- 2004-12-30 KR KR1020040115992A patent/KR100666892B1/ko active IP Right Grant
-
2005
- 2005-01-26 US US11/041,981 patent/US7169682B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050077729A (ko) | 2005-08-03 |
| TW200531147A (en) | 2005-09-16 |
| US7169682B2 (en) | 2007-01-30 |
| US20050170607A1 (en) | 2005-08-04 |
| KR100666892B1 (ko) | 2007-01-10 |
| JP2005244167A (ja) | 2005-09-08 |
| TWI253101B (en) | 2006-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3946724B2 (ja) | 半導体装置の製造方法 | |
| US8071487B2 (en) | Patterning method using stacked structure | |
| KR100403627B1 (ko) | 트랜치 소자분리 방법 | |
| JP4039504B2 (ja) | 半導体装置の製造方法 | |
| TW200824002A (en) | Method for fabricating semiconductor device | |
| JP2009032872A (ja) | 半導体装置の製造方法 | |
| KR100680948B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| KR100894771B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
| KR100782479B1 (ko) | 질화막을 구비한 마스크 형성방법 | |
| KR100979233B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JP2005317736A (ja) | 半導体装置の製造方法 | |
| US7214596B2 (en) | Method for the fabrication of isolation structures | |
| KR100356478B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| TW200411830A (en) | Method for fabricating semiconductor device | |
| KR100561513B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리 방법 | |
| KR100481557B1 (ko) | 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법 | |
| KR100895230B1 (ko) | 반도체 장치 및 그 제조 방법, 건식 에칭 방법 및 건식 에칭 장치, 그리고 배선 재료의 제작 방법 | |
| KR100318262B1 (ko) | 반도체 소자의 얼라인먼트 키 형성방법 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20040050408A (ko) | 반도체 소자의 트렌치 형성방법 | |
| JP2008016852A (ja) | フラッシュメモリ素子の製造方法 | |
| KR20050041382A (ko) | 반도체 장치의 트랜치 홀 제조방법 | |
| JP2002050682A (ja) | 半導体装置の製造方法およびレチクルマスク | |
| KR19990057899A (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3946724 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |