JP3764255B2 - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP3764255B2 JP3764255B2 JP20468297A JP20468297A JP3764255B2 JP 3764255 B2 JP3764255 B2 JP 3764255B2 JP 20468297 A JP20468297 A JP 20468297A JP 20468297 A JP20468297 A JP 20468297A JP 3764255 B2 JP3764255 B2 JP 3764255B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- lead
- voltage
- chip
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は保護素子が設けられている半導体発光素子に関する。さらに詳しくは、交流電圧駆動または静電気などにより発光素子に逆方向電圧や所定の電圧以上の順方向電圧が印加される場合にも発光素子がその静電気などにより破壊しにくいように保護素子が設けられている半導体発光素子に関する。
【０００２】
【従来の技術】
従来、半導体発光素子は、ｐ形層とｎ形層とが直接接合してｐｎ接合を形成するか、その間に活性層を挟持してダブルヘテロ接合を形成して構成され、ｐ形層とｎ形層との間に順方向の電圧が印加されることにより、ｐｎ接合部または活性層で発光する。このような発光素子は、たとえば図６に示されるように、半導体の積層体からなる発光素子チップ（以下、ＬＥＤチップという）３が第１のリード１の先端にボンディングされ、一方の電極が第１のリード１と電気的に接続され、他方の電極が第２のリード２と金線４などにより電気的に接続されてその周囲がＬＥＤチップ３の光に対して透明な樹脂パッケージ６により覆われることにより形成されている。
【０００３】
このような発光素子は、ダイオード構造になっているため、逆方向の電圧が印加されても電流が流れない整流作用を利用して、直流電圧を両電極間に印加しないで交流電圧を印加することにより、交流で順方向電圧になる場合にのみ電流が流れて発光する光を利用する使用方法も採用されている。
【０００４】
【発明が解決しようとする課題】
通常の半導体発光素子は、一般にＧａＡｓ系やＧａＰ系やチッ化ガリウム系などの化合物半導体が用いられているが、これら化合物半導体を用いた場合には逆方向に印加される電圧に対して弱く、半導体層が破壊することがある。とくに、チッ化ガリウム系化合物半導体においては、その逆方向の耐圧が５０Ｖ程度と低く逆方向の印加電圧に対してとくに破壊しやすいこと、またバンドギャップエネルギーが大きいため、ＧａＡｓ系などを用いた発光素子より動作電圧も４Ｖ程度と高くなること、などのため交流電圧の印加で半導体発光素子が破損したり、その特性が劣化するという問題がある。
【０００５】
また、交流電圧を印加する駆動でなくても、外部からサージ電圧などの大きな電圧が印加される場合、チッ化ガリウム系化合物半導体では順方向電圧でも１５０Ｖ程度で破壊されやすいという問題がある。
【０００６】
これらの逆方向電圧や静電気の印加に対する破壊を防止するため、半導体発光素子が組み込まれる回路内で、半導体発光素子と並列で半導体発光素子と逆方向にツェナーダイオードを組み込むことが行われる場合もある。しかし、回路内に組み込まれる前の製造工程や出荷に伴う搬送工程、または回路基板に組み込む際などのハンドリング時に静電気で破壊したり、外部回路でＬＥＤの他にダイオードなどを組み込むスペースや工数を必要とするという問題がある。
【０００７】
本発明はこのような問題を解決するためになされたもので、製造工程や搬送工程、または回路基板への実装時などのハンドリング時に静電気が印加されても、また交流駆動などに伴う逆方向電圧が印加される場合にも、損傷や破壊を生じにくくすると共に、従来の発光素子の性能や製造コストに影響を殆ど及ぼすことがない半導体発光素子を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明による半導体発光素子は、並置して設けられる第１および第２のリードと、該第１および第２のリードの２本の先端部に跨って、上面が１つの楕円形状で湾曲状に形成された凹部と、該凹部内の前記第１のリードにボンディングされる発光素子チップと、該発光素子チップの２つの電極をそれぞれ前記第１および第２のリードと電気的に接続する接続手段と、前記凹部内の第２のリードにボンディングされ、前記第１および第２のリード間に電気的に接続されて前記発光素子チップに印加され得る少なくとも逆方向電圧に対して前記発光素子チップを保護する保護素子とからなっている。
【００１０】
ここに保護素子とは、発光素子チップに印加され得る逆方向電圧を短絡したり、発光素子チップの動作電圧より高い所定の電圧以上の順方向電圧をショートさせ得る素子を意味し、ツェナーダイオードやトランジスタのダイオード接続、ＭＯＳＦＥＴのゲートとソースまたはドレインとを短絡した素子またはこれらの複合素子、ＩＣなどを含む。また、接続手段とは、金線や導電性接着剤などにより接続し得る手段を意味する。
【００１１】
この構造にすることにより、保護素子は発光素子チップと共に同じ湾曲状の凹部内にマウントされるため、ほぼ同じ高さのところで近接しており、発光素子チップと保護素子とのダイボンディングおよびワイヤボンディングを同時に行うことができ、工数増にならない。しかも、同じ凹部ないでワイヤボンディングをすることができるため、ワイヤボンディングが容易になり、また第１および第２のリードに亘って凹部が形成される場合には、凹部の側壁を越えてワイヤボンディングをする必要がなく、ワイヤのタッチ不良などの虞れもない。さらに、広い凹部内で反射した光を全て利用することができるため、発光部には従来と何等の変化をもたらすことなく、容易に保護素子をランプ型の半導体発光素子内に内蔵することができる。
【００１２】
前記第２のリードにマウントされる保護素子は、該保護素子の表面が前記第１のリードにマウントされる発光素子チップの表面より低くなるように設けられていることにより、発光素子チップから横方向に進んだ光を凹部の内壁で上方に反射させることができるため、光の取出し効率が向上して好ましい。
【００１３】
前記発光素子チップがチッ化ガリウム系化合物半導体からなり、前記保護素子がツェナーダイオードであれば、とくに逆電圧に弱く、また順方向でも高電圧の印加に弱いチッ化ガリウム系化合物半導体が用いられる半導体発光素子において、逆方向電圧やサージ電圧などの印加に対して保護されるため好ましい。とくに保護素子としてツェナーダイオードが用いられることにより、発光素子チップに順方向にサージなどの高電圧が印加されてもツェナーダイオードのツェナー特性により、発光素子チップにダメージを与えることなく保護されると共に、通常の動作には何等の異常を来さない。ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００１４】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。
【００１５】
本発明の半導体発光素子は、その一実施形態の平面および断面の説明図が図１に示されるように、第１および第２のリード１、２が並置されており、その第１および第２のリード１、２の先端部に両方のリードに亘って連続する湾曲状の凹部７が形成されている。その凹部７内の第１のリード１にＬＥＤチップ３がボンディングされて、ＬＥＤチップ３の一方の電極、たとえばｎ側電極は第１のリード１と電気的に接続され、他方の電極、たとえばｐ側電極が第２のリード２と金線４などの接続手段によりそれぞれ電気的に接続されている。さらに、凹部７内の第２のリード２に保護素子であるツェナーダイオードチップ５がボンディングされ、第１および第２のリード１、２間にＬＥＤチップ３と逆方向になるように電気的に接続されている。そして、その周囲が樹脂パッケージ６により覆われている。
【００１６】
第１および第２のリード１、２は、鉄材または銅材からなる厚さが０.４〜０.５ｍｍ程度の板状体をパンチングにより打ち抜き、第１および第２のリード１、２の上部から円錐型のポンチなどによりスタンピングすることにより、その先端部に両方のリード１、２に亘って椀型の凹部７が形成されている。このスタンピングの際、両リード１、２の間隙部にジグを挿入しておくことにより、間隙部が押し潰されることなく、外側に広がって両リード１、２に連続した湾曲状の凹部７が形成される。この凹部７は従来第１のリード１のみに形成されていたものを両方のリードに跨がって形成しているため、両方のリード１、２の間隔を広げることなく、すなわち発光素子としての樹脂パッケージ６を大きくすることなく、凹部７を大きく形成することができる。なお、製造段階では第１および第２のリード１、２の下端部はリードフレームの枠部で連結されている。
【００１７】
ＬＥＤチップ３は、たとえば青色系（紫外線から黄色）の発光色を有するチップの一例の断面図が図４に示されるように形成される。すなわち、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板３１の表面に、ＧａＮからなる低温バッファ層３２が０.０１〜０.２μｍ程度、クラッド層となるｎ形層３３が１〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層３４が０.０５〜０.３μｍ程度、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体層３５ａおよびＧａＮ層３５ｂからなるｐ形層（クラッド層）３５が０.２〜１μｍ程度、それぞれ順次積層されて、その表面に電流拡散層３７を介してｐ側電極３８が形成されている。また、積層された半導体層３３〜３５の一部が除去されて露出したｎ形層３３にｎ側電極３９が設けられることにより形成されている。
【００１８】
ツェナーダイオードチップ５は、通常のシリコン半導体などからなり、不純物濃度の高い半導体のｐｎ接合に大きい逆方向電圧を印加すると電子がトンネル効果によってｐｎ接合を通って流れる現象を利用したものである。この逆方向の電流が流れ始める電圧（ツェナー電圧）はその不純物濃度により設定される。したがって、このツェナー電圧をＬＥＤチップ３の動作電圧より高い所定の電圧に設定しておき、ＬＥＤチップ３とツェナーダイオードチップ５とが並列で逆方向になるように第１および第２のリード１、２に接続することにより、ＬＥＤチップ３の動作に支障を来すことはない。
【００１９】
このＬＥＤチップ３およびツェナーダイオードチップ５が図１に示されるように、凹部７の底部の第１のリード１および第２のリード２にそれぞれ銀ペーストなどの接着剤によりボンディングされ、前述のように、ＬＥＤチップ３のｎ側電極３９とｐ側電極３８（図４参照）が第１のリード１および第２のリード２と、ツェナーダイオードチップ５の正電極が第１のリード１とそれぞれ金線４により連結されて電気的に接続されている。なお、ツェナーダイオードチップ５の負電極は導電性接着剤により直接第２のリード２と電気的に接続されている。ＬＥＤチップ３も上下両面にそれぞれｎ側電極およびｐ側電極が設けられる構造のものであれば、一方の電極はＬＥＤチップが導電性接着剤によりダイボンディングされることにより、ワイヤボンディングの必要なく電気的に接続される。そして、ツェナーダイオードチップ５を含めたこれらの周囲がＬＥＤチップ３により発光する光を透過する透明または乳白色のエポキシ樹脂などによりモールドされることにより、樹脂パッケージ６で被覆された本発明の半導体発光素子が得られる。樹脂パッケージ６は、図１に示されるように、発光面側が凸レンズになるようにドーム形状に形成されることにより、ランプタイプの発光素子が得られる。
【００２０】
この例では、凹部７の底部は第１および第２のリード１、２で同じ高さになっていたが、図２に示されるように、保護素子５が設けられる第２のリード２の底部を低くするか、保護素子５の高さをＬＥＤチップ３の高さより低く形成することにより、ＬＥＤチップ３から横方向に出射した光を凹部７の内壁で効率よく上方に反射させることができるため好ましい。凹部７の底部に段差を設ける場合は、段差の付いたポンチによりスタンピングすることにより簡単に形成することができる。なお、図１と同じ部分には同じ符号を付してある。また、段差を設けるか否かに拘らず、保護素子５の部分に白色塗料などの反射しやすい絶縁物質で被覆したり、椀型形状になるように反射物質を塗布して上方に光を集光しやすいようにすることもできる。
【００２１】
図３は、本発明の半導体発光素子さらに他の実施形態を示す断面説明図である。すなわちこの例では、凹部を第１および第２のリード１、２に亘って設けるのではなく、第１のリード１の先端のみに平面形状が楕円形状で、湾曲状の凹部１１が形成され、その凹部１１内にＬＥＤチップ３およびツェナーダイオードチップ５がマウントされ、それぞれの電極が第１のリード１と第２のリード２に前述と同様の接続関係になるように金線４により電気的に接続されている。この構造でも、同じ凹部内で２つのチップをワイヤボンディングにより接続することができる。
【００２２】
本発明の半導体発光素子によれば、ツェナーダイオードチップが内蔵されて、図５にその等価回路図が示されているように、ＬＥＤチップ３と並列にツェナーダイオードチップ５がその極性がＬＥＤチップ３と逆になるように接続されている。そのため、ＬＥＤチップ３を駆動する電源が交流電源であっても、ＬＥＤチップ３に順方向の電圧になる位相のときは、ツェナーダイオードチップ５には逆方向電圧でツェナー電圧より低い電圧であるため電流は流れず、ＬＥＤチップ３に電流が流れて発光する。また、交流電源がＬＥＤチップ３に逆方向の電圧になる位相のときは、ツェナーダイオードチップ５を介して電流が流れる。そのため、交流電圧がＬＥＤチップ３に対して逆方向の電圧の位相となるときでも、ＬＥＤチップ３には逆方向の電圧は殆ど印加されない。また、静電気が印加される場合、その静電気がＬＥＤチップ３の逆方向であればツェナーダイオードチップ５を介して放電し、ＬＥＤチップ３に順方向である場合はその電圧がツェナー電圧より高ければツェナーダイオードチップ５を介して放電するためＬＥＤチップ３を保護し、ツェナー電圧より低ければＬＥＤチップ３を介して放電するが、その電圧は低い電圧であるためＬＥＤチップ３を損傷することはない。その結果、逆方向の電圧や静電気のサージに対して弱いＬＥＤチップ３であってもＬＥＤチップ３に高い電圧が印加されず、ＬＥＤチップ３を破損したり、劣化させたりすることがない。
【００２３】
一方、本発明の半導体発光素子では、ツェナーダイオードチップ５が第１および第２のリード１、２の先端部の両方に跨がって、または第１のリード１のみに平面形状が楕円形状で大きく形成された凹部７、１１内にＬＥＤチップ３と共にマウントされているため、ＬＥＤチップ３のダイボンディングおよびワイヤボンディングと一緒に、同じ工程で行うことができる。しかも、両方のリードに跨がって凹部７が設けられている場合は、全体を大きくすることなくその凹部７を大きくすることができ、両方のチップおよびワイヤが接触する虞れはなく、余裕をもってダイボンディングおよびワイヤボンディングをすることができる。さらに、両方のリードに亘って凹部が設けられることにより、凹部７の側壁を越えて他のリードとのワイヤボンディングをする必要がないため、一層ワイヤボンディングの信頼性も向上する。またＬＥＤチップ３の横方向から出射する光は凹部の内壁で反射して上方に進み、大きくした凹部全体で発光しているように放射され、明るい発光素子が得られる。その結果、コスト上昇や発光特性の低下をもたらすことなく保護素子を内蔵した半導体発光素子が得られる。
【００２４】
前述の例では、保護素子としてツェナーダイオードチップを用いたが、チップでなくてパッケージングされた製品状のものを使用してもよい。また、ツェナーダイオードでなくても通常のダイオードでも、ＬＥＤチップに対する逆方向の電圧に対して保護することができる。さらに、ダイオードでなくても、トランジスタをダイオード接続したものや、ＭＯＳＦＥＴのゲートとソースまたはドレインとを接続したもの、またはこれらを組み合わせてツェナーダイオードと同様に両方向に保護する複合素子またはＩＣなど、ダイオードと同様にＬＥＤチップを保護することができる素子であればよい。
【００２５】
また、前述の例では、発光素子としてチッ化ガリウム系化合物半導体を用いた青色系の半導体発光素子であったが、チッ化ガリウム系化合物半導体はとくに逆方向の電圧や高電圧により破壊されやすいため効果が大きい。しかし、これに限定されるものではなく、ＧａＡｓ系、ＡｌＧａＡｓ系、ＡｌＧａＩｎＰ系、ＩｎＰ系などの赤色系や緑色系の発光素子についても、保護素子が設けられることにより同様に逆方向電圧や静電気に対して強い半導体発光素子が得られる。
【００２６】
【発明の効果】
本発明によれば、発光素子を構成する２本のリードの端部の両方に跨って、または１本のリードで平面形状が楕円状の凹部が形成され、その凹部内にＬＥＤチップと保護素子とがマウントされているため、製造工数増や、素子サイズの増加を伴うことなく、また発光素子の発光特性に何等の変化を来すことなく保護素子を内蔵した半導体発光素子が得られる。その結果、逆方向電圧の印加や静電気による高電圧の印加に対しても損傷することがなく、信頼性が大幅に向上すると共に、半製品や製品の状態での取扱もアースバンドの使用や静電気除去の特別な注意を払う必要がなくなり、作業効率が大幅に向上する。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の平面および断面の説明図である。
【図２】本発明の半導体発光素子の他の実施形態の断面説明図である。
【図３】本発明の半導体発光素子のさらに他の実施形態の説明図である。
【図４】図１のＬＥＤチップの一例の断面説明図である。
【図５】図１の半導体発光素子の接続関係の等価回路図である。
【図６】従来の半導体発光素子の一例の斜視説明図である。
【符号の説明】
１ 第１のリード
２ 第２のリード
３ ＬＥＤチップ
４ 金線
５ ツェナーダイオードチップ
【発明の属する技術分野】
本発明は保護素子が設けられている半導体発光素子に関する。さらに詳しくは、交流電圧駆動または静電気などにより発光素子に逆方向電圧や所定の電圧以上の順方向電圧が印加される場合にも発光素子がその静電気などにより破壊しにくいように保護素子が設けられている半導体発光素子に関する。
【０００２】
【従来の技術】
従来、半導体発光素子は、ｐ形層とｎ形層とが直接接合してｐｎ接合を形成するか、その間に活性層を挟持してダブルヘテロ接合を形成して構成され、ｐ形層とｎ形層との間に順方向の電圧が印加されることにより、ｐｎ接合部または活性層で発光する。このような発光素子は、たとえば図６に示されるように、半導体の積層体からなる発光素子チップ（以下、ＬＥＤチップという）３が第１のリード１の先端にボンディングされ、一方の電極が第１のリード１と電気的に接続され、他方の電極が第２のリード２と金線４などにより電気的に接続されてその周囲がＬＥＤチップ３の光に対して透明な樹脂パッケージ６により覆われることにより形成されている。
【０００３】
このような発光素子は、ダイオード構造になっているため、逆方向の電圧が印加されても電流が流れない整流作用を利用して、直流電圧を両電極間に印加しないで交流電圧を印加することにより、交流で順方向電圧になる場合にのみ電流が流れて発光する光を利用する使用方法も採用されている。
【０００４】
【発明が解決しようとする課題】
通常の半導体発光素子は、一般にＧａＡｓ系やＧａＰ系やチッ化ガリウム系などの化合物半導体が用いられているが、これら化合物半導体を用いた場合には逆方向に印加される電圧に対して弱く、半導体層が破壊することがある。とくに、チッ化ガリウム系化合物半導体においては、その逆方向の耐圧が５０Ｖ程度と低く逆方向の印加電圧に対してとくに破壊しやすいこと、またバンドギャップエネルギーが大きいため、ＧａＡｓ系などを用いた発光素子より動作電圧も４Ｖ程度と高くなること、などのため交流電圧の印加で半導体発光素子が破損したり、その特性が劣化するという問題がある。
【０００５】
また、交流電圧を印加する駆動でなくても、外部からサージ電圧などの大きな電圧が印加される場合、チッ化ガリウム系化合物半導体では順方向電圧でも１５０Ｖ程度で破壊されやすいという問題がある。
【０００６】
これらの逆方向電圧や静電気の印加に対する破壊を防止するため、半導体発光素子が組み込まれる回路内で、半導体発光素子と並列で半導体発光素子と逆方向にツェナーダイオードを組み込むことが行われる場合もある。しかし、回路内に組み込まれる前の製造工程や出荷に伴う搬送工程、または回路基板に組み込む際などのハンドリング時に静電気で破壊したり、外部回路でＬＥＤの他にダイオードなどを組み込むスペースや工数を必要とするという問題がある。
【０００７】
本発明はこのような問題を解決するためになされたもので、製造工程や搬送工程、または回路基板への実装時などのハンドリング時に静電気が印加されても、また交流駆動などに伴う逆方向電圧が印加される場合にも、損傷や破壊を生じにくくすると共に、従来の発光素子の性能や製造コストに影響を殆ど及ぼすことがない半導体発光素子を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明による半導体発光素子は、並置して設けられる第１および第２のリードと、該第１および第２のリードの２本の先端部に跨って、上面が１つの楕円形状で湾曲状に形成された凹部と、該凹部内の前記第１のリードにボンディングされる発光素子チップと、該発光素子チップの２つの電極をそれぞれ前記第１および第２のリードと電気的に接続する接続手段と、前記凹部内の第２のリードにボンディングされ、前記第１および第２のリード間に電気的に接続されて前記発光素子チップに印加され得る少なくとも逆方向電圧に対して前記発光素子チップを保護する保護素子とからなっている。
【００１０】
ここに保護素子とは、発光素子チップに印加され得る逆方向電圧を短絡したり、発光素子チップの動作電圧より高い所定の電圧以上の順方向電圧をショートさせ得る素子を意味し、ツェナーダイオードやトランジスタのダイオード接続、ＭＯＳＦＥＴのゲートとソースまたはドレインとを短絡した素子またはこれらの複合素子、ＩＣなどを含む。また、接続手段とは、金線や導電性接着剤などにより接続し得る手段を意味する。
【００１１】
この構造にすることにより、保護素子は発光素子チップと共に同じ湾曲状の凹部内にマウントされるため、ほぼ同じ高さのところで近接しており、発光素子チップと保護素子とのダイボンディングおよびワイヤボンディングを同時に行うことができ、工数増にならない。しかも、同じ凹部ないでワイヤボンディングをすることができるため、ワイヤボンディングが容易になり、また第１および第２のリードに亘って凹部が形成される場合には、凹部の側壁を越えてワイヤボンディングをする必要がなく、ワイヤのタッチ不良などの虞れもない。さらに、広い凹部内で反射した光を全て利用することができるため、発光部には従来と何等の変化をもたらすことなく、容易に保護素子をランプ型の半導体発光素子内に内蔵することができる。
【００１２】
前記第２のリードにマウントされる保護素子は、該保護素子の表面が前記第１のリードにマウントされる発光素子チップの表面より低くなるように設けられていることにより、発光素子チップから横方向に進んだ光を凹部の内壁で上方に反射させることができるため、光の取出し効率が向上して好ましい。
【００１３】
前記発光素子チップがチッ化ガリウム系化合物半導体からなり、前記保護素子がツェナーダイオードであれば、とくに逆電圧に弱く、また順方向でも高電圧の印加に弱いチッ化ガリウム系化合物半導体が用いられる半導体発光素子において、逆方向電圧やサージ電圧などの印加に対して保護されるため好ましい。とくに保護素子としてツェナーダイオードが用いられることにより、発光素子チップに順方向にサージなどの高電圧が印加されてもツェナーダイオードのツェナー特性により、発光素子チップにダメージを与えることなく保護されると共に、通常の動作には何等の異常を来さない。ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００１４】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。
【００１５】
本発明の半導体発光素子は、その一実施形態の平面および断面の説明図が図１に示されるように、第１および第２のリード１、２が並置されており、その第１および第２のリード１、２の先端部に両方のリードに亘って連続する湾曲状の凹部７が形成されている。その凹部７内の第１のリード１にＬＥＤチップ３がボンディングされて、ＬＥＤチップ３の一方の電極、たとえばｎ側電極は第１のリード１と電気的に接続され、他方の電極、たとえばｐ側電極が第２のリード２と金線４などの接続手段によりそれぞれ電気的に接続されている。さらに、凹部７内の第２のリード２に保護素子であるツェナーダイオードチップ５がボンディングされ、第１および第２のリード１、２間にＬＥＤチップ３と逆方向になるように電気的に接続されている。そして、その周囲が樹脂パッケージ６により覆われている。
【００１６】
第１および第２のリード１、２は、鉄材または銅材からなる厚さが０.４〜０.５ｍｍ程度の板状体をパンチングにより打ち抜き、第１および第２のリード１、２の上部から円錐型のポンチなどによりスタンピングすることにより、その先端部に両方のリード１、２に亘って椀型の凹部７が形成されている。このスタンピングの際、両リード１、２の間隙部にジグを挿入しておくことにより、間隙部が押し潰されることなく、外側に広がって両リード１、２に連続した湾曲状の凹部７が形成される。この凹部７は従来第１のリード１のみに形成されていたものを両方のリードに跨がって形成しているため、両方のリード１、２の間隔を広げることなく、すなわち発光素子としての樹脂パッケージ６を大きくすることなく、凹部７を大きく形成することができる。なお、製造段階では第１および第２のリード１、２の下端部はリードフレームの枠部で連結されている。
【００１７】
ＬＥＤチップ３は、たとえば青色系（紫外線から黄色）の発光色を有するチップの一例の断面図が図４に示されるように形成される。すなわち、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板３１の表面に、ＧａＮからなる低温バッファ層３２が０.０１〜０.２μｍ程度、クラッド層となるｎ形層３３が１〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層３４が０.０５〜０.３μｍ程度、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体層３５ａおよびＧａＮ層３５ｂからなるｐ形層（クラッド層）３５が０.２〜１μｍ程度、それぞれ順次積層されて、その表面に電流拡散層３７を介してｐ側電極３８が形成されている。また、積層された半導体層３３〜３５の一部が除去されて露出したｎ形層３３にｎ側電極３９が設けられることにより形成されている。
【００１８】
ツェナーダイオードチップ５は、通常のシリコン半導体などからなり、不純物濃度の高い半導体のｐｎ接合に大きい逆方向電圧を印加すると電子がトンネル効果によってｐｎ接合を通って流れる現象を利用したものである。この逆方向の電流が流れ始める電圧（ツェナー電圧）はその不純物濃度により設定される。したがって、このツェナー電圧をＬＥＤチップ３の動作電圧より高い所定の電圧に設定しておき、ＬＥＤチップ３とツェナーダイオードチップ５とが並列で逆方向になるように第１および第２のリード１、２に接続することにより、ＬＥＤチップ３の動作に支障を来すことはない。
【００１９】
このＬＥＤチップ３およびツェナーダイオードチップ５が図１に示されるように、凹部７の底部の第１のリード１および第２のリード２にそれぞれ銀ペーストなどの接着剤によりボンディングされ、前述のように、ＬＥＤチップ３のｎ側電極３９とｐ側電極３８（図４参照）が第１のリード１および第２のリード２と、ツェナーダイオードチップ５の正電極が第１のリード１とそれぞれ金線４により連結されて電気的に接続されている。なお、ツェナーダイオードチップ５の負電極は導電性接着剤により直接第２のリード２と電気的に接続されている。ＬＥＤチップ３も上下両面にそれぞれｎ側電極およびｐ側電極が設けられる構造のものであれば、一方の電極はＬＥＤチップが導電性接着剤によりダイボンディングされることにより、ワイヤボンディングの必要なく電気的に接続される。そして、ツェナーダイオードチップ５を含めたこれらの周囲がＬＥＤチップ３により発光する光を透過する透明または乳白色のエポキシ樹脂などによりモールドされることにより、樹脂パッケージ６で被覆された本発明の半導体発光素子が得られる。樹脂パッケージ６は、図１に示されるように、発光面側が凸レンズになるようにドーム形状に形成されることにより、ランプタイプの発光素子が得られる。
【００２０】
この例では、凹部７の底部は第１および第２のリード１、２で同じ高さになっていたが、図２に示されるように、保護素子５が設けられる第２のリード２の底部を低くするか、保護素子５の高さをＬＥＤチップ３の高さより低く形成することにより、ＬＥＤチップ３から横方向に出射した光を凹部７の内壁で効率よく上方に反射させることができるため好ましい。凹部７の底部に段差を設ける場合は、段差の付いたポンチによりスタンピングすることにより簡単に形成することができる。なお、図１と同じ部分には同じ符号を付してある。また、段差を設けるか否かに拘らず、保護素子５の部分に白色塗料などの反射しやすい絶縁物質で被覆したり、椀型形状になるように反射物質を塗布して上方に光を集光しやすいようにすることもできる。
【００２１】
図３は、本発明の半導体発光素子さらに他の実施形態を示す断面説明図である。すなわちこの例では、凹部を第１および第２のリード１、２に亘って設けるのではなく、第１のリード１の先端のみに平面形状が楕円形状で、湾曲状の凹部１１が形成され、その凹部１１内にＬＥＤチップ３およびツェナーダイオードチップ５がマウントされ、それぞれの電極が第１のリード１と第２のリード２に前述と同様の接続関係になるように金線４により電気的に接続されている。この構造でも、同じ凹部内で２つのチップをワイヤボンディングにより接続することができる。
【００２２】
本発明の半導体発光素子によれば、ツェナーダイオードチップが内蔵されて、図５にその等価回路図が示されているように、ＬＥＤチップ３と並列にツェナーダイオードチップ５がその極性がＬＥＤチップ３と逆になるように接続されている。そのため、ＬＥＤチップ３を駆動する電源が交流電源であっても、ＬＥＤチップ３に順方向の電圧になる位相のときは、ツェナーダイオードチップ５には逆方向電圧でツェナー電圧より低い電圧であるため電流は流れず、ＬＥＤチップ３に電流が流れて発光する。また、交流電源がＬＥＤチップ３に逆方向の電圧になる位相のときは、ツェナーダイオードチップ５を介して電流が流れる。そのため、交流電圧がＬＥＤチップ３に対して逆方向の電圧の位相となるときでも、ＬＥＤチップ３には逆方向の電圧は殆ど印加されない。また、静電気が印加される場合、その静電気がＬＥＤチップ３の逆方向であればツェナーダイオードチップ５を介して放電し、ＬＥＤチップ３に順方向である場合はその電圧がツェナー電圧より高ければツェナーダイオードチップ５を介して放電するためＬＥＤチップ３を保護し、ツェナー電圧より低ければＬＥＤチップ３を介して放電するが、その電圧は低い電圧であるためＬＥＤチップ３を損傷することはない。その結果、逆方向の電圧や静電気のサージに対して弱いＬＥＤチップ３であってもＬＥＤチップ３に高い電圧が印加されず、ＬＥＤチップ３を破損したり、劣化させたりすることがない。
【００２３】
一方、本発明の半導体発光素子では、ツェナーダイオードチップ５が第１および第２のリード１、２の先端部の両方に跨がって、または第１のリード１のみに平面形状が楕円形状で大きく形成された凹部７、１１内にＬＥＤチップ３と共にマウントされているため、ＬＥＤチップ３のダイボンディングおよびワイヤボンディングと一緒に、同じ工程で行うことができる。しかも、両方のリードに跨がって凹部７が設けられている場合は、全体を大きくすることなくその凹部７を大きくすることができ、両方のチップおよびワイヤが接触する虞れはなく、余裕をもってダイボンディングおよびワイヤボンディングをすることができる。さらに、両方のリードに亘って凹部が設けられることにより、凹部７の側壁を越えて他のリードとのワイヤボンディングをする必要がないため、一層ワイヤボンディングの信頼性も向上する。またＬＥＤチップ３の横方向から出射する光は凹部の内壁で反射して上方に進み、大きくした凹部全体で発光しているように放射され、明るい発光素子が得られる。その結果、コスト上昇や発光特性の低下をもたらすことなく保護素子を内蔵した半導体発光素子が得られる。
【００２４】
前述の例では、保護素子としてツェナーダイオードチップを用いたが、チップでなくてパッケージングされた製品状のものを使用してもよい。また、ツェナーダイオードでなくても通常のダイオードでも、ＬＥＤチップに対する逆方向の電圧に対して保護することができる。さらに、ダイオードでなくても、トランジスタをダイオード接続したものや、ＭＯＳＦＥＴのゲートとソースまたはドレインとを接続したもの、またはこれらを組み合わせてツェナーダイオードと同様に両方向に保護する複合素子またはＩＣなど、ダイオードと同様にＬＥＤチップを保護することができる素子であればよい。
【００２５】
また、前述の例では、発光素子としてチッ化ガリウム系化合物半導体を用いた青色系の半導体発光素子であったが、チッ化ガリウム系化合物半導体はとくに逆方向の電圧や高電圧により破壊されやすいため効果が大きい。しかし、これに限定されるものではなく、ＧａＡｓ系、ＡｌＧａＡｓ系、ＡｌＧａＩｎＰ系、ＩｎＰ系などの赤色系や緑色系の発光素子についても、保護素子が設けられることにより同様に逆方向電圧や静電気に対して強い半導体発光素子が得られる。
【００２６】
【発明の効果】
本発明によれば、発光素子を構成する２本のリードの端部の両方に跨って、または１本のリードで平面形状が楕円状の凹部が形成され、その凹部内にＬＥＤチップと保護素子とがマウントされているため、製造工数増や、素子サイズの増加を伴うことなく、また発光素子の発光特性に何等の変化を来すことなく保護素子を内蔵した半導体発光素子が得られる。その結果、逆方向電圧の印加や静電気による高電圧の印加に対しても損傷することがなく、信頼性が大幅に向上すると共に、半製品や製品の状態での取扱もアースバンドの使用や静電気除去の特別な注意を払う必要がなくなり、作業効率が大幅に向上する。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の平面および断面の説明図である。
【図２】本発明の半導体発光素子の他の実施形態の断面説明図である。
【図３】本発明の半導体発光素子のさらに他の実施形態の説明図である。
【図４】図１のＬＥＤチップの一例の断面説明図である。
【図５】図１の半導体発光素子の接続関係の等価回路図である。
【図６】従来の半導体発光素子の一例の斜視説明図である。
【符号の説明】
１ 第１のリード
２ 第２のリード
３ ＬＥＤチップ
４ 金線
５ ツェナーダイオードチップ
Claims (2)
- 並置して設けられる第１および第２のリードと、該第１および第２のリードの２本の先端部に跨って、上面が１つの楕円形状で湾曲状に形成された凹部と、該凹部内の前記第１のリードにマウントされる発光素子チップと、該発光素子チップの２つの電極をそれぞれ前記第１および第２のリードと電気的に接続する接続手段と、前記凹部内の第２のリードにマウントされ、前記第１および第２のリード間に電気的に接続されて前記発光素子チップに印加され得る少なくとも逆方向電圧に対して前記発光素子チップを保護する保護素子とからなる半導体発光素子。
- 前記第２のリードにマウントされる保護素子は、該保護素子の表面が前記第１のリードにマウントされる発光素子チップの表面より低くなるように設けられてなる請求項１記載の半導体発光素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20468297A JP3764255B2 (ja) | 1997-07-30 | 1997-07-30 | 半導体発光素子 |
| US09/003,145 US6054716A (en) | 1997-01-10 | 1998-01-06 | Semiconductor light emitting device having a protecting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20468297A JP3764255B2 (ja) | 1997-07-30 | 1997-07-30 | 半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154799A JPH1154799A (ja) | 1999-02-26 |
| JP3764255B2 true JP3764255B2 (ja) | 2006-04-05 |
Family
ID=16494567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20468297A Expired - Lifetime JP3764255B2 (ja) | 1997-01-10 | 1997-07-30 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3764255B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914501A (en) * | 1998-08-27 | 1999-06-22 | Hewlett-Packard Company | Light emitting diode assembly having integrated electrostatic discharge protection |
| JP4611721B2 (ja) * | 2004-11-25 | 2011-01-12 | 株式会社小糸製作所 | 発光デバイス及び車両用灯具 |
| JP4836230B2 (ja) * | 2005-06-17 | 2011-12-14 | 株式会社小糸製作所 | 発光デバイス及びこれを用いた光源装置 |
| KR100643471B1 (ko) | 2005-11-24 | 2006-11-10 | 엘지전자 주식회사 | 발광소자 패키지 및 그 제조방법 |
| KR100775574B1 (ko) | 2006-04-20 | 2007-11-15 | 알티전자 주식회사 | 고효율 발광 다이오드 패키지 |
| JP4882634B2 (ja) * | 2006-09-26 | 2012-02-22 | 日亜化学工業株式会社 | 発光装置 |
| JP5045166B2 (ja) * | 2007-03-16 | 2012-10-10 | ソニー株式会社 | 光源装置及び液晶表示装置 |
| JP5060172B2 (ja) * | 2007-05-29 | 2012-10-31 | 岩谷産業株式会社 | 半導体発光装置 |
| JP5196107B2 (ja) * | 2007-03-29 | 2013-05-15 | 日亜化学工業株式会社 | 発光装置 |
| JP5275642B2 (ja) * | 2008-02-12 | 2013-08-28 | スタンレー電気株式会社 | 発光装置およびその製造方法 |
-
1997
- 1997-07-30 JP JP20468297A patent/JP3764255B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154799A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3673621B2 (ja) | チップ型発光素子 | |
| JP3686569B2 (ja) | 半導体発光装置及びそれを用いた表示装置 | |
| JP3559435B2 (ja) | 半導体発光素子 | |
| US7683396B2 (en) | High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts | |
| KR100686416B1 (ko) | 복합 발광소자, 반도체 발광장치 및 반도체 발광장치의제조방법 | |
| EP1601019B1 (en) | Light emitting diode chip with monolithically integrated diode for electrostatic discharge protection and method of forming the same | |
| KR100974923B1 (ko) | 발광 다이오드 | |
| US20060267040A1 (en) | High-brightness LED with protective function of electrostatic discharge damage | |
| US20060163604A1 (en) | Gallium nitride-based light emitting device having light emitting diode for protecting electrostatic discharge, and melthod for manufacturing the same | |
| JP2002314138A (ja) | 発光装置 | |
| KR102120268B1 (ko) | 발광 장치 | |
| JPH10200159A (ja) | 半導体発光素子 | |
| JP3663281B2 (ja) | 半導体発光素子 | |
| JP3764255B2 (ja) | 半導体発光素子 | |
| JP2000124506A (ja) | 半導体発光素子 | |
| JP3348843B2 (ja) | 発光ダイオード及びそれを用いたドットマトリックスディスプレイ | |
| JP2001217461A (ja) | 複合発光素子 | |
| JP3911839B2 (ja) | 半導体発光装置 | |
| JP2001036140A (ja) | 静電対策表面実装型ｌｅｄ | |
| JP3787220B2 (ja) | チップ型発光素子 | |
| JP3723328B2 (ja) | 半導体発光素子 | |
| JPH11103096A (ja) | 半導体発光素子 | |
| JPH11214747A (ja) | 半導体発光装置 | |
| KR102131853B1 (ko) | 발광다이오드 어레이 | |
| JP2002335012A (ja) | 発光ダイオード及びそれを用いたドットマトリックスディスプレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090127 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |