JP3911839B2 - 半導体発光装置 - Google Patents
半導体発光装置 Download PDFInfo
- Publication number
- JP3911839B2 JP3911839B2 JP9564198A JP9564198A JP3911839B2 JP 3911839 B2 JP3911839 B2 JP 3911839B2 JP 9564198 A JP9564198 A JP 9564198A JP 9564198 A JP9564198 A JP 9564198A JP 3911839 B2 JP3911839 B2 JP 3911839B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- electrode
- semiconductor light
- emitting element
- electrostatic protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、たとえば青色発光ダイオード等の光デバイスに利用される窒化ガリウム系化合物を利用したフリップチップ型の半導体発光素子を備える半導体発光装置に係り、特に静電気による破壊を防止するための静電気保護素子を付帯して安定動作を可能とした半導体発光装置に関する。
【０００２】
【従来の技術】
ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩｎＡｌＧａＮ等の窒化ガリウム系化合物の半導体の製造では、その表面において半導体膜を成長させるための結晶基板として、一般的には絶縁性のサファイアが利用される。このサファイアのような絶縁性の結晶基板を用いる場合では、結晶基板側から電極を出すことができないので、半導体層に設けるｐ，ｎの電極は結晶基板と対向する側の一面に形成されることになる。
【０００３】
たとえば、ＧａＮ系化合物半導体を利用した発光素子は、絶縁性の基板としてサファイア基板を用いてその上面にｎ型層及びｐ型層を有機金属気相成長法によって積層形成し、ｐ型層の一部をエッチングしてｎ型層を露出させ、これらのｎ型層とｐ型層のそれぞれにｎ側電極及びｐ側電極を形成するというものがその基本的な構成である。そして、ｐ側電極を透明電極とした場合であれば、これらのｐ側及びｎ側の電極にそれぞれボンディングパッド部を形成して、リードフレームや基板にそれぞれワイヤボンディングされる。
【０００４】
一方、サファイア基板側から光を取り出すようにしたフリップチップ型の半導体発光素子では、ｐ側電極を透明電極としないままでこのｐ側及びｎ側の電極のそれぞれにマイクロバンプを形成し、これらのマイクロバンプを基板またはリードフレームのｐ側及びｎ側に接続する。
【０００５】
図４はフリップチップ型の半導体発光素子を利用した従来のチップＬＥＤの概略を示す縦断面図である。
【０００６】
図において、発光素子１は、絶縁性の透明なサファイア基板１ａの表面に、たとえばＧａＮバッファ層，ｎ型ＧａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層を順に積層し、ＩｎＧａＮ活性層を発光層としたものである。そして、ｎ型ＧａＮ層の上面にｎ側電極２が、及びｐ型ＧａＮ層の上面にはｐ側電極３がそれぞれ蒸着法によって形成され、更にこれらのｎ側電極２及びｐ側電極３の上にはそれぞれマイクロバンプ４，５を形成している。
【０００７】
発光素子１は、基板６に導電性接着剤等で固定したリード６ａ，６ｂにそれぞれマイクロバンプ４，５をたとえば加熱圧着法等によって接合して固定し、モールド樹脂７によって封止され、基板６からの通電によって発光素子１に導通させることにより、発光層からの光が透明のサファイア基板１ａを抜けて上方に放出される。また、ｐ側電極３を含む面を厚膜化または光反射膜とすることによって、発光層からの光を上方に向けて反射して発光出力を上げることができる。
【０００８】
ところが、このような絶縁性のサファイア基板１ａに半導体層を積層したチップＬＥＤでは、素子材料のたとえば誘電率ε等の物理定数や素子構造に起因して、静電気に対して非常に弱いことが知られている。たとえば、チップＬＥＤと静電気がチャージされたコンデンサとを対向させて両者間に放電を生じさせたとき、順方向でおよそ１００Ｖの静電圧で、逆方向ではおよそ３０Ｖの静電圧で破壊されてしまう。
【０００９】
これに対し、発光素子１による静電気の影響による破壊を防止するため、ｐ−ｎ接合の逆電圧を増大したとき破壊電圧（ツェナー降伏電圧）においては電流が増大しても電圧値は一定値をとるという特性を利用した定電圧ダイオードすなわちツェナーダイオードとして知られている静電気保護素子を備えることが有効とされている。この静電気保護素子は、本願出願人が先に提案して特願平９−１８７８２号として既に出願した明細書及び図面に記載のものが適用できる。
【００１０】
図５は静電気保護素子を備える場合のＬＥＤランプの構成例の概略を示す縦断面図であり、図４に示した同じ部材については共通の符号で指示する。
【００１１】
この例では、発光素子１は一方のリード６ｂに電気的に導通させて固定したＳｉダイオード素子２０の上に搭載され、このＳｉダイオード素子２０とリード６ａとの間にワイヤ２１をボンディングしている。Ｓｉダイオード素子２０と発光素子１とは、逆極性の関係で接続すなわち互いのｐ電極とｎ電極とのうち逆極性の電極どうしを接続して発光素子１にリード６ａ，６ｂから高電圧が印加されないようにしたものである。
【００１２】
このような構成であれば、リード６ａ，６ｂに高電圧が印加されたときには、発光素子１に印加される逆方向電圧はＳｉダイオード素子２０の順方向電圧付近の電圧値で、及び発光素子１に印加される順方向電圧はＳｉダイオード素子２０の逆方向ブレークダウン電圧付近の電圧値で、それぞれカットされる。したがって、静電気による発光素子１の破壊を確実に防ぐことができる。
【００１３】
【発明が解決しようとする課題】
先に特願平９−１８７８２号として出願した明細書及び図面におけるＳｉダイオード素子２０は、ｎ型シリコン基板のｐ電極側に相当する部分の表面の一部に不純物イオンの注入によりｐ型半導体領域２０ａを拡散形成したものである。そして、このｐ型半導体領域２０ａの上面とこれから外れた位置にそれぞれｐ側電極とｎ側電極とを形成し、ｐ側電極の一部をボンディングパッドとしてこれにワイヤ２１がボンディングされる。
【００１４】
ところが、静電気保護用のＳｉダイオード素子２０を発光素子１と別体として設ける場合では、リード６ａ側とこのＳｉダイオード素子２０とを導通させるためのワイヤ２１が必要である。このため、図４に示したチップＬＥＤの場合に比べると、ワイヤ２１を張る分だけの高さ方向の嵩が大きくなり、発光装置の薄型化への障害の一因となる。また、ワイヤ２１を張る場合では鋭角的に曲げることができないので、Ｓｉダイオード素子２０とリード６ａとのボンディング点との間の距離を或る程度確保しなければならない。このため、リード６ａ，６ｂどうしの間の長さも大きくなり、高さ方向だけでなく幅方向の嵩も大きくなってしまう。
【００１５】
更に、Ｓｉダイオード素子２０を一方のリード６ｂの上に搭載するので、発光素子１は一対のリード６ａ，６ｂに対して左側に偏った配置となり、チップＬＥＤ単体で使用するときには、発光点がチップ中心からずれてしまう。このため、たとえばリード６ａ，６ｂの内面を鏡面層としておき発光素子１の下側や側方へ漏れ出る光を反射させて発光出力を向上させようとした場合、リード６ａ，６ｂに対する偏りによって反射光の強度の分布を伴うことになり、発光の一様性が損なわれる恐れがある。
【００１６】
このように静電気保護用のＳｉダイオード素子２０を備えるものでは、発光装置の高さ及び幅方向の嵩が大きくて小型化及び薄型化の障害となるほか、発光点のずれによる発光障害を伴いやすいという問題がある。
【００１７】
本発明において解決すべき課題は、静電気保護用の素子を組み込んでも装置の嵩を小さく抑えることができるとともに良好な発光が得られる半導体発光装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は、静電気保護素子をリードフレームや基板等の基材の搭載面に搭載し、フリップチップ型の半導体発光素子を前記静電気保護素子の上面にｐ側及びｎ側の電極を逆極性で導通させて搭載し、前記半導体発光素子の搭載面側と反対側を主光取出し面とした半導体発光装置において、前記静電気保護素子は、前記基材と半導体発光素子との間の導通路を形成するｎ型半導体領域を縦方向の全長に形成させ、これらの半導体領域の上面及び下面にそれぞれｎ電極及びｐ電極を形成し、このｎ電極及びｐ電極を前記半導体発光素子及び基材に接合してなることを特徴とする。
【００１９】
このような構成であれば、静電気保護素子を利用して基材側と発光素子側とを導通させることができるので、ワイヤボンディングが不要なアセンブリとすることができる。
【００２０】
【発明の実施の形態】
請求項１に記載の発明は、静電気保護素子をリードフレームや基板等の基材の搭載面に搭載し、フリップチップ型の半導体発光素子を前記静電気保護素子の上面にｐ側及びｎ側の電極を逆極性で導通させて搭載し、前記半導体発光素子の搭載面側と反対側を主光取出し面とした半導体発光装置において、前記静電気保護素子は、前記基材と半導体発光素子との間の導通路を形成するｎ型半導体領域とｐ型半導体領域をそれぞれ静電気保護素子の縦方向の全長にわたって備え、前記ｎ型半導体領域の上面及び下面にｎ電極を形成し、前記ｐ型半導体領域の上面及び下面にｐ電極を形成し、上面に形成したｎ電極及びｐ電極を前記半導体発光素子と導通接続させ、下面に形成したｎ電極及びｐ電極を基材に導通接続してなるものであり、ワイヤボンディングを必要としないアセンブリによって小型化された発光装置が得られるという作用を有する。
【００２１】
請求項２に記載の発明は、前記静電気保護素子をＳｉダイオードとし、このＳｉダイオードのシリコン基板の全断面の厚さを１５０μｍ以下としてなる請求項１記載の半導体発光装置であり、シリコン基板の表裏両面から拡散形成するｐ型及びｎ型の半導体領域をそれぞれ確実に重合させることができ、その製造時間の短縮化が図れるとともに半導体発光装置を薄型化できるという作用を有する。
【００２２】
以下に、本発明の実施の形態の具体例を図面を参照しながら説明する。
図１は本発明の一実施の形態による半導体発光装置であってチップＬＥＤの例を示す概略縦断面図、図２は要部の拡大図である。なお、従来例で示したものと同じ部材については共通の符号で指示し、その詳細な説明は省略する。
【００２３】
発光素子１は、たとえばその基板１ａに下から順にＧａＮバッファ層，ｎ型ＧａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層を形成したいわゆるダブルヘテロ構造のものとすることができる。この半導体膜の積層構造では、通電によってＩｎＧａＮ活性層が発光層となり、発光層からの光がサファイア基板１ａの主光取出し面（図１においてサファイア基板１ａの上面）側及びｐ側電極３に向かう。
【００２４】
リード６ａ，６ｂどうしの間には発光素子１の静電気による破壊を防止するための静電気保護素子としてＳｉダイオード素子８を架け渡して設け、このＳｉダイオード素子の上に発光素子１を搭載して電気的に導通させる。
【００２５】
Ｓｉダイオード素子８はｎ型シリコン基板を用いたもので、ｎ型半導体領域８ａとｐ型半導体領域８ｂとに区分されたものである。すなわち、図４の従来例ではｎ型シリコン基板の上面からのみボロン等の不純物を拡散することで、上端側の一部をｐ型半導体領域２０ａとしたものであるのに対し、本発明においてはｎ型シリコン基板を上下両面からボロン等の不純物を拡散して縦方向の全長にｐ型半導体領域８ｂを拡散形成させたものである。
【００２６】
このようなｐ型半導体領域８ｂの拡散形成のための具体的な製造方法は次のとおりであり、図３の概略の工程図を参照して説明する。
【００２７】
まず、図１及び図２の例におけるＳｉダイオード素子８の材料としたｎ型シリコン基板１０（図３の（ａ））の表面及び裏面側をそれぞれＳｉＮｘ等による酸化膜１１，１２によって皮膜する（同図（ｂ））。そして、形成しようとするｐ側拡散領域に対応する部分の酸化膜１１，１２をリソグラィー工程及びエッチング工程で取り除くことより、これらの酸化膜１１，１２のそれぞれにｐ型拡散窓１１ａ，１２ａを形成する（同図（ｃ））。
【００２８】
次いで、形成されたｐ側拡散窓１１ａ，１２ａにボロン等の不純物を注入する。この場合、ｎ型シリコン基板１０の全断面の厚さ（図３において上下方向の厚さ）が大きくなり過ぎると、ｎ型シリコン基板１０の表裏両面から拡散するｐ型半導体領域８ｂが上側と下側から完全に重合するまでの時間が長くなる。また、ボロン等の拡散はｎ型シリコン基板１０の厚さ方向と同時に横方向にも拡散していくため、ｎ型シリコン基板１０が厚いとｎ側の領域が少なくなる。したがって、ｎ型シリコン基板１０の厚さには上限を設けることが好ましく、本発明者等はｎ型シリコン基板１０の全断面の厚さは１５０μｍ以下とすることが好ましいことを知見によって得た。
【００２９】
拡散の深さは、ｎ型シリコン基板１０の表側及び裏側から拡散される拡散層がｎ型シリコン基板１０の内部で完全につながる必要があるので、拡散層の深さはｎ型シリコン基板１０の全断面の厚さの５０％以上、たとえば、ｎ型シリコン基板１０の総厚が１５０μｍの場合、表側及び裏側からの拡散深さはそれぞれ７５μｍ以上の深さにすることが好ましい。このボロン等の不純物による拡散は、ｎ型シリコン基板１０の表面及び裏面の両面から拡散させることによって、ｎ型シリコン基板１０に対してその表裏両面側からそれぞれｐ型拡散領域１３，１４が形成され（同図（ｄ））、これらのｐ型拡散領域１３，１４によって一つに繋がったｐ型拡散層が形成されることになる。そして、拡散窓１１ａ，１２ａから外れている部分は酸化膜１１，１２によって覆われているために拡散は行われず、ｎ型領域が確保されたままとなる。
【００３０】
次いで、拡散窓１１ａ，１２ａ以外の酸化膜１１，１２を取り除いた後、ｎ型シリコン基板１０の表面側及び裏面側の全面にアルミニウム等をスパッタ法等で成膜して金属膜１５，１６を形成する（同図（ｅ））。成膜された金属膜１５，１６は、ｎ型シリコン基板１０のｐ型拡散領域１３，１４とこれらを除くｎ型領域部分の表面側には発光素子１のマイクロバンプ４を接合するためのｐ電極８ｂ−１とｎ電極８ａ−１を形成し、更に裏面側にはリードフレームに接合するためのｐ電極８ｂ−２とｎ電極８ａ−２ををそれぞれ対向する形となるようにリソグラフィー工程及びエッチング工程により形成する（同図（ｆ））。
【００３１】
以上の工程の後、熱処理を施すとともにダイシング工程によって切断することにより、図１及び図２に示したＳｉダイオード素子８を得ることができる。
【００３２】
以上の工程によって作製された図示のＳｉダイオード素子８は、図中に示すようにその表面側にはｐ電極８ｂ−１，ｎ電極８ａ−１が形成されるとともに、裏面側にはｐ電極８ｂ−２，ｎ電極８ａ−２が形成されることになる。そして、ｐ電極８ｂ−１，８ｂ−２どうしの間及びｎ電極８ａ−１，８ａ−２どうしの間はそれぞれ導通状態にある。
【００３３】
このようなＳｉダイオード素子８の作製においては、ＧａＮ系化合物半導体のＬＥＤ素子の順方向破壊電圧をＶｆ１，逆方向破壊電圧をＶｂ１とし、Ｓｉダイオード素子の順方向動作電圧をＶｆ２，逆方向ブレークダウン電圧をＶｂ２とし、更にＧａＮ，ＬＥＤ素子の動作電圧をＶＦとするとき、Ｖｆ２＜Ｖｂ１，Ｖｂ２＜Ｖｆ１，Ｖｂ２＞ＶＦの関係が成り立つものであればよい。
【００３４】
以上の製造方法でも説明したように、ｎ型半導体領域８ａの上面及び下面にはそれぞれｎ電極８ａ−１，８ａ−２を形成して、発光素子１のｐ側電極３のマイクロバンプ５及びリード６ｂにそれぞれ導通接続する。また、ｐ型半導体領域８ｂの上面及び下面にもそれぞれｐ電極８ｂ−１，８ｂ−２を形成し、発光素子１のｎ側電極２のマイクロバンプ４及びリード６ａにそれぞれ導通接続する。このような導通接続によって、発光素子１とＳｉダイオード素子８とは逆極性の関係で接続された複合素子としてアセンブリされることになる。
【００３５】
以上の構成において、Ｓｉダイオード素子８を発光素子１に対して逆極性の関係で接続したことにより、リード６ａ，６ｂ間に高電圧が印加されたとき、発光素子１に印加される逆方向電圧及び順方向電圧のいずれもが、破壊電圧に達する前にカットされる。したがって、静電気による発光素子１の破壊が確実に防止される。
【００３６】
Ｓｉダイオード素子８にｎ型及びｐ型の半導体領域８ａ，８ｂをそれぞれのｎ電極８ａ−１，８ａ−２及びｐ電極８ｂ−１，８ｂ−２に導通させて形成しているので、発光素子１との逆極性による接続だけでリード６ａ，６ｂと発光素子１との間の電気的導通が得られる。したがって、従来のようにリード６ａとの間のボンディングワイヤが不要となり、ワイヤ配線に必要な高さ及び幅方向の嵩の分に相当して全体を薄く幅も狭いものとすることができる。
【００３７】
また、Ｓｉダイオード素子をリード６ａ，６ｂに架け渡す配置としてその上面に発光素子１を搭載するので、発光点を発光装置の中心に合わせた配置が得られる。このため、リード６ａ，６ｂの内面を反射層として利用するような場合、反射光の分布を一様化でき、良好な発光が得られる。
【００３８】
なお、図示の例では、リード６ａ，６ｂに搭載してモールド樹脂７で封止されたものとしたが、各種のＬＥＤランプや基板に直接搭載してモールド樹脂で封止しないタイプの光源等に本発明を適用できることは無論である。
【００３９】
【発明の効果】
本発明では、静電気保護素子を利用して発光素子とリードフレーム等の基材側との間の導通路を形成することができるので、ワイヤボンディングが不要となり、そのための工程が削減できるとともに、ワイヤを張るのに必要な嵩に相当する分を小型化できる。したがって、静電気保護素子を組み込んでも、発光装置の高さや幅を小さくすることができ、静電気による破壊防止とコンパクト化の両面が達成される。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるフリップチップ型の半導体発光素子を備えた半導体発光装置の概略縦断面図
【図２】発光素子とＳｉダイオード素子の要部を示す図
【図３】本発明におけるＳｉダイオード素子の製造工程を順に示す概略図
【図４】フリップチップ型の発光素子を備えた従来の発光装置の概略縦断面図
【図５】静電気保護用のＳｉダイオード素子を備えた従来の発光装置の概略縦断面図
【符号の説明】
１ 発光素子
１ａ 結晶基板
２ ｎ側電極
３ ｐ側電極
４，５ マイクロバンプ
６ 基板
６ａ，６ｂ リード
７ モールド樹脂
８ Ｓｉダイオード素子（静電気保護素子）
８ａ ｎ型半導体領域
８ａ−１，８ａ−２ ｎ電極
８ｂ ｐ型半導体領域
８ｂ−１，８ｂ−２ ｐ電極
１０ ｎ型シリコン基板
１１，１２ 酸化膜
１１ａ，１２ａ ｐ型拡散窓
１３，１４ ｐ型拡散領域
１５，１６ 金属膜
【発明の属する技術分野】
本発明は、たとえば青色発光ダイオード等の光デバイスに利用される窒化ガリウム系化合物を利用したフリップチップ型の半導体発光素子を備える半導体発光装置に係り、特に静電気による破壊を防止するための静電気保護素子を付帯して安定動作を可能とした半導体発光装置に関する。
【０００２】
【従来の技術】
ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩｎＡｌＧａＮ等の窒化ガリウム系化合物の半導体の製造では、その表面において半導体膜を成長させるための結晶基板として、一般的には絶縁性のサファイアが利用される。このサファイアのような絶縁性の結晶基板を用いる場合では、結晶基板側から電極を出すことができないので、半導体層に設けるｐ，ｎの電極は結晶基板と対向する側の一面に形成されることになる。
【０００３】
たとえば、ＧａＮ系化合物半導体を利用した発光素子は、絶縁性の基板としてサファイア基板を用いてその上面にｎ型層及びｐ型層を有機金属気相成長法によって積層形成し、ｐ型層の一部をエッチングしてｎ型層を露出させ、これらのｎ型層とｐ型層のそれぞれにｎ側電極及びｐ側電極を形成するというものがその基本的な構成である。そして、ｐ側電極を透明電極とした場合であれば、これらのｐ側及びｎ側の電極にそれぞれボンディングパッド部を形成して、リードフレームや基板にそれぞれワイヤボンディングされる。
【０００４】
一方、サファイア基板側から光を取り出すようにしたフリップチップ型の半導体発光素子では、ｐ側電極を透明電極としないままでこのｐ側及びｎ側の電極のそれぞれにマイクロバンプを形成し、これらのマイクロバンプを基板またはリードフレームのｐ側及びｎ側に接続する。
【０００５】
図４はフリップチップ型の半導体発光素子を利用した従来のチップＬＥＤの概略を示す縦断面図である。
【０００６】
図において、発光素子１は、絶縁性の透明なサファイア基板１ａの表面に、たとえばＧａＮバッファ層，ｎ型ＧａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層を順に積層し、ＩｎＧａＮ活性層を発光層としたものである。そして、ｎ型ＧａＮ層の上面にｎ側電極２が、及びｐ型ＧａＮ層の上面にはｐ側電極３がそれぞれ蒸着法によって形成され、更にこれらのｎ側電極２及びｐ側電極３の上にはそれぞれマイクロバンプ４，５を形成している。
【０００７】
発光素子１は、基板６に導電性接着剤等で固定したリード６ａ，６ｂにそれぞれマイクロバンプ４，５をたとえば加熱圧着法等によって接合して固定し、モールド樹脂７によって封止され、基板６からの通電によって発光素子１に導通させることにより、発光層からの光が透明のサファイア基板１ａを抜けて上方に放出される。また、ｐ側電極３を含む面を厚膜化または光反射膜とすることによって、発光層からの光を上方に向けて反射して発光出力を上げることができる。
【０００８】
ところが、このような絶縁性のサファイア基板１ａに半導体層を積層したチップＬＥＤでは、素子材料のたとえば誘電率ε等の物理定数や素子構造に起因して、静電気に対して非常に弱いことが知られている。たとえば、チップＬＥＤと静電気がチャージされたコンデンサとを対向させて両者間に放電を生じさせたとき、順方向でおよそ１００Ｖの静電圧で、逆方向ではおよそ３０Ｖの静電圧で破壊されてしまう。
【０００９】
これに対し、発光素子１による静電気の影響による破壊を防止するため、ｐ−ｎ接合の逆電圧を増大したとき破壊電圧（ツェナー降伏電圧）においては電流が増大しても電圧値は一定値をとるという特性を利用した定電圧ダイオードすなわちツェナーダイオードとして知られている静電気保護素子を備えることが有効とされている。この静電気保護素子は、本願出願人が先に提案して特願平９−１８７８２号として既に出願した明細書及び図面に記載のものが適用できる。
【００１０】
図５は静電気保護素子を備える場合のＬＥＤランプの構成例の概略を示す縦断面図であり、図４に示した同じ部材については共通の符号で指示する。
【００１１】
この例では、発光素子１は一方のリード６ｂに電気的に導通させて固定したＳｉダイオード素子２０の上に搭載され、このＳｉダイオード素子２０とリード６ａとの間にワイヤ２１をボンディングしている。Ｓｉダイオード素子２０と発光素子１とは、逆極性の関係で接続すなわち互いのｐ電極とｎ電極とのうち逆極性の電極どうしを接続して発光素子１にリード６ａ，６ｂから高電圧が印加されないようにしたものである。
【００１２】
このような構成であれば、リード６ａ，６ｂに高電圧が印加されたときには、発光素子１に印加される逆方向電圧はＳｉダイオード素子２０の順方向電圧付近の電圧値で、及び発光素子１に印加される順方向電圧はＳｉダイオード素子２０の逆方向ブレークダウン電圧付近の電圧値で、それぞれカットされる。したがって、静電気による発光素子１の破壊を確実に防ぐことができる。
【００１３】
【発明が解決しようとする課題】
先に特願平９−１８７８２号として出願した明細書及び図面におけるＳｉダイオード素子２０は、ｎ型シリコン基板のｐ電極側に相当する部分の表面の一部に不純物イオンの注入によりｐ型半導体領域２０ａを拡散形成したものである。そして、このｐ型半導体領域２０ａの上面とこれから外れた位置にそれぞれｐ側電極とｎ側電極とを形成し、ｐ側電極の一部をボンディングパッドとしてこれにワイヤ２１がボンディングされる。
【００１４】
ところが、静電気保護用のＳｉダイオード素子２０を発光素子１と別体として設ける場合では、リード６ａ側とこのＳｉダイオード素子２０とを導通させるためのワイヤ２１が必要である。このため、図４に示したチップＬＥＤの場合に比べると、ワイヤ２１を張る分だけの高さ方向の嵩が大きくなり、発光装置の薄型化への障害の一因となる。また、ワイヤ２１を張る場合では鋭角的に曲げることができないので、Ｓｉダイオード素子２０とリード６ａとのボンディング点との間の距離を或る程度確保しなければならない。このため、リード６ａ，６ｂどうしの間の長さも大きくなり、高さ方向だけでなく幅方向の嵩も大きくなってしまう。
【００１５】
更に、Ｓｉダイオード素子２０を一方のリード６ｂの上に搭載するので、発光素子１は一対のリード６ａ，６ｂに対して左側に偏った配置となり、チップＬＥＤ単体で使用するときには、発光点がチップ中心からずれてしまう。このため、たとえばリード６ａ，６ｂの内面を鏡面層としておき発光素子１の下側や側方へ漏れ出る光を反射させて発光出力を向上させようとした場合、リード６ａ，６ｂに対する偏りによって反射光の強度の分布を伴うことになり、発光の一様性が損なわれる恐れがある。
【００１６】
このように静電気保護用のＳｉダイオード素子２０を備えるものでは、発光装置の高さ及び幅方向の嵩が大きくて小型化及び薄型化の障害となるほか、発光点のずれによる発光障害を伴いやすいという問題がある。
【００１７】
本発明において解決すべき課題は、静電気保護用の素子を組み込んでも装置の嵩を小さく抑えることができるとともに良好な発光が得られる半導体発光装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は、静電気保護素子をリードフレームや基板等の基材の搭載面に搭載し、フリップチップ型の半導体発光素子を前記静電気保護素子の上面にｐ側及びｎ側の電極を逆極性で導通させて搭載し、前記半導体発光素子の搭載面側と反対側を主光取出し面とした半導体発光装置において、前記静電気保護素子は、前記基材と半導体発光素子との間の導通路を形成するｎ型半導体領域を縦方向の全長に形成させ、これらの半導体領域の上面及び下面にそれぞれｎ電極及びｐ電極を形成し、このｎ電極及びｐ電極を前記半導体発光素子及び基材に接合してなることを特徴とする。
【００１９】
このような構成であれば、静電気保護素子を利用して基材側と発光素子側とを導通させることができるので、ワイヤボンディングが不要なアセンブリとすることができる。
【００２０】
【発明の実施の形態】
請求項１に記載の発明は、静電気保護素子をリードフレームや基板等の基材の搭載面に搭載し、フリップチップ型の半導体発光素子を前記静電気保護素子の上面にｐ側及びｎ側の電極を逆極性で導通させて搭載し、前記半導体発光素子の搭載面側と反対側を主光取出し面とした半導体発光装置において、前記静電気保護素子は、前記基材と半導体発光素子との間の導通路を形成するｎ型半導体領域とｐ型半導体領域をそれぞれ静電気保護素子の縦方向の全長にわたって備え、前記ｎ型半導体領域の上面及び下面にｎ電極を形成し、前記ｐ型半導体領域の上面及び下面にｐ電極を形成し、上面に形成したｎ電極及びｐ電極を前記半導体発光素子と導通接続させ、下面に形成したｎ電極及びｐ電極を基材に導通接続してなるものであり、ワイヤボンディングを必要としないアセンブリによって小型化された発光装置が得られるという作用を有する。
【００２１】
請求項２に記載の発明は、前記静電気保護素子をＳｉダイオードとし、このＳｉダイオードのシリコン基板の全断面の厚さを１５０μｍ以下としてなる請求項１記載の半導体発光装置であり、シリコン基板の表裏両面から拡散形成するｐ型及びｎ型の半導体領域をそれぞれ確実に重合させることができ、その製造時間の短縮化が図れるとともに半導体発光装置を薄型化できるという作用を有する。
【００２２】
以下に、本発明の実施の形態の具体例を図面を参照しながら説明する。
図１は本発明の一実施の形態による半導体発光装置であってチップＬＥＤの例を示す概略縦断面図、図２は要部の拡大図である。なお、従来例で示したものと同じ部材については共通の符号で指示し、その詳細な説明は省略する。
【００２３】
発光素子１は、たとえばその基板１ａに下から順にＧａＮバッファ層，ｎ型ＧａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層を形成したいわゆるダブルヘテロ構造のものとすることができる。この半導体膜の積層構造では、通電によってＩｎＧａＮ活性層が発光層となり、発光層からの光がサファイア基板１ａの主光取出し面（図１においてサファイア基板１ａの上面）側及びｐ側電極３に向かう。
【００２４】
リード６ａ，６ｂどうしの間には発光素子１の静電気による破壊を防止するための静電気保護素子としてＳｉダイオード素子８を架け渡して設け、このＳｉダイオード素子の上に発光素子１を搭載して電気的に導通させる。
【００２５】
Ｓｉダイオード素子８はｎ型シリコン基板を用いたもので、ｎ型半導体領域８ａとｐ型半導体領域８ｂとに区分されたものである。すなわち、図４の従来例ではｎ型シリコン基板の上面からのみボロン等の不純物を拡散することで、上端側の一部をｐ型半導体領域２０ａとしたものであるのに対し、本発明においてはｎ型シリコン基板を上下両面からボロン等の不純物を拡散して縦方向の全長にｐ型半導体領域８ｂを拡散形成させたものである。
【００２６】
このようなｐ型半導体領域８ｂの拡散形成のための具体的な製造方法は次のとおりであり、図３の概略の工程図を参照して説明する。
【００２７】
まず、図１及び図２の例におけるＳｉダイオード素子８の材料としたｎ型シリコン基板１０（図３の（ａ））の表面及び裏面側をそれぞれＳｉＮｘ等による酸化膜１１，１２によって皮膜する（同図（ｂ））。そして、形成しようとするｐ側拡散領域に対応する部分の酸化膜１１，１２をリソグラィー工程及びエッチング工程で取り除くことより、これらの酸化膜１１，１２のそれぞれにｐ型拡散窓１１ａ，１２ａを形成する（同図（ｃ））。
【００２８】
次いで、形成されたｐ側拡散窓１１ａ，１２ａにボロン等の不純物を注入する。この場合、ｎ型シリコン基板１０の全断面の厚さ（図３において上下方向の厚さ）が大きくなり過ぎると、ｎ型シリコン基板１０の表裏両面から拡散するｐ型半導体領域８ｂが上側と下側から完全に重合するまでの時間が長くなる。また、ボロン等の拡散はｎ型シリコン基板１０の厚さ方向と同時に横方向にも拡散していくため、ｎ型シリコン基板１０が厚いとｎ側の領域が少なくなる。したがって、ｎ型シリコン基板１０の厚さには上限を設けることが好ましく、本発明者等はｎ型シリコン基板１０の全断面の厚さは１５０μｍ以下とすることが好ましいことを知見によって得た。
【００２９】
拡散の深さは、ｎ型シリコン基板１０の表側及び裏側から拡散される拡散層がｎ型シリコン基板１０の内部で完全につながる必要があるので、拡散層の深さはｎ型シリコン基板１０の全断面の厚さの５０％以上、たとえば、ｎ型シリコン基板１０の総厚が１５０μｍの場合、表側及び裏側からの拡散深さはそれぞれ７５μｍ以上の深さにすることが好ましい。このボロン等の不純物による拡散は、ｎ型シリコン基板１０の表面及び裏面の両面から拡散させることによって、ｎ型シリコン基板１０に対してその表裏両面側からそれぞれｐ型拡散領域１３，１４が形成され（同図（ｄ））、これらのｐ型拡散領域１３，１４によって一つに繋がったｐ型拡散層が形成されることになる。そして、拡散窓１１ａ，１２ａから外れている部分は酸化膜１１，１２によって覆われているために拡散は行われず、ｎ型領域が確保されたままとなる。
【００３０】
次いで、拡散窓１１ａ，１２ａ以外の酸化膜１１，１２を取り除いた後、ｎ型シリコン基板１０の表面側及び裏面側の全面にアルミニウム等をスパッタ法等で成膜して金属膜１５，１６を形成する（同図（ｅ））。成膜された金属膜１５，１６は、ｎ型シリコン基板１０のｐ型拡散領域１３，１４とこれらを除くｎ型領域部分の表面側には発光素子１のマイクロバンプ４を接合するためのｐ電極８ｂ−１とｎ電極８ａ−１を形成し、更に裏面側にはリードフレームに接合するためのｐ電極８ｂ−２とｎ電極８ａ−２ををそれぞれ対向する形となるようにリソグラフィー工程及びエッチング工程により形成する（同図（ｆ））。
【００３１】
以上の工程の後、熱処理を施すとともにダイシング工程によって切断することにより、図１及び図２に示したＳｉダイオード素子８を得ることができる。
【００３２】
以上の工程によって作製された図示のＳｉダイオード素子８は、図中に示すようにその表面側にはｐ電極８ｂ−１，ｎ電極８ａ−１が形成されるとともに、裏面側にはｐ電極８ｂ−２，ｎ電極８ａ−２が形成されることになる。そして、ｐ電極８ｂ−１，８ｂ−２どうしの間及びｎ電極８ａ−１，８ａ−２どうしの間はそれぞれ導通状態にある。
【００３３】
このようなＳｉダイオード素子８の作製においては、ＧａＮ系化合物半導体のＬＥＤ素子の順方向破壊電圧をＶｆ１，逆方向破壊電圧をＶｂ１とし、Ｓｉダイオード素子の順方向動作電圧をＶｆ２，逆方向ブレークダウン電圧をＶｂ２とし、更にＧａＮ，ＬＥＤ素子の動作電圧をＶＦとするとき、Ｖｆ２＜Ｖｂ１，Ｖｂ２＜Ｖｆ１，Ｖｂ２＞ＶＦの関係が成り立つものであればよい。
【００３４】
以上の製造方法でも説明したように、ｎ型半導体領域８ａの上面及び下面にはそれぞれｎ電極８ａ−１，８ａ−２を形成して、発光素子１のｐ側電極３のマイクロバンプ５及びリード６ｂにそれぞれ導通接続する。また、ｐ型半導体領域８ｂの上面及び下面にもそれぞれｐ電極８ｂ−１，８ｂ−２を形成し、発光素子１のｎ側電極２のマイクロバンプ４及びリード６ａにそれぞれ導通接続する。このような導通接続によって、発光素子１とＳｉダイオード素子８とは逆極性の関係で接続された複合素子としてアセンブリされることになる。
【００３５】
以上の構成において、Ｓｉダイオード素子８を発光素子１に対して逆極性の関係で接続したことにより、リード６ａ，６ｂ間に高電圧が印加されたとき、発光素子１に印加される逆方向電圧及び順方向電圧のいずれもが、破壊電圧に達する前にカットされる。したがって、静電気による発光素子１の破壊が確実に防止される。
【００３６】
Ｓｉダイオード素子８にｎ型及びｐ型の半導体領域８ａ，８ｂをそれぞれのｎ電極８ａ−１，８ａ−２及びｐ電極８ｂ−１，８ｂ−２に導通させて形成しているので、発光素子１との逆極性による接続だけでリード６ａ，６ｂと発光素子１との間の電気的導通が得られる。したがって、従来のようにリード６ａとの間のボンディングワイヤが不要となり、ワイヤ配線に必要な高さ及び幅方向の嵩の分に相当して全体を薄く幅も狭いものとすることができる。
【００３７】
また、Ｓｉダイオード素子をリード６ａ，６ｂに架け渡す配置としてその上面に発光素子１を搭載するので、発光点を発光装置の中心に合わせた配置が得られる。このため、リード６ａ，６ｂの内面を反射層として利用するような場合、反射光の分布を一様化でき、良好な発光が得られる。
【００３８】
なお、図示の例では、リード６ａ，６ｂに搭載してモールド樹脂７で封止されたものとしたが、各種のＬＥＤランプや基板に直接搭載してモールド樹脂で封止しないタイプの光源等に本発明を適用できることは無論である。
【００３９】
【発明の効果】
本発明では、静電気保護素子を利用して発光素子とリードフレーム等の基材側との間の導通路を形成することができるので、ワイヤボンディングが不要となり、そのための工程が削減できるとともに、ワイヤを張るのに必要な嵩に相当する分を小型化できる。したがって、静電気保護素子を組み込んでも、発光装置の高さや幅を小さくすることができ、静電気による破壊防止とコンパクト化の両面が達成される。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるフリップチップ型の半導体発光素子を備えた半導体発光装置の概略縦断面図
【図２】発光素子とＳｉダイオード素子の要部を示す図
【図３】本発明におけるＳｉダイオード素子の製造工程を順に示す概略図
【図４】フリップチップ型の発光素子を備えた従来の発光装置の概略縦断面図
【図５】静電気保護用のＳｉダイオード素子を備えた従来の発光装置の概略縦断面図
【符号の説明】
１ 発光素子
１ａ 結晶基板
２ ｎ側電極
３ ｐ側電極
４，５ マイクロバンプ
６ 基板
６ａ，６ｂ リード
７ モールド樹脂
８ Ｓｉダイオード素子（静電気保護素子）
８ａ ｎ型半導体領域
８ａ−１，８ａ−２ ｎ電極
８ｂ ｐ型半導体領域
８ｂ−１，８ｂ−２ ｐ電極
１０ ｎ型シリコン基板
１１，１２ 酸化膜
１１ａ，１２ａ ｐ型拡散窓
１３，１４ ｐ型拡散領域
１５，１６ 金属膜
Claims (2)
- 静電気保護素子をリードフレームや基板等の基材の搭載面に搭載し、フリップチップ型の半導体発光素子を前記静電気保護素子の上面にｐ側及びｎ側の電極を逆極性で導通させて搭載し、前記半導体発光素子の搭載面側と反対側を主光取出し面とした半導体発光装置において、前記静電気保護素子は、前記基材と半導体発光素子との間の導通路を形成するｎ型半導体領域とｐ型半導体領域をそれぞれ静電気保護素子の縦方向の全長にわたって備え、前記ｎ型半導体領域の上面及び下面にｎ電極を形成し、前記ｐ型半導体領域の上面及び下面にｐ電極を形成し、上面に形成したｎ電極及びｐ電極を前記半導体発光素子と導通接続させ、下面に形成したｎ電極及びｐ電極を基材に導通接続してなる半導体発光装置。
- 前記静電気保護素子をＳｉダイオードとし、このＳｉダイオードのシリコン基板の全断面の厚さを１５０μｍ以下としてなる請求項１記載の半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9564198A JP3911839B2 (ja) | 1998-04-08 | 1998-04-08 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9564198A JP3911839B2 (ja) | 1998-04-08 | 1998-04-08 | 半導体発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11298035A JPH11298035A (ja) | 1999-10-29 |
| JP3911839B2 true JP3911839B2 (ja) | 2007-05-09 |
Family
ID=14143144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9564198A Expired - Fee Related JP3911839B2 (ja) | 1998-04-08 | 1998-04-08 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3911839B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160095363A (ko) | 2015-02-03 | 2016-08-11 | 엘지이노텍 주식회사 | 발광 장치 |
| KR20160106322A (ko) | 2015-03-02 | 2016-09-12 | 엘지이노텍 주식회사 | 발광 장치 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4496596B2 (ja) * | 2000-03-27 | 2010-07-07 | ソニー株式会社 | 発光装置 |
| JP2002185049A (ja) * | 2000-11-08 | 2002-06-28 | Lumileds Lighting Us Llc | フリップチップ発光ダイオードおよびフリップチップ静電放電保護チップをパッケージにおける電極にダイレクトボンディングする方法 |
| US7473933B2 (en) * | 2004-10-29 | 2009-01-06 | Ledengin, Inc. (Cayman) | High power LED package with universal bonding pads and interconnect arrangement |
| US9929326B2 (en) | 2004-10-29 | 2018-03-27 | Ledengin, Inc. | LED package having mushroom-shaped lens with volume diffuser |
| US8324641B2 (en) | 2007-06-29 | 2012-12-04 | Ledengin, Inc. | Matrix material including an embedded dispersion of beads for a light-emitting device |
| US8816369B2 (en) | 2004-10-29 | 2014-08-26 | Led Engin, Inc. | LED packages with mushroom shaped lenses and methods of manufacturing LED light-emitting devices |
| JP5394617B2 (ja) * | 2006-06-16 | 2014-01-22 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法及び基板 |
| US8075165B2 (en) | 2008-10-14 | 2011-12-13 | Ledengin, Inc. | Total internal reflection lens and mechanical retention and locating device |
| US8507300B2 (en) | 2008-12-24 | 2013-08-13 | Ledengin, Inc. | Light-emitting diode with light-conversion layer |
| US9897284B2 (en) | 2012-03-28 | 2018-02-20 | Ledengin, Inc. | LED-based MR16 replacement lamp |
| TWI501363B (zh) * | 2014-01-10 | 2015-09-21 | Sfi Electronics Technology Inc | 一種小型化表面黏著型二極體封裝元件及其製法 |
-
1998
- 1998-04-08 JP JP9564198A patent/JP3911839B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160095363A (ko) | 2015-02-03 | 2016-08-11 | 엘지이노텍 주식회사 | 발광 장치 |
| KR20160106322A (ko) | 2015-03-02 | 2016-09-12 | 엘지이노텍 주식회사 | 발광 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11298035A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109075184B (zh) | 发光二极管 | |
| JP3130292B2 (ja) | 半導体発光装置及びその製造方法 | |
| KR100853064B1 (ko) | 복합발광소자 | |
| KR101028965B1 (ko) | 장벽층을 구비한 발광 다이오드 및 그 제조방법 | |
| US8338848B2 (en) | LED structure | |
| JP3399440B2 (ja) | 複合発光素子と発光装置及びその製造方法 | |
| JP2005311364A (ja) | 発光装置とその製造方法、及びそれを利用した発光システム | |
| KR20130046754A (ko) | 발광 소자 및 발광 소자 패키지 | |
| KR101393745B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| JP3911839B2 (ja) | 半導体発光装置 | |
| JPH11289110A (ja) | 半導体発光装置 | |
| JP2001217461A (ja) | 複合発光素子 | |
| JPH1140857A (ja) | 半導体発光素子 | |
| JP2000012913A (ja) | 半導体発光装置に用いる静電気保護用ダイオード及びその製造方法 | |
| US20040119078A1 (en) | Semiconductor light emitting diode | |
| KR20090078480A (ko) | 반도체 소자 | |
| JP2006073618A (ja) | 光学素子およびその製造方法 | |
| JP4277583B2 (ja) | 半導体発光装置 | |
| JPH11214747A (ja) | 半導体発光装置 | |
| JPH11354836A (ja) | フルカラー半導体発光装置 | |
| JPH1154799A (ja) | 半導体発光素子 | |
| JPH10209494A (ja) | 半導体発光素子 | |
| JP3723328B2 (ja) | 半導体発光素子 | |
| JPH11220176A (ja) | 半導体発光装置 | |
| KR100699146B1 (ko) | 발광 소자 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040310 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040413 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061012 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |