[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002335012A - 発光ダイオード及びそれを用いたドットマトリックスディスプレイ - Google Patents

発光ダイオード及びそれを用いたドットマトリックスディスプレイ

Info

Publication number
JP2002335012A
JP2002335012A JP2002136417A JP2002136417A JP2002335012A JP 2002335012 A JP2002335012 A JP 2002335012A JP 2002136417 A JP2002136417 A JP 2002136417A JP 2002136417 A JP2002136417 A JP 2002136417A JP 2002335012 A JP2002335012 A JP 2002335012A
Authority
JP
Japan
Prior art keywords
light emitting
light
emitting element
emitting diode
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002136417A
Other languages
English (en)
Inventor
Yoshinori Shimizu
義則 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2002136417A priority Critical patent/JP2002335012A/ja
Publication of JP2002335012A publication Critical patent/JP2002335012A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】紫外域から可視光まで発光可能な窒化物半導体
発光素子を用いた発光ダイオードに係わり、特に、マト
リックス状に接続させたＬＥＤディスプレイを構成させ
た場合などにおいても誤作動することなく、発光素子が
電気的に損傷されることがない発光ダイオードを提供す
ることにある。 【解決手段】少なくとも発光層にＧａを有する窒化物半
導体を用いた発光素子と、発光素子と並列接続され発光
素子を電気的に保護するための半導体保護素子とを有す
る発光ダイオードである。特に、発光素子と並列接続さ
れた半導体保護素子は、順方向及び逆方向とも発光素子
の順方向電圧以上の電圧において導通するものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、紫外域から可視光
まで発光可能な窒化物半導体発光素子を用いた発光ダイ
オード等に係わり、特に、マトリックス状に接続させた
ＬＥＤディスプレイを構成させた場合などにおいても誤
作動することなく、発光素子が電気的に損傷されること
がない発光ダイオード及びそれを用いたドットマトリッ
クスディスプレイに関する。
【０００２】
【従来技術】近紫外から黄色まで高輝度に発光可能な発
光素子として窒化物半導体（ＩｎxＡｌyＧａ1-x-yＮ、
０≦ｘ≦１、０≦ｙ≦１）を利用した発光ダイオードが
実用化された。これにより、液晶バックライトの光源や
プリンターの書き込み光源など種々の分野に急速に利用
され始めている。窒化物半導体は結晶性の優れた半導体
を量産性よく形成させることが難しく、現在のところサ
ファイア基板やＳｉＣ基板上にバッファ層を介して成膜
させてある。そのため、窒化物半導体を用いた発光素子
は通常の発光素子に比べて結晶欠陥などが多く結晶性が
悪いが故に耐電圧が低いと考えられている。特に、発光
層の組成にＡｌ及び／又はＩｎの元素を含み紫外域など
の短波長側や可視光の長波長側に発光ピークを持った窒
化物半導体を利用した発光素子を形成させるほど良好な
膜を形成させることが難しい傾向にある。また、サファ
イア基板など絶縁性基板上に窒化物半導体を成膜させた
発光素子は、導通する半導体層領域が総膜厚でも約１０
μｍにも満たない薄さのため電圧がかかると破壊されや
すい傾向にある。
【０００３】さらに、発光効率をより向上させるため、
発光層が単一量子井戸構造や多重量子井戸構造とされる
極めて薄膜で形成させることが行われている。そのた
め、小型、高効率、小電流で高出力を有する優れた特性
を持つ窒化物半導体を用いた発光素子は、少しの静電気
電圧で破壊され易いという問題がある。
【０００４】例えば、通常の発光層がＡｌＧａＩｎＰな
どからなる赤色や赤外光が発光可能な発光ダイオード
は、約２ＫＶの耐電圧があるのに対し、発光層がＩｎＧ
ａＮからなる青色、緑色、黄色などが発光可能な発光素
子の耐電圧は約０．５ＫＶ以下にしかすぎない。特に、
Ａｌが含有された紫外発光可能な窒化物半導体発光素子
に至っては約０．２ＫＶ以下である（なお、発光素子ま
での抵抗がほぼ０オーム、スイッチングにより２００ｐ
Ｆのコンデンサから発光素子に電流を流して耐電圧試験
をしてある。）。上述の如く、３族窒化物半導体からな
る発光ダイオードは、他の半導体発光素子と異なり、構
造上、電気的なショックにより比較的低い逆方向電圧だ
けでなく順方向電圧であっても発光素子に破壊が起こり
やすい。
【０００５】静電気及びサージ電圧対策としては、発光
素子を破壊させる過大な電流が流れ込まないよう制限す
る半導体保護素子を設けることが考えられる。例えば、
ツェナーダイオードを半導体保護素子として発光素子と
逆並列に接続させる。これにより、静電気やサージに対
し、見かけ上発光素子の耐電性を強くすることができ
る。具体的一例を図７に示す。図７(Ａ)には、マウント
リード５１ａのカップ内にＬＥＤチップ５２をダイボン
ド樹脂５６を用いて配置固定させると共に、ＬＥＤチッ
プ５２をマウントリード５１ａ及びインナーリード５１
ｂとワイヤ５４を用いて電気的に接続させる。また、マ
ウントリード５１ａ上には半導体保護素子としてツェナ
ーダイオード５７が配置される。ツェナーダイオード５
７はマウントリード５１ａと銀ペーストで固定されると
共にツェナーダイオードの他方の電極とインナーリード
５１ｂとをワイヤで電気的に接続させる。図７（Ｂ）に
は、図７（Ａ）の等価回路図を示す。
【０００６】これにより、ＬＥＤチップにツェナーダイ
オードが逆並列に電気的に接続されることとなる。ＬＥ
Ｄチップが配置され、電気的に接続されたマウントリー
ド及びインナーリードの先端をエポキシ樹脂５８などに
より封止し、発光ダイオードを形成させることができ
る。なお、図８に半導体発光素子（波線）とツェナーダ
イオード（実線）の電流電圧特性をそれぞれ示す。この
発光素子を点灯させるために順方向電流を流す場合、半
導体保護素子であるツェナーダイオードは逆並列に接続
されているため電流が実質的に流れない。そのため、発
光ダイオードの駆動電圧により、効率よく発光素子であ
るＬＥＤチップを発光させることができる。他方、発光
素子が破壊されるサージ電圧が順方向に印加されると、
ツェナーダイオードが発光素子が破壊されるサージ電圧
よりも低い電圧ＶＺに制限する。即ち、ＬＥＤチップが
破壊される電圧よりも小さい電圧に選択した立ち上がり
電圧でツェナーダイオードに電流が流れ定電圧化し、Ｌ
ＥＤチップに大きな電圧が掛かることがない。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うなツェナーダイオードで発光素子が保護された発光ダ
イオードをマトリックス状に配置させたＬＥＤディスプ
レイに利用した場合、新たな問題が生ずることが分かっ
た。この発光ダイオードを用いダイナミック駆動させる
ためにマトリックス状に配置させたＬＥＤディスプレイ
の模式的回路構成を図９に示す。図９にはＬＥＤチップ
と、ツェナーダイオードが逆方向に接続された発光ダイ
オードをＬ１からＬ１２の如くマトリックス状に配置さ
せてある。発光ダイオードは各列及び行ごとに接続さ
れ、各列及び行が選択された発光ダイオードのみが発光
可能となる。この回路に上記したツェナーダイオードを
保護素子として組み込まれた発光ダイオードを配置させ
た場合、半導体保護素子を介して電流が他の回路に流れ
込み、意図しない発光ダイオードが発光されることとな
る。
【０００８】このような発光ダイオードの意図しない点
灯は、所望の発光ダイオードＬ１及びＬ７の点灯輝度が
下がるばかりでなく、ＬＥＤディスプレイ全体のコント
ラストの低下や誤作動を引き起こす要因となる。従って
ツェナーダイオードや通常のシリコンダイオードは、マ
トリックス状の回路構成のディスプレイには不向きであ
り、実質的に使えない。また、発光素子の不良チェック
は逆方向漏れ電流の有無で行う場合が、単なるツェナー
ダイオードなどの保護素子を並列に接続させただけで
は、保護素子の特性上発光ダイオードの逆方向が保護素
子を介して通電するため不良チェックができないという
不都合が生じる。したがって、本願発明は、静電気やサ
ージ電圧に対し発光素子を保護すると共に誤作動のない
発光ダイオードを提供することを目的とする。また、発
光素子の不良チェックが簡単に行える発光ダイオードを
提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、少なくとも発
光層がＧａを含む窒化物半導体である発光素子と、該発
光素子を電気的に保護するための半導体保護素子とを有
する発光ダイオードである。特に、発光素子と並列接続
された半導体保護素子は、双方向とも発光素子の順方向
電圧以上の電圧において導通することを特徴とする。よ
り具体的には、発光素子と並列接続された半導体保護素
子は双方向に対称もしくは非対称に、発光素子の順方向
電圧以上の電圧において導通するか、さらに負性抵抗特
性を有することとさせる。これにより、発光素子の破壊
や誤動作を抑制することができる。また、電圧の低い領
域では実質的にほとんど保護素子を介さず、電流が流れ
るため発光素子の不良チェックを簡単に行うことができ
る。
【００１０】本発明の請求項２に記載の発光ダイオード
は、少なくとも発光層にＩｎとＧａとを有する窒化物半
導体を用いた発光素子と、発光素子と並列接続され発光
素子を電気的に保護するための半導体保護素子とを有す
る。特に、半導体保護素子は、トリガダイオード、ベー
スをオープンにさせたトランジスタ、バリスタ、及び逆
方向に直列接続されたツェナーダイオードから選択され
る少なくとも１種を有する。
【００１１】本発明の請求項３に記載の発光ダイオード
は、発光素子がサファイア基板上に少なくとも発光層が
Ｇａを含む窒化物半導体を介してｐ型及びｎ型の窒化物
半導体を有する。
【００１２】本発明の請求項４に記載のドットマトリッ
クスディスプレイは、特定の保護素子を持った発光ダイ
オードをダイナミック駆動させる構成のドットマトリッ
クスディスプレイとすることで、誤作動等のないドット
マトリックスディスプレイとすることができる。
【００１３】
【発明の実施の形態】本願発明者は種々の実験の結果、
窒化物半導体発光素子を用いた発光ダイオードの順方向
或いは逆方向の両方に対して、実質的に損失や駆動回路
に影響されることなく、静電気やサージ電圧に対して保
護される発光ダイオードを見出し本願発明を成すに到っ
た。
【００１４】即ち、本願発明は図１に示す回路を発光ダ
イオードに内蔵することにより、発光ダイオード単体
で、ＬＥＤチップ固有の特性を損なうことなく、静電気
やサージ電圧に対してもＬＥＤチップを保護する発光ダ
イオードを得た。
【００１５】本発明に用いられる半導体保護素子として
のトリガダイオードは、図２に示すような電圧電流特性
を有する。図２に於いて、横軸に電圧、縦軸に電流を取
り、それぞれの方向に電圧を印加していくと降伏電圧Ｖ
BOを境にして低インピーダンスとなり電流が急に流れ出
す特性がある。なお、図２において、窒化物半導体発光
素子を点線で示し、トリガーダイオードを実線で示す。
トリガーダイオードには極性がないため、それぞれの方
向にほぼ対称な特性を示す。
【００１６】このトリガダイオードをＬＥＤチップに対
して並列に接続した発光ダイオードに於いて、トリガダ
イオードは、発光素子の順方向及び逆方方向において、
｜ＶBO｜以上の電圧に対する電圧制限器として作用す
る。降伏電圧｜ＶBO｜がＬＥＤチップの駆動電圧より高
いトリガダイオードを選択して使用することにより、発
光ダイオードに対して静電気やサージ電圧が印加された
場合、トリガダイオードは電圧制限器として作用するか
ら、バイパスとなる保護作用をする。したがって、降伏
電圧｜ＶBO｜を越える電圧は発光素子に印加されず、発
光素子が破壊されることはない。
【００１７】また、逆方向においても降伏電圧までは導
通せず電流阻止能力があるため、マトリック状に接続さ
せた各発光ダイオードに、電流回り込みによる誤作動が
生ずることを防止する作用をする。さらに、トリガダイ
オードの降伏電圧ＶBOまでの漏れ電流は、ＬＥＤチップ
特性から考えると充分小さく、無視できる程度である。
したがって、ＬＥＤ装置定常駆動時においても発光素子
固有の特性を損なうことはない。
【００１８】また、トランジスターを用いた場合、例え
ばベースをオープンとしたｎｐｎ型のトランジスターで
は、電圧電流特性は図１０のようになる（なお、ここ
で、本発明のトランジスターとは広義に解釈するものと
し、必ずしも３端子が露出しているものだけでなく、ｎ
ｐｎ接合やｐｎｐ接合された半導体に二端子だけが露出
させた半導体保護素子も含む）。図１０（Ａ）中の波線
は発光素子を示し、実線はトランジスターを示す。この
特性は、発光素子であるＬＥＤ１００１のアノードをト
ランジスター１００２のエミッタと、ＬＥＤのカソード
をトランジスターのコレクターと接続した場合、ＬＥＤ
に対して順方向ではツェナーダイオードと同じ特性に、
逆方向ではトリガーダイオードと同じ特性の保護回路と
して働く。一般にＧａＮ系ＬＥＤは逆方向の過電圧によ
り弱く、保護回路としての整合性は良好である。図１０
（Ｂ）は、図１０（Ａ）の等価回路図を示す。
【００１９】また、トランジスターを使用する場合、他
の保護素子と比べてより大きな長所があるすなわち、実
際の発光素子であるＬＥＤチップや、量産されているツ
ェナーダイオードや、トリガダイオード及びトランジス
ターを実装した場合、半導体素子の構造や極性、実装方
法によって厄介な問題を生じる場合がある。シリコンを
利用したツェナーダイオードやトランジスターなどはｎ
型基板が得やすく、ｎ型基板使用の方が特性、コスト面
で有利である。このため、ほとんどのダイオードは基板
がｎ型半導体でボンディング電極がｐ型半導体となって
いる。
【００２０】一方、窒化物半導体であるＧａＮ系ＬＥＤ
はサファイア基板上に形成される場合があり、サファイ
アなどの絶縁基板を利用する場合には基本的に極性はな
い。しかし、例えばツェナーダイオードを共通の導電性
基体に乗せる場合、自ずから極性は決まってしまうこと
になる。すなわち、この場合発光素子が搭載されるフレ
ーム（導電性基体）がアノード（正極）と決まる。とこ
ろが、この接続が信頼性面で重要な問題を提起する場合
がある。発光素子であるＬＥＤのフレームには反射効率
を向上させる等のため、銀メッキが施すことがある。こ
れに正の電圧が印加された場合、外部から浸入等した水
分と反応し、銀のマイグレーション作用により短絡する
危険性がある。しかも、ＧａＮ系ＬＥＤはｎ型半導体層
がサファイア側であり、フレームと露出したｎ型半導体
層間に順方向電圧がかかり、マイグレーションを起こす
方向と一致してしまう。極性は逆の方が好ましいのであ
るがツェナーダイオードがこの極性を決めてしまうので
ある。
【００２１】ここで、同じｎ型半導体基板を使ったｎｐ
ｎトランジスターを見てみると、フレームを負極に実装
可能なことが判る。すなわち、トランジスターによる保
護回路は、保護能力、誤動作防止の他に信頼性面でも大
きな長所を有することになるのである。
【００２２】以上のことから、双方向形の保護機能を有
する半導体保護素子をＬＥＤと並列接続させ、半導体保
護素子の電圧内でＬＥＤを駆動させる。これより、ＬＥ
Ｄチップ固有の特性を損なうことのなく静電気やサージ
電圧から発光素子を保護し、且つ発光ダイオードの誤作
動を防止することができる。なお、半導体保護素子は、
上述の双方向形の保護機能を有する限り、トリガダイオ
ード、ベースをオープンにさせたトランジスタ、バリス
タ及び逆方向に直列接続されたツェナーダイオードやこ
れらの特性を含むＩＣ、ＬＳＩなどを利用することもで
きる。以下に本発明の一実施の形態である実施例を用い
て本発明を更に詳細に説明する。しかし本発明はこれの
みに限定されないことはいうまでもない。
【００２３】
【実施例】［実施例１］窒化物半導体をＭＯＣＶＤ法を
用いて予め洗浄したサファイア基板上に成膜させ発光素
子であるＬＥＤを形成させる。ＭＯＣＶＤ装置の反応容
器内にサファイア基板を配置させて、水素ガスを流しな
がら８００℃でベーキングする。次に、原料ガスとして
ＴＭＧ（トリメチルガリウム）ガス、窒素ガス及びキャ
リアガスとして水素ガスを流し、基板温度５５０℃でサ
ファイア基板上にバッファ層としてＧａＮを厚さ１５０
Åで成膜させる。
【００２４】バッファ層を成膜後、原料ガスの流入を止
め成膜温度を１０５０℃に上げて、原料ガスとしてＴＭ
Ｇガス、窒素ガス及びキャリアガスとして水素ガスを流
しノンドープのｎ型ＧａＮを厚さ１．５μｍで成膜させ
る。ｎ型ＧａＮ上にｎ型電極を形成させるｎ型ＧａＮ層
を成膜させる。成膜温度を維持させたまま、原料ガスと
してＴＭＧガス、窒素ガス、キャリアガスとして水素ガ
ス及びシランガスを流しｎ+型ＧａＮを厚さ２．３μｍ
で成膜させる。成膜温度を維持させたまま、ｎ+型Ｇａ
Ｎ上に原料ガスとしてＴＭＧガス、窒素ガス及びキャリ
アガスとして水素ガスを流し、ノンドープのＧａＮとＳ
ｉドープのＧａＮを２０周期で成膜させたｎ型多層膜を
形成させる。なお、ＧａＮ層の不純物濃度が異なる変調
ドープとしてある。
【００２５】続いて、変調ドープしたＧａＮ層上には活
性層としてＡｌＩｎＧａＮを形成する。具体的には、成
膜温度を８００℃にまで下げる。原料ガスとしてＴＭＡ
（トリメチルアルミニウム）ガス、ＴＭＩ（トリメチル
インジウム）ガス、ＴＭＧガス、窒素ガス及びキャリア
ガスとして水素ガスを流し、活性層を形成させる。
【００２６】次に、活性層上には、ｐ型クラッド層とし
て厚さが４０ÅであるＭｇドープのＡｌＧａＮと厚さが
２５ÅであるＭｇドープのＩｎＧａＮを５回繰り返した
超格子ｐ型クラッド層を形成させる。より具体的には、
成膜温度を１０５０℃に維持したまま、原料ガスとして
ＴＭＧガス、ＴＭＡ（トリメチルアルミニウム）ガス、
窒素ガス、キャリアガスとして水素ガス及びｐ型ドーパ
ントしてＣｐ2Ｍｇ（シクロペンタジエニルマグネシウ
ム）ガスを導入してｐ型クラッド層を成膜させる。
【００２７】最後に成膜温度を１０５０℃に維持したま
ま原料ガスをＴＭＧガス、窒素ガス、キャリアガスとし
て水素ガス及び不純物ガスとしてＣｐ2Ｍｇを流しｐ型
コンタクト層としてＭｇドープのＧａＮを成膜させる。
窒化物半導体ウエハを成膜後、ＲＩＥによりｎ型コンタ
クト層までが一部露出できるように活性層などを除去す
る。その後、ｐ型及びｎ型の各コンタクト層にスパッタ
リングを用いて電極を形成させる。窒化物半導体ウエハ
をスクライブして発光素子として複数のＬＥＤチップを
形成させる。こうしてサファイア基板上に量子井戸構造
の活性層が形成されダブルへテロ構造となる窒化物半導
体である発光素子が形成される。発光層となる活性層は
Ｇａを含む窒化物半導体の紫外線が発光可能な発光素子
である。この発光素子を利用して図３の如き、発光ダイ
オードを形成させる。
【００２８】図３は本発明の一実施例の形態であるキャ
ンタイプパッケージの発光ダイオードを示す模式図であ
る。上記で得られたＬＥＤチップ３１を、銀メッキを施
したステム３３の収納部に銀ペースト３６で接合する。
次にステムの収納部周縁のフラット部にｎｐｎ接合を有
しｎ型基板であるトリガダイオードチップ３２を銀ペー
スト３６で接合する。この場合、ステムをカソード側と
すると共にインナーリードをアノード側としている。よ
り具体的には、インナーリード３３ａとＬＥＤチップ３
１のｐ側取出電極（アノード側）を、またマウントリー
ド３３ｂとＬＥＤチップ３１のｎ側取出電極（カソード
側）を金線３５でワイヤーボンディングにより接続す
る。ステムのインナーリード３３ａは、ステム３３の収
納部及びマウントリード３３ｂとは電気的に絶縁されて
いる。次にトリガダイオードの上面となるｎ側取出電極
とインナーリード３３ａを金線３５でワイヤーボンディ
ングにより接続する。
【００２９】最後に、Ｎ2雰囲気中でキャップ３４とス
テム３３のフランジ部を抵抗溶接により溶着封止するこ
とにより、マウントリード３３ｂをカソード、インナー
リード３３ａをアノードとし、トリガダイオードチップ
３２をＬＥＤチップ３１に対して並列に接続した発光ダ
イオードが形成できる。
【００３０】こうして得られた発光ダイオードの耐電圧
を評価する。評価に用いた装置の試験回路を図６に示
す。電源Ｖの仕様は最大電圧３ｋＶ、最大電流３ｍＡの
直流電圧とし、試験条件はコンデンサＣ容量を２００ｐ
Ｆ、抵抗Ｒを０Ωとした。なお、コンデンサＣは試験電
圧に充分耐えられるものとし、切替スイッチＳは絶縁抵
抗が高く、接触抵抗が低く、かつチャタリングのないも
のとした。また、試験装置と供試品との配線は極力短く
し、浮遊容量はコンデンサＣ容量の５％以下とした。試
験方法は、装置の切替スイッチＳを電源Ｖ側にし、試験
電圧をコンデンサＣに充電する。切替スイッチＳを供試
品側にして放電させる。
【００３１】次に試験電圧の極性を変えて同じ操作を繰
り返す。試験電圧は１００Ｖステップで、最大２．５ｋ
Ｖまで設定した。本実施例で得られた発光ダイオードの
耐電圧試験評価結果は、順方向、逆方向共に２．５ｋＶ
に耐えることができる。即ち、ＬＥＤチップは半導体保
護素子を加えないときと同様に駆動させることができる
と共に、定格電圧以上においてはトリガダイオードの降
伏電圧で一定となる。 ［実施例２］図４は本発明の一例である表面実装タイプ
の発光ダイオードの模式図である。図４の上図は正面図
で、下図は断面図である。この発光ダイオードは、窒化
物半導体からなるＬＥＤチップを用いている。窒化物半
導体は、ＭＯＣＶＤ法を用いて予め洗浄したサファイア
基板上に成膜させる。ＭＯＣＶＤ装置の反応容器内にサ
ファイア基板を配置させて水素ガスを流しながら８００
℃でベーキングした。次に、原料ガスとしてＴＭＧ（ト
リメチルガリウム）ガス、窒素ガス及びキャリアガスと
して水素ガスを流し、基板温度５５０℃でサファイア基
板上にバッファ層としてＧａＮを厚さ１５０Åで成膜さ
せた。
【００３２】バッファ層を成膜後、原料ガスの流入を止
め成膜温度を１０５０℃に上げて、原料ガスとしてＴＭ
Ｇガス、窒素ガス及びキャリアガスとして水素ガスを流
しノンドープのｎ型ＧａＮを厚さ１．５μｍで成膜させ
た。続いて、ｎ型ＧａＮ上にｎ型電極を形成させるｎ型
コンタクト層としてｎ型ＧａＮ層を成膜させる。具体的
には、成膜温度を維持させたまま、原料ガスとしてＴＭ
Ｇガス、窒素ガス、キャリアガスとして水素ガス及びシ
ランガスを流しｎ+型ＧａＮを厚さ２．３μｍで成膜さ
せる。次に成膜温度を維持させたまま、ｎ+型ＧａＮ上
に原料ガスとしてＴＭＧガス、窒素ガス及びキャリアガ
スとして水素ガスを流しノンドープのＧａＮとＳｉドー
プのＧａＮを２０周期で成膜させる多層膜を形成する。
なお、ＧａＮ層の不純物濃度が異なる変調ドープとして
ある。
【００３３】続いて、変調ドープしたＧａＮ層上には活
性層として２５０ÅのＧａＮと厚さ３０ÅのＩｎＧａＮ
を６周期繰り返した多重量子井戸構造であり、両端がＧ
ａＮである活性層を構成する。具体的には、成膜温度を
１０５０℃に維持したまま、変調ドープしたＧａＮ層上
に原料ガスとしてＴＭＧ、窒素ガス及びキャリアガスと
して水素ガスを流しノンドープのＧａＮを３０Åで成膜
させる。続いて、一旦キャリアガスだけを流しながら、
成膜温度を８００℃にまで下げる。温度が一定した後
に、再び原料ガスとしてＴＭＩ（トリメチルインジウ
ム）ガス、ＴＭＧガス、窒素ガス及びキャリアガスとし
て水素ガスを流し、ノンドープのＩｎＧａＮを２５０Å
で成膜させる。これを、６周期繰り返した後、最後に成
膜温度を１０５０℃にし、原料ガスとしてＴＭＧ、窒素
ガス及びキャリアガスとして水素ガスを流しノンドープ
のＧａＮを３０Åで成膜させ活性層を形成させる。
【００３４】次に、活性層上には、ｐ型クラッド層とし
て厚さが４０ÅであるＭｇドープのＡｌＧａＮと厚さが
２５ÅであるＭｇドープのＩｎＧａＮを５回繰り返した
超格子ｐ型クラッド層を形成させる。成膜温度を１０５
０℃に維持したまま、原料ガスとしてＴＭＧガス、ＴＭ
Ａ（トリメチルアルミニウム）ガス、窒素ガス、キャリ
アガスとして水素ガス及びｐ型ドーパントしてＣｐ2Ｍ
ｇ（シクロペンタジエニルマグネシウム）ガスを導入し
てｐ型ＡｌＧａＮを４０Åで成膜させる。
【００３５】最後に成膜温度を１０５０℃に維持したま
ま原料ガスをＴＭＧガス、窒素ガス、キャリアガスとし
て水素ガス及び不純物ガスとしてＣｐ2Ｍｇを流しｐ型
コンタクト層としてＭｇドープのＧａＮを成膜させる。
窒化物半導体ウエハを成膜後、ＲＩＥによりｎ型コンタ
クト層までが一部露出できるように活性層などを除去す
る。その後、ｐ型及びｎ型の各コンタクト層にスパッタ
リングを用いて電極を形成させる。窒化物半導体ウエハ
をスクライブして各ＬＥＤチップを形成させる。こうし
てサファイア基板上に多重量子井戸構造の活性層が形成
されダブルへテロ構造となる窒化物半導体である発光素
子が形成される。発光層となる活性層はＧａを含む窒化
物半導体の青色が発光可能な発光素子である。この発光
素子を利用して図４の如き、白色系が発光可能な発光ダ
イオードを形成させる。
【００３６】まず、銀メッキした銅製リードフレーム４
１を打ち抜きにより形成し、そのリードフレーム４１に
射出成形法により発光ダイオードの外枠となるパッケー
ジ４２を形成する。次に、窒化ガリウム系化合物半導体
であるＬＥＤチップ４３を、プラスチックパッケージ４
２収納部のリードフレーム４１露出部にエポキシ樹脂４
６で接合する。さらに、パッケージ４２のリード電極４
１上にｎｐｎ接合を持ったｎ基板のトランジスターチッ
プ４４を銀ペースト４７で接合する。パッケージ４２の
ＬＥＤチップ４３を接合したリードフレーム４１とトラ
ンジスターチップ４４を接合したリード電極４１はパッ
ケージ材料により電気的に絶縁されている。ＬＥＤチッ
プ４３を接合したリード電極４１とＬＥＤチップ４３の
ｎ側取出電極（カソード側）を、またトランジスターチ
ップ４４の表面電極と他方のリード電極４１とを金線に
よりワイヤボンディングさせる。同様に、ＬＥＤチップ
４３のｐ側取出電極（アノード側）を金線４５でワイヤ
ーボンディングにより接続する。
【００３７】次に、パッケージ４２上に射出成形により
青色光を吸収して補色となる光を発光可能な蛍光体とし
てＹＡＧ：Ｃｅが含有された透光性エポキシ樹脂をＬＥ
Ｄチップ及びトランジスタダイオード上に形成させる。
パッケージ４２外枠から出たリードフレーム４１を最適
形状に切断し、最後にそのリードをプラスチックパッケ
ージ４２外枠に沿うように折り曲げる。以上により、Ｌ
ＥＤチップ４３に対してトランジスターチップ４４を並
列に接続した面実装タイプの白色発光ダイオードを形成
した。
【００３８】こうして得られた本実施例の発光ダイオー
ドにおいて、実施例１と同様の方法で耐電圧を評価した
結果、実施例１同様、順方向、逆方向共に２．５ｋＶに
耐えることまで確認した。即ち、ＬＥＤチップは半導体
保護素子を加えないときと同様に駆動させることができ
ると共に定格電圧以上においてはトランジスターの降伏
電圧で一定となる。なお、ツェナーダイオードをＡｇペ
ーストでダイボンドすると、Ａｇはアノード側からカソ
ード側に向かってマイグレーションする傾向が高いた
め、並列接続させたＬＥＤチップ或いはツェナーダイオ
ードに駆動に伴いＡｇがマイグレーションして短絡する
場合がある。しかしながら、本発明の半導体保護素子を
利用した場合、ＬＥＤチップとトランジスタダイオード
とをリード電極上で同極性で接続させることができるた
め上述のような問題を回避することができる。さらに、
この発光ダイオードを用いてダイナミック駆動させるマ
トリックス状のＬＥＤディスプレイに利用した場合、実
質的に点灯する発光ダイオードをなくすことができる。 ［実施例３］図５は、砲弾型タイプの発光ダイオード断
面図である。まず、銀メッキした銅製リードフレーム５
１を打ち抜き及び押圧により形成する。形成されたリー
ドフレーム５１は、マウントリード５１ａの先端にＬＥ
Ｄチップ５２収納部であるカップと、カップ下部にトリ
ガダイオードチップ５３を接合可能な平坦部を有する。
【００３９】リードフレーム５１の収納部に窒化ガリウ
ム系化合物半導体であるＬＥＤチップ５２をエポキシ樹
脂５６によりダイボンドする。続いて、ＬＥＤチップか
らの放射光がトリガダイオードによって吸収されること
を防止するためにカップ底面のリードフレーム間に配置
させる。即ち、図５に示すようにＳＭＤトリガダイオー
ドチップ５３をインナーリード５１ｂとマウントリード
５１ａ間に溶接により接合する。ＳＭＤトリガダイオー
ドはカップによって実質上保護されるＬＥＤチップと異
なり、後に形成させる封止樹脂の収縮などによる影響を
受けやすいため、強固に接合させることができる溶接に
よって接合させてある。
【００４０】インナーリード５１ｂとＬＥＤチップ５２
のｎ側取出電極（カソード側）を、またマウントリード
５１ａとＬＥＤチップ５２のｐ側取出電極（アノード
側）を金線５４でそれぞれワイヤーボンディングさせ
る。インナーリード５１ｂは、マウントリード５１ａと
電気的に絶縁されている。
【００４１】ＬＥＤチップ５２及びＳＭＤトリガダイオ
ードチップ５４を外部応力、水分及び塵芥などから保護
し、かつ適切な配光特性を得る目的で、光透過性に優れ
たエポキシ樹脂でモールドする。モールド部材である封
止樹脂は、エポキシ樹脂を入れた砲弾型型枠となるキャ
ビティ内にＬＥＤチップ及びＳＭＤトリガダイオードチ
ップまで樹脂封止できるようにリードフレームを挿入
し、加熱硬化させることで形成できる。以上により、ト
リガダイオードチップ５３をＬＥＤチップ５２に対して
逆並列に接続した砲弾型タイプの発光ダイオードを形成
した。
【００４２】こうして得られた本実施例の発光ダイオー
ドにおいて、実施例１と同様の方法で耐電圧を評価した
結果、実施例１同様、順方向、逆方向共に２．５ｋＶに
耐えることまで確認した。即ち、ＬＥＤチップは半導体
保護素子を加えないときと同様に駆動させることができ
ると共に定格電圧以上においてはトリガダイオードの降
伏電圧で一定となる。
【００４３】
【発明の効果】以上説明したように、本発明によればＬ
ＥＤチップと特定の関係を満たした半導体保護素子をＬ
ＥＤチップに対して並列に接続することにより、静電気
やサージ電圧から保護され、且つＬＥＤチップ固有の特
性を損なうことのない発光ダイオードを得ることができ
る。
【図面の簡単な説明】
【図１】 本発明の発光ダイオードの回路図を示す。
【図２】 トリガダイオード及びＬＥＤチップの電圧電
流特性図を示す。
【図３】 実施例１のキャンタイプパッケージである発
光ダイオードの斜視図を示す。
【図４】 実施例２の面実装タイプである発光ダイオー
ドの正面図及び断面図を示す。
【図５】 実施例３の砲弾型樹脂モールドタイプである
発光ダイオードの模式的断面図を示す。
【図６】 耐電評価試験装置の回路図を示す。
【図７】 図７（Ａ）は本発明と比較のために示す砲弾
型樹脂モールドタイプである発光ダイオードの模式的断
面図を示し、図７（Ｂ）はその等価回路を示す。
【図８】 ツエナーダイオード及びＬＥＤチップの電圧
電流特性図を示す。
【図９】 発光ダイオードを用いたドットマトリックデ
ィスプレイの模式的部分回路図を示す。
【図１０】 図１０（Ａ）はベースをオープンにしたｎ
ｐｎ型のトランジスタ及びＬＥＤチップの電圧電流特性
図を示し、図１０（Ｂ）はその等価回路を示す。
【符号の説明】
２１、３１、４３、５２・・・ＬＥＤチップ ２２、３２、４４、５３・・・トリガダイオードチップ ３５、４５、５４・・・金線 ４１、５１・・・リードフレーム ３３・・・ステム ３４・・・キャップ ４２・・・プラスチックパッケージ ５８・・・モールド樹脂 ３６、４７・・・Ａｇペースト ４６、５６・・・エポキシ樹脂 ５７・・・溶接による金属片

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも発光層がＧａを含む窒化物半
    導体である発光素子と、該発光素子を電気的に保護する
    ための半導体保護素子とを有する発光ダイオードであっ
    て、前記発光素子と並列接続された半導体保護素子は、
    双方向とも発光素子の順方向電圧以上の電圧において導
    通することを特徴とする発光ダイオード。
  2. 【請求項２】 少なくとも発光層にＩｎとＧａとを有す
    る窒化物半導体を用いた発光素子と、該発光素子と並列
    接続され発光素子を電気的に保護するための半導体保護
    素子とを有する発光ダイオードであって、前記半導体保
    護素子は、トリガダイオード、ベースをオープンにさせ
    たトランジスタ、バリスタ及び逆方向に直列接続された
    ツェナーダイオードから選択される少なくとも１種を有
    することを特徴とする発光ダイオード。
  3. 【請求項３】 前記発光素子がサファイア基板上に少な
    くとも発光層がＧａを含む窒化物半導体を介してｐ型及
    びｎ型の窒化物半導体を有する請求項１或いは２に記載
    の発光ダイオード。
  4. 【請求項４】 請求項１或いは請求項２に記載の発光ダ
    イオードをダイナミック駆動させるドットマトリックス
    ディスプレイ。
JP2002136417A 1999-02-25 2002-05-13 発光ダイオード及びそれを用いたドットマトリックスディスプレイ Pending JP2002335012A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002136417A JP2002335012A (ja) 1999-02-25 2002-05-13 発光ダイオード及びそれを用いたドットマトリックスディスプレイ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-47728 1999-02-25
JP4772899 1999-02-25
JP2002136417A JP2002335012A (ja) 1999-02-25 2002-05-13 発光ダイオード及びそれを用いたドットマトリックスディスプレイ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000046647A Division JP3348843B2 (ja) 1999-02-25 2000-02-23 発光ダイオード及びそれを用いたドットマトリックスディスプレイ

Publications (1)

Publication Number Publication Date
JP2002335012A true JP2002335012A (ja) 2002-11-22

Family

ID=26387889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002136417A Pending JP2002335012A (ja) 1999-02-25 2002-05-13 発光ダイオード及びそれを用いたドットマトリックスディスプレイ

Country Status (1)

Country Link
JP (1) JP2002335012A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043175A (ja) * 2005-08-02 2007-02-15 Samsung Electro-Mechanics Co Ltd 保護素子を含む側面型発光ダイオード
JP2007173830A (ja) * 2005-12-23 2007-07-05 Ind Technol Res Inst 発光装置
KR100757827B1 (ko) 2006-09-29 2007-09-11 서울반도체 주식회사 발광 소자
US7692277B2 (en) 2003-01-16 2010-04-06 Panasonic Corporation Multilayered lead frame for a semiconductor light-emitting device
US7884553B2 (en) 2006-06-07 2011-02-08 Sony Corporation Light-emitting diode illumination circuit, illumination device, and liquid crystal display apparatus
JP2011108768A (ja) * 2009-11-16 2011-06-02 Shindengen Electric Mfg Co Ltd Ｌｅｄ点灯装置
CN103840062A (zh) * 2012-11-22 2014-06-04 隆达电子股份有限公司 发光装置
WO2017168604A1 (ja) * 2016-03-30 2017-10-05 岩崎電気株式会社 照明装置
US10593725B2 (en) 2017-02-27 2020-03-17 Panasonic Intellectual Property Management Co., Ltd. Light source module, illumination device and moving body

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692277B2 (en) 2003-01-16 2010-04-06 Panasonic Corporation Multilayered lead frame for a semiconductor light-emitting device
US7994616B2 (en) 2003-01-16 2011-08-09 Panasonic Corporation Multilayered lead frame for a semiconductor light-emitting device
US8541871B2 (en) 2003-01-16 2013-09-24 Panasonic Corporation Multilayered lead frame for a semiconductor light-emitting device
JP2007043175A (ja) * 2005-08-02 2007-02-15 Samsung Electro-Mechanics Co Ltd 保護素子を含む側面型発光ダイオード
JP2007173830A (ja) * 2005-12-23 2007-07-05 Ind Technol Res Inst 発光装置
US7884553B2 (en) 2006-06-07 2011-02-08 Sony Corporation Light-emitting diode illumination circuit, illumination device, and liquid crystal display apparatus
KR100757827B1 (ko) 2006-09-29 2007-09-11 서울반도체 주식회사 발광 소자
JP2011108768A (ja) * 2009-11-16 2011-06-02 Shindengen Electric Mfg Co Ltd Ｌｅｄ点灯装置
CN103840062A (zh) * 2012-11-22 2014-06-04 隆达电子股份有限公司 发光装置
CN103840062B (zh) * 2012-11-22 2016-08-10 隆达电子股份有限公司 发光装置
WO2017168604A1 (ja) * 2016-03-30 2017-10-05 岩崎電気株式会社 照明装置
US10593725B2 (en) 2017-02-27 2020-03-17 Panasonic Intellectual Property Management Co., Ltd. Light source module, illumination device and moving body

Similar Documents

Publication Publication Date Title
JP3673621B2 (ja) チップ型発光素子
US7683396B2 (en) High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts
JP3348843B2 (ja) 発光ダイオード及びそれを用いたドットマトリックスディスプレイ
EP1020935B1 (en) Composite light-emitting device, semiconductor light-emitting unit and method for fabricating the same
US7064353B2 (en) LED chip with integrated fast switching diode for ESD protection
EP1900043B1 (en) Light-emitting diode and method for fabrication thereof
JP2002314138A (ja) 発光装置
CN109429532A (zh) 发光器件封装和光源设备
US6091084A (en) Semiconductor light emitting device
KR102085897B1 (ko) 발광 소자 및 발광 소자 패키지
JP2002335012A (ja) 発光ダイオード及びそれを用いたドットマトリックスディスプレイ
JP4626258B2 (ja) 発光ダイオード
JPH11298041A (ja) ３族窒化物半導体発光素子及び光源装置
KR101864195B1 (ko) 발광 소자
JPH11298035A (ja) 半導体発光装置
JP2000150962A (ja) 発光ダイオード
KR20140023512A (ko) 질화물 발광장치
JP2000188425A (ja) 発光ダイオード
JP3787220B2 (ja) チップ型発光素子
KR20020035789A (ko) 발광 다이오드 패키지 및 그 제조 방법
KR100716645B1 (ko) 수직으로 적층된 발광 다이오드들을 갖는 발광 소자
KR102131853B1 (ko) 발광다이오드 어레이
JP3920613B2 (ja) 光半導体装置
US9660145B2 (en) Light emitting device, light emitting device package having the same and light system having the same
JPH10321915A (ja) 半導体発光素子