[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH1154799A - 半導体発光素子 - Google Patents

半導体発光素子

Info

Publication number
JPH1154799A
JPH1154799A JP20468297A JP20468297A JPH1154799A JP H1154799 A JPH1154799 A JP H1154799A JP 20468297 A JP20468297 A JP 20468297A JP 20468297 A JP20468297 A JP 20468297A JP H1154799 A JPH1154799 A JP H1154799A
Authority
JP
Japan
Prior art keywords
light emitting
chip
emitting device
lead
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20468297A
Other languages
English (en)
Other versions
JP3764255B2 (ja
Inventor
Shinji Isokawa
慎二 磯川
Hidekazu Toda
秀和 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP20468297A priority Critical patent/JP3764255B2/ja
Priority to US09/003,145 priority patent/US6054716A/en
Publication of JPH1154799A publication Critical patent/JPH1154799A/ja
Application granted granted Critical
Publication of JP3764255B2 publication Critical patent/JP3764255B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 製造工程や実装時などのハンドリング時に静
電気が印加されたり、逆方向電圧が印加されても、損傷
や破壊を生じにくくすると共に、従来の発光素子の性能
や製造コストに影響を殆ど及ぼすことがない半導体発光
素子を提供する。 【解決手段】 並置して設けられる第１および第２のリ
ード１、２と、該第１および第２のリードの両方に亘っ
てその先端部に設けられた湾曲状の凹部７と、該凹部内
の前記第１のリードにボンディングされる発光素子チッ
プ３と、該発光素子チップの第１および第２の電極をそ
れぞれ前記第１および第２のリードと電気的に接続する
接続手段（金線４）と、前記凹部内の第２のリードにボ
ンディングされ、前記第１および第２のリード間に電気
的に接続されて前記発光素子チップの少なくとも逆方向
電圧に対して前記発光素子チップを保護する保護素子
（ツェナーダイオード５）とからなっている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は保護素子が設けられ
ている半導体発光素子に関する。さらに詳しくは、交流
電圧駆動または静電気などにより発光素子に逆方向電圧
や所定の電圧以上の順方向電圧が印加される場合にも発
光素子がその静電気などにより破壊しにくいように保護
素子が設けられている半導体発光素子に関する。
【０００２】
【従来の技術】従来、半導体発光素子は、ｐ形層とｎ形
層とが直接接合してｐｎ接合を形成するか、その間に活
性層を挟持してダブルヘテロ接合を形成して構成され、
ｐ形層とｎ形層との間に順方向の電圧が印加されること
により、ｐｎ接合部または活性層で発光する。このよう
な発光素子は、たとえば図６に示されるように、半導体
の積層体からなる発光素子チップ（以下、ＬＥＤチップ
という）３が第１のリード１の先端にボンディングさ
れ、一方の電極が第１のリード１と電気的に接続され、
他方の電極が第２のリード２と金線４などにより電気的
に接続されてその周囲がＬＥＤチップ３の光に対して透
明な樹脂パッケージ６により覆われることにより形成さ
れている。
【０００３】このような発光素子は、ダイオード構造に
なっているため、逆方向の電圧が印加されても電流が流
れない整流作用を利用して、直流電圧を両電極間に印加
しないで交流電圧を印加することにより、交流で順方向
電圧になる場合にのみ電流が流れて発光する光を利用す
る使用方法も採用されている。
【０００４】
【発明が解決しようとする課題】通常の半導体発光素子
は、一般にＧａＡｓ系やＧａＰ系やチッ化ガリウム系な
どの化合物半導体が用いられているが、これら化合物半
導体を用いた場合には逆方向に印加される電圧に対して
弱く、半導体層が破壊することがある。とくに、チッ化
ガリウム系化合物半導体においては、その逆方向の耐圧
が５０Ｖ程度と低く逆方向の印加電圧に対してとくに破
壊しやすいこと、またバンドギャップエネルギーが大き
いため、ＧａＡｓ系などを用いた発光素子より動作電圧
も４Ｖ程度と高くなること、などのため交流電圧の印加
で半導体発光素子が破損したり、その特性が劣化すると
いう問題がある。
【０００５】また、交流電圧を印加する駆動でなくて
も、外部からサージ電圧などの大きな電圧が印加される
場合、チッ化ガリウム系化合物半導体では順方向電圧で
も１５０Ｖ程度で破壊されやすいという問題がある。
【０００６】これらの逆方向電圧や静電気の印加に対す
る破壊を防止するため、半導体発光素子が組み込まれる
回路内で、半導体発光素子と並列で半導体発光素子と逆
方向にツェナーダイオードを組み込むことが行われる場
合もある。しかし、回路内に組み込まれる前の製造工程
や出荷に伴う搬送工程、または回路基板に組み込む際な
どのハンドリング時に静電気で破壊したり、外部回路で
ＬＥＤの他にダイオードなどを組み込むスペースや工数
を必要とするという問題がある。
【０００７】本発明はこのような問題を解決するために
なされたもので、製造工程や搬送工程、または回路基板
への実装時などのハンドリング時に静電気が印加されて
も、また交流駆動などに伴う逆方向電圧が印加される場
合にも、損傷や破壊を生じにくくすると共に、従来の発
光素子の性能や製造コストに影響を殆ど及ぼすことがな
い半導体発光素子を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明による半導体発光
素子は、並置して設けられる第１および第２のリード
と、該第１および第２のリードの両方に亘ってその先端
部に設けられた湾曲状の凹部と、該凹部内の前記第１の
リードにボンディングされる発光素子チップと、該発光
素子チップの２つの電極をそれぞれ前記第１および第２
のリードと電気的に接続する接続手段と、前記凹部内の
第２のリードにボンディングされ、前記第１および第２
のリード間に電気的に接続されて前記発光素子チップに
印加され得る少なくとも逆方向電圧に対して前記発光素
子チップを保護する保護素子とからなっている。
【０００９】さらに、並置して設けられる第１および第
２のリードと、該第１のリードの先端部に設けられた平
面形状が楕円状で湾曲状に形成された凹部と、該凹部内
に並置してマウントされる発光素子チップおよび保護素
子と、該発光素子チップおよび保護素子の電極をそれぞ
れ前記第１および第２のリードと電気的に接続する接続
手段とを有し、前記保護素子は前記発光素子チップに印
加され得る少なくとも逆方向電圧に対して前記発光素子
チップを保護するように前記第１および第２のリード間
に電気的に接続される構造とすることもできる。
【００１０】ここに保護素子とは、発光素子チップに印
加され得る逆方向電圧を短絡したり、発光素子チップの
動作電圧より高い所定の電圧以上の順方向電圧をショー
トさせ得る素子を意味し、ツェナーダイオードやトラン
ジスタのダイオード接続、ＭＯＳＦＥＴのゲートとソー
スまたはドレインとを短絡した素子またはこれらの複合
素子、ＩＣなどを含む。また、接続手段とは、金線や導
電性接着剤などにより接続し得る手段を意味する。
【００１１】この構造にすることにより、保護素子は発
光素子チップと共に同じ湾曲状の凹部内にマウントされ
るため、ほぼ同じ高さのところで近接しており、発光素
子チップと保護素子とのダイボンディングおよびワイヤ
ボンディングを同時に行うことができ、工数増にならな
い。しかも、同じ凹部ないでワイヤボンディングをする
ことができるため、ワイヤボンディングが容易になり、
また第１および第２のリードに亘って凹部が形成される
場合には、凹部の側壁を越えてワイヤボンディングをす
る必要がなく、ワイヤのタッチ不良などの虞れもない。
さらに、広い凹部内で反射した光を全て利用することが
できるため、発光部には従来と何等の変化をもたらすこ
となく、容易に保護素子をランプ型の半導体発光素子内
に内蔵することができる。
【００１２】前記保護素子は、該保護素子の表面が前記
発光素子チップの表面より低くなるように設けられてい
ることにより、発光素子チップから横方向に進んだ光を
凹部の内壁で上方に反射させることができるため、光の
取出し効率が向上して好ましい。
【００１３】前記発光素子チップがチッ化ガリウム系化
合物半導体からなり、前記保護素子がツェナーダイオー
ドであれば、とくに逆電圧に弱く、また順方向でも高電
圧の印加に弱いチッ化ガリウム系化合物半導体が用いら
れる半導体発光素子において、逆方向電圧やサージ電圧
などの印加に対して保護されるため好ましい。とくに保
護素子としてツェナーダイオードが用いられることによ
り、発光素子チップに順方向にサージなどの高電圧が印
加されてもツェナーダイオードのツェナー特性により、
発光素子チップにダメージを与えることなく保護される
と共に、通常の動作には何等の異常を来さない。ここに
チッ化ガリウム系化合物半導体とは、III 族元素のＧａ
とＶ族元素のＮとの化合物またはIII 族元素のＧａの一
部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものお
よび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他の
Ｖ族元素と置換した化合物からなる半導体をいう。
【００１４】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子について説明をする。
【００１５】本発明の半導体発光素子は、その一実施形
態の平面および断面の説明図が図１に示されるように、
第１および第２のリード１、２が並置されており、その
第１および第２のリード１、２の先端部に両方のリード
に亘って連続する湾曲状の凹部７が形成されている。そ
の凹部７内の第１のリード１にＬＥＤチップ３がボンデ
ィングされて、ＬＥＤチップ３の一方の電極、たとえば
ｎ側電極は第１のリード１と電気的に接続され、他方の
電極、たとえばｐ側電極が第２のリード２と金線４など
の接続手段によりそれぞれ電気的に接続されている。さ
らに、凹部７内の第２のリード２に保護素子であるツェ
ナーダイオードチップ５がボンディングされ、第１およ
び第２のリード１、２間にＬＥＤチップ３と逆方向にな
るように電気的に接続されている。そして、その周囲が
樹脂パッケージ６により覆われている。
【００１６】第１および第２のリード１、２は、鉄材ま
たは銅材からなる厚さが０.４〜０.５ｍｍ程度の板状体
をパンチングにより打ち抜き、第１および第２のリード
１、２の上部から円錐型のポンチなどによりスタンピン
グすることにより、その先端部に両方のリード１、２に
亘って椀型の凹部７が形成されている。このスタンピン
グの際、両リード１、２の間隙部にジグを挿入しておく
ことにより、間隙部が押し潰されることなく、外側に広
がって両リード１、２に連続した湾曲状の凹部７が形成
される。この凹部７は従来第１のリード１のみに形成さ
れていたものを両方のリードに跨がって形成しているた
め、両方のリード１、２の間隔を広げることなく、すな
わち発光素子としての樹脂パッケージ６を大きくするこ
となく、凹部７を大きく形成することができる。なお、
製造段階では第１および第２のリード１、２の下端部は
リードフレームの枠部で連結されている。
【００１７】ＬＥＤチップ３は、たとえば青色系（紫外
線から黄色）の発光色を有するチップの一例の断面図が
図４に示されるように形成される。すなわち、たとえば
サファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板３１
の表面に、ＧａＮからなる低温バッファ層３２が０.０
１〜０.２μｍ程度、クラッド層となるｎ形層３３が１
〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａの比率が種々
変わり得ることを意味する、以下同じ）化合物半導体か
らなる活性層３４が０.０５〜０.３μｍ程度、ｐ形のＡ
ｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを
意味する、以下同じ）化合物半導体層３５ａおよびＧａ
Ｎ層３５ｂからなるｐ形層（クラッド層）３５が０.２
〜１μｍ程度、それぞれ順次積層されて、その表面に電
流拡散層３７を介してｐ側電極３８が形成されている。
また、積層された半導体層３３〜３５の一部が除去され
て露出したｎ形層３３にｎ側電極３９が設けられること
により形成されている。
【００１８】ツェナーダイオードチップ５は、通常のシ
リコン半導体などからなり、不純物濃度の高い半導体の
ｐｎ接合に大きい逆方向電圧を印加すると電子がトンネ
ル効果によってｐｎ接合を通って流れる現象を利用した
ものである。この逆方向の電流が流れ始める電圧（ツェ
ナー電圧）はその不純物濃度により設定される。したが
って、このツェナー電圧をＬＥＤチップ３の動作電圧よ
り高い所定の電圧に設定しておき、ＬＥＤチップ３とツ
ェナーダイオードチップ５とが並列で逆方向になるよう
に第１および第２のリード１、２に接続することによ
り、ＬＥＤチップ３の動作に支障を来すことはない。
【００１９】このＬＥＤチップ３およびツェナーダイオ
ードチップ５が図１に示されるように、凹部７の底部の
第１のリード１および第２のリード２にそれぞれ銀ペー
ストなどの接着剤によりボンディングされ、前述のよう
に、ＬＥＤチップ３のｎ側電極３９とｐ側電極３８（図
４参照）が第１のリード１および第２のリード２と、ツ
ェナーダイオードチップ５の正電極が第１のリード１と
それぞれ金線４により連結されて電気的に接続されてい
る。なお、ツェナーダイオードチップ５の負電極は導電
性接着剤により直接第２のリード２と電気的に接続され
ている。ＬＥＤチップ３も上下両面にそれぞれｎ側電極
およびｐ側電極が設けられる構造のものであれば、一方
の電極はＬＥＤチップが導電性接着剤によりダイボンデ
ィングされることにより、ワイヤボンディングの必要な
く電気的に接続される。そして、ツェナーダイオードチ
ップ５を含めたこれらの周囲がＬＥＤチップ３により発
光する光を透過する透明または乳白色のエポキシ樹脂な
どによりモールドされることにより、樹脂パッケージ６
で被覆された本発明の半導体発光素子が得られる。樹脂
パッケージ６は、図１に示されるように、発光面側が凸
レンズになるようにドーム形状に形成されることによ
り、ランプタイプの発光素子が得られる。
【００２０】この例では、凹部７の底部は第１および第
２のリード１、２で同じ高さになっていたが、図２に示
されるように、保護素子５が設けられる第２のリード２
の底部を低くするか、保護素子５の高さをＬＥＤチップ
３の高さより低く形成することにより、ＬＥＤチップ３
から横方向に出射した光を凹部７の内壁で効率よく上方
に反射させることができるため好ましい。凹部７の底部
に段差を設ける場合は、段差の付いたポンチによりスタ
ンピングすることにより簡単に形成することができる。
なお、図１と同じ部分には同じ符号を付してある。ま
た、段差を設けるか否かに拘らず、保護素子５の部分に
白色塗料などの反射しやすい絶縁物質で被覆したり、椀
型形状になるように反射物質を塗布して上方に光を集光
しやすいようにすることもできる。
【００２１】図３は、本発明の半導体発光素子さらに他
の実施形態を示す断面説明図である。すなわちこの例で
は、凹部を第１および第２のリード１、２に亘って設け
るのではなく、第１のリード１の先端のみに平面形状が
楕円形状で、湾曲状の凹部１１が形成され、その凹部１
１内にＬＥＤチップ３およびツェナーダイオードチップ
５がマウントされ、それぞれの電極が第１のリード１と
第２のリード２に前述と同様の接続関係になるように金
線４により電気的に接続されている。この構造でも、同
じ凹部内で２つのチップをワイヤボンディングにより接
続することができる。
【００２２】本発明の半導体発光素子によれば、ツェナ
ーダイオードチップが内蔵されて、図５にその等価回路
図が示されているように、ＬＥＤチップ３と並列にツェ
ナーダイオードチップ５がその極性がＬＥＤチップ３と
逆になるように接続されている。そのため、ＬＥＤチッ
プ３を駆動する電源が交流電源であっても、ＬＥＤチッ
プ３に順方向の電圧になる位相のときは、ツェナーダイ
オードチップ５には逆方向電圧でツェナー電圧より低い
電圧であるため電流は流れず、ＬＥＤチップ３に電流が
流れて発光する。また、交流電源がＬＥＤチップ３に逆
方向の電圧になる位相のときは、ツェナーダイオードチ
ップ５を介して電流が流れる。そのため、交流電圧がＬ
ＥＤチップ３に対して逆方向の電圧の位相となるときで
も、ＬＥＤチップ３には逆方向の電圧は殆ど印加されな
い。また、静電気が印加される場合、その静電気がＬＥ
Ｄチップ３の逆方向であればツェナーダイオードチップ
５を介して放電し、ＬＥＤチップ３に順方向である場合
はその電圧がツェナー電圧より高ければツェナーダイオ
ードチップ５を介して放電するためＬＥＤチップ３を保
護し、ツェナー電圧より低ければＬＥＤチップ３を介し
て放電するが、その電圧は低い電圧であるためＬＥＤチ
ップ３を損傷することはない。その結果、逆方向の電圧
や静電気のサージに対して弱いＬＥＤチップ３であって
もＬＥＤチップ３に高い電圧が印加されず、ＬＥＤチッ
プ３を破損したり、劣化させたりすることがない。
【００２３】一方、本発明の半導体発光素子では、ツェ
ナーダイオードチップ５が第１および第２のリード１、
２の先端部の両方に跨がって、または第１のリード１の
みに平面形状が楕円形状で大きく形成された凹部７、１
１内にＬＥＤチップ３と共にマウントされているため、
ＬＥＤチップ３のダイボンディングおよびワイヤボンデ
ィングと一緒に、同じ工程で行うことができる。しか
も、両方のリードに跨がって凹部７が設けられている場
合は、全体を大きくすることなくその凹部７を大きくす
ることができ、両方のチップおよびワイヤが接触する虞
れはなく、余裕をもってダイボンディングおよびワイヤ
ボンディングをすることができる。さらに、両方のリー
ドに亘って凹部が設けられることにより、凹部７の側壁
を越えて他のリードとのワイヤボンディングをする必要
がないため、一層ワイヤボンディングの信頼性も向上す
る。またＬＥＤチップ３の横方向から出射する光は凹部
の内壁で反射して上方に進み、大きくした凹部全体で発
光しているように放射され、明るい発光素子が得られ
る。その結果、コスト上昇や発光特性の低下をもたらす
ことなく保護素子を内蔵した半導体発光素子が得られ
る。
【００２４】前述の例では、保護素子としてツェナーダ
イオードチップを用いたが、チップでなくてパッケージ
ングされた製品状のものを使用してもよい。また、ツェ
ナーダイオードでなくても通常のダイオードでも、ＬＥ
Ｄチップに対する逆方向の電圧に対して保護することが
できる。さらに、ダイオードでなくても、トランジスタ
をダイオード接続したものや、ＭＯＳＦＥＴのゲートと
ソースまたはドレインとを接続したもの、またはこれら
を組み合わせてツェナーダイオードと同様に両方向に保
護する複合素子またはＩＣなど、ダイオードと同様にＬ
ＥＤチップを保護することができる素子であればよい。
【００２５】また、前述の例では、発光素子としてチッ
化ガリウム系化合物半導体を用いた青色系の半導体発光
素子であったが、チッ化ガリウム系化合物半導体はとく
に逆方向の電圧や高電圧により破壊されやすいため効果
が大きい。しかし、これに限定されるものではなく、Ｇ
ａＡｓ系、ＡｌＧａＡｓ系、ＡｌＧａＩｎＰ系、ＩｎＰ
系などの赤色系や緑色系の発光素子についても、保護素
子が設けられることにより同様に逆方向電圧や静電気に
対して強い半導体発光素子が得られる。
【００２６】
【発明の効果】本発明によれば、発光素子を構成する２
本のリードの端部の両方に跨って、または１本のリード
で平面形状が楕円状の凹部が形成され、その凹部内にＬ
ＥＤチップと保護素子とがマウントされているため、製
造工数増や、素子サイズの増加を伴うことなく、また発
光素子の発光特性に何等の変化を来すことなく保護素子
を内蔵した半導体発光素子が得られる。その結果、逆方
向電圧の印加や静電気による高電圧の印加に対しても損
傷することがなく、信頼性が大幅に向上すると共に、半
製品や製品の状態での取扱もアースバンドの使用や静電
気除去の特別な注意を払う必要がなくなり、作業効率が
大幅に向上する。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の平面お
よび断面の説明図である。
【図２】本発明の半導体発光素子の他の実施形態の断面
説明図である。
【図３】本発明の半導体発光素子のさらに他の実施形態
の説明図である。
【図４】図１のＬＥＤチップの一例の断面説明図であ
る。
【図５】図１の半導体発光素子の接続関係の等価回路図
である。
【図６】従来の半導体発光素子の一例の斜視説明図であ
る。
【符号の説明】
１ 第１のリード ２ 第２のリード ３ ＬＥＤチップ ４ 金線 ５ ツェナーダイオードチップ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 並置して設けられる第１および第２のリ
    ードと、該第１および第２のリードの両方に亘ってその
    先端部に設けられた湾曲状の凹部と、該凹部内の前記第
    １のリードにマウントされる発光素子チップと、該発光
    素子チップの２つの電極をそれぞれ前記第１および第２
    のリードと電気的に接続する接続手段と、前記凹部内の
    第２のリードにマウントされ、前記第１および第２のリ
    ード間に電気的に接続されて前記発光素子チップに印加
    され得る少なくとも逆方向電圧に対して前記発光素子チ
    ップを保護する保護素子とからなる半導体発光素子。
  2. 【請求項２】 並置して設けられる第１および第２のリ
    ードと、該第１のリードの先端部に設けられた平面形状
    が楕円状で湾曲状に形成された凹部と、該凹部内に並置
    してマウントされる発光素子チップおよび保護素子と、
    該発光素子チップおよび保護素子の電極をそれぞれ前記
    第１および第２のリードと電気的に接続する接続手段と
    を有し、前記保護素子は前記発光素子チップに印加され
    得る少なくとも逆方向電圧に対して前記発光素子チップ
    を保護するように前記第１および第２のリード間に電気
    的に接続されてなる半導体発光素子。
  3. 【請求項３】 前記保護素子は、該保護素子の表面が前
    記発光素子チップの表面より低くなるように設けられて
    なる請求項１または２記載の半導体発光素子。
JP20468297A 1997-01-10 1997-07-30 半導体発光素子 Expired - Lifetime JP3764255B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20468297A JP3764255B2 (ja) 1997-07-30 1997-07-30 半導体発光素子
US09/003,145 US6054716A (en) 1997-01-10 1998-01-06 Semiconductor light emitting device having a protecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20468297A JP3764255B2 (ja) 1997-07-30 1997-07-30 半導体発光素子

Publications (2)

Publication Number Publication Date
JPH1154799A true JPH1154799A (ja) 1999-02-26
JP3764255B2 JP3764255B2 (ja) 2006-04-05

Family

ID=16494567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20468297A Expired - Lifetime JP3764255B2 (ja) 1997-01-10 1997-07-30 半導体発光素子

Country Status (1)

Country Link
JP (1) JP3764255B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2341018A (en) * 1998-08-27 2000-03-01 Hewlett Packard Co Light emitting diode assembly with overvoltage protection
JP2006156440A (ja) * 2004-11-25 2006-06-15 Koito Mfg Co Ltd 発光デバイス及び車両用灯具
KR100643471B1 (ko) 2005-11-24 2006-11-10 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
JP2006351895A (ja) * 2005-06-17 2006-12-28 Koito Mfg Co Ltd 発光デバイス及びこれを用いた光源装置
KR100775574B1 (ko) 2006-04-20 2007-11-15 알티전자 주식회사 고효율 발광 다이오드 패키지
JP2008084943A (ja) * 2006-09-26 2008-04-10 Nichia Chem Ind Ltd 発光装置
JP2008227423A (ja) * 2007-03-16 2008-09-25 Sony Corp 光源装置及び液晶表示装置
JP2008244399A (ja) * 2007-03-29 2008-10-09 Nichia Corp 発光装置
JP2008300386A (ja) * 2007-05-29 2008-12-11 Iwatani Internatl Corp 半導体発光装置
JP2009194026A (ja) * 2008-02-12 2009-08-27 Stanley Electric Co Ltd 発光装置およびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2341018A (en) * 1998-08-27 2000-03-01 Hewlett Packard Co Light emitting diode assembly with overvoltage protection
JP2006156440A (ja) * 2004-11-25 2006-06-15 Koito Mfg Co Ltd 発光デバイス及び車両用灯具
JP4611721B2 (ja) * 2004-11-25 2011-01-12 株式会社小糸製作所 発光デバイス及び車両用灯具
JP2006351895A (ja) * 2005-06-17 2006-12-28 Koito Mfg Co Ltd 発光デバイス及びこれを用いた光源装置
KR100643471B1 (ko) 2005-11-24 2006-11-10 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
KR100775574B1 (ko) 2006-04-20 2007-11-15 알티전자 주식회사 고효율 발광 다이오드 패키지
JP2008084943A (ja) * 2006-09-26 2008-04-10 Nichia Chem Ind Ltd 発光装置
JP2008227423A (ja) * 2007-03-16 2008-09-25 Sony Corp 光源装置及び液晶表示装置
JP2008244399A (ja) * 2007-03-29 2008-10-09 Nichia Corp 発光装置
KR101389719B1 (ko) * 2007-03-29 2014-04-28 가부시끼 가이샤 아쿠세레토 데바이스 반도체 발광 장치
JP2008300386A (ja) * 2007-05-29 2008-12-11 Iwatani Internatl Corp 半導体発光装置
JP2009194026A (ja) * 2008-02-12 2009-08-27 Stanley Electric Co Ltd 発光装置およびその製造方法

Also Published As

Publication number Publication date
JP3764255B2 (ja) 2006-04-05

Similar Documents

Publication Publication Date Title
JP3673621B2 (ja) チップ型発光素子
JP3559435B2 (ja) 半導体発光素子
US7683396B2 (en) High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts
KR100853064B1 (ko) 복합발광소자
US6054716A (en) Semiconductor light emitting device having a protecting device
JP3686569B2 (ja) 半導体発光装置及びそれを用いた表示装置
US20050127485A1 (en) Light-emitting diode package structure
JP2002314138A (ja) 発光装置
US7078738B2 (en) Light-emitting device
JP2008235792A (ja) 半導体装置とその製造方法
JPH10200159A (ja) 半導体発光素子
JP3663281B2 (ja) 半導体発光素子
JP2000124506A (ja) 半導体発光素子
JP2001217461A (ja) 複合発光素子
JP3348843B2 (ja) 発光ダイオード及びそれを用いたドットマトリックスディスプレイ
JP4306247B2 (ja) 半導体発光装置
JP3764255B2 (ja) 半導体発光素子
JP3911839B2 (ja) 半導体発光装置
JP2001036140A (ja) 静電対策表面実装型ｌｅｄ
JP3787220B2 (ja) チップ型発光素子
US20190355888A1 (en) Light emitting chip and associated package structure
JP3723328B2 (ja) 半導体発光素子
JPH11103096A (ja) 半導体発光素子
JPH11214747A (ja) 半導体発光装置
JPH11112026A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120127

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120127

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130127

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130127

Year of fee payment: 7

EXPY Cancellation because of completion of term