JP3497464B2 - 半導体装置を実装する実装基板および実装構造 - Google Patents
半導体装置を実装する実装基板および実装構造Info
- Publication number
- JP3497464B2 JP3497464B2 JP2000357210A JP2000357210A JP3497464B2 JP 3497464 B2 JP3497464 B2 JP 3497464B2 JP 2000357210 A JP2000357210 A JP 2000357210A JP 2000357210 A JP2000357210 A JP 2000357210A JP 3497464 B2 JP3497464 B2 JP 3497464B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor device
- wiring
- substrate
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置を実
装する実装基板および前記実装基板に半導体装置を実装
した実装構造に関するものである。
装する実装基板および前記実装基板に半導体装置を実装
した実装構造に関するものである。
【０００２】
【従来の技術】従来、半導体装置を基板、いわゆる実装
基板に実装するには、半導体装置を実装基板（マザー基
板）に位置合わせをして重ねて固着し、その後前記半導
体装置と実装基板の間の間隙に樹脂を含浸させて補強・
固着を行っている。前記実装構造として、たとえば表面
実装型エリアアレイ端子半導体装置を、ＢＧＡ（Ball
Grid Array）基板に実装した実装構造を例にとって説
明する。図８（Ａ）中、１０は表面実装型エリアアレイ
端子半導体装置を、２０は実装基板を、９は補強樹脂層
をそれぞれ示す。表面実装型エリアアレイ端子半導体装
置１０は、半導体素子３がＢＧＡ基板１に接着材２を介
して接合され、半導体素子３上の電極とＢＧＡ基板上の
パターンが金属細線４で接続され、半導体素子３と金属
細線４全体を覆うように樹脂封止部５が設けられたもの
である。なお、ＢＧＡ基板の封止樹脂面とは反対側には
外部端子として金属端子（Ball）６が形成されている。
また、実装基板２０は配線部１２とレジスト部１４を有
する。
基板に実装するには、半導体装置を実装基板（マザー基
板）に位置合わせをして重ねて固着し、その後前記半導
体装置と実装基板の間の間隙に樹脂を含浸させて補強・
固着を行っている。前記実装構造として、たとえば表面
実装型エリアアレイ端子半導体装置を、ＢＧＡ（Ball
Grid Array）基板に実装した実装構造を例にとって説
明する。図８（Ａ）中、１０は表面実装型エリアアレイ
端子半導体装置を、２０は実装基板を、９は補強樹脂層
をそれぞれ示す。表面実装型エリアアレイ端子半導体装
置１０は、半導体素子３がＢＧＡ基板１に接着材２を介
して接合され、半導体素子３上の電極とＢＧＡ基板上の
パターンが金属細線４で接続され、半導体素子３と金属
細線４全体を覆うように樹脂封止部５が設けられたもの
である。なお、ＢＧＡ基板の封止樹脂面とは反対側には
外部端子として金属端子（Ball）６が形成されている。
また、実装基板２０は配線部１２とレジスト部１４を有
する。
【０００３】前記エリアアレイ端子半導体装置１０の金
属端子６と実装基板２０の配線は、互いに所定の位置に
位置合わせされ、リフロー等により固着され、その後補
強樹脂が半導体装置１０と実装基板２０の間に含浸され
補強樹脂層９が形成され、補強される。この補強樹脂層
９は、周囲環境による熱応力および自己発熱による熱応
力によって、外部端子部に不具合が生ずることを防ぐた
めに形成される。しかしながら、前記構成の半導体装置
実装構造では、半導体端子部における熱応力は小さくす
ることができるが、補強樹脂層９の端部９ｂ（図８
（Ｂ）参照）に熱応力が集中し、補強樹脂層端部９ｂか
ら亀裂が発生しレジスト部を突き破り、さらには配線部
に亀裂が発生し、配線の電気抵抗の増加、電気的断線が
発生するという問題があった。（図８（Ｂ）は実装構造
を半導体装置側から見た平面図で、実装基板の配線１２
を透視した図となっており、５は樹脂封止部を９は補強
樹脂層を、２０は実装基板を示す）。図８（Ｃ）は、補
強樹脂層端部９ｂから、実装基板２０のレジスト部１４
に亀裂１９が生じ、配線部１２にまで達している状態を
示している。
属端子６と実装基板２０の配線は、互いに所定の位置に
位置合わせされ、リフロー等により固着され、その後補
強樹脂が半導体装置１０と実装基板２０の間に含浸され
補強樹脂層９が形成され、補強される。この補強樹脂層
９は、周囲環境による熱応力および自己発熱による熱応
力によって、外部端子部に不具合が生ずることを防ぐた
めに形成される。しかしながら、前記構成の半導体装置
実装構造では、半導体端子部における熱応力は小さくす
ることができるが、補強樹脂層９の端部９ｂ（図８
（Ｂ）参照）に熱応力が集中し、補強樹脂層端部９ｂか
ら亀裂が発生しレジスト部を突き破り、さらには配線部
に亀裂が発生し、配線の電気抵抗の増加、電気的断線が
発生するという問題があった。（図８（Ｂ）は実装構造
を半導体装置側から見た平面図で、実装基板の配線１２
を透視した図となっており、５は樹脂封止部を９は補強
樹脂層を、２０は実装基板を示す）。図８（Ｃ）は、補
強樹脂層端部９ｂから、実装基板２０のレジスト部１４
に亀裂１９が生じ、配線部１２にまで達している状態を
示している。
【０００４】
【発明が解決しようとする課題】本発明は前記問題点に
鑑みてなされたものであり、その目的は、半導体装置を
実装基板に実装した場合、補強樹脂層の端部に熱応力が
集中した場合でも、実装基板のレジスト部あるいはさら
に配線部に亀裂が生じないような実装基板を提供するこ
と、さらに、前記実装基板に半導体装置を実装した寿命
の長い実装構造を提供することにある。
鑑みてなされたものであり、その目的は、半導体装置を
実装基板に実装した場合、補強樹脂層の端部に熱応力が
集中した場合でも、実装基板のレジスト部あるいはさら
に配線部に亀裂が生じないような実装基板を提供するこ
と、さらに、前記実装基板に半導体装置を実装した寿命
の長い実装構造を提供することにある。
【０００５】
【課題を解決するための手段】前記目的は、以下の実装
基板および実装構造を提供することにより解決される。 （１）少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を実装
する実装基板であって、レジスト部と該レジスト部によ
り覆われる配線部を有し、前記半導体装置を実装基板に
実装する際前記半導体装置と実装基板のレジスト部との
間に設けられる補強樹脂層の端部に相当する配線部の配
線の幅および／または厚さを他の配線部の配線の幅およ
び／または厚さより大きくすることを特徴とする半導体
装置を実装する実装基板。 （２）実装基板の表面の、前記幅および／または厚さを
大きくした配線部に相当する部分に、補強樹脂層端部の
位置を制御する凹部または堰部を形成することを特徴と
する前記（１）記載の半導体装置を実装する実装基板。 （３）少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を実装
する実装基板であって、レジスト部と該レジスト部によ
り覆われる配線部を有し、前記半導体装置を実装基板に
実装する際前記半導体装置と実装基板のレジスト部との
間に設けられる補強樹脂層の端部が接触する実装基板表
面の部分に、低弾性樹脂の層を形成することを特徴とす
る半導体装置を実装する実装基板。 （４）少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を実装
する実装基板であって、レジスト部と該レジスト部によ
り覆われる配線部を有し、前記半導体装置を実装基板に
実装する際前記半導体装置と実装基板のレジスト部との
間に設けられる補強樹脂層の端部に相当する部分におい
て、配線部を実装基板の表面から遠くに設けたことを特
徴とする半導体装置を実装する実装基板。 （５）少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を実装
する実装基板であって、レジスト部と該レジスト部によ
り覆われる配線部を有し、前記半導体装置を実装基板に
実装する際前記半導体装置と実装基板のレジスト部との
間に設けられる補強樹脂層の端部に相当する部分におい
て、配線部にビアを設けたことを特徴とする半導体装置
を実装する実装基板。 （６）少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を、レ
ジスト部と該レジスト部により覆われる配線部を有する
実装基板に実装した実装構造であり、前記半導体装置と
実装基板のレジスト部が補強樹脂層により補強固着され
た実装構造において、前記実装基板が前記（１）ないし
（５）のいずれか１に記載の実装基板であることを特徴
とする実装構造。
基板および実装構造を提供することにより解決される。 （１）少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を実装
する実装基板であって、レジスト部と該レジスト部によ
り覆われる配線部を有し、前記半導体装置を実装基板に
実装する際前記半導体装置と実装基板のレジスト部との
間に設けられる補強樹脂層の端部に相当する配線部の配
線の幅および／または厚さを他の配線部の配線の幅およ
び／または厚さより大きくすることを特徴とする半導体
装置を実装する実装基板。 （２）実装基板の表面の、前記幅および／または厚さを
大きくした配線部に相当する部分に、補強樹脂層端部の
位置を制御する凹部または堰部を形成することを特徴と
する前記（１）記載の半導体装置を実装する実装基板。 （３）少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を実装
する実装基板であって、レジスト部と該レジスト部によ
り覆われる配線部を有し、前記半導体装置を実装基板に
実装する際前記半導体装置と実装基板のレジスト部との
間に設けられる補強樹脂層の端部が接触する実装基板表
面の部分に、低弾性樹脂の層を形成することを特徴とす
る半導体装置を実装する実装基板。 （４）少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を実装
する実装基板であって、レジスト部と該レジスト部によ
り覆われる配線部を有し、前記半導体装置を実装基板に
実装する際前記半導体装置と実装基板のレジスト部との
間に設けられる補強樹脂層の端部に相当する部分におい
て、配線部を実装基板の表面から遠くに設けたことを特
徴とする半導体装置を実装する実装基板。 （５）少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を実装
する実装基板であって、レジスト部と該レジスト部によ
り覆われる配線部を有し、前記半導体装置を実装基板に
実装する際前記半導体装置と実装基板のレジスト部との
間に設けられる補強樹脂層の端部に相当する部分におい
て、配線部にビアを設けたことを特徴とする半導体装置
を実装する実装基板。 （６）少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を、レ
ジスト部と該レジスト部により覆われる配線部を有する
実装基板に実装した実装構造であり、前記半導体装置と
実装基板のレジスト部が補強樹脂層により補強固着され
た実装構造において、前記実装基板が前記（１）ないし
（５）のいずれか１に記載の実装基板であることを特徴
とする実装構造。
【０００６】
【発明の実施の形態】本発明においては、半導体装置実
装構造に用いる実装基板として、補強樹脂層の端部に熱
応力が集中し、前記端部近傍の実装基板のレジスト部あ
るいはさらに配線部にその熱応力がかかった場合でも、
亀裂または断線が生じないような構造を有する実装基板
あるいは、その熱応力が配線部にかかりにくいような構
造の実装基板を用いることを特徴とする。次に、このよ
うな実装基板を用いる実装構造の態様を説明する。以下
の態様においては、半導体装置の基板として、前記のＢ
ＧＡ基板を用いる例を示すが、本発明における半導体の
基板としては、ＢＧＡ基板のみならず、配線部分が直接
実装基板の配線に接触するような基板を用いることもで
きる。
装構造に用いる実装基板として、補強樹脂層の端部に熱
応力が集中し、前記端部近傍の実装基板のレジスト部あ
るいはさらに配線部にその熱応力がかかった場合でも、
亀裂または断線が生じないような構造を有する実装基板
あるいは、その熱応力が配線部にかかりにくいような構
造の実装基板を用いることを特徴とする。次に、このよ
うな実装基板を用いる実装構造の態様を説明する。以下
の態様においては、半導体装置の基板として、前記のＢ
ＧＡ基板を用いる例を示すが、本発明における半導体の
基板としては、ＢＧＡ基板のみならず、配線部分が直接
実装基板の配線に接触するような基板を用いることもで
きる。
【０００７】（第１の態様）実装基板の第１の態様は、
実装基板の、半導体装置を実装基板に実装する際前記半
導体装置と実装基板の間に設けられる補強樹脂層の端部
（以下において、「補強樹脂層端部」という）に相当す
る部分において、配線に配線太部を設けるものである。
図１は、この実装基板を用いる実装構造を半導体素子の
側から見て、実装基板の配線部が顕れるようにした透視
図である。図中５は樹脂封止部、２０は実装基板、９は
補強樹脂層、９ａは補強樹脂層端部、１２は実装基板の
配線部、１２ａは配線太部をそれぞれ示す。配線太部１
２ａは実装基板平面に対して平行な方向（以下におい
て、単に「平面方向」ということがある。）において、
その他の配線部より配線の幅が広く、かつ実装基板平面
に対して垂直方向の厚さ（以下において、単に「厚さ」
ということがある）はその他の配線部と同じ厚さに形成
されている。配線太部１２ａの平面方向における幅は、
配線部の他の部分に比較して１．５倍程度以上であるこ
とが好ましい。ただし、余り幅を大きくすると隣接する
配線太部の電気的影響を受けることになるので、上限は
この点および他の要素を考慮して適宜決めることができ
る。また、配線太部１２ａを形成する位置は、図に示す
ように補強樹脂層端部９ｂをまたぐように形成すること
が好ましく、配線部の長手方向には０．３〜１ｍｍ程度
に設けることが好ましい。また、配線太部の厚さを、後
述の第２の態様のように、より厚く形成することも可能
である。図に示す配線太部１２ａを有する実装基板を用
いると、周囲環境による熱応力および自己発熱による熱
応力は補強樹脂層端部９ｂに集中し、実装基板の配線１
１の配線太部１２ａに集中するが、１２ａは他の部分に
比較して幅広に形成しているので、熱応力に対する抵抗
が強く、配線に亀裂が発生することがなく、実装構造の
寿命を長くすることができる。
実装基板の、半導体装置を実装基板に実装する際前記半
導体装置と実装基板の間に設けられる補強樹脂層の端部
（以下において、「補強樹脂層端部」という）に相当す
る部分において、配線に配線太部を設けるものである。
図１は、この実装基板を用いる実装構造を半導体素子の
側から見て、実装基板の配線部が顕れるようにした透視
図である。図中５は樹脂封止部、２０は実装基板、９は
補強樹脂層、９ａは補強樹脂層端部、１２は実装基板の
配線部、１２ａは配線太部をそれぞれ示す。配線太部１
２ａは実装基板平面に対して平行な方向（以下におい
て、単に「平面方向」ということがある。）において、
その他の配線部より配線の幅が広く、かつ実装基板平面
に対して垂直方向の厚さ（以下において、単に「厚さ」
ということがある）はその他の配線部と同じ厚さに形成
されている。配線太部１２ａの平面方向における幅は、
配線部の他の部分に比較して１．５倍程度以上であるこ
とが好ましい。ただし、余り幅を大きくすると隣接する
配線太部の電気的影響を受けることになるので、上限は
この点および他の要素を考慮して適宜決めることができ
る。また、配線太部１２ａを形成する位置は、図に示す
ように補強樹脂層端部９ｂをまたぐように形成すること
が好ましく、配線部の長手方向には０．３〜１ｍｍ程度
に設けることが好ましい。また、配線太部の厚さを、後
述の第２の態様のように、より厚く形成することも可能
である。図に示す配線太部１２ａを有する実装基板を用
いると、周囲環境による熱応力および自己発熱による熱
応力は補強樹脂層端部９ｂに集中し、実装基板の配線１
１の配線太部１２ａに集中するが、１２ａは他の部分に
比較して幅広に形成しているので、熱応力に対する抵抗
が強く、配線に亀裂が発生することがなく、実装構造の
寿命を長くすることができる。
【０００８】（第２の態様）実装基板の第２の態様は、
実装基板の、補強樹脂層端部に相当する部分において、
配線に配線厚部を設けるものである。図２は、前記の実
装基板を用いる実装構造の断面を表わす概念図である。
図中、３は半導体素子、５は樹脂封止部、９は補強樹脂
層、９ｂは補強樹脂層端部、２０は実装基板、２０ａは
実装基板２０のレジスト部、２０ｂは実装基板２０を構
成する基体、１２は配線部、１２ｂは配線厚部をそれぞ
れ示す。配線厚部１２ｂにおける配線の厚さがその他の
配線部の厚さより厚くなるように形成されている。配線
厚部１２ｂにおける厚さは、配線部の他の部分に比較し
て１．５倍程度以上厚く形成することが好ましい。ま
た、配線厚部１２ｂを形成する位置は、図に示すように
補強樹脂層端部９ｂをまたぐように形成することが好ま
しく、配線部の長手方向には０．３〜１．０ｍｍ程度に
設けることが好ましい。また、配線厚部の幅（太さ）
を、前記の第１の態様のように、より幅広に形成するこ
とも可能である。図２に示す配線厚部１２ｂを有する実
装基板を用いると、周囲環境による熱応力および自己発
熱による熱応力は補強樹脂層端部９ｂに集中し、実装基
板の配線１２の配線厚部１２ｂに集中するが、１２ｂは
他の部分に比較して厚く形成されているので、熱応力に
対する抵抗が強く、配線に亀裂が発生することがなく、
実装構造の寿命を長くすることができる。
実装基板の、補強樹脂層端部に相当する部分において、
配線に配線厚部を設けるものである。図２は、前記の実
装基板を用いる実装構造の断面を表わす概念図である。
図中、３は半導体素子、５は樹脂封止部、９は補強樹脂
層、９ｂは補強樹脂層端部、２０は実装基板、２０ａは
実装基板２０のレジスト部、２０ｂは実装基板２０を構
成する基体、１２は配線部、１２ｂは配線厚部をそれぞ
れ示す。配線厚部１２ｂにおける配線の厚さがその他の
配線部の厚さより厚くなるように形成されている。配線
厚部１２ｂにおける厚さは、配線部の他の部分に比較し
て１．５倍程度以上厚く形成することが好ましい。ま
た、配線厚部１２ｂを形成する位置は、図に示すように
補強樹脂層端部９ｂをまたぐように形成することが好ま
しく、配線部の長手方向には０．３〜１．０ｍｍ程度に
設けることが好ましい。また、配線厚部の幅（太さ）
を、前記の第１の態様のように、より幅広に形成するこ
とも可能である。図２に示す配線厚部１２ｂを有する実
装基板を用いると、周囲環境による熱応力および自己発
熱による熱応力は補強樹脂層端部９ｂに集中し、実装基
板の配線１２の配線厚部１２ｂに集中するが、１２ｂは
他の部分に比較して厚く形成されているので、熱応力に
対する抵抗が強く、配線に亀裂が発生することがなく、
実装構造の寿命を長くすることができる。
【０００９】（第３の態様）実装基板の第３の態様は、
第１の態様あるいは第２の態様において、さらに、実装
基板の表面の、前記幅および／または厚さを大きくした
配線部に相当する部分に、補強樹脂層端部の位置を制御
する凹部を形成したものである。図３はこの態様を示す
概念図で、配線部の一部を厚部１２ｂに形成している。
実装基板２０の表面には、この厚部１２ｂに相当する部
分に凹部１５が形成されている。補強樹脂を含浸する
際、この凹部１５により、補強樹脂の流れが制限され、
補強樹脂層端部９ｂの位置が容易に制御可能となる。し
たがって、この態様の場合は、半導体装置を実装基板に
実装する場合特別な注意を払うことなく、補強樹脂層の
端部９ｂが、配線部の太部または厚部の位置に形成され
ることが確実となり、熱応力を、確実に配線太部あるい
は厚部に集中させ、実装構造の寿命を長くすることがで
きる。また、凹部の幅は０．３〜１．０ｍｍ程度が適切
である。
第１の態様あるいは第２の態様において、さらに、実装
基板の表面の、前記幅および／または厚さを大きくした
配線部に相当する部分に、補強樹脂層端部の位置を制御
する凹部を形成したものである。図３はこの態様を示す
概念図で、配線部の一部を厚部１２ｂに形成している。
実装基板２０の表面には、この厚部１２ｂに相当する部
分に凹部１５が形成されている。補強樹脂を含浸する
際、この凹部１５により、補強樹脂の流れが制限され、
補強樹脂層端部９ｂの位置が容易に制御可能となる。し
たがって、この態様の場合は、半導体装置を実装基板に
実装する場合特別な注意を払うことなく、補強樹脂層の
端部９ｂが、配線部の太部または厚部の位置に形成され
ることが確実となり、熱応力を、確実に配線太部あるい
は厚部に集中させ、実装構造の寿命を長くすることがで
きる。また、凹部の幅は０．３〜１．０ｍｍ程度が適切
である。
【００１０】（第４の態様）実装基板の第４の態様は、
第１の態様あるいは第２の態様において、さらに、実装
基板の表面の、前記幅および／または厚さを大きくした
配線部に相当する部分に、補強樹脂層端部の位置を制御
する堰部を形成したものである。図４（Ａ）および図４
（Ｂ）はこの態様を示す概念図で、図４（Ａ）は実装基
板の配線部を透視した図を、図４（Ｂ）はその断面図を
示す。この例では、配線部の補強樹脂層端部９ｂに相当
する部分を厚太部１２ｄに形成している。実装基板２０
の表面には、この厚太部１２ｄに相当する部分に堰部１
６が形成されている。補強樹脂を含浸する際、この堰部
１６により、補強樹脂の流れが止められる。したがっ
て、この態様の場合も第３の態様と同様に、補強樹脂層
の端部が、配線部の太部または厚部の位置に形成される
ことが確実となり、熱応力を、確実に配線太部あるいは
厚部に集中させ、実装構造の寿命を長くすることができ
る。堰部は、実装基板のレジストと密着性の良好な樹脂
を用いることが好ましく、レジストがエポキシ系の樹脂
の場合には、たとえばエポキシ系の樹脂を用いることが
好ましい。また、堰部の幅は０．３〜１．０ｍｍ程度が
適切である。
第１の態様あるいは第２の態様において、さらに、実装
基板の表面の、前記幅および／または厚さを大きくした
配線部に相当する部分に、補強樹脂層端部の位置を制御
する堰部を形成したものである。図４（Ａ）および図４
（Ｂ）はこの態様を示す概念図で、図４（Ａ）は実装基
板の配線部を透視した図を、図４（Ｂ）はその断面図を
示す。この例では、配線部の補強樹脂層端部９ｂに相当
する部分を厚太部１２ｄに形成している。実装基板２０
の表面には、この厚太部１２ｄに相当する部分に堰部１
６が形成されている。補強樹脂を含浸する際、この堰部
１６により、補強樹脂の流れが止められる。したがっ
て、この態様の場合も第３の態様と同様に、補強樹脂層
の端部が、配線部の太部または厚部の位置に形成される
ことが確実となり、熱応力を、確実に配線太部あるいは
厚部に集中させ、実装構造の寿命を長くすることができ
る。堰部は、実装基板のレジストと密着性の良好な樹脂
を用いることが好ましく、レジストがエポキシ系の樹脂
の場合には、たとえばエポキシ系の樹脂を用いることが
好ましい。また、堰部の幅は０．３〜１．０ｍｍ程度が
適切である。
【００１１】（第５の態様）第５の態様は、前記半導体
装置を実装基板に実装する際前記半導体装置と実装基板
の間に設けられる補強樹脂層の端部が接触する実装基板
表面の部分に、低弾性樹脂の層を形成するものである。
図５はこの態様を示す概念図であり、図５中１７は低弾
性樹脂の層を示す。図５に示すように補強樹脂層の端部
９ｂが実装基板２０の低弾性樹脂の層１７の上に形成さ
れると、熱応力は補強樹脂層の端部９ｂに集中するが、
端部９ｂの下に形成された低弾性樹脂の層１７により応
力が分散され、その結果、実装構造は、熱応力に対して
強く、寿命を長くすることができる。前記低弾性樹脂と
しては、応力分散効果がある樹脂は特に制限なく用いる
ことができるが、低弾性樹脂の弾性率（ヤング率）が１
００Ｋｇ／ｍｍ2以下の樹脂が好ましく、たとえばシリ
コーン系樹脂や低弾性付与添加剤を混合したエポキシ樹
脂などが用いられる。また、低弾性の樹脂の層の厚さ
は、１０〜１００μｍ程度であることが好ましく、低弾
性樹脂層の幅は０．３〜０．５ｍｍ程度が適している。
装置を実装基板に実装する際前記半導体装置と実装基板
の間に設けられる補強樹脂層の端部が接触する実装基板
表面の部分に、低弾性樹脂の層を形成するものである。
図５はこの態様を示す概念図であり、図５中１７は低弾
性樹脂の層を示す。図５に示すように補強樹脂層の端部
９ｂが実装基板２０の低弾性樹脂の層１７の上に形成さ
れると、熱応力は補強樹脂層の端部９ｂに集中するが、
端部９ｂの下に形成された低弾性樹脂の層１７により応
力が分散され、その結果、実装構造は、熱応力に対して
強く、寿命を長くすることができる。前記低弾性樹脂と
しては、応力分散効果がある樹脂は特に制限なく用いる
ことができるが、低弾性樹脂の弾性率（ヤング率）が１
００Ｋｇ／ｍｍ2以下の樹脂が好ましく、たとえばシリ
コーン系樹脂や低弾性付与添加剤を混合したエポキシ樹
脂などが用いられる。また、低弾性の樹脂の層の厚さ
は、１０〜１００μｍ程度であることが好ましく、低弾
性樹脂層の幅は０．３〜０．５ｍｍ程度が適している。
【００１２】（第６の態様）配線基板の第６の態様は、
実装基板の、補強樹脂層端部９ｂに相当する部分におい
て、配線部を実装基板の表面から遠くに設けたものであ
る。図６はこの態様を示すもので、実装基板の、補強樹
脂層端部９ｂに相当する部分において、実装基板の表面
近くに配線が通らず表面から離れた位置に配線１２ｔが
通り、前記部分から離れた位置にビア１２ｕを形成し、
このビア１２ｕを介して配線１２ｓと１２ｔを連結す
る。すなわち、実装基板の補強樹脂層が設けられる面か
らみて、配線１２ｔが配線１２ｓよりも遠くの位置に形
成されており、配線１２ｔ上には、レジスト２０ａより
も強固な、実装基板２０を構成する基体２０ｂが存在し
ている。したがって、熱応力は補強樹脂層９の端部９ｂ
に集中するが、補強樹脂層９の端部９ｂに相当する部分
の配線１２ｔは実装基板２０の表面から離れて形成され
ており、配線１２ｔ上にはレジスト（２０ａ）よりも強
固な基体２０ｂが存在することになるので、配線１２ｔ
に対して集中する応力は低減される。以上のような構成
を有する実装基板を用いた実装構造では、断線等の不具
合は発生せず、寿命を長くすることができる。また、図
６ではビア部分が実装基板を貫通しない構造であるが、
この変形例として、ビア部分を実装基板を貫通させ、図
６の１２ｔの部分を実装基板の補強樹脂層に接する面と
は反対側の面に配線する構造を採用してもよく、同様の
効果を得ることができる。
実装基板の、補強樹脂層端部９ｂに相当する部分におい
て、配線部を実装基板の表面から遠くに設けたものであ
る。図６はこの態様を示すもので、実装基板の、補強樹
脂層端部９ｂに相当する部分において、実装基板の表面
近くに配線が通らず表面から離れた位置に配線１２ｔが
通り、前記部分から離れた位置にビア１２ｕを形成し、
このビア１２ｕを介して配線１２ｓと１２ｔを連結す
る。すなわち、実装基板の補強樹脂層が設けられる面か
らみて、配線１２ｔが配線１２ｓよりも遠くの位置に形
成されており、配線１２ｔ上には、レジスト２０ａより
も強固な、実装基板２０を構成する基体２０ｂが存在し
ている。したがって、熱応力は補強樹脂層９の端部９ｂ
に集中するが、補強樹脂層９の端部９ｂに相当する部分
の配線１２ｔは実装基板２０の表面から離れて形成され
ており、配線１２ｔ上にはレジスト（２０ａ）よりも強
固な基体２０ｂが存在することになるので、配線１２ｔ
に対して集中する応力は低減される。以上のような構成
を有する実装基板を用いた実装構造では、断線等の不具
合は発生せず、寿命を長くすることができる。また、図
６ではビア部分が実装基板を貫通しない構造であるが、
この変形例として、ビア部分を実装基板を貫通させ、図
６の１２ｔの部分を実装基板の補強樹脂層に接する面と
は反対側の面に配線する構造を採用してもよく、同様の
効果を得ることができる。
【００１３】（第７の態様）第７の態様は、実装基板
の、補強樹脂層端部９ｂに相当する部分において、ビア
の部分を形成するものである。この構造にすると、補強
樹脂層端部９ｂに相当する箇所に設けた、配線１２ｘと
１２ｙを結ぶビア１２ｚの、９ｂに近い部分に亀裂が生
じた場合でも、それが配線１２ｙに到達するまでに相当
の時間的余裕があり、この部分にビアを設けていない場
合に比較して、実装構造の寿命を長くすることができ
る。また、第６の態様と同様、ビア部分を実装基板を貫
通させる構造、すなわち、図７の１２ｚの部分を基板を
貫通させ、１２ｙの部分を実装基板の補強樹脂層に接す
る面とは反対側の面に配線する構造としてもよい。
の、補強樹脂層端部９ｂに相当する部分において、ビア
の部分を形成するものである。この構造にすると、補強
樹脂層端部９ｂに相当する箇所に設けた、配線１２ｘと
１２ｙを結ぶビア１２ｚの、９ｂに近い部分に亀裂が生
じた場合でも、それが配線１２ｙに到達するまでに相当
の時間的余裕があり、この部分にビアを設けていない場
合に比較して、実装構造の寿命を長くすることができ
る。また、第６の態様と同様、ビア部分を実装基板を貫
通させる構造、すなわち、図７の１２ｚの部分を基板を
貫通させ、１２ｙの部分を実装基板の補強樹脂層に接す
る面とは反対側の面に配線する構造としてもよい。
【００１４】
【発明の効果】本発明は、半導体装置と実装基板の間に
設けた補強樹脂層の端部に集中する熱応力に高い抵抗性
を有する、あるいは熱応力を分散することができる前記
のごとき構造の実装基板であるので、これに半導体装置
を実装した場合、その寿命を長くすることができる。
設けた補強樹脂層の端部に集中する熱応力に高い抵抗性
を有する、あるいは熱応力を分散することができる前記
のごとき構造の実装基板であるので、これに半導体装置
を実装した場合、その寿命を長くすることができる。
【図１】 配線太部を設けた実装基板を用いる実装構造
の平面図を示す図である。
の平面図を示す図である。
【図２】 配線厚部を設けた実装基板を用いる実装構造
の一部断面図を示す。
の一部断面図を示す。
【図３】 配線太部または配線厚部に相当する箇所に凹
部を設けた実装基板を用いる実装構造の一部断面図を示
す。
部を設けた実装基板を用いる実装構造の一部断面図を示
す。
【図４】 配線太部または配線厚部に相当する箇所に堰
部を設けた実装基板を用いる実装構造を示し、図４
（Ａ）はその平面図を、図４（Ｂ）はその一部断面図を
示す。
部を設けた実装基板を用いる実装構造を示し、図４
（Ａ）はその平面図を、図４（Ｂ）はその一部断面図を
示す。
【図５】 補強樹脂層端部に相当する部分に低弾性樹脂
層を設けた実装基板を用いる実装構造の一部断面図を示
す。
層を設けた実装基板を用いる実装構造の一部断面図を示
す。
【図６】 補強樹脂層端部に相当する部分の配線が補強
樹脂層端部から遠くにある実装基板を用いる実装構造の
一部断面図を示す。
樹脂層端部から遠くにある実装基板を用いる実装構造の
一部断面図を示す。
【図７】 補強樹脂層端部に相当する部分に配線ビアを
設けた実装基板を用いる実装構造の一部断面図を示す。
設けた実装基板を用いる実装構造の一部断面図を示す。
【図８】 従来構造の実装基板および実装構造を示す図
であり、図８（Ａ）はその断面図を、図８（Ｂ）はその
平面図を、図８（Ｃ）は一部断面図を示す。
であり、図８（Ａ）はその断面図を、図８（Ｂ）はその
平面図を、図８（Ｃ）は一部断面図を示す。
１ 基板
３ 半導体素子
５ 樹脂封止部
９ 補強樹脂層
９ｂ 補強樹脂層端部
１０ 半導体装置
１２ 配線
１２ａ 配線太部
１２ｂ 配線厚部
１２ｕ、１２ｚ 配線ビア
１５ 凹部
１６ 堰部
１７ 低弾性樹脂層
１９ 亀裂
２０ 実装基板
２０ａ 実装基板のレジスト部
２０ｂ 実装基板２０を構成する基体
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平11−135674（ＪＰ，Ａ)
特開2001−35886（ＪＰ，Ａ)
特開2001−208663（ＪＰ，Ａ)
特開2000−12733（ＪＰ，Ａ)
特開 平３−173436（ＪＰ，Ａ)
国際公開98／043289（ＷＯ，Ａ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 23/12
Claims (6)
- 【請求項１】 少なくとも基板に固着せしめた半導体素
子およびこれらを封止する樹脂封止部を有する半導体装
置を実装する実装基板であって、レジスト部と該レジス
ト部により覆われる配線部を有し、前記半導体装置を実
装基板に実装する際前記半導体装置と実装基板のレジス
ト部との間に設けられる補強樹脂層の端部に相当する配
線部の配線の幅および／または厚さを他の配線部の配線
の幅および／または厚さより大きくすることを特徴とす
る半導体装置を実装する実装基板。 - 【請求項２】 実装基板の表面の、前記幅および／また
は厚さを大きくした配線部に相当する部分に、補強樹脂
層端部の位置を制御する凹部または堰部を形成すること
を特徴とする請求項１に記載の半導体装置を実装する実
装基板。 - 【請求項３】 少なくとも基板に固着せしめた半導体素
子およびこれらを封止する樹脂封止部を有する半導体装
置を実装する実装基板であって、レジスト部と該レジス
ト部により覆われる配線部を有し、前記半導体装置を実
装基板に実装する際前記半導体装置と実装基板のレジス
ト部との間に設けられる補強樹脂層の端部が接触する実
装基板表面の部分に、低弾性樹脂の層を形成することを
特徴とする半導体装置を実装する実装基板。 - 【請求項４】 少なくとも基板に固着せしめた半導体素
子およびこれらを封止する樹脂封止部を有する半導体装
置を実装する実装基板であって、レジスト部と該レジス
ト部により覆われる配線部を有し、前記半導体装置を実
装基板に実装する際前記半導体装置と実装基板のレジス
ト部との間に設けられる補強樹脂層の端部に相当する部
分において、配線部を実装基板の表面から遠くに設けた
ことを特徴とする半導体装置を実装する実装基板。 - 【請求項５】 少なくとも基板に固着せしめた半導体素
子およびこれらを封止する樹脂封止部を有する半導体装
置を実装する実装基板であって、レジスト部と該レジス
ト部により覆われる配線部を有し、前記半導体装置を実
装基板に実装する際前記半導体装置と実装基板のレジス
ト部との間に設けられる補強樹脂層の端部に相当する部
分において、配線部にビアを設けたことを特徴とする半
導体装置を実装する実装基板。 - 【請求項６】 少なくとも基板に固着せしめた半導体素
子およびこれらを封止する樹脂封止部を有する半導体装
置を、レジスト部と該レジスト部により覆われる配線部
を有する実装基板に実装した実装構造であり、前記半導
体装置と実装基板のレジスト部が補強樹脂層により補強
固着された実装構造において、前記実装基板が請求項１
ないし請求項５のいずれか１項に記載の実装基板である
ことを特徴とする実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000357210A JP3497464B2 (ja) | 2000-11-24 | 2000-11-24 | 半導体装置を実装する実装基板および実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000357210A JP3497464B2 (ja) | 2000-11-24 | 2000-11-24 | 半導体装置を実装する実装基板および実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164385A JP2002164385A (ja) | 2002-06-07 |
| JP3497464B2 true JP3497464B2 (ja) | 2004-02-16 |
Family
ID=18829312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000357210A Expired - Fee Related JP3497464B2 (ja) | 2000-11-24 | 2000-11-24 | 半導体装置を実装する実装基板および実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3497464B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11527469B2 (en) | 2020-03-17 | 2022-12-13 | Kioxia Corporation | Semiconductor device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4056360B2 (ja) | 2002-11-08 | 2008-03-05 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP4355313B2 (ja) * | 2005-12-14 | 2009-10-28 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP2007250674A (ja) * | 2006-03-14 | 2007-09-27 | Sanyo Electric Co Ltd | 基板及びこれを用いた半導体装置 |
| JP5015065B2 (ja) * | 2008-05-28 | 2012-08-29 | 新光電気工業株式会社 | 配線基板 |
| JP2013183002A (ja) * | 2012-03-01 | 2013-09-12 | Ibiden Co Ltd | 電子部品 |
| JP2016122802A (ja) * | 2014-12-25 | 2016-07-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6806520B2 (ja) | 2016-10-17 | 2021-01-06 | ラピスセミコンダクタ株式会社 | 半導体装置および配線基板の設計方法 |
-
2000
- 2000-11-24 JP JP2000357210A patent/JP3497464B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11527469B2 (en) | 2020-03-17 | 2022-12-13 | Kioxia Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002164385A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943843A (en) | Semiconductor device | |
| US8014154B2 (en) | Circuit substrate for preventing warpage and package using the same | |
| JP7520177B2 (ja) | 半導体装置 | |
| JP2022177252A (ja) | 半導体装置 | |
| JP3033227B2 (ja) | 半導体装置 | |
| JP3497464B2 (ja) | 半導体装置を実装する実装基板および実装構造 | |
| JP7569912B2 (ja) | 半導体装置 | |
| JP3683434B2 (ja) | 半導体装置 | |
| US6529115B2 (en) | Surface mounted resistor | |
| KR890001155A (ko) | 반도체 장치 및 반도체 장치의 내장 방법 | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| JP2021190556A (ja) | 半導体装置の実装構造 | |
| JP3216636B2 (ja) | 半導体装置 | |
| WO2023189480A1 (ja) | 半導体素子および半導体装置 | |
| CN211788920U (zh) | 半导体装置 | |
| WO2023140046A1 (ja) | 半導体装置 | |
| JP7018965B2 (ja) | 電子モジュール | |
| US9293399B2 (en) | Semiconductor device and electronic unit provided with the same | |
| JP3714808B2 (ja) | 半導体装置 | |
| JPS60242643A (ja) | 電子部品の配線 | |
| KR0142756B1 (ko) | 칩홀딩 리드 온 칩타입 반도체 패키지 | |
| JP2932824B2 (ja) | 磁気抵抗センサ | |
| JPH0888298A (ja) | 樹脂封止型電子回路装置 | |
| JP2554059Y2 (ja) | 半導体装置の実装構造 | |
| JP2020092133A (ja) | 電子モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |