[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN211788920U - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN211788920U
CN211788920U CN201890001043.3U CN201890001043U CN211788920U CN 211788920 U CN211788920 U CN 211788920U CN 201890001043 U CN201890001043 U CN 201890001043U CN 211788920 U CN211788920 U CN 211788920U
Authority
CN
China
Prior art keywords
semiconductor device
wiring
pad
dielectric film
bent portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201890001043.3U
Other languages
English (en)
Inventor
黑川敦
德矢浩章
小林一也
佐野雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN211788920U publication Critical patent/CN211788920U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型涉及半导体装置。在半导体基板上形成介电膜，在半导体基板与介电膜之间配置有包括折弯部的布线。在介电膜上形成有焊盘。保护膜覆盖焊盘。在保护膜设置有使焊盘的上表面露出的开口。布线的折弯部和焊盘在俯视时重叠，折弯部的内侧的角以及外侧的角被倒角。

Description

半导体装置
技术领域
本实用新型涉及半导体装置。
背景技术
为了减小芯片尺寸，而采用在接合焊盘的正下面配置有布线等的焊盘在元件上(POE)构造。在接合焊盘上形成保护膜，并在该保护膜设置使接合焊盘的上表面露出的开口。水分容易通过该开口浸入到半导体装置的内部。若从开口浸入的水分到达到接合焊盘的正下面的布线等，则布线等的腐蚀加剧，半导体装置的耐湿性降低。
并且，在POE构造中，由于引线接合时的冲击载荷的影响，焊盘的正下面的布线或绝缘膜容易受到损伤。具有在引线接合时，接合焊盘正下面的绝缘膜不容易产生裂缝的构造的半导体装置是公知的(专利文献1、2)。
在专利文献1所公开的半导体装置中配置有嵌入由Al等构成的布线的由SiO 2等构成的第一层间绝缘膜以及第二层间绝缘膜。在第一层间绝缘膜嵌入多个第一布线，在第二层间绝缘膜嵌入多个第二布线。第一布线的各个在焊盘的下侧形成为直线状，不具有弯曲以及分支。根据该结构，能够将由第一布线产生的应力抑制得较小，并抑制在焊盘的下侧的层间绝缘膜等产生裂缝。
在专利文献2所公开的半导体装置中，在配置于半导体基板与突起电极之间的Al布线设置有狭缝。通过设置狭缝，容易释放在向突起电极的引线接合时所施加的超声波能量。其结果不容易产生裂缝。
在从焊盘引出的Al布线的被折弯成直角的角部形成有倒角部的半导体装置是公知的(专利文献3)。在倒角部的两端中，布线彼此以比直角大的角度交叉。其结果不会对角部施加过大的应力，从而成品率提高。
专利文献1:日本特开2007－67332号公报
专利文献2:日本特开2004－266012号公报
专利文献3:日本特开平9－293723号公报
在专利文献1所公开的半导体装置中，不能够在焊盘的正下面配置布线的折弯位置。在专利文献2以及专利文献3中也没有对在焊盘的正下面使布线折弯的构造进行公开。
实用新型内容
本实用新型的目的在于提供当包括在焊盘的正下面使布线折弯的构造的情况下，能够抑制耐湿性的降低、裂缝的产生等的半导体装置。
根据本实用新型的一个观点的半导体装置具有：
半导体基板；
介电膜，形成在上述半导体基板上；
布线，被配置在上述半导体基板与上述介电膜之间，并包括折弯部；
焊盘，形成在上述介电膜上；以及
保护膜，覆盖上述焊盘，并设置有使上述焊盘的上表面露出的开口，
上述布线的上述折弯部和上述焊盘在俯视时重叠，上述折弯部的内侧的角以及外侧的角的至少一方被倒角。
折弯部的附近的介电膜的膜质提高，水分难以浸入到介电膜。其结果能够抑制被介电膜覆盖的布线等的腐蚀。并且，减少介电膜中产生的应力。其结果能够抑制裂缝的产生等，提高可靠性。
附图说明
图1A以及图1B分别是根据第一实施例的半导体装置的一部分的剖视图以及俯视图。
图2A是引线接合的状态的半导体装置的一部分的剖视图，图2B是形成有焊球凸点的状态的半导体装置的一部分的剖视图，图2C是形成有Cu柱凸点的状态的半导体装置的一部分的剖视图。
图3A以及图3B分别是根据第一实施例的半导体装置的布线的折弯部的立体图以及俯视图。
图4A是根据比较例的半导体装置的焊盘部分的俯视图，图4B是图4A的点划线4B－4B处的剖视图。
图5A是根据第一实施例的半导体装置的焊盘部分的俯视图，图5B是图5A的点划线5B－5B处的剖视图。
图6A是成为模拟对象的半导体装置的剖视图，图6B是布线的立体图。
图7是表示模拟结果的图表。
图8A、图8B以及图8C分别是模拟对象的样本的布线的立体图。
图9是表示模拟结果的图表。
图10A以及图10B分别是根据第一实施例的第一变形例以及第二变形例的半导体装置的布线的折弯部的俯视图。
图11A是根据第二实施例的半导体装置的布线的立体图，图11B是表示根据第二实施例的半导体装置中产生的应力的模拟结果的图表。
图12A～图12G的附图是表示根据第一以及第二实施例的各种的变形例的半导体装置的布线的折弯部的平面形状的图。
图13是根据第三实施例的半导体装置的布线的折弯部的俯视图。
图14是根据第四实施例的半导体装置的布线的折弯部的俯视图。
具体实施方式
[第一实施例]
参照图1A～图10的附图，对根据第一实施例的半导体装置进行说明。
图1A以及图1B分别是根据第一实施例的半导体装置的一部分的剖视图以及俯视图。在半导体基板10上，从半导体基板10侧起依次形成有第一介电膜21以及介电膜20。介电膜20包括第二介电膜22以及第三介电膜23这两个层。在第一介电膜21上配置有布线30，第二介电膜22以及第三介电膜23覆盖布线30。即，在半导体基板10与介电膜20之间配置有布线30。
布线30在折弯部31中折弯成直角。在介电膜20上配置有焊盘40。焊盘40在俯视时与布线30的折弯部31重叠。更具体而言，在焊盘40的内侧包括折弯部31。在介电膜20以及焊盘40上形成有保护膜41。在保护膜41设置有使焊盘40的上表面露出的开口42。
图2A是将半导体装置固定在安装基板上后，引线接合的状态的半导体装置的一部分的剖视图。形成有金球(Au球)等的金(Au)引线60被引线接合到在开口42内露出的焊盘40的表面。
图2B是形成有焊球凸点的状态的半导体装置的一部分的剖视图。在露出于开口42内的焊盘40上形成有焊球凸点61。
图2C是形成有Cu柱凸点的状态的半导体装置的一部分的剖视图。在露出于开口42内的焊盘40上形成有Cu柱凸点64。Cu柱凸点64包括Cu柱62、以及放置在Cu柱62上的焊料63。
作为半导体基板10，例如可以使用GaAs基板。在半导体基板10的上表面的、与形成有焊盘40的区域不同的区域例如形成有异质结双极晶体管(HBT)。作为第一介电膜21、介电膜20以及保护膜41，例如可以使用氮化硅(SiN)膜。第一介电膜21、第二介电膜22、第三介电膜23以及保护膜41的厚度例如分别是0.2μm、0.3μm、0.1μm以及0.5μm。布线30以及焊盘40例如使用金(Au)。布线30以及焊盘40的厚度例如分别是1μm以及4μm。此外，可以将布线30以及焊盘40设为包括多个金属层的层叠构造。例如，可以采用包括Au层、和配置在Au层下的由Ti等构成的层的层叠构造。该情况下，Ti层作为提高基底的介电膜与Au层的紧贴性的粘接层发挥作用。
图3A以及图3B分别是布线30的折弯部31的立体图以及俯视图。折弯部31的内侧的角32以及外侧的角33被倒角。通过对折弯部31的外侧的角33进行倒角而被切掉的区域35以及通过对内侧的角进行倒角附加的区域34的平面形状是等腰直角三角形，其大小相等。以下，将通过倒角而被切掉的区域35以及通过倒角而附加的区域34称为“倒角区域”。将夹着倒角区域34、35的直角的两个边的各个的长度称为倒角长度C。与等腰直角三角形的倒角区域的斜边对应的面(倒角面)37是平面。
在使与折弯部31连续的布线30的一个直线部分延长而成的区域和使另一个直线部分延长而成的区域重叠的附加阴影的四边形的区域36(以下，称为重叠区域。)中包括外侧的倒角区域35。此时，倒角长度C短于布线宽度W。
接下来，参照图4A～图9的附图，对根据第一实施例的半导体装置具有的优异的效果进行说明。首先，参照图4A～图5B的附图，对耐湿性的提高进行说明，参照图6A～图9的附图，对热应力的缓和进行说明。
图4A是根据比较例的半导体装置的焊盘部分的俯视图。在本比较例中，在俯视时，在焊盘40的内部中布线30折弯成直角，在折弯部31中没有进行倒角。布线30的一端与俯视时配置在焊盘40的外侧的电路元件45连接。电路元件45例如是异质结双极晶体管、FET等有源元件、薄膜电阻元件、电容器等。
图4B是图4A的点划线4B－4B处的剖视图。剖面构造与根据图1A所示的第一实施例的半导体装置的剖面构造相同。用粗折线的箭头表示水分的浸入路径。水分容易从开口42的边缘沿着焊盘40与保护膜41的界面浸入到半导体装置内。从开口42的边缘浸入的水分到达到焊盘40的下表面后，沿着焊盘40与介电膜20的界面向面内方向(横方向)浸入。
根据本申请的发明人的评价实验，明白在折弯部31的内侧的角P的附近，介电膜20的膜质比其它区域的膜质差。到达到折弯部31的内侧的角P的水分透过膜质较差的介电膜20，到达到布线30。到达到布线30的水分进一步沿着布线30与其周围的介电膜20以及第一介电膜21的界面向面内方向浸入，到达到电路元件45。其结果是引起布线30的腐蚀、电路元件45的恶化等。
图5A是根据第一实施例的半导体装置的焊盘部分的俯视图，图5B是图5A的点划线5B－5B处的剖视图。包括接地布线、电源布线、信号处理电路、放大电路等的电路46与焊盘40以及布线30连接。例如，焊盘40以及布线30的一方与电路46的接地布线连接，另一方与电路46的电源布线连接。除此以外，也可以使焊盘40以及布线30的一方与电路46内的信号布线连接。
在第一实施例中，布线30的折弯部31的内侧的角P被倒角。通过对角P进行倒角，来抑制角P的附近的介电膜20的膜质的降低。通过改善介电膜20的膜质，从而水分难以透过介电膜20。其结果到达到布线30的内侧的角P的水分难以浸入到布线30。并且，水分难以到达到电路元件45。由此，能够实现半导体装置的耐湿性的提高。
特别是在焊盘40使用Au的情况下，保护膜41与焊盘40的紧贴性变差，所以水分容易浸入。并且，在布线30使用Au的情况下，布线30与其周围的介电膜20以及第一介电膜21的紧贴性变差，所以水分容易从角P朝向电路元件45浸入。因此，在焊盘40以及布线30的至少一方使用Au的半导体装置中，获得通过对角P进行倒角而带来的耐湿性提高的更显著的效果。
另外，当电路46在焊盘40与布线30之间产生电位差时，若水分与焊盘40和布线30两方接触，则产生电化学反应，焊盘40以及布线30腐蚀。若焊盘40以及布线30腐蚀，则加速水分的浸入以及耐湿性降低。因此，当电路46使焊盘40与布线30之间产生电位差的情况下，获得通过对角P进行倒角而带来的耐湿性提高的更显著的效果。
接下来，对热应力的缓和进行说明。为了验证根据第一实施例的半导体装置中对折弯部31进行倒角的效果而进行了模拟。以下，参照图6A、图6B以及图7，对模拟方法以及模拟结果进行说明。
图6A是成为模拟对象的样本的剖视图。以下，对用于制造该样本的作业工序进行说明。首先，准备GaAs基板50(相当于图1A的半导体基板10)。GaAs基板50的初始温度是25℃。在GaAs基板50上，通过等离子体化学气相沉积(等离子体CVD)，在温度300℃的条件下形成厚度0.2μm的SiN膜51(相当于图1A的第一介电膜21)。
在SiN膜51上应用真空蒸镀以及剥离法，在温度80℃的条件下，形成由Au构成的厚度1μm的布线52(相当于图1A的布线30)。
图6B是布线52的立体图。布线52具有折弯成直角的之字形状。折弯部的外侧的角以及内侧的角被倒角成等腰直角三角形状。用C表示倒角长度，用W表示布线52的宽度。
在SiN膜51以及布线52(图6A)上，通过等离子体CVD在温度300℃的条件下形成厚度0.4μm的SiN膜53(相当于图1A的第二介电膜22以及第三介电膜23)。在SiN膜53上应用真空蒸镀以及剥离法，在温度80℃的条件下形成由Au构成的厚度4μm的焊盘54(相当于图1A的焊盘40)。
在SiN膜53以及焊盘54上，通过等离子体CVD在温度300℃的条件下形成厚度0.5μm的SiN膜55(相当于图1A的保护膜41)。在GaAs基板50的背面，在温度80℃的条件下实施镀Au，形成厚度4μm的Au膜56。使用Ag糊剂，在温度175℃的条件下在封装基板57上粘接Au膜56。
在经过上述的作业工序后，为了引线接合而将样本加热到温度150℃时，通过模拟求出SiN膜53中产生的热应力。
图7是表示模拟结果的图表。横轴用单位μm表示倒角长度C，纵轴用单位(MPa)表示SiN膜53中产生的应力。图7中的圆符号以及四角符号分别表示在折弯部的内侧产生的应力的最大值以及在外侧产生的应力的最大值。倒角长度C为0μm的样本相当于未进行倒角的构造。明白了通过进行倒角，与未进行倒角的情况相比，应力降低。
并且，对仅对折弯部31的内侧的角进行倒角的样本、和对两侧的角进行倒角的样本的应力减少效果的差异进行了模拟。接下来，参照图8A、图8B、图8C以及图9，对该模拟结果进行说明。
图8A、图8B以及图8C分别是模拟对象的多个样本的布线的立体图。模拟对象的样本的剖面构造以及制造工序与图6A所示的样本的剖面构造以及制造工序相同。
在图8A所示的样本中，折弯部的外侧的角以及内侧的角两方被倒角。在图8B以及图8C所示的样本中，折弯部的内侧的角被倒角，但外侧的角没有被倒角。图8A以及图8B所示的样本的布线的宽度W是2μm，以折弯部的外侧的角为起点的布线的各个的长度L是12μm。图8C所示的样本的布线的宽度W的10μm，以折弯部的外侧的角为起点的布线的各个的长度L是21μm。
图9是表示模拟结果的图表。横轴用单位“μm”表示倒角长度C，纵轴用单位(MPa)表示SiN膜53(图6A)中产生的应力。图9中的圆符号、三角符号以及四角符号分别表示图8A、图8B以及图8C所示的样本的折弯部的附近的SiN膜53中产生的应力的最大值。倒角长度C为0μm的样本相当于未进行倒角的构造。
明白了在布线宽度W为10μm，未对外侧的角进行倒角的情况下(图8C)，通过对内侧的角进行倒角，从而应力的最大值降低。更详细而言，确认出，在将倒角长度C设为1μm以上且5μm以下时，获得倒角的效果。明白了在布线宽度W为2μm，未对外侧的角进行倒角的情况下(图8B)，若将内侧的倒角长度C设为1μm则获得倒角的效果，但若将倒角长度C设为2μm，即，延长到与布线宽度W相同，则几乎没有获得倒角的效果。根据这些评价结果可以认为，在对内侧的角进行倒角，而未对外侧的角进行倒角的情况下，如果将倒角长度C设为布线宽度W的0.1倍以上且0.5倍以下，则获得抑制应力的产生的效果。
在布线宽度W为2μm，对外侧的角以及内侧的角两方进行倒角的情况下(图8A)，将倒角长度C设为1μm以上且2μm以下时，获得抑制应力的产生的效果。另外，在布线宽度W为10μm，并将内侧的倒角区域的倒角长度C设为1μm时，获得抑制应力的产生的效果。若考虑这一点，则认为在对外侧的角以及内侧的角两方进行倒角的情况下，优选将倒角长度C设为布线宽度W的0.1倍以上且1倍以下。
若第二介电膜22以及第三介电膜23(图1A)中产生应力，则容易由于在与焊盘40进行引线接合(图2A)时的冲击载荷而产生裂缝。例如，在图1A中，布线30的侧面的下端附近的第二介电膜22以及第三介电膜23容易变得相对低密度，应力容易集中，所以裂缝产生的风险较高。
在通过CVD法等形成介电膜的情况下，在布线的折弯部(特别是折弯部的内侧)中，成膜气体的供给量容易变得不足够。因此，在折弯部的内侧的与侧面接触的部分中，有SiN等的介电膜变成低密度，膜质容易降低的倾向。由于相对低密度的第二介电膜22以及第三介电膜23中产生的裂缝变成焊盘40与布线30之间的泄漏路径，所以成为短路故障的原因。
在保护膜41设置有开口42的焊盘区域中，容易产生水分向比保护膜41更靠下方的区域的浸入。还存在水分浸入到低密度、膜质较差的折弯部的附近的介电膜20，并到达到布线30的情况。在产生较大的应力的折弯部中，布线30与介电膜20的界面容易产生缝隙，介电膜20容易产生裂缝。如果水分积聚在这些缝隙或裂缝中，则在折弯部中产生由耐湿性的降低造成的故障。布线30与介电膜20的界面容易产生缝隙是因为由Au构成的布线30与介电膜20的紧贴性比由Al构成的布线与介电膜的紧贴性弱。在第一实施例中，由于缓和折弯部中产生的应力，所以能够抑制由耐湿性的降低造成的故障的产生。特别是布线30使用Au的情况下，获得采用第一实施例的结构的显著的效果。
即使在代替引线接合而形成凸点(图2B、图2C)的情况下也获得同样的效果。作为凸点，例如使用焊球凸点61(图2B)、Cu柱凸点64(图2C)。由于在任何的情况下，都在覆盖焊盘40的保护膜41设置有开口42，所以对于耐湿性的提高，获得与引线接合的情况同样的效果。例如，通过焊球凸点61与保护膜41的界面，水分从外部浸入到开口42，之后，沿着与图4A以及图4B所示的路径同样的路径的水分的浸入成为问题。因此，即使在形成焊球凸点61(图2B)的情况下，与折弯布线构造所带来的耐湿性提高有关的同样的讨论成立。对于Cu柱凸点64，也是由于通过Cu柱凸点64与保护膜41的界面，水分容易从外部浸入开口42，所以与折弯布线构造所带来的耐湿性提高有关的同样的讨论成立。
另外，对于热应力的缓和，也是同样的。在使焊料熔融并倒置安装于安装基板的工序中，焊盘40以及其附近的部件经历温度循环。此时，由于在焊盘40的下部的介电膜20中追加地产生热应力，所以折弯部中产生的应力增加。在第一实施例中，由于折弯部中产生的应力被缓和，所以即使在焊盘上形成凸点的情况下，也能够抑制由耐湿性的降低造成的故障的产生。
通常，在利用等离子体CVD法等所形成的氮化硅膜中产生比氧化硅膜大的内部应力。因此，在介电膜20使用氮化硅的情况下，与使用氧化硅的情况相比，容易产生因应力而引起的不良状况。在介电膜20使用氮化硅的情况下，获得采用第一实施例的结构的显著的效果。
在第一实施例中，第二介电膜22以及第三介电膜23(图1A)中产生的应力变小。由此，由于不容易产生裂缝，所以能够提高可靠性。
在图3B中，若设为使外侧的倒角区域35的倒角长度C比布线宽度W长，且倒角区域35伸出到重叠区域36的外侧的结构，则为了折弯部31确保规定的宽度，而需要更宽的区域。在第一实施例中，由于折弯部31的外侧的倒角区域35包含在重叠区域36中，所以能够抑制折弯部31所需的区域的面积的增大。
接下来，参照图10A以及图10B，对第一实施例的变形例进行说明。
图10A以及图10B分别是根据第一实施例的第一变形例以及第二变形例的半导体装置的布线30的折弯部31的俯视图。在图10A所示的第一变形例中，折弯部31的内侧的角32被倒角，但外侧的角33未被倒角。在图10B所示的第二变形例中，外侧的角33被倒角，但内侧的角32未被倒角。
如第一实施例的第一变形例以及第二变形例那样，即使仅对外侧以及内侧的一方的角进行倒角，也获得使应力减少的效果。如图7所示，由于在内侧的角的附近应力变大，所以优选对内侧的角进行倒角。该情况下，优选将倒角长度C设为布线宽度W以下。
在上述第一实施例中，在半导体基板10与布线30之间配置有第一介电膜21(图1A)，但不一定需要该第一介电膜21。也可以在半导体基板10上直接配置布线30。该情况下，由于配置布线30的区域的半导体基板10通过离子注入等而形成绝缘性。如果是在半导体基板10与介电膜20之间配置布线30的结构，则不管有无第一介电膜21都获得与第一实施例同样的效果。另外，介电膜、布线的厚度等并不限于第一实施例的说明中所记载的值或规格，能够进行各种变形。
[第二实施例]
接下来，参照图11A以及图11B，对根据第二实施例的半导体装置进行说明。以下，对于与根据第一实施例的半导体装置共用的结构，省略说明。
图11A是根据第二实施例的半导体装置的布线30的立体图。在第一实施例中，布线30的折弯部31的外侧以及内侧的倒角面37(图3A)是平面。在第二实施例中，倒角面37由R面构成。即，倒角面37由与布线30的直线部分的侧面接触的圆柱面的一部分构成。
图11B是表示根据第二实施例的半导体装置中产生的应力的模拟结果的图表。横轴用单位μm表示倒角长度C，纵轴用单位(MPa)表示SiN膜53(图6A)中产生的应力。倒角长度C与R面的曲率半径相等。图11B中的圆符号以及四角符号分别表示在折弯部的内侧的附近产生的应力的最大值以及在外侧的附近产生的应力的最大值。倒角长度C为0μm的样本相当于未进行倒角的构造。
明白了即使对布线30的折弯部的内侧的角以及外侧的角进行R面倒角，也与第一实施例的情况下同样地，与未进行倒角的情况相比，应力降低。
[各种变形例]
接下来，参照图12A～图12G的附图，对上述第一实施例以及第二实施例的变形例进行说明。作为布线30的直角的折弯部31(图3A)的倒角面的形状，可以实现以下的形状。
(1)倒角面是平面，倒角区域是等腰直角三角形。
(2)倒角面是平面，倒角区域是不等边三角形。
(3)倒角面是R面。
(4)倒角面是包括一个以上的角部的多棱柱面。
作为折弯部31的外侧的倒角面以及内侧的倒角面的形状，能够进行从上述(1)～(4)的形状任意选择的组合。第一实施例(图3A、图3B)相当于外侧以及内侧的倒角面都是(1)的形状，外侧的等腰直角三角形的倒角区域和内侧的等腰直角三角形的倒角区域的斜边的长度相等的例子。第二实施例(图11A、图11B)相当于外侧以及内侧的倒角面都是(3)的形状，倒角面的曲率半径相等的例子。
图12A～图12G的附图表示根据第一以及第二实施例的各种变形例的半导体装置的布线30的折弯部31的平面形状的图。
在图12A以及图12B所示的变形例中，外侧以及内侧的倒角区域都具有(1)的形状。在图12A所示的变形例中，外侧的倒角面的倒角长度Co长于内侧的倒角面的倒角长度Ci。在图12B所示的例子中，与其相反，内侧的倒角面的倒角长度Ci长于外侧的倒角面的倒角长度Co。
在图12C所示的变形例中，外侧的倒角面具有(3)的形状，内侧的倒角面具有(1)的形状。内侧的倒角面的倒角长度Ci和外侧的倒角面的曲率半径Cr可以相同，也可以不同。
在图12D所示的变形例中，外侧的倒角面具有(1)的形状，内侧的倒角面具有(3)的形状。外侧的倒角面的倒角长度Co和内侧的倒角面的曲率半径Cr可以相同，也可以不同。
在图12E所示的变形例中，外侧以及内侧的倒角面都具有(2)的形状。内侧以及外侧的倒角区域是将一个内角设为直角的不等边三角形。分别用Cx、Cy表示夹着内侧以及外侧的倒角区域的直角的两个边的长度(倒角长度)。在第一实施例中，由于倒角区域是等腰直角三角形，所以倒角长度Cx和Cy相等。在图12E所示的例子中，倒角长度Cx和Cy不同。内侧的倒角区域的倒角长度Cx与Cy之比和外侧的倒角区域的倒角长度Cx与Cy之比可以相同，也可以不同。
在图12F所示的变形例中，外侧以及内侧的倒角面都具有(4)的形状。外侧的倒角面的平面形状构成多边形的一部分，其内角小于180°。内侧的倒角面的平面形状也构成多边形的一部分，其内角大于180°。在图12F中示出外侧以及内侧的倒角面分别具有一个角的例子，但也可以具有两个以上的角。另外，外侧的倒角面的角的个数和内侧的倒角面的角的个数也可以不同。
在图12G所示的变形例中，内侧的倒角面具有(1)的形状，外侧的倒角面具有(4)的形状。也可以与本变形例相反，内侧的倒角面具有(4)的形状，外侧的倒角面具有(1)的形状。
在图12A～图12G的附图所示的根据变形例的半导体装置中，与根据第一实施例以及第二实施例的半导体装置同样地，也能够减少介电膜20中产生的应力。其结果能够抑制半导体装置的可靠性的降低。并且，作为折弯部31的外侧的角的倒角面以及内侧的角的倒角面的形状，在具有从上述(1)～(4)的形状任意选择出的组合的半导体装置中，也能够减少介电膜20中产生的应力。
[第三实施例]
接下来，参照图13对根据第三实施例的半导体装置进行说明。以下，对于与根据第一实施例或者第二实施例的半导体装置共用的结构，省略说明。
图13是根据第三实施例的半导体装置的布线30的折弯部31的俯视图。在第一实施例以及第二实施例中，在折弯部31(图3A、图3B等)中，布线30折弯成直角。在第三实施例中，折弯部31中的布线30的折弯角θ小于90°。因此，折弯部31的两侧的布线30以钝角相交。
即使在布线30的折弯角θ小于90°的情况下，通过对外侧的角以及内侧的角的至少一方进行倒角，也能够减少介电膜20中产生的应力。
[第四实施例]
接下来，参照图14，对根据第四实施例的半导体制造进行说明。以下，对于与根据第一实施例或者第二实施例的半导体装置共用的结构，省略说明。
图14是根据第四实施例的半导体装置的布线30的折弯部31的俯视图。在第一实施例中，将折弯部31的内侧的角的倒角区域34(图3B)附加到重叠区域36的外侧。在第四实施例中，以弯曲的曲线38切掉折弯部31的内侧的角。在图14中示出弯曲的曲线38是圆周的例子。折弯部31的内侧的侧面通过重叠区域36的内侧。
接下来，对根据第四实施例的半导体装置具有的优异的效果进行说明。在图7所示的模拟结果中，在折弯部31的内侧的角的附近产生比外侧的角的附近大的应力。根据其结果，认为在折弯部31的内角为270°的角部的附近，应力变大。在第四实施例中，折弯部31不包括具有大于270°的内角的角部。因此，能够减少介电膜20(图1A)中产生的应力。
上述的各实施例是例示的，当然可以进行不同的实施例所示的结构的局部的置换或者组合。对于由多个实施例的同样的结构产生的同样的作用效果，在每个实施例中没有依次提及。并且，本发明并不限于上述的实施例。例如能够进行各种变更、改进、组合等，这对于本领域技术人员来说是显而易见的。
附图标记的说明
10 半导体基板
20 介电膜
21 第一介电膜
22 第二介电膜
23 第三介电膜
30 布线
31 折弯部
32 折弯部的内侧的角
33 折弯部的外侧的角
34 通过对内侧的角进行倒角而附加的区域(内侧的倒角区域)
35 通过对外侧的角进行倒角而去掉的区域(外侧的倒角区域)
36 使布线的两个直线部分延长而成的区域重叠的区域(重叠区域)
37 倒角面
38 弯曲的曲线
40 焊盘
41 保护膜
42 开口
45 电路元件
46 使电位差产生的电路
50 GaAs基板
51 SiN膜
52 布线
53 SiN膜
54 焊盘
55 SiN膜
56 Au膜
57 封装基板
60 Au引线
61 焊球凸点
62 Cu柱
63 焊料
64 Cu柱凸点

Claims (30)

1.一种半导体装置，其特征在于，具有：
半导体基板；
介电膜，形成在上述半导体基板上；
布线，被配置在上述半导体基板与上述介电膜之间，并包括折弯部；
焊盘，形成在上述介电膜上；以及
保护膜，覆盖上述焊盘，并设置有使上述焊盘的上表面露出的开口，
上述布线的上述折弯部和上述焊盘在俯视时重叠，上述折弯部的内侧的角以及外侧的角的至少一方被倒角。
2.根据权利要求1所述的半导体装置，其中，
上述折弯部的内侧的角被倒角。
3.根据权利要求2所述的半导体装置，其中，
上述折弯部的外侧的角也被倒角。
4.根据权利要求3所述的半导体装置，其中，
使与上述折弯部连续的上述布线的一个直线部分延长而成的区域和使另一个直线部分延长而成的区域重叠的区域包括通过对上述折弯部的外侧的角进行倒角而去掉的区域。
5.根据权利要求3或者4所述的半导体装置，其中，
上述布线在上述折弯部被折弯成直角，通过对上述折弯部的外侧的角进行倒角而去掉的区域的平面形状、和对内侧的角进行倒角而附加的区域的平面形状是等腰直角三角形。
6.根据权利要求5所述的半导体装置，其中，
通过对上述折弯部的外侧的角进行倒角而去掉的等腰直角三角形的区域、和对内侧的角进行倒角而附加的等腰直角三角形的区域的大小相等。
7.根据权利要求3或者4所述的半导体装置，其中，
对上述折弯部的内侧的角以及外侧的角的至少一方进行R面倒角。
8.根据权利要求3或者4所述的半导体装置，其中，
对上述折弯部的内侧的角以及外侧的角的至少一方进行包括一个以上的角部的多棱柱面倒角。
9.根据权利要求1～4、6中的任意一项所述的半导体装置，其中，
上述半导体装置还包括配置在上述焊盘上的凸点，或者与上述焊盘接合的引线，
上述布线的材料包括金。
10.根据权利要求5所述的半导体装置，其中，
上述半导体装置还包括配置在上述焊盘上的凸点，或者与上述焊盘接合的引线，
上述布线的材料包括金。
11.根据权利要求7所述的半导体装置，其中，
上述半导体装置还包括配置在上述焊盘上的凸点，或者与上述焊盘接合的引线，
上述布线的材料包括金。
12.根据权利要求8所述的半导体装置，其中，
上述半导体装置还包括配置在上述焊盘上的凸点，或者与上述焊盘接合的引线，
上述布线的材料包括金。
13.根据权利要求1～4、6、10～12中的任意一项所述的半导体装置，其中，
上述介电膜是氮化硅膜。
14.根据权利要求5所述的半导体装置，其中，
上述介电膜是氮化硅膜。
15.根据权利要求7所述的半导体装置，其中，
上述介电膜是氮化硅膜。
16.根据权利要求8所述的半导体装置，其中，
上述介电膜是氮化硅膜。
17.根据权利要求9所述的半导体装置，其中，
上述介电膜是氮化硅膜。
18.根据权利要求1～4、6、10～12、14～17中的任意一项所述的半导体装置，其中，
上述半导体装置还具有使上述焊盘与上述布线之间产生电位差的电路。
19.根据权利要求5所述的半导体装置，其中，
上述半导体装置还具有使上述焊盘与上述布线之间产生电位差的电路。
20.根据权利要求7所述的半导体装置，其中，
上述半导体装置还具有使上述焊盘与上述布线之间产生电位差的电路。
21.根据权利要求8所述的半导体装置，其中，
上述半导体装置还具有使上述焊盘与上述布线之间产生电位差的电路。
22.根据权利要求9所述的半导体装置，其中，
上述半导体装置还具有使上述焊盘与上述布线之间产生电位差的电路。
23.根据权利要求13所述的半导体装置，其中，
上述半导体装置还具有使上述焊盘与上述布线之间产生电位差的电路。
24.根据权利要求1～4、6、10～12、14～17、19～23中的任意一项所述的半导体装置，其中，
上述焊盘包括金。
25.根据权利要求5所述的半导体装置，其中，
上述焊盘包括金。
26.根据权利要求7所述的半导体装置，其中，
上述焊盘包括金。
27.根据权利要求8所述的半导体装置，其中，
上述焊盘包括金。
28.根据权利要求9所述的半导体装置，其中，
上述焊盘包括金。
29.根据权利要求13所述的半导体装置，其中，
上述焊盘包括金。
30.根据权利要求18所述的半导体装置，其中，
上述焊盘包括金。
CN201890001043.3U 2017-07-24 2018-07-06 半导体装置 Active CN211788920U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017142972 2017-07-24
JP2017-142972 2017-07-24
PCT/JP2018/025762 WO2019021789A1 (ja) 2017-07-24 2018-07-06 半導体装置

Publications (1)

Publication Number Publication Date
CN211788920U true CN211788920U (zh) 2020-10-27

Family

ID=65040570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201890001043.3U Active CN211788920U (zh) 2017-07-24 2018-07-06 半导体装置

Country Status (3)

Country Link
US (1) US11404357B2 (zh)
CN (1) CN211788920U (zh)
WO (1) WO2019021789A1 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02139931A (ja) * 1988-11-21 1990-05-29 Mitsubishi Electric Corp 半導体装置の製造方法
JP2988075B2 (ja) * 1991-10-19 1999-12-06 日本電気株式会社 半導体装置
CN1074557A (zh) * 1991-11-07 1993-07-21 三星电子株式会社 半导体装置
JPH09293723A (ja) * 1996-04-26 1997-11-11 Nikon Corp 半導体装置
JP2004266012A (ja) 2003-02-28 2004-09-24 Canon Inc 半導体装置
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
JP4605378B2 (ja) * 2005-07-13 2011-01-05 セイコーエプソン株式会社 半導体装置
JP4671814B2 (ja) 2005-09-02 2011-04-20 パナソニック株式会社 半導体装置
GB2449225B (en) 2007-04-02 2011-01-12 Toshiba Res Europ Ltd Channel searching method and apparatus
JP2008306103A (ja) * 2007-06-11 2008-12-18 Seiko Epson Corp 半導体装置及び導電パターン設計方法
JP6040456B2 (ja) * 2010-01-15 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP2012028549A (ja) * 2010-07-23 2012-02-09 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体装置
JP6008603B2 (ja) * 2012-06-15 2016-10-19 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9653396B2 (en) * 2013-03-25 2017-05-16 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP6104669B2 (ja) * 2013-03-28 2017-03-29 日本オクラロ株式会社 光受信モジュール

Also Published As

Publication number Publication date
WO2019021789A1 (ja) 2019-01-31
US20200161226A1 (en) 2020-05-21
US11404357B2 (en) 2022-08-02

Similar Documents

Publication Publication Date Title
US20020096755A1 (en) Semiconductor device
US20120175755A1 (en) Semiconductor device including a heat spreader
KR102010224B1 (ko) 반도체 장치
US20090174061A1 (en) Semiconductor Device
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
JPH10242383A (ja) 半導体装置
CN211788920U (zh) 半导体装置
US10566305B2 (en) Semiconductor device with protection layer surrounding a bonding pad
JP3497464B2 (ja) 半導体装置を実装する実装基板および実装構造
US20060091537A1 (en) Semiconductor device and method of fabricating the same
JP2023174895A (ja) 半導体素子および半導体装置
US20070023927A1 (en) Semiconductor device
JP4759229B2 (ja) 半導体装置
US7592672B2 (en) Grounding structure of semiconductor device including a conductive paste
KR970007178B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
JP7419781B2 (ja) 半導体モジュール
JP3077315B2 (ja) 半導体装置
JP4481065B2 (ja) 半導体装置の製造方法
US20230092121A1 (en) Semiconductor device
JPH02281743A (ja) ボールボンディング用電極を備えた半導体装置
KR102327950B1 (ko) 반도체 패키지
TWI728438B (zh) 半導體裝置
US11393733B2 (en) Semiconductor device
JP2008258649A (ja) 半導体装置
JP2024063657A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant