JP2002164385A - 半導体装置を実装する実装基板および実装構造 - Google Patents
半導体装置を実装する実装基板および実装構造Info
- Publication number
- JP2002164385A JP2002164385A JP2000357210A JP2000357210A JP2002164385A JP 2002164385 A JP2002164385 A JP 2002164385A JP 2000357210 A JP2000357210 A JP 2000357210A JP 2000357210 A JP2000357210 A JP 2000357210A JP 2002164385 A JP2002164385 A JP 2002164385A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor device
- wiring
- substrate
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Abstract
も、実装基板のレジスト部あるいはさらに配線部に亀裂
が生じないような実装基板を提供すること、さらに、前
記実装基板に半導体装置を実装した寿命の長い実装構造
を提供すること。 【解決手段】 少なくとも基板に固着せしめた半導体素
子およびこれらを封止する樹脂封止部を有する半導体装
置を実装する実装基板であり、前記半導体装置と実装基
板の間に設けられる補強樹脂層端部に相当する配線部の
配線の幅および/または厚さを他の配線部の配線の幅お
よび/または厚さより大きくする、あるいは、補強樹脂
層端部に相当する実装基板表面に低弾性樹脂層を設け
る、あるいは補強樹脂層端部に相当する部分の配線を端
部より遠ざける、あるいは配線ビアを設けることにより
熱応力に対する抵抗性を高めた実装基板、およびこれを
用いる実装構造。
Description
装する実装基板および前記実装基板に半導体装置を実装
した実装構造に関するものである。
基板に実装するには、半導体装置を実装基板(マザー基
板)に位置合わせをして重ねて固着し、その後前記半導
体装置と実装基板の間の間隙に樹脂を含浸させて補強・
固着を行っている。前記実装構造として、たとえば表面
実装型エリアアレイ端子半導体装置を、BGA(Ball
Grid Array)基板に実装した実装構造を例にとって説
明する。図8(A)中、10は表面実装型エリアアレイ
端子半導体装置を、20は実装基板を、9は補強樹脂層
をそれぞれ示す。表面実装型エリアアレイ端子半導体装
置10は、半導体素子3がBGA基板1に接着材2を介
して接合され、半導体素子3上の電極とBGA基板上の
パターンが金属細線4で接続され、半導体素子3と金属
細線4全体を覆うように樹脂封止部5が設けられたもの
である。なお、BGA基板の封止樹脂面とは反対側には
外部端子として金属端子(Ball)6が形成されている。
また、実装基板20は配線部12とレジスト部14を有
する。
属端子6と実装基板20の配線は、互いに所定の位置に
位置合わせされ、リフロー等により固着され、その後補
強樹脂が半導体装置10と実装基板20の間に含浸され
補強樹脂層9が形成され、補強される。この補強樹脂層
9は、周囲環境による熱応力および自己発熱による熱応
力によって、外部端子部に不具合が生ずることを防ぐた
めに形成される。しかしながら、前記構成の半導体装置
実装構造では、半導体端子部における熱応力は小さくす
ることができるが、補強樹脂層9の端部9b(図8
(B)参照)に熱応力が集中し、補強樹脂層端部9bか
ら亀裂が発生しレジスト部を突き破り、さらには配線部
に亀裂が発生し、配線の電気抵抗の増加、電気的断線が
発生するという問題があった。(図8(B)は実装構造
を半導体装置側から見た平面図で、実装基板の配線12
を透視した図となっており、5は樹脂封止部を9は補強
樹脂層を、20は実装基板を示す)。図8(C)は、補
強樹脂層端部9bから、実装基板20のレジスト部14
に亀裂19が生じ、配線部12にまで達している状態を
示している。
鑑みてなされたものであり、その目的は、半導体装置を
実装基板に実装した場合、補強樹脂層の端部に熱応力が
集中した場合でも、実装基板のレジスト部あるいはさら
に配線部に亀裂が生じないような実装基板を提供するこ
と、さらに、前記実装基板に半導体装置を実装した寿命
の長い実装構造を提供することにある。
基板および実装構造を提供することにより解決される。 (1)少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を実装
する実装基板であって、レジスト部と配線部を有し、前
記半導体装置を実装基板に実装する際前記半導体装置と
実装基板の間に設けられる補強樹脂層の端部に相当する
配線部の配線の幅および/または厚さを他の配線部の配
線の幅および/または厚さより大きくすることを特徴と
する半導体装置を実装する実装基板。 (2)実装基板の表面の、前記幅および/または厚さを
大きくした配線部に相当する部分に、補強樹脂層端部の
位置を制御する凹部または堰部を形成することを特徴と
する前記(1)記載の半導体装置を実装する実装基板。 (3)少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を実装
する実装基板であって、レジスト部と配線部を有し、前
記半導体装置を実装基板に実装する際前記半導体装置と
実装基板の間に設けられる補強樹脂層の端部が接触する
実装基板表面の部分に、低弾性樹脂の層を形成すること
を特徴とする半導体装置を実装する実装基板。 (4)少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を実装
する実装基板であって、レジスト部と配線部を有し、前
記半導体装置を実装基板に実装する際前記半導体装置と
実装基板の間に設けられる補強樹脂層の端部に相当する
部分において、配線部を実装基板の表面から遠くに設け
たことを特徴とする半導体装置を実装する実装基板。 (5)少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を実装
する実装基板であって、レジスト部と配線部を有し、前
記半導体装置を実装基板に実装する際前記半導体装置と
実装基板の間に設けられる補強樹脂層の端部に相当する
部分において、配線部にビアを設けたことを特徴とする
半導体装置を実装する実装基板。 (6)少なくとも基板に固着せしめた半導体素子および
これらを封止する樹脂封止部を有する半導体装置を実装
基板に実装した実装構造であり、前記半導体装置と実装
基板が補強樹脂層により補強固着された実装構造におい
て、前記実装基板が前記(1)ないし(5)のいずれか
1に記載の実装基板であることを特徴とする実装構造。
装構造に用いる実装基板として、補強樹脂層の端部に熱
応力が集中し、前記端部近傍の実装基板のレジスト部あ
るいはさらに配線部にその熱応力がかかった場合でも、
亀裂または断線が生じないような構造を有する実装基板
あるいは、その熱応力が配線部にかかりにくいような構
造の実装基板を用いることを特徴とする。次に、このよ
うな実装基板を用いる実装構造の態様を説明する。以下
の態様においては、半導体装置の基板として、前記のB
GA基板を用いる例を示すが、本発明における半導体の
基板としては、BGA基板のみならず、配線部分が直接
実装基板の配線に接触するような基板を用いることもで
きる。
実装基板の、半導体装置を実装基板に実装する際前記半
導体装置と実装基板の間に設けられる補強樹脂層の端部
(以下において、「補強樹脂層端部」という)に相当す
る部分において、配線に配線太部を設けるものである。
図1は、この実装基板を用いる実装構造を半導体素子の
側から見て、実装基板の配線部が顕れるようにした透視
図である。図中5は樹脂封止部、20は実装基板、9は
補強樹脂層、9aは補強樹脂層端部、12は実装基板の
配線部、12aは配線太部をそれぞれ示す。配線太部1
2aは実装基板平面に対して平行な方向(以下におい
て、単に「平面方向」ということがある。)において、
その他の配線部より配線の幅が広く、かつ実装基板平面
に対して垂直方向の厚さ(以下において、単に「厚さ」
ということがある)はその他の配線部と同じ厚さに形成
されている。配線太部12aの平面方向における幅は、
配線部の他の部分に比較して1.5倍程度以上であるこ
とが好ましい。ただし、余り幅を大きくすると隣接する
配線太部の電気的影響を受けることになるので、上限は
この点および他の要素を考慮して適宜決めることができ
る。また、配線太部12aを形成する位置は、図に示す
ように補強樹脂層端部9bをまたぐように形成すること
が好ましく、配線部の長手方向には0.3〜1mm程度
に設けることが好ましい。また、配線太部の厚さを、後
述の第2の態様のように、より厚く形成することも可能
である。図に示す配線太部12aを有する実装基板を用
いると、周囲環境による熱応力および自己発熱による熱
応力は補強樹脂層端部9bに集中し、実装基板の配線1
1の配線太部12aに集中するが、12aは他の部分に
比較して幅広に形成しているので、熱応力に対する抵抗
が強く、配線に亀裂が発生することがなく、実装構造の
寿命を長くすることができる。
実装基板の、補強樹脂層端部に相当する部分において、
配線に配線厚部を設けるものである。図2は、前記の実
装基板を用いる実装構造の断面を表わす概念図である。
図中、3は半導体素子、5は樹脂封止部、9は補強樹脂
層、9bは補強樹脂層端部、20は実装基板、20aは
実装基板20のレジスト部、20bは実装基板20を構
成する基体、12は配線部、12bは配線厚部をそれぞ
れ示す。配線厚部12bにおける配線の厚さがその他の
配線部の厚さより厚くなるように形成されている。配線
厚部12bにおける厚さは、配線部の他の部分に比較し
て1.5倍程度以上厚く形成することが好ましい。ま
た、配線厚部12bを形成する位置は、図に示すように
補強樹脂層端部9bをまたぐように形成することが好ま
しく、配線部の長手方向には0.3〜1.0mm程度に
設けることが好ましい。また、配線厚部の幅(太さ)
を、前記の第1の態様のように、より幅広に形成するこ
とも可能である。図2に示す配線厚部12bを有する実
装基板を用いると、周囲環境による熱応力および自己発
熱による熱応力は補強樹脂層端部9bに集中し、実装基
板の配線12の配線厚部12bに集中するが、12bは
他の部分に比較して厚く形成されているので、熱応力に
対する抵抗が強く、配線に亀裂が発生することがなく、
実装構造の寿命を長くすることができる。
第1の態様あるいは第2の態様において、さらに、実装
基板の表面の、前記幅および/または厚さを大きくした
配線部に相当する部分に、補強樹脂層端部の位置を制御
する凹部を形成したものである。図3はこの態様を示す
概念図で、配線部の一部を厚部12bに形成している。
実装基板20の表面には、この厚部12bに相当する部
分に凹部15が形成されている。補強樹脂を含浸する
際、この凹部15により、補強樹脂の流れが制限され、
補強樹脂層端部9bの位置が容易に制御可能となる。し
たがって、この態様の場合は、半導体装置を実装基板に
実装する場合特別な注意を払うことなく、補強樹脂層の
端部9bが、配線部の太部または厚部の位置に形成され
ることが確実となり、熱応力を、確実に配線太部あるい
は厚部に集中させ、実装構造の寿命を長くすることがで
きる。また、凹部の幅は0.3〜1.0mm程度が適切
である。
第1の態様あるいは第2の態様において、さらに、実装
基板の表面の、前記幅および/または厚さを大きくした
配線部に相当する部分に、補強樹脂層端部の位置を制御
する堰部を形成したものである。図4(A)および図4
(B)はこの態様を示す概念図で、図4(A)は実装基
板の配線部を透視した図を、図4(B)はその断面図を
示す。この例では、配線部の補強樹脂層端部9bに相当
する部分を厚太部12dに形成している。実装基板20
の表面には、この厚太部12dに相当する部分に堰部1
6が形成されている。補強樹脂を含浸する際、この堰部
16により、補強樹脂の流れが止められる。したがっ
て、この態様の場合も第3の態様と同様に、補強樹脂層
の端部が、配線部の太部または厚部の位置に形成される
ことが確実となり、熱応力を、確実に配線太部あるいは
厚部に集中させ、実装構造の寿命を長くすることができ
る。堰部は、実装基板のレジストと密着性の良好な樹脂
を用いることが好ましく、レジストがエポキシ系の樹脂
の場合には、たとえばエポキシ系の樹脂を用いることが
好ましい。また、堰部の幅は0.3〜1.0mm程度が
適切である。
装置を実装基板に実装する際前記半導体装置と実装基板
の間に設けられる補強樹脂層の端部が接触する実装基板
表面の部分に、低弾性樹脂の層を形成するものである。
図5はこの態様を示す概念図であり、図5中17は低弾
性樹脂の層を示す。図5に示すように補強樹脂層の端部
9bが実装基板20の低弾性樹脂の層17の上に形成さ
れると、熱応力は補強樹脂層の端部9bに集中するが、
端部9bの下に形成された低弾性樹脂の層17により応
力が分散され、その結果、実装構造は、熱応力に対して
強く、寿命を長くすることができる。前記低弾性樹脂と
しては、応力分散効果がある樹脂は特に制限なく用いる
ことができるが、低弾性樹脂の弾性率(ヤング率)が1
00Kg/mm2以下の樹脂が好ましく、たとえばシリ
コーン系樹脂や低弾性付与添加剤を混合したエポキシ樹
脂などが用いられる。また、低弾性の樹脂の層の厚さ
は、10〜100μm程度であることが好ましく、低弾
性樹脂層の幅は0.3〜0.5mm程度が適している。
実装基板の、補強樹脂層端部9bに相当する部分におい
て、配線部を実装基板の表面から遠くに設けたものであ
る。図6はこの態様を示すもので、実装基板の、補強樹
脂層端部9bに相当する部分において、実装基板の表面
近くに配線が通らず表面から離れた位置に配線12tが
通り、前記部分から離れた位置にビア12uを形成し、
このビア12uを介して配線12sと12tを連結す
る。すなわち、実装基板の補強樹脂層が設けられる面か
らみて、配線12tが配線12sよりも遠くの位置に形
成されており、配線12t上には、レジスト20aより
も強固な、実装基板20を構成する基体20bが存在し
ている。したがって、熱応力は補強樹脂層9の端部9b
に集中するが、補強樹脂層9の端部9bに相当する部分
の配線12tは実装基板20の表面から離れて形成され
ており、配線12t上にはレジスト(20a)よりも強
固な基体20bが存在することになるので、配線12t
に対して集中する応力は低減される。以上のような構成
を有する実装基板を用いた実装構造では、断線等の不具
合は発生せず、寿命を長くすることができる。また、図
6ではビア部分が実装基板を貫通しない構造であるが、
この変形例として、ビア部分を実装基板を貫通させ、図
6の12tの部分を実装基板の補強樹脂層に接する面と
は反対側の面に配線する構造を採用してもよく、同様の
効果を得ることができる。
の、補強樹脂層端部9bに相当する部分において、ビア
の部分を形成するものである。この構造にすると、補強
樹脂層端部9bに相当する箇所に設けた、配線12xと
12yを結ぶビア12zの、9bに近い部分に亀裂が生
じた場合でも、それが配線12yに到達するまでに相当
の時間的余裕があり、この部分にビアを設けていない場
合に比較して、実装構造の寿命を長くすることができ
る。また、第6の態様と同様、ビア部分を実装基板を貫
通させる構造、すなわち、図7の12zの部分を基板を
貫通させ、12yの部分を実装基板の補強樹脂層に接す
る面とは反対側の面に配線する構造としてもよい。
設けた補強樹脂層の端部に集中する熱応力に高い抵抗性
を有する、あるいは熱応力を分散することができる前記
のごとき構造の実装基板であるので、これに半導体装置
を実装した場合、その寿命を長くすることができる。
の平面図を示す図である。
の一部断面図を示す。
部を設けた実装基板を用いる実装構造の一部断面図を示
す。
部を設けた実装基板を用いる実装構造を示し、図4
(A)はその平面図を、図4(B)はその一部断面図を
示す。
層を設けた実装基板を用いる実装構造の一部断面図を示
す。
樹脂層端部から遠くにある実装基板を用いる実装構造の
一部断面図を示す。
設けた実装基板を用いる実装構造の一部断面図を示す。
であり、図8(A)はその断面図を、図8(B)はその
平面図を、図8(C)は一部断面図を示す。
Claims (6)
- 【請求項1】 少なくとも基板に固着せしめた半導体素
子およびこれらを封止する樹脂封止部を有する半導体装
置を実装する実装基板であって、レジスト部と配線部を
有し、前記半導体装置を実装基板に実装する際前記半導
体装置と実装基板の間に設けられる補強樹脂層の端部に
相当する配線部の配線の幅および/または厚さを他の配
線部の配線の幅および/または厚さより大きくすること
を特徴とする半導体装置を実装する実装基板。 - 【請求項2】 実装基板の表面の、前記幅および/また
は厚さを大きくした配線部に相当する部分に、補強樹脂
層端部の位置を制御する凹部または堰部を形成すること
を特徴とする請求項1に記載の半導体装置を実装する実
装基板。 - 【請求項3】 少なくとも基板に固着せしめた半導体素
子およびこれらを封止する樹脂封止部を有する半導体装
置を実装する実装基板であって、レジスト部と配線部を
有し、前記半導体装置を実装基板に実装する際前記半導
体装置と実装基板の間に設けられる補強樹脂層の端部が
接触する実装基板表面の部分に、低弾性樹脂の層を形成
することを特徴とする半導体装置を実装する実装基板。 - 【請求項4】 少なくとも基板に固着せしめた半導体素
子およびこれらを封止する樹脂封止部を有する半導体装
置を実装する実装基板であって、レジスト部と配線部を
有し、前記半導体装置を実装基板に実装する際前記半導
体装置と実装基板の間に設けられる補強樹脂層の端部に
相当する部分において、配線部を実装基板の表面から遠
くに設けたことを特徴とする半導体装置を実装する実装
基板。 - 【請求項5】 少なくとも基板に固着せしめた半導体素
子およびこれらを封止する樹脂封止部を有する半導体装
置を実装する実装基板であって、レジスト部と配線部を
有し、前記半導体装置を実装基板に実装する際前記半導
体装置と実装基板の間に設けられる補強樹脂層の端部に
相当する部分において、配線部にビアを設けたことを特
徴とする半導体装置を実装する実装基板。 - 【請求項6】 少なくとも基板に固着せしめた半導体素
子およびこれらを封止する樹脂封止部を有する半導体装
置を実装基板に実装した実装構造であり、前記半導体装
置と実装基板が補強樹脂層により補強固着された実装構
造において、前記実装基板が請求項1ないし請求項5の
いずれか1項に記載の実装基板であることを特徴とする
実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000357210A JP3497464B2 (ja) | 2000-11-24 | 2000-11-24 | 半導体装置を実装する実装基板および実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000357210A JP3497464B2 (ja) | 2000-11-24 | 2000-11-24 | 半導体装置を実装する実装基板および実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002164385A true JP2002164385A (ja) | 2002-06-07 |
JP3497464B2 JP3497464B2 (ja) | 2004-02-16 |
Family
ID=18829312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000357210A Expired - Fee Related JP3497464B2 (ja) | 2000-11-24 | 2000-11-24 | 半導体装置を実装する実装基板および実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3497464B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006140512A (ja) * | 2005-12-14 | 2006-06-01 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2007250674A (ja) * | 2006-03-14 | 2007-09-27 | Sanyo Electric Co Ltd | 基板及びこれを用いた半導体装置 |
US7323778B2 (en) | 2002-11-08 | 2008-01-29 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
JP2009289914A (ja) * | 2008-05-28 | 2009-12-10 | Shinko Electric Ind Co Ltd | 配線基板 |
JP2013183002A (ja) * | 2012-03-01 | 2013-09-12 | Ibiden Co Ltd | 電子部品 |
JP2016122802A (ja) * | 2014-12-25 | 2016-07-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10347573B2 (en) | 2016-10-17 | 2019-07-09 | Lapis Semiconductor Co., Ltd. | Semiconductor device and wiring board design method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7413102B2 (ja) | 2020-03-17 | 2024-01-15 | キオクシア株式会社 | 半導体装置 |
-
2000
- 2000-11-24 JP JP2000357210A patent/JP3497464B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7323778B2 (en) | 2002-11-08 | 2008-01-29 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
JP2006140512A (ja) * | 2005-12-14 | 2006-06-01 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2007250674A (ja) * | 2006-03-14 | 2007-09-27 | Sanyo Electric Co Ltd | 基板及びこれを用いた半導体装置 |
JP2009289914A (ja) * | 2008-05-28 | 2009-12-10 | Shinko Electric Ind Co Ltd | 配線基板 |
JP2013183002A (ja) * | 2012-03-01 | 2013-09-12 | Ibiden Co Ltd | 電子部品 |
JP2016122802A (ja) * | 2014-12-25 | 2016-07-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10347573B2 (en) | 2016-10-17 | 2019-07-09 | Lapis Semiconductor Co., Ltd. | Semiconductor device and wiring board design method |
Also Published As
Publication number | Publication date |
---|---|
JP3497464B2 (ja) | 2004-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3863213B2 (ja) | 半導体装置 | |
JP5340583B2 (ja) | 半導体発光装置 | |
US7847390B2 (en) | Semiconductor device | |
JPH10242210A (ja) | 集積回路装置の実装構造およびその製造方法 | |
WO2010087856A1 (en) | Integrated-circuit attachment structure with solder balls and pins | |
KR100510383B1 (ko) | 제어기 | |
JP2001185640A (ja) | 表面実装型パッケージ及び電子部品並びに電子部品の製造方法 | |
JP2002164385A (ja) | 半導体装置を実装する実装基板および実装構造 | |
JP2008153657A (ja) | 接触バネを有するパワー半導体モジュール | |
JP2009071299A (ja) | 配線基板 | |
JP3683434B2 (ja) | 半導体装置 | |
JP6497942B2 (ja) | 電子制御装置 | |
JP2000243862A (ja) | インターポーザ基板 | |
US6753594B2 (en) | Electronic component with a semiconductor chip and fabrication method | |
JPH10163605A (ja) | 電子回路装置 | |
JPH10256695A (ja) | 電気部品接続構造及びランドパターン構造 | |
JP2002270903A (ja) | 裏面発光チップ型発光素子 | |
JP2007258281A (ja) | フレキシブル配線基板およびその接続構造 | |
JP4608810B2 (ja) | 表面実装型の半導体装置 | |
JPH077165U (ja) | 回路基板 | |
JP2711116B2 (ja) | 磁気抵抗素子 | |
JP2000216440A (ja) | 発光ダイオ―ド | |
JPH03231435A (ja) | 半導体集積回路装置 | |
JPH0745665A (ja) | 半導体装置 | |
JPH07297313A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |