JP3448010B2 - 半導体パッケージ用チップ支持基板 - Google Patents
半導体パッケージ用チップ支持基板Info
- Publication number
- JP3448010B2 JP3448010B2 JP2000115858A JP2000115858A JP3448010B2 JP 3448010 B2 JP3448010 B2 JP 3448010B2 JP 2000115858 A JP2000115858 A JP 2000115858A JP 2000115858 A JP2000115858 A JP 2000115858A JP 3448010 B2 JP3448010 B2 JP 3448010B2
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- semiconductor chip
- wiring
- hole
- insulating support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 239000000758 substrate Substances 0.000 title claims description 48
- 239000000853 adhesive Substances 0.000 description 14
- 230000001070 adhesive effect Effects 0.000 description 14
- 229920001721 polyimide Polymers 0.000 description 14
- 239000004642 Polyimide Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 238000011161 development Methods 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000004080 punching Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- GTDPSWPPOUPBNX-UHFFFAOYSA-N ac1mqpva Chemical compound CC12C(=O)OC(=O)C1(C)C1(C)C2(C)C(=O)OC1=O GTDPSWPPOUPBNX-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 125000006158 tetracarboxylic acid group Chemical group 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 150000004985 diamines Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- UCHOFYCGAZVYGZ-UHFFFAOYSA-N gold lead Chemical compound [Au].[Pb] UCHOFYCGAZVYGZ-UHFFFAOYSA-N 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
用チップ支持基板に関する。 【０００２】 【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）が代表的である。これを多端子化する場合は、端子
ピッチを縮小することが必要であるが、０．５ｍｍピッ
チ以下の領域では、配線板との接続に高度な技術が必要
になる。後者のアレイタイプは比較的大きなピッチで端
子配列が可能なため、多ピン化に適している。従来、ア
レイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉ
ｄ Ａｒｒａｙ）が一般的であるが、配線板との接続は
挿入型となり、表面実装には適していない。このため、
表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）と称するパッケージが開発されている。 【０００３】一方、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案さ
れている。これは、半導体チップの周辺部でなく、実装
領域内に外部配線基板との接続部を有するパッケージで
ある。具体例としては、バンプ付きポリイミドフィルム
を半導体チップの表面に接着し、チップと金リード線に
より電気的接続を図った後、エポキシ樹脂などをポッテ
ィングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩ
ＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．
１４０，ｐ１８ー１９）や、仮基板上に半導体チップ及
び外部配線基板との接続部に相当する位置に金属バンプ
を形成し、半導体チップをフェースダウンボンディング
後、仮基板上でトランスファーモールドしたもの（Ｓｍ
ａｌｌｅｓｔ ＦｌｉｐーＣｈｉｐーＬｉｋｅ Ｐａｃ
ｋａｇｅ ＣＳＰ； ＴｈｅＳｅｃｏｎｄ ＶＬＳＩ
Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐ
ａｎ，ｐ４６ー５０，１９９４）などがある。 【０００４】 【発明が解決しようとする課題】しかしながら、従来提
案されている半導体パッケージの多くは、小型で高集積
度化に対応できかつパッケージクラックを防止し信頼性
に優れしかも生産性に優れるものではない。本発明は、
パッケージクラックを防止し信頼性に優れる小型の半導
体パッケージの製造を可能とする半導体パッケージ用チ
ップ支持基板を提供するものである。 【０００５】 【課題を解決するための手段】本発明の半導体装置用チ
ップ支持基板は、以下のことを特徴とする。 Ａ．絶縁性支持基板の一表面には複数の配線が形成され
ており、前記配線は少なくとも半導体チップ電極とワイ
ヤボンディングによって後に接続するインナー接続部及
び半導体チップ搭載領域部を有すものであり、 Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前
記配線が形成されている箇所であって前記インナー接続
部と導通するアウター接続部が設けらる箇所に、開口が
設けられており、 Ｃ．前記絶縁性支持基板の前記半導体チップ搭載領域内
における前記配線相互間に、少なくとも１個の貫通穴が
設けられており、 Ｄ．前記貫通穴は、後に前記配線の半導体チップ搭載領
域部を含めて前記半導体チップが搭載される箇所に設け
られる絶縁性フィルムが、前記貫通穴周辺部で前記絶縁
性支持基板との間に中空箇所を形成するように構成され
ており、 Ｅ．）開口が、半導体チップ搭載領域部の配線が形成さ
れている箇所の絶縁性支持基板に設けられている ことを
特徴とする半導体パッケージ用チップ支持基板。 【０００６】 【発明の実施の形態】絶縁性支持基板としては、ポリイ
ミド、エポキシ樹脂、ポリイミド等のプラスチックフィ
ルム、ポリイミド、エポキシ樹脂、ポリイミド等のプラ
スチックをガラス不織布等基材に含浸・硬化したもの等
が使用できる。絶縁性支持基板の一表面に複数の配線を
形成すには、銅箔をエッチングする方法、所定の箇所に
銅めっきをする方法、それらを併用する方法等が使用で
きる。絶縁性支持基板に外部接続部、貫通穴などの開口
を設けるには、ドリル加工やパンチングなどの機械加
工、エキシマレーザや炭酸ガスレーザなどのレーザ加工
等により行うことができる。また、接着性のある絶縁基
材等に開口部をあらかじめ設け、それを銅箔等の配線形
成用金属箔と張り合わせる方法、銅箔付きまたはあらか
じめ配線が形成された絶縁基材に開口部を設ける方法、
それらを併用する等が可能である。インナー接続部と導
通するアウター接続部は、絶縁性支持基板開口部にはん
だボール、めっき等によりバンプ等を形成することによ
り作成することができる。これは外部の基板等に接続さ
れる。半導体チップ搭載領域は、できるだけ均一に配線
パターンが配置されていることが好ましい。具体的に
は、半導体チップ搭載領域の絶縁性支持基板には、任意
の点からその任意の点を含む半径１ミリメートルの範囲
に少なくとも１つ以上の配線が形成されているように配
線が配置されていることが好ましい。しかし、配線だけ
でこのような条件が満足できな場合は、別に独立のダミ
ーパターン、位置合わせ用マーク、文字・符号等などの
金属パターンを設けても良い。これによって、絶縁性フ
ィルムを接着するときに、貫通穴周辺部で絶縁性フィル
ムが絶縁性支持基板に接着しにくくなる。 【０００７】絶縁性フィルムには、ポリイミド、エポキ
シ樹脂、ポリイミド等のプラスチックフィルムに接着材
を片面もしくは両面に塗布したもの、または絶縁性のフ
ィルム状接着材が使用できる。絶縁性のフィルム状接着
材としては、例えば化１ 【化１】（ただし、ｎ＝２〜２０の整数を示す。）で表されるテ
トラカルボン酸二無水物（１）の含量が全テトラカルボ
ン酸二無水物の７０モル％以上であるテトラカルボン酸
二無水物と、ジアミンを反応させて得られるポリイミド
樹脂、更にエポキシ樹脂等の熱硬化性樹脂からなるフィ
ルム状接着材がある。更にこれにシリカ、アルミナ、等
の無機物質フィラーを含有させることもできる。絶縁性
のフィルム状接着材を使用する場合の厚みについては、
半導体チップと配線間の絶縁性を確保できる限り、薄く
したほうが接着剤の垂れが少なくなり絶縁性支持基板の
貫通穴周辺部に接着しにくくなる。接着前の接着フィル
ムの厚みとしては、具体的には０．００５ｍｍ以上かつ
０．０３０ｍｍ以下が好ましく、あらゆる基材、配線パ
ターン等に対して安定した耐リフロー性及び絶縁性を示
す厚みとして０．０１ｍｍ以上かつ０．０２０ｍｍ以下
の範囲がより好ましい。貫通穴は、絶縁性フィルム搭載
領域に少なくとも１個以上形成される。穴径は特に問わ
ないが、例えば、０．０５ｍｍ以上かつ１．０ｍｍ以下
が好ましい。配置も特に問わないが、なるべく均等に複
数個配置されていることが好ましく、これらの穴径およ
び配置は、配線パターンに応じて選択される。 【０００８】本発明の半導体パッケージ用チップ支持基
板を使用して半導体パッケージを製造するには、まず、
本発明の半導体パッケージ用チップ支持基板の絶縁性フ
ィルム面に半導体チップを搭載する。このとき、絶縁性
フィルムに接着機能がある場合は、そのまま搭載する事
も可能であるが、ペースト状のダイボンド接着材を併用
することもできる。次に半導体チップ電極を支持基板の
インナー接続部とワイヤーボンディング等により接続す
る。さらに半導体チップの少なくとも半導体チップ電極
面を樹脂封止し、アウター接続部にはんだボールを搭載
することにより半導体パッケージを製造することが出来
る。 【０００９】 【実施例】図１により、本発明の一実施例について説明
する。ポリイミド接着材をポリイミドフィルムの両面に
塗布した、厚さ０．０７ｍｍのポリイミドボンディング
シート１に、アウター接続部となる開口３及び貫通穴
（ベントホール）９をドリル加工で形成する。次に厚さ
０．０１８ｍｍの銅箔（日本電解製、商品名：ＳＬＰー
１８）を接着後、インナー接続部及び展開配線２を通常
のエッチング法で形成する。さらに、露出している配線
に無電解ニッケルめっき（膜厚：５μｍ）、無電解金め
っき（膜厚：０．８μｍ）を順次施す（不図示）。ここ
では、無電解めっきを使用したが、電解めっきを用いて
もよい。次に打ち抜き金型を用いてフレーム状に打ち抜
き、複数組のインナー接続部、展開配線、アウター接続
部を形成した支持基板を準備する（図１ａ）。支持基板
の作製方法として市販の２層（銅／ポリイミド）フレキ
シブル基板のポリイミドを、レーザ加工によりアウター
接続部穴等を形成する方法でもよい。次に支持基板の半
導体チップ搭載領域に、ダイボンドフィルム４（日立化
成工業株式会社製、商品名：ＤＦー３３５、厚み０．０
１５ｍｍ）を接着する（図１ｂ）。接着の条件は、例え
ば温度１６０℃、時間５秒、圧力３ｋｇｆ／ｃｍ2であ
る。このような条件によれば、ダイボンドフィルム４は
平板状フィルムの状態を維持でき、また、接着材が垂れ
ることもないので、ダイボンドフィルム４は配線等の金
属パターン部の上部表面付近のみで接着でき、ボンディ
ングシート１とは接着せず、ダイボンドフィルム４とボ
ンディングシート１との間に貫通穴とつながった空隙で
ある中空領域（中空箇所）１１を形成する。次に、接着
したダイボンドフィルム上に無銀ペースト（日立化成工
業株式会社製、商品名：ＥＮー４３２２）を用いて、半
導体チップ６を支持基板の所定の位置に接着し、１８０
℃、１時間のアフターキュアを行いダイボンドフィルム
と無銀ペーストを硬化させる。さらに、半導体チップ電
極とインナー接続部を、金ワイヤ５をボンディングして
電気的に接続する（図１ｃ）。このようにして形成した
ものをトランスファモールド金型に装填し、半導体封止
用エポキシ樹脂７（日立化成工業（株）製、商品名：Ｃ
Ｌー７７００）を用いて各々封止する（図１ｄ）。その
後、アウター接続部となる開口部にはんだボール８を配
置し溶融させ（図１ｅ）、パンチにより個々のパッケー
ジに分離し半導体パッケージが得られる（図１ｆ）。本
実施例では０．０１５ｍｍ厚のダイボンドフィルムを用
いたが、比較のためダイボンド厚を変えたサンプルを作
製し、吸湿リフロー試験（試験条件、温度：３０℃、湿
度：７５％、９６時間放置後、温度：２３０℃、ＩＲリ
フローを２サイクル）を実施した。その結果、厚み０．
０３０ｍｍ以下であれば、良好な耐リフロー性（リフロ
ーによる剥離、膨れ、内部クラックがない）を示すこと
がわかった。また、同様に厚みを変えたサンプルを恒温
恒湿槽（条件、温度：８５℃、湿度：８５％）に放置し
配線間（ライン／スペース：０．０４０／０．０４０ｍ
ｍ）の絶縁抵抗を調べた結果、ダイボンドフィルムの厚
みが０．００５ｍｍ未満になると１０００時間後の絶縁
抵抗が急激に低下し、初期１０12オームに対して試験後
１０2オーム以下になり、ダイボンドフィルムの厚み
０．００５ｍｍ以上では初期１０12オーム以上、試験後
１０12オーム以上で絶縁抵抗の低下が見られなかった。
したがって、ダイボンドフィルムの厚みとしては０．０
０５ｍｍ以上かつ０．０３０ｍｍ以下であることが望ま
しい。 【００１０】 【発明の効果】ａ．絶縁性支持基板の一表面に複数組の
配線（少なくとも半導体チップ電極と接続するインナー
接続部及び半導体チップ搭載領域部を有す）を形成し、 ｂ．絶縁性支持基板の、絶縁性支持基板の配線が形成さ
れている箇所であってインナー接続部と導通するアウタ
ー接続部が設けらる箇所に開口を設け、 ｃ．絶縁性支持基板の配線のない半導体チップ搭載領域
に、１個以上の貫通穴を設け、 ｄ．配線の半導体チップ搭載領域部を含めて半導体チッ
プが搭載される箇所に絶縁性フィルムを形成し、 ｅ．半導体チップを、支持基板のインナー接続部が設け
られている面に接着し、 ｆ．半導体チップ電極を基板のインナー接続部とワイヤ
ーボンディングにより接続し、 ｇ．半導体チップの少なくとも半導体チップ電極面を樹
脂封止して製造する半導体パッケージでは、従来絶縁性
フィルムを貼る場合、配線の凹凸を接着材またはフィル
ム状接着材で埋め込んで絶縁性支持基板と接着させてい
たことから、信頼性を向上させるための貫通穴（ベント
ホール）を埋め込んでしまうことになり、貫通穴の排気
機能を充分に活用できなかった。このためＩＲリフロー
等で外部基板に実装する際に、剥離やパッケージクラッ
クが発生しやすく、信頼性を落とす原因になっていた。 本発明では、絶縁性フィルムを配線・金属パターン上に
テント状に貼ることにより、ベントホール部の中空状態
を維持することができることから、ベントホールの機能
を十分に発揮でき、リフロー時にダイボンド材から発生
するガスや水蒸気を確実にパッケージ外に放出できる。
したがって、パッケージクラックを防止し信頼性の高い
小型半導体パッケージの製造が可能となる。
用チップ支持基板に関する。 【０００２】 【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）が代表的である。これを多端子化する場合は、端子
ピッチを縮小することが必要であるが、０．５ｍｍピッ
チ以下の領域では、配線板との接続に高度な技術が必要
になる。後者のアレイタイプは比較的大きなピッチで端
子配列が可能なため、多ピン化に適している。従来、ア
レイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉ
ｄ Ａｒｒａｙ）が一般的であるが、配線板との接続は
挿入型となり、表面実装には適していない。このため、
表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）と称するパッケージが開発されている。 【０００３】一方、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案さ
れている。これは、半導体チップの周辺部でなく、実装
領域内に外部配線基板との接続部を有するパッケージで
ある。具体例としては、バンプ付きポリイミドフィルム
を半導体チップの表面に接着し、チップと金リード線に
より電気的接続を図った後、エポキシ樹脂などをポッテ
ィングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩ
ＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．
１４０，ｐ１８ー１９）や、仮基板上に半導体チップ及
び外部配線基板との接続部に相当する位置に金属バンプ
を形成し、半導体チップをフェースダウンボンディング
後、仮基板上でトランスファーモールドしたもの（Ｓｍ
ａｌｌｅｓｔ ＦｌｉｐーＣｈｉｐーＬｉｋｅ Ｐａｃ
ｋａｇｅ ＣＳＰ； ＴｈｅＳｅｃｏｎｄ ＶＬＳＩ
Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐ
ａｎ，ｐ４６ー５０，１９９４）などがある。 【０００４】 【発明が解決しようとする課題】しかしながら、従来提
案されている半導体パッケージの多くは、小型で高集積
度化に対応できかつパッケージクラックを防止し信頼性
に優れしかも生産性に優れるものではない。本発明は、
パッケージクラックを防止し信頼性に優れる小型の半導
体パッケージの製造を可能とする半導体パッケージ用チ
ップ支持基板を提供するものである。 【０００５】 【課題を解決するための手段】本発明の半導体装置用チ
ップ支持基板は、以下のことを特徴とする。 Ａ．絶縁性支持基板の一表面には複数の配線が形成され
ており、前記配線は少なくとも半導体チップ電極とワイ
ヤボンディングによって後に接続するインナー接続部及
び半導体チップ搭載領域部を有すものであり、 Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前
記配線が形成されている箇所であって前記インナー接続
部と導通するアウター接続部が設けらる箇所に、開口が
設けられており、 Ｃ．前記絶縁性支持基板の前記半導体チップ搭載領域内
における前記配線相互間に、少なくとも１個の貫通穴が
設けられており、 Ｄ．前記貫通穴は、後に前記配線の半導体チップ搭載領
域部を含めて前記半導体チップが搭載される箇所に設け
られる絶縁性フィルムが、前記貫通穴周辺部で前記絶縁
性支持基板との間に中空箇所を形成するように構成され
ており、 Ｅ．）開口が、半導体チップ搭載領域部の配線が形成さ
れている箇所の絶縁性支持基板に設けられている ことを
特徴とする半導体パッケージ用チップ支持基板。 【０００６】 【発明の実施の形態】絶縁性支持基板としては、ポリイ
ミド、エポキシ樹脂、ポリイミド等のプラスチックフィ
ルム、ポリイミド、エポキシ樹脂、ポリイミド等のプラ
スチックをガラス不織布等基材に含浸・硬化したもの等
が使用できる。絶縁性支持基板の一表面に複数の配線を
形成すには、銅箔をエッチングする方法、所定の箇所に
銅めっきをする方法、それらを併用する方法等が使用で
きる。絶縁性支持基板に外部接続部、貫通穴などの開口
を設けるには、ドリル加工やパンチングなどの機械加
工、エキシマレーザや炭酸ガスレーザなどのレーザ加工
等により行うことができる。また、接着性のある絶縁基
材等に開口部をあらかじめ設け、それを銅箔等の配線形
成用金属箔と張り合わせる方法、銅箔付きまたはあらか
じめ配線が形成された絶縁基材に開口部を設ける方法、
それらを併用する等が可能である。インナー接続部と導
通するアウター接続部は、絶縁性支持基板開口部にはん
だボール、めっき等によりバンプ等を形成することによ
り作成することができる。これは外部の基板等に接続さ
れる。半導体チップ搭載領域は、できるだけ均一に配線
パターンが配置されていることが好ましい。具体的に
は、半導体チップ搭載領域の絶縁性支持基板には、任意
の点からその任意の点を含む半径１ミリメートルの範囲
に少なくとも１つ以上の配線が形成されているように配
線が配置されていることが好ましい。しかし、配線だけ
でこのような条件が満足できな場合は、別に独立のダミ
ーパターン、位置合わせ用マーク、文字・符号等などの
金属パターンを設けても良い。これによって、絶縁性フ
ィルムを接着するときに、貫通穴周辺部で絶縁性フィル
ムが絶縁性支持基板に接着しにくくなる。 【０００７】絶縁性フィルムには、ポリイミド、エポキ
シ樹脂、ポリイミド等のプラスチックフィルムに接着材
を片面もしくは両面に塗布したもの、または絶縁性のフ
ィルム状接着材が使用できる。絶縁性のフィルム状接着
材としては、例えば化１ 【化１】（ただし、ｎ＝２〜２０の整数を示す。）で表されるテ
トラカルボン酸二無水物（１）の含量が全テトラカルボ
ン酸二無水物の７０モル％以上であるテトラカルボン酸
二無水物と、ジアミンを反応させて得られるポリイミド
樹脂、更にエポキシ樹脂等の熱硬化性樹脂からなるフィ
ルム状接着材がある。更にこれにシリカ、アルミナ、等
の無機物質フィラーを含有させることもできる。絶縁性
のフィルム状接着材を使用する場合の厚みについては、
半導体チップと配線間の絶縁性を確保できる限り、薄く
したほうが接着剤の垂れが少なくなり絶縁性支持基板の
貫通穴周辺部に接着しにくくなる。接着前の接着フィル
ムの厚みとしては、具体的には０．００５ｍｍ以上かつ
０．０３０ｍｍ以下が好ましく、あらゆる基材、配線パ
ターン等に対して安定した耐リフロー性及び絶縁性を示
す厚みとして０．０１ｍｍ以上かつ０．０２０ｍｍ以下
の範囲がより好ましい。貫通穴は、絶縁性フィルム搭載
領域に少なくとも１個以上形成される。穴径は特に問わ
ないが、例えば、０．０５ｍｍ以上かつ１．０ｍｍ以下
が好ましい。配置も特に問わないが、なるべく均等に複
数個配置されていることが好ましく、これらの穴径およ
び配置は、配線パターンに応じて選択される。 【０００８】本発明の半導体パッケージ用チップ支持基
板を使用して半導体パッケージを製造するには、まず、
本発明の半導体パッケージ用チップ支持基板の絶縁性フ
ィルム面に半導体チップを搭載する。このとき、絶縁性
フィルムに接着機能がある場合は、そのまま搭載する事
も可能であるが、ペースト状のダイボンド接着材を併用
することもできる。次に半導体チップ電極を支持基板の
インナー接続部とワイヤーボンディング等により接続す
る。さらに半導体チップの少なくとも半導体チップ電極
面を樹脂封止し、アウター接続部にはんだボールを搭載
することにより半導体パッケージを製造することが出来
る。 【０００９】 【実施例】図１により、本発明の一実施例について説明
する。ポリイミド接着材をポリイミドフィルムの両面に
塗布した、厚さ０．０７ｍｍのポリイミドボンディング
シート１に、アウター接続部となる開口３及び貫通穴
（ベントホール）９をドリル加工で形成する。次に厚さ
０．０１８ｍｍの銅箔（日本電解製、商品名：ＳＬＰー
１８）を接着後、インナー接続部及び展開配線２を通常
のエッチング法で形成する。さらに、露出している配線
に無電解ニッケルめっき（膜厚：５μｍ）、無電解金め
っき（膜厚：０．８μｍ）を順次施す（不図示）。ここ
では、無電解めっきを使用したが、電解めっきを用いて
もよい。次に打ち抜き金型を用いてフレーム状に打ち抜
き、複数組のインナー接続部、展開配線、アウター接続
部を形成した支持基板を準備する（図１ａ）。支持基板
の作製方法として市販の２層（銅／ポリイミド）フレキ
シブル基板のポリイミドを、レーザ加工によりアウター
接続部穴等を形成する方法でもよい。次に支持基板の半
導体チップ搭載領域に、ダイボンドフィルム４（日立化
成工業株式会社製、商品名：ＤＦー３３５、厚み０．０
１５ｍｍ）を接着する（図１ｂ）。接着の条件は、例え
ば温度１６０℃、時間５秒、圧力３ｋｇｆ／ｃｍ2であ
る。このような条件によれば、ダイボンドフィルム４は
平板状フィルムの状態を維持でき、また、接着材が垂れ
ることもないので、ダイボンドフィルム４は配線等の金
属パターン部の上部表面付近のみで接着でき、ボンディ
ングシート１とは接着せず、ダイボンドフィルム４とボ
ンディングシート１との間に貫通穴とつながった空隙で
ある中空領域（中空箇所）１１を形成する。次に、接着
したダイボンドフィルム上に無銀ペースト（日立化成工
業株式会社製、商品名：ＥＮー４３２２）を用いて、半
導体チップ６を支持基板の所定の位置に接着し、１８０
℃、１時間のアフターキュアを行いダイボンドフィルム
と無銀ペーストを硬化させる。さらに、半導体チップ電
極とインナー接続部を、金ワイヤ５をボンディングして
電気的に接続する（図１ｃ）。このようにして形成した
ものをトランスファモールド金型に装填し、半導体封止
用エポキシ樹脂７（日立化成工業（株）製、商品名：Ｃ
Ｌー７７００）を用いて各々封止する（図１ｄ）。その
後、アウター接続部となる開口部にはんだボール８を配
置し溶融させ（図１ｅ）、パンチにより個々のパッケー
ジに分離し半導体パッケージが得られる（図１ｆ）。本
実施例では０．０１５ｍｍ厚のダイボンドフィルムを用
いたが、比較のためダイボンド厚を変えたサンプルを作
製し、吸湿リフロー試験（試験条件、温度：３０℃、湿
度：７５％、９６時間放置後、温度：２３０℃、ＩＲリ
フローを２サイクル）を実施した。その結果、厚み０．
０３０ｍｍ以下であれば、良好な耐リフロー性（リフロ
ーによる剥離、膨れ、内部クラックがない）を示すこと
がわかった。また、同様に厚みを変えたサンプルを恒温
恒湿槽（条件、温度：８５℃、湿度：８５％）に放置し
配線間（ライン／スペース：０．０４０／０．０４０ｍ
ｍ）の絶縁抵抗を調べた結果、ダイボンドフィルムの厚
みが０．００５ｍｍ未満になると１０００時間後の絶縁
抵抗が急激に低下し、初期１０12オームに対して試験後
１０2オーム以下になり、ダイボンドフィルムの厚み
０．００５ｍｍ以上では初期１０12オーム以上、試験後
１０12オーム以上で絶縁抵抗の低下が見られなかった。
したがって、ダイボンドフィルムの厚みとしては０．０
０５ｍｍ以上かつ０．０３０ｍｍ以下であることが望ま
しい。 【００１０】 【発明の効果】ａ．絶縁性支持基板の一表面に複数組の
配線（少なくとも半導体チップ電極と接続するインナー
接続部及び半導体チップ搭載領域部を有す）を形成し、 ｂ．絶縁性支持基板の、絶縁性支持基板の配線が形成さ
れている箇所であってインナー接続部と導通するアウタ
ー接続部が設けらる箇所に開口を設け、 ｃ．絶縁性支持基板の配線のない半導体チップ搭載領域
に、１個以上の貫通穴を設け、 ｄ．配線の半導体チップ搭載領域部を含めて半導体チッ
プが搭載される箇所に絶縁性フィルムを形成し、 ｅ．半導体チップを、支持基板のインナー接続部が設け
られている面に接着し、 ｆ．半導体チップ電極を基板のインナー接続部とワイヤ
ーボンディングにより接続し、 ｇ．半導体チップの少なくとも半導体チップ電極面を樹
脂封止して製造する半導体パッケージでは、従来絶縁性
フィルムを貼る場合、配線の凹凸を接着材またはフィル
ム状接着材で埋め込んで絶縁性支持基板と接着させてい
たことから、信頼性を向上させるための貫通穴（ベント
ホール）を埋め込んでしまうことになり、貫通穴の排気
機能を充分に活用できなかった。このためＩＲリフロー
等で外部基板に実装する際に、剥離やパッケージクラッ
クが発生しやすく、信頼性を落とす原因になっていた。 本発明では、絶縁性フィルムを配線・金属パターン上に
テント状に貼ることにより、ベントホール部の中空状態
を維持することができることから、ベントホールの機能
を十分に発揮でき、リフロー時にダイボンド材から発生
するガスや水蒸気を確実にパッケージ外に放出できる。
したがって、パッケージクラックを防止し信頼性の高い
小型半導体パッケージの製造が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための、半導体パ
ッケージ製造工程を示す断面図である。 【符号の説明】 １．ポリイミドボンディングシート ２．インナー
接続部及び展開配線 ３．開口 ４．ダイボン
ドフィルム ５．金ワイヤ ６．半導体チ
ップ ７．半導体封止用エポキシ樹脂 ８．はんだボ
ール ９．貫通穴 １０．無銀ペ
ースト １１．中空領域（中空箇所）
ッケージ製造工程を示す断面図である。 【符号の説明】 １．ポリイミドボンディングシート ２．インナー
接続部及び展開配線 ３．開口 ４．ダイボン
ドフィルム ５．金ワイヤ ６．半導体チ
ップ ７．半導体封止用エポキシ樹脂 ８．はんだボ
ール ９．貫通穴 １０．無銀ペ
ースト １１．中空領域（中空箇所）
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 井上 文男
茨城県つくば市和台48 日立化成工業株
式会社 筑波開発研究所内
(72)発明者 山崎 聡夫
茨城県つくば市和台48 日立化成工業株
式会社 筑波開発研究所内
(72)発明者 坪松 良明
茨城県つくば市和台48 日立化成工業株
式会社 筑波開発研究所内
(72)発明者 中村 英博
茨城県つくば市和台48 日立化成工業株
式会社 筑波開発研究所内
(72)発明者 阿波野 康彦
茨城県つくば市和台48 日立化成工業株
式会社 筑波開発研究所内
(72)発明者 市村 茂樹
茨城県つくば市和台48 日立化成工業株
式会社 筑波開発研究所内
(72)発明者 湯佐 正己
茨城県つくば市和台48 日立化成工業株
式会社 筑波開発研究所内
(72)発明者 岩崎 順雄
茨城県下館市大字小川1500番地 日立化
成工業株式会社 下館研究所内
(56)参考文献 特開 平10−189820（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12 - 23/15
Claims (1)
- (57)【特許請求の範囲】 【請求項１】Ａ．絶縁性支持基板の一表面には複数の配
線が形成されており、前記配線は少なくとも半導体チッ
プ電極とワイヤボンディングによって後に接続するイン
ナー接続部及び半導体チップ搭載領域部を有すものであ
り、 Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前
記配線が形成されている箇所であって前記インナー接続
部と導通するアウター接続部が設けらる箇所に、開口が
設けられており、 Ｃ．前記絶縁性支持基板の前記半導体チップ搭載領域内
における前記配線相互間に、少なくとも１個の貫通穴が
設けられており、 Ｄ．前記貫通穴は、後に前記配線の半導体チップ搭載領
域部を含めて前記半導体チップが搭載される箇所に設け
られる絶縁性フィルムが、前記貫通穴周辺部で前記絶縁
性支持基板との間に中空箇所を形成するように構成され
ており、 Ｅ．）開口が、半導体チップ搭載領域部の配線が形成さ
れている箇所の絶縁性支持基板に設けられている ことを
特徴とする半導体パッケージ用チップ支持基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000115858A JP3448010B2 (ja) | 1996-07-31 | 2000-04-12 | 半導体パッケージ用チップ支持基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20190896 | 1996-07-31 | ||
| JP8-201908 | 1996-07-31 | ||
| JP2000115858A JP3448010B2 (ja) | 1996-07-31 | 2000-04-12 | 半導体パッケージ用チップ支持基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20454797A Division JP3247638B2 (ja) | 1996-07-31 | 1997-07-30 | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000315746A JP2000315746A (ja) | 2000-11-14 |
| JP3448010B2 true JP3448010B2 (ja) | 2003-09-16 |
Family
ID=28676617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000115858A Expired - Fee Related JP3448010B2 (ja) | 1996-07-31 | 2000-04-12 | 半導体パッケージ用チップ支持基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3448010B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002627A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 에어 컬럼을 갖는 반도체 패키지 |
| JP5590814B2 (ja) * | 2009-03-30 | 2014-09-17 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
-
2000
- 2000-04-12 JP JP2000115858A patent/JP3448010B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000315746A (ja) | 2000-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236108B1 (en) | Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| US6448110B1 (en) | Method for fabricating a dual-chip package and package formed | |
| JPH08264581A (ja) | パッケージ及びその製造方法 | |
| JP3074187B2 (ja) | 半導体パッケージ用チップ支持基板、半導体装置およびそれらの製造方法 | |
| JP3247638B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| JP3448010B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| JP3616742B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| JP3143081B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| JP3394875B2 (ja) | 半導体装置用チップ支持基板 | |
| JP3661822B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JP3293753B2 (ja) | 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ | |
| JP3599142B2 (ja) | 半導体パッケ−ジの製造法 | |
| JP3445895B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JP3393026B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JP3826458B2 (ja) | ダイボンディング材を接着する方法 | |
| JP3386967B2 (ja) | 基板の検査法 | |
| JP2000114414A (ja) | 半導体パッケージおよびその製造方法 | |
| KR100498175B1 (ko) | 반도체패키지용칩지지기판,반도체패키지및반도체패키지의제조법 | |
| JP2009135279A (ja) | セラミックチップ部品 | |
| JP2002270727A (ja) | 半導体パッケージの製造方法 | |
| JP2003017624A (ja) | 半導体装置 | |
| TW410411B (en) | Chip scale package and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20070704 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |