JP3143081B2 - 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 - Google Patents
半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法Info
- Publication number
- JP3143081B2 JP3143081B2 JP20454697A JP20454697A JP3143081B2 JP 3143081 B2 JP3143081 B2 JP 3143081B2 JP 20454697 A JP20454697 A JP 20454697A JP 20454697 A JP20454697 A JP 20454697A JP 3143081 B2 JP3143081 B2 JP 3143081B2
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- semiconductor
- chip
- semiconductor chip
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 82
- 239000000758 substrate Substances 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000853 adhesive Substances 0.000 claims description 29
- 230000001070 adhesive effect Effects 0.000 claims description 29
- 238000007789 sealing Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 238000005538 encapsulation Methods 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 description 12
- 239000002313 adhesive film Substances 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 9
- 238000011161 development Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- GTDPSWPPOUPBNX-UHFFFAOYSA-N ac1mqpva Chemical compound CC12C(=O)OC(=O)C1(C)C1(C)C2(C)C(=O)OC1=O GTDPSWPPOUPBNX-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 150000004985 diamines Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 125000006158 tetracarboxylic acid group Chemical group 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- UCHOFYCGAZVYGZ-UHFFFAOYSA-N gold lead Chemical compound [Au].[Pb] UCHOFYCGAZVYGZ-UHFFFAOYSA-N 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケ−ジ
用チップ支持基板、半導体装置及び半導体装置の製造法
に関する。
用チップ支持基板、半導体装置及び半導体装置の製造法
に関する。
【０００２】
【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）が代表的である。これを多端子化する場合は、端子
ピッチを縮小することが必要であるが、０．５ｍｍピッ
チ以下の領域では、配線板との接続に高度な技術が必要
になる。後者のアレイタイプは比較的大きなピッチで端
子配列が可能なため、多ピン化に適している。従来、ア
レイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉ
ｄ Ａｒｒａｙ）が一般的であるが、配線板との接続は
挿入型となり、表面実装には適していない。このため、
表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）と称するパッケージが開発されている。
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）が代表的である。これを多端子化する場合は、端子
ピッチを縮小することが必要であるが、０．５ｍｍピッ
チ以下の領域では、配線板との接続に高度な技術が必要
になる。後者のアレイタイプは比較的大きなピッチで端
子配列が可能なため、多ピン化に適している。従来、ア
レイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉ
ｄ Ａｒｒａｙ）が一般的であるが、配線板との接続は
挿入型となり、表面実装には適していない。このため、
表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）と称するパッケージが開発されている。
【０００３】一方、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案さ
れている。これは、半導体チップの周辺部でなく、実装
領域内に外部配線基板との接続部を有するパッケージで
ある。具体例としては、バンプ付きポリイミドフィルム
を半導体チップの表面に接着し、チップと金リード線に
より電気的接続を図った後、エポキシ樹脂などをポッテ
ィングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩ
ＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．
１４０，ｐ１８−１９）や、仮基板上に半導体チップ及
び外部配線基板との接続部に相当する位置に金属バンプ
を形成し、半導体チップをフェースダウンボンディング
後、仮基板上でトランスファーモールドしたもの（Ｓｍ
ａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃ
ｋａｇｅ ＣＳＰ； ＴｈｅＳｅｃｏｎｄ ＶＬＳＩ
Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐ
ａｎ，ｐ４６−５０，１９９４）などがある。
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案さ
れている。これは、半導体チップの周辺部でなく、実装
領域内に外部配線基板との接続部を有するパッケージで
ある。具体例としては、バンプ付きポリイミドフィルム
を半導体チップの表面に接着し、チップと金リード線に
より電気的接続を図った後、エポキシ樹脂などをポッテ
ィングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩ
ＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．
１４０，ｐ１８−１９）や、仮基板上に半導体チップ及
び外部配線基板との接続部に相当する位置に金属バンプ
を形成し、半導体チップをフェースダウンボンディング
後、仮基板上でトランスファーモールドしたもの（Ｓｍ
ａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃ
ｋａｇｅ ＣＳＰ； ＴｈｅＳｅｃｏｎｄ ＶＬＳＩ
Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐ
ａｎ，ｐ４６−５０，１９９４）などがある。
【０００４】
【発明が解決しようとする課題】しかしながら、従来提
案されている半導体パッケージの多くは、小型で高集積
度化に対応できかつパッケージクラックを防止し信頼性
に優れしかも生産性に優れるものではない。本発明は、
パッケージクラックを防止し信頼性に優れる小型の半導
体パッケ−ジの製造を可能とする半導体パッケ−ジ用チ
ップ支持基板、半導体装置及び半導体装置の製造法を提
供するものである。
案されている半導体パッケージの多くは、小型で高集積
度化に対応できかつパッケージクラックを防止し信頼性
に優れしかも生産性に優れるものではない。本発明は、
パッケージクラックを防止し信頼性に優れる小型の半導
体パッケ−ジの製造を可能とする半導体パッケ−ジ用チ
ップ支持基板、半導体装置及び半導体装置の製造法を提
供するものである。
【０００５】
【課題を解決するための手段】本発明の半導体パッケ−
ジ用チップ支持基板は、 Ａ．絶縁性支持基板の一表面には複数の配線が形成され
ており、前記配線は少なくとも半導体チップ電極と接続
するインナ−接続部及び半導体チップ搭載領域部を有す
ものであり、 Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前
記配線が形成されている箇所であって前記インナ−接続
部と導通するアウタ−接続部が設けらる箇所に、開口が
設けられており、 Ｃ．前記配線の半導体チップ搭載領域部を含めて半導体
チップが搭載される箇所に、絶縁性のフィルム状接着材
が載置形成されており、 Ｄ．前記絶縁性支持基板の前記絶縁性フィルム状接着材
が形成される箇所には、前記絶縁性フィルム状接着材の
平板性を維持するための少なくとも１つ以上の金属パタ
−ンが形成されている ことを特徴とするものである。絶縁性支持基板の絶縁性
フィルム状接着材が載置形成される箇所には、少なくと
も１個の第一の貫通穴を設けることができる。又絶縁性
支持基板には半導体チップ封止用の封止樹脂が被覆され
る封止領域が設けられ、前記封止領域には少なくとも１
個の第二の貫通穴を設けることができる。金属パタ−ン
は複数個形成され、相互間の間隔は１ミリメートル以下
となるように形成するのが好ましい。すなわち任意の点
から半径１ミリメートルの範囲に少なくとも１つ以上の
金属パタ−ンが形成されているようにするのが好まし
い。このような複数個の金属パタ−ンは、均等配置する
のが好ましい。本発明の半導体装置は、上記本発明の半
導体パッケージ用チップ支持基板と、前記支持基板のフ
ィルム状接着材の面に搭載された半導体チップと、前記
半導体チップを封止する樹脂封止を備えるものである。
本発明の半導体装置の製造法は、上記本発明の半導体パ
ッケージ用チップ支持基板のフィルム状接着材の面に半
導体チップを接着する工程、半導体チップ電極を配線の
インナ−接続部とワイヤーボンディングにより接続する
工程、半導体チップを樹脂封止する工程、前記支持基板
の開口にインナ−接続部と導通するアウタ−接続部を設
ける工程を備えるものである。
ジ用チップ支持基板は、 Ａ．絶縁性支持基板の一表面には複数の配線が形成され
ており、前記配線は少なくとも半導体チップ電極と接続
するインナ−接続部及び半導体チップ搭載領域部を有す
ものであり、 Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前
記配線が形成されている箇所であって前記インナ−接続
部と導通するアウタ−接続部が設けらる箇所に、開口が
設けられており、 Ｃ．前記配線の半導体チップ搭載領域部を含めて半導体
チップが搭載される箇所に、絶縁性のフィルム状接着材
が載置形成されており、 Ｄ．前記絶縁性支持基板の前記絶縁性フィルム状接着材
が形成される箇所には、前記絶縁性フィルム状接着材の
平板性を維持するための少なくとも１つ以上の金属パタ
−ンが形成されている ことを特徴とするものである。絶縁性支持基板の絶縁性
フィルム状接着材が載置形成される箇所には、少なくと
も１個の第一の貫通穴を設けることができる。又絶縁性
支持基板には半導体チップ封止用の封止樹脂が被覆され
る封止領域が設けられ、前記封止領域には少なくとも１
個の第二の貫通穴を設けることができる。金属パタ−ン
は複数個形成され、相互間の間隔は１ミリメートル以下
となるように形成するのが好ましい。すなわち任意の点
から半径１ミリメートルの範囲に少なくとも１つ以上の
金属パタ−ンが形成されているようにするのが好まし
い。このような複数個の金属パタ−ンは、均等配置する
のが好ましい。本発明の半導体装置は、上記本発明の半
導体パッケージ用チップ支持基板と、前記支持基板のフ
ィルム状接着材の面に搭載された半導体チップと、前記
半導体チップを封止する樹脂封止を備えるものである。
本発明の半導体装置の製造法は、上記本発明の半導体パ
ッケージ用チップ支持基板のフィルム状接着材の面に半
導体チップを接着する工程、半導体チップ電極を配線の
インナ−接続部とワイヤーボンディングにより接続する
工程、半導体チップを樹脂封止する工程、前記支持基板
の開口にインナ−接続部と導通するアウタ−接続部を設
ける工程を備えるものである。
【０００６】
【発明の実施の形態】絶縁性支持基板としては、ポリイ
ミド、エポキシ樹脂、ポリイミド等のプラスチックフィ
ルム、ポリイミド、エポキシ樹脂、ポリイミド等のプラ
スチックをガラス不織布等基材に含浸・硬化したもの等
が使用できる。絶縁性支持基板の一表面に複数の配線を
含む金属パタ−ン形成すには、銅箔をエッチングする方
法、所定の箇所に銅めっきをする方法、それらを併用す
る方法等が使用できる。絶縁性支持基板に外部接続部、
第一の貫通穴（貫通穴（ａ））及び第二の貫通穴（貫通
穴（ｂ））などの開口を設けるには、ドリル加工やパン
チングなどの機械加工、エキシマレーザや炭酸ガスレー
ザなどのレーザ加工等により行うことができる。接着性
のある絶縁基材等に開口部をあらかじめ設けておいてそ
れを銅箔等の配線形成用金属箔と張り合わせる方法、銅
箔付きまたはあらかじめ配線が形成された絶縁基材に開
口部を設ける方法、それらを併用する等が可能である。
インナ−接続部と導通するアウタ−接続部の絶縁性支持
基板開口部にハンダボール、めっき等によりバンプ等を
形成することにより作成することが出来る。これは、外
部の基板等に接続される。金属パタ−ンとは、アウタ−
接続部、インナ−接続部とアウタ−接続部とを結ぶ展開
配線、展開配線間を結ぶ配線、それらとは独立のダミ−
パタ−ン、位置合わせ用マ−ク、文字・符号等を含む何
らかの所定のパタ−ンである。金属パターンは任意であ
るが、特に接着フィルム搭載領域はできるだけ均一に配
置されていることが好ましい。具体的には、絶縁性フィ
ルム状接着材が形成される領域の絶縁性支持基板には任
意の点からその任意の点を含む半径１ミリメートルの範
囲に少なくとも１つ以上の配線が形成されているように
配線が配置されていることが好ましい。ここで配線と
は、アウター接続部、インナー接続部とアウター接続部
とを結ぶ展開配線、展開配線間を結ぶ配線、それらとは
独立のダミーパターン、位置合わせ用マーク、文字・符
号等などをを含んでいる。
ミド、エポキシ樹脂、ポリイミド等のプラスチックフィ
ルム、ポリイミド、エポキシ樹脂、ポリイミド等のプラ
スチックをガラス不織布等基材に含浸・硬化したもの等
が使用できる。絶縁性支持基板の一表面に複数の配線を
含む金属パタ−ン形成すには、銅箔をエッチングする方
法、所定の箇所に銅めっきをする方法、それらを併用す
る方法等が使用できる。絶縁性支持基板に外部接続部、
第一の貫通穴（貫通穴（ａ））及び第二の貫通穴（貫通
穴（ｂ））などの開口を設けるには、ドリル加工やパン
チングなどの機械加工、エキシマレーザや炭酸ガスレー
ザなどのレーザ加工等により行うことができる。接着性
のある絶縁基材等に開口部をあらかじめ設けておいてそ
れを銅箔等の配線形成用金属箔と張り合わせる方法、銅
箔付きまたはあらかじめ配線が形成された絶縁基材に開
口部を設ける方法、それらを併用する等が可能である。
インナ−接続部と導通するアウタ−接続部の絶縁性支持
基板開口部にハンダボール、めっき等によりバンプ等を
形成することにより作成することが出来る。これは、外
部の基板等に接続される。金属パタ−ンとは、アウタ−
接続部、インナ−接続部とアウタ−接続部とを結ぶ展開
配線、展開配線間を結ぶ配線、それらとは独立のダミ−
パタ−ン、位置合わせ用マ−ク、文字・符号等を含む何
らかの所定のパタ−ンである。金属パターンは任意であ
るが、特に接着フィルム搭載領域はできるだけ均一に配
置されていることが好ましい。具体的には、絶縁性フィ
ルム状接着材が形成される領域の絶縁性支持基板には任
意の点からその任意の点を含む半径１ミリメートルの範
囲に少なくとも１つ以上の配線が形成されているように
配線が配置されていることが好ましい。ここで配線と
は、アウター接続部、インナー接続部とアウター接続部
とを結ぶ展開配線、展開配線間を結ぶ配線、それらとは
独立のダミーパターン、位置合わせ用マーク、文字・符
号等などをを含んでいる。
【０００７】絶縁性のフィルム状接着材は、半導体チッ
プ接続のためのダイボンド材であり、化１
プ接続のためのダイボンド材であり、化１
【化１】 （ただし、ｎ＝２〜２０の整数を示す。）で表されるテ
トラカルボン酸二無水物（１）の含量が全テトラカルボ
ン酸二無水物の７０モル％以上であるテトラカルボン酸
二無水物と、ジアミンを反応させて得られるポリイミド
樹脂、更にエポキシ樹脂等の熱硬化性樹脂からなるフィ
ルム接着材がよい。更にこれにシリカ、アルミナ、等の
無機物質フィラーを含有してなるフィルム状接着材がよ
り好ましい。厚みについては、絶縁性を確保できる限り
薄くしたほうがパッケージ基板の半田ボール搭載、基板
へのパッケージ搭載等におけるリフロー工程での不良が
低減する。接着前の接着フィルムの厚みとしては、０．
００５ｍｍ以上かつ０．０３０ｍｍ以下が好ましく、あ
らゆる基材、配線パターン等に対して安定した耐リフロ
ー性及び絶縁性を示す厚みとして０．０１ｍｍ以上かつ
０．０２０ｍｍ以下の範囲がより好ましい。貫通穴
（ａ）は、接着フィルム搭載領域に少なくとも１個以上
形成される。穴径は特に問わないが、例えば、０．００
１ｍｍ以上かつ１．０ｍｍなどが選択される。配置も特
に問わないが、なるべく均等に複数個配置されているこ
とが好ましく、これらの穴径、配置は必要な配線パター
ンに応じて選択される。貫通穴（ｂ）は、後工程で用い
られる封止樹脂と接する部分（ただし、パッケージとし
て有効な部分であり、樹脂を注入するためのライナー部
などは含まない）に少なくとも１個以上形成される。穴
径は特に問わないが、例えば０．００１ｍｍ以上かつ
１．０ｍｍ以下の径が選択される。配置も特に問わない
が、特に、コーナー部、周辺部等に形成しておくことが
効果的である。形状は、矩形、一体Ｌ字型、円形などが
ある。複数の穴を封止材コーナ部にＬ字型等に配置し
て、全体として効果をもたせる方法もある。
トラカルボン酸二無水物（１）の含量が全テトラカルボ
ン酸二無水物の７０モル％以上であるテトラカルボン酸
二無水物と、ジアミンを反応させて得られるポリイミド
樹脂、更にエポキシ樹脂等の熱硬化性樹脂からなるフィ
ルム接着材がよい。更にこれにシリカ、アルミナ、等の
無機物質フィラーを含有してなるフィルム状接着材がよ
り好ましい。厚みについては、絶縁性を確保できる限り
薄くしたほうがパッケージ基板の半田ボール搭載、基板
へのパッケージ搭載等におけるリフロー工程での不良が
低減する。接着前の接着フィルムの厚みとしては、０．
００５ｍｍ以上かつ０．０３０ｍｍ以下が好ましく、あ
らゆる基材、配線パターン等に対して安定した耐リフロ
ー性及び絶縁性を示す厚みとして０．０１ｍｍ以上かつ
０．０２０ｍｍ以下の範囲がより好ましい。貫通穴
（ａ）は、接着フィルム搭載領域に少なくとも１個以上
形成される。穴径は特に問わないが、例えば、０．００
１ｍｍ以上かつ１．０ｍｍなどが選択される。配置も特
に問わないが、なるべく均等に複数個配置されているこ
とが好ましく、これらの穴径、配置は必要な配線パター
ンに応じて選択される。貫通穴（ｂ）は、後工程で用い
られる封止樹脂と接する部分（ただし、パッケージとし
て有効な部分であり、樹脂を注入するためのライナー部
などは含まない）に少なくとも１個以上形成される。穴
径は特に問わないが、例えば０．００１ｍｍ以上かつ
１．０ｍｍ以下の径が選択される。配置も特に問わない
が、特に、コーナー部、周辺部等に形成しておくことが
効果的である。形状は、矩形、一体Ｌ字型、円形などが
ある。複数の穴を封止材コーナ部にＬ字型等に配置し
て、全体として効果をもたせる方法もある。
【０００８】本発明の半導体パッケ−ジ用チップ支持基
板を使用して半導体パッケ−ジを製造するには、本発明
の半導体パッケ−ジ用チップ支持基板のフィルム状接着
材の面に半導体チップを接着し、半導体チップ電極を支
持基板のインナ−接続部とワイヤーボンディング等によ
り接続し、半導体チップの少なくとも半導体チップ電極
面を樹脂封止し、支持基板に設けられた開口にインナ−
接続部と導通するアウタ−接続部（例えばハンダバンプ
等）を設けることにより半導体パッケ−ジを製造するこ
とが出来る。
板を使用して半導体パッケ−ジを製造するには、本発明
の半導体パッケ−ジ用チップ支持基板のフィルム状接着
材の面に半導体チップを接着し、半導体チップ電極を支
持基板のインナ−接続部とワイヤーボンディング等によ
り接続し、半導体チップの少なくとも半導体チップ電極
面を樹脂封止し、支持基板に設けられた開口にインナ−
接続部と導通するアウタ−接続部（例えばハンダバンプ
等）を設けることにより半導体パッケ−ジを製造するこ
とが出来る。
【０００９】
【実施例】図１により、本発明の一実施例について説明
する。ポリイミド接着剤をポリイミドフィルムの両面に
塗布した、厚さ０．０７ｍｍのポリイミドボンディング
シート１に、アウター接続部２及び貫通穴（ａ）３、貫
通穴（ｂ）４を形成する。貫通穴（ａ）３及び貫通穴
（ｂ）４はそれぞれ、後の工程で絶縁性接着材が形成さ
れる箇所及び封止材と接する箇所に形成されている。次
に厚さ０．０１８ｍｍの銅箔（日本電解製、商品名：Ｓ
ＬＰー１８）を接着後、インナー接続部５とアウター接
続部２までの展開配線６及びダミーパターン７（これら
２、５、６をまとめて金属パタ−ンと称す）を通常のエ
ッチング法で形成する。さらに、露出している配線に無
電解ニッケルめっき（膜厚：５μｍ）、無電解金めっき
（膜厚：０．８μｍ）を順次施す（不図示）。ここで
は、無電解めっきを使用したが、電解めっきを用いても
よい。次に打ち抜き金型を用いてフレーム状に打ち抜
き、複数組のインナー接続部、展開配線、アウター接続
部を形成した支持基板を準備する（図１ａ）。支持基板
の作製方法として市販の２層（銅／ポリイミド）フレキ
シブル基板のポリイミドを、レーザ加工によりアウター
接続部穴等を形成する方法でもよい。次に支持基板の半
導体チップ搭載領域に、ダイボンドフィルム８（日立化
成工業株式会社製、商品名：ＤＦ−３３５、厚み０．０
１５ｍｍ）を仮接着する（図１ｂ）。仮接着の条件は接
着材の組成にもよるが、例えば温度１６０℃、時間５
秒、圧力３ｋｇｆ／ｃｍ2などが用いられる。図２にこ
こまでの工程で作製した半導体パッケージ用チップ支持
基板の平面配置図の一例を示す。本例のようにインナー
端子がチップの両端に配置されている場合のみならず、
４辺側に配置されていている等でもかまわない。次に、
先ほど仮接着したダイボンドフィルムを用いて、半導体
チップ９を支持基板の所定の位置に接着する。接着条件
は、例えば温度２２０℃、時間５秒、圧力３００ｇｆ／
ｃｍ2である。さらに、半導体チップ電極とインナー接
続部５を、金ワイヤ１０をボンディングして電気的に接
続する（図１ｃ）。このようにして形成したものをトラ
ンスファモールド金型に装填し、半導体封止用エポキシ
樹脂１１（日立化成工業（株）製、商品名：ＣＬ−７７
００）を用いて各々封止する（図１ｄ）。その後、アウ
ター接続部にはんだボール１２を配置し溶融させ（図１
ｅ）、最後にパンチにより個々のパッケージに分離させ
る（図１ｆ）。本実施例では０．０１５ｍｍ厚のダイボ
ンドフィルムを用いたが、比較のためダイボンド厚を変
えたサンプルを作製し、吸湿リフロー試験（試験条件、
温度：３０℃、湿度：７５％、９６時間放置後、温度：
２３０℃、ＩＲリフローを２サイクル）を実施した。そ
の結果、厚み０．０３０ｍｍ以下であれば、良好な耐リ
フロー性（リフローによる剥離、膨れ、内部クラックが
ない）を示すことがわかった。また、同様に厚みを変え
たサンプルを恒温恒湿槽（条件、温度：８５℃、湿度：
８５％）に放置し配線間（ライン／スペース：０．０４
０／０．０４０ｍｍ）の絶縁抵抗を調べた結果、ダイボ
ンドフィルムの厚みが０．００５ｍｍ未満になると１０
００時間後の絶縁抵抗が急激に低下し、初期１０12オー
ムに対して試験後１０2オーム以下になり、ダイボンド
フィルムの厚み０．００５ｍｍ以上では初期１０12オー
ム以上、試験後１０12オーム以上で絶縁抵抗の低下が見
られなかった。したがって、ダイボンドフィルムの厚み
としては０．００５ｍｍ以上かつ０．０３０ｍｍ以下で
あることが望ましい。また、比較のためダミーパターン
７を設けてないサンプルを作製し、本実施例で作製した
サンプルとともに前述の吸湿リフロー試験を実施した。
その結果、ダミーパターンを設けてないサンプルでは、
耐リフロー性を満足できなかった。また、比較のため貫
通穴（ａ）３、貫通穴（ｂ）４のないサンプルを作製
し、本実施例で作製したサンプルとともに前述の吸湿リ
フロー試験を実施した。その結果、いずれの貫通穴を設
けてないサンプルでも耐リフロー性を完全に満足しなか
った。
する。ポリイミド接着剤をポリイミドフィルムの両面に
塗布した、厚さ０．０７ｍｍのポリイミドボンディング
シート１に、アウター接続部２及び貫通穴（ａ）３、貫
通穴（ｂ）４を形成する。貫通穴（ａ）３及び貫通穴
（ｂ）４はそれぞれ、後の工程で絶縁性接着材が形成さ
れる箇所及び封止材と接する箇所に形成されている。次
に厚さ０．０１８ｍｍの銅箔（日本電解製、商品名：Ｓ
ＬＰー１８）を接着後、インナー接続部５とアウター接
続部２までの展開配線６及びダミーパターン７（これら
２、５、６をまとめて金属パタ−ンと称す）を通常のエ
ッチング法で形成する。さらに、露出している配線に無
電解ニッケルめっき（膜厚：５μｍ）、無電解金めっき
（膜厚：０．８μｍ）を順次施す（不図示）。ここで
は、無電解めっきを使用したが、電解めっきを用いても
よい。次に打ち抜き金型を用いてフレーム状に打ち抜
き、複数組のインナー接続部、展開配線、アウター接続
部を形成した支持基板を準備する（図１ａ）。支持基板
の作製方法として市販の２層（銅／ポリイミド）フレキ
シブル基板のポリイミドを、レーザ加工によりアウター
接続部穴等を形成する方法でもよい。次に支持基板の半
導体チップ搭載領域に、ダイボンドフィルム８（日立化
成工業株式会社製、商品名：ＤＦ−３３５、厚み０．０
１５ｍｍ）を仮接着する（図１ｂ）。仮接着の条件は接
着材の組成にもよるが、例えば温度１６０℃、時間５
秒、圧力３ｋｇｆ／ｃｍ2などが用いられる。図２にこ
こまでの工程で作製した半導体パッケージ用チップ支持
基板の平面配置図の一例を示す。本例のようにインナー
端子がチップの両端に配置されている場合のみならず、
４辺側に配置されていている等でもかまわない。次に、
先ほど仮接着したダイボンドフィルムを用いて、半導体
チップ９を支持基板の所定の位置に接着する。接着条件
は、例えば温度２２０℃、時間５秒、圧力３００ｇｆ／
ｃｍ2である。さらに、半導体チップ電極とインナー接
続部５を、金ワイヤ１０をボンディングして電気的に接
続する（図１ｃ）。このようにして形成したものをトラ
ンスファモールド金型に装填し、半導体封止用エポキシ
樹脂１１（日立化成工業（株）製、商品名：ＣＬ−７７
００）を用いて各々封止する（図１ｄ）。その後、アウ
ター接続部にはんだボール１２を配置し溶融させ（図１
ｅ）、最後にパンチにより個々のパッケージに分離させ
る（図１ｆ）。本実施例では０．０１５ｍｍ厚のダイボ
ンドフィルムを用いたが、比較のためダイボンド厚を変
えたサンプルを作製し、吸湿リフロー試験（試験条件、
温度：３０℃、湿度：７５％、９６時間放置後、温度：
２３０℃、ＩＲリフローを２サイクル）を実施した。そ
の結果、厚み０．０３０ｍｍ以下であれば、良好な耐リ
フロー性（リフローによる剥離、膨れ、内部クラックが
ない）を示すことがわかった。また、同様に厚みを変え
たサンプルを恒温恒湿槽（条件、温度：８５℃、湿度：
８５％）に放置し配線間（ライン／スペース：０．０４
０／０．０４０ｍｍ）の絶縁抵抗を調べた結果、ダイボ
ンドフィルムの厚みが０．００５ｍｍ未満になると１０
００時間後の絶縁抵抗が急激に低下し、初期１０12オー
ムに対して試験後１０2オーム以下になり、ダイボンド
フィルムの厚み０．００５ｍｍ以上では初期１０12オー
ム以上、試験後１０12オーム以上で絶縁抵抗の低下が見
られなかった。したがって、ダイボンドフィルムの厚み
としては０．００５ｍｍ以上かつ０．０３０ｍｍ以下で
あることが望ましい。また、比較のためダミーパターン
７を設けてないサンプルを作製し、本実施例で作製した
サンプルとともに前述の吸湿リフロー試験を実施した。
その結果、ダミーパターンを設けてないサンプルでは、
耐リフロー性を満足できなかった。また、比較のため貫
通穴（ａ）３、貫通穴（ｂ）４のないサンプルを作製
し、本実施例で作製したサンプルとともに前述の吸湿リ
フロー試験を実施した。その結果、いずれの貫通穴を設
けてないサンプルでも耐リフロー性を完全に満足しなか
った。
【０００７】
【発明の効果】半導体パッケージを、 ａ．絶縁性支持基板の一表面に複数組の配線（少なくと
も半導体チップ電極と接続するインナ−接続部及び半導
体チップ搭載領域部を有す）を形成し、 ｂ．絶縁性支持基板の、絶縁性支持基板の配線が形成さ
れている箇所であってインナ−接続部と導通するアウタ
−接続部が設けらる箇所に開口を設け、 ｃ．配線の半導体チップ搭載領域部を含めて半導体チッ
プが搭載される箇所に接着材を形成し、 ｄ．半導体チップを、支持基板のインナ−接続部が設け
られている面に接着材を用いて接着し、 ｅ．半導体チップ電極を基板のインナ−接続部とワイヤ
ーボンディングにより接続し、 ｆ．半導体チップの少なくとも半導体チップ電極面を樹
脂封止して 製造する場合、支持基板の半導体チップ搭載領域に露出
した配線があるので、通常のペースト状接着材（銀ペー
スト、無銀ペースト）を使用すると、半導体チップと配
線がショートしてしまう恐れがある。このため半導体チ
ップ搭載領域にレジスト等の絶縁材料を塗布した構造
や、絶縁フィルムを貼った構造となるが、構造では多く
の材料界面ができ、また接着材のペーストが半導体チッ
プ接着時にボイドを混入しやすいため、吸湿リフロー試
験で剥離やパッケージクラックが発生しやすく、信頼性
を落とす原因になる。また、配線パターンを均等にする
ために必要に応じてダミーパターンを配置するとよい。
これにより、配線が疎な部分の絶縁性接着フィルムの陥
没を防止でき、絶縁性接着フィルムの平板性を維持し
て、チップと絶縁性接着フィルムとの間に空隙部が生じ
ることを防止し、したがって、接着フィルムとチップと
の接着性を向上させることができる。これにより、耐リ
フロー性や長期信頼性を向上させることができる。さら
に、接着フィルム厚みを０．０３０ｍｍ以下と薄くする
ことでパッケージ内部の吸湿の原因となる物質の体積を
極力少なし、耐リフロー性を上げることができる。ただ
し、絶縁抵抗の確保の観点から、厚みとして０．００５
ｍｍ以上は必要であった。そして、このように絶縁フィ
ルム厚０．００５ｍｍ以上０．０３０ｍｍ以下とするこ
とによって信頼性の高いパッケージが得られる。このよ
うな膜厚の正確な制御はフィルム状接着材を用いること
によって達成が容易になる。さらに、絶縁性支持基板の
フィルム状接着材が形成されている箇所に貫通穴（ａ）
は、絶縁基板にフィルム状接着剤を接着する際に、フィ
ルム状接着材と絶縁基板の間に空気をだきこむのを防止
する。空気を抱込んだままチップを搭載して封止する
と、前述のリフロー工程において剥離やクラック等が生
じて信頼性を落とす原因となる。またこの貫通穴は、リ
フロー工程においてその工程以前に接着フィルム等が吸
湿した水分をこの貫通穴から適正に放出させ、パッケー
ジ内部で発生する剥離やクラックなどを防止できる。さ
らに、絶縁性支持基板の封止樹脂と接する箇所に少なく
とも一つ以上の貫通穴（ｂ）を設けることにより、封止
工程で封止樹脂の一部がながれ支持基板と封止材との接
着性を上げる効果がある。これにより、耐リフロー性や
長期信頼性、封止後のハンドリング性を向上させること
ができる。したがって、本発明によりパッケージクラッ
クを防止し信頼性の高い小型半導体パッケ−ジの製造が
可能となる。
も半導体チップ電極と接続するインナ−接続部及び半導
体チップ搭載領域部を有す）を形成し、 ｂ．絶縁性支持基板の、絶縁性支持基板の配線が形成さ
れている箇所であってインナ−接続部と導通するアウタ
−接続部が設けらる箇所に開口を設け、 ｃ．配線の半導体チップ搭載領域部を含めて半導体チッ
プが搭載される箇所に接着材を形成し、 ｄ．半導体チップを、支持基板のインナ−接続部が設け
られている面に接着材を用いて接着し、 ｅ．半導体チップ電極を基板のインナ−接続部とワイヤ
ーボンディングにより接続し、 ｆ．半導体チップの少なくとも半導体チップ電極面を樹
脂封止して 製造する場合、支持基板の半導体チップ搭載領域に露出
した配線があるので、通常のペースト状接着材（銀ペー
スト、無銀ペースト）を使用すると、半導体チップと配
線がショートしてしまう恐れがある。このため半導体チ
ップ搭載領域にレジスト等の絶縁材料を塗布した構造
や、絶縁フィルムを貼った構造となるが、構造では多く
の材料界面ができ、また接着材のペーストが半導体チッ
プ接着時にボイドを混入しやすいため、吸湿リフロー試
験で剥離やパッケージクラックが発生しやすく、信頼性
を落とす原因になる。また、配線パターンを均等にする
ために必要に応じてダミーパターンを配置するとよい。
これにより、配線が疎な部分の絶縁性接着フィルムの陥
没を防止でき、絶縁性接着フィルムの平板性を維持し
て、チップと絶縁性接着フィルムとの間に空隙部が生じ
ることを防止し、したがって、接着フィルムとチップと
の接着性を向上させることができる。これにより、耐リ
フロー性や長期信頼性を向上させることができる。さら
に、接着フィルム厚みを０．０３０ｍｍ以下と薄くする
ことでパッケージ内部の吸湿の原因となる物質の体積を
極力少なし、耐リフロー性を上げることができる。ただ
し、絶縁抵抗の確保の観点から、厚みとして０．００５
ｍｍ以上は必要であった。そして、このように絶縁フィ
ルム厚０．００５ｍｍ以上０．０３０ｍｍ以下とするこ
とによって信頼性の高いパッケージが得られる。このよ
うな膜厚の正確な制御はフィルム状接着材を用いること
によって達成が容易になる。さらに、絶縁性支持基板の
フィルム状接着材が形成されている箇所に貫通穴（ａ）
は、絶縁基板にフィルム状接着剤を接着する際に、フィ
ルム状接着材と絶縁基板の間に空気をだきこむのを防止
する。空気を抱込んだままチップを搭載して封止する
と、前述のリフロー工程において剥離やクラック等が生
じて信頼性を落とす原因となる。またこの貫通穴は、リ
フロー工程においてその工程以前に接着フィルム等が吸
湿した水分をこの貫通穴から適正に放出させ、パッケー
ジ内部で発生する剥離やクラックなどを防止できる。さ
らに、絶縁性支持基板の封止樹脂と接する箇所に少なく
とも一つ以上の貫通穴（ｂ）を設けることにより、封止
工程で封止樹脂の一部がながれ支持基板と封止材との接
着性を上げる効果がある。これにより、耐リフロー性や
長期信頼性、封止後のハンドリング性を向上させること
ができる。したがって、本発明によりパッケージクラッ
クを防止し信頼性の高い小型半導体パッケ−ジの製造が
可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための、半導体パ
ッケージ製造工程を示す断面図である。
ッケージ製造工程を示す断面図である。
【図２】本発明の一実施例の半導体パッケージ用チップ
支持基板の平面図である。
支持基板の平面図である。
１ ポリイミドボンディングシート ２ アウター接続部 ３ 貫通穴（ａ） ４ 貫通穴（ｂ） ５ インナー接続部 ６ 展開配線 ７ ダミーパターン ８ ダイボンドフィルム ９ 半導体チップ １０ 金ワイヤ １１ 半導体封止用エポキシ樹脂 １２ はんだボール １３ 接着フィルム搭載領域 １４ 封止領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 聡夫 茨城県つくば市和台48 日立化成工業株 式会社 筑波開発研究所内 (72)発明者 井上 文男 茨城県つくば市和台48 日立化成工業株 式会社 筑波開発研究所内 (72)発明者 坪松 良明 茨城県つくば市和台48 日立化成工業株 式会社 筑波開発研究所内 (72)発明者 中村 英博 茨城県つくば市和台48 日立化成工業株 式会社 筑波開発研究所内 (72)発明者 阿波野 康彦 茨城県つくば市和台48 日立化成工業株 式会社 筑波開発研究所内 (72)発明者 市村 茂樹 茨城県つくば市和台48 日立化成工業株 式会社 筑波開発研究所内 (72)発明者 湯佐 正己 茨城県つくば市和台48 日立化成工業株 式会社 筑波開発研究所内 (72)発明者 岩崎 順雄 茨城県下館市大字小川1500番地 日立化 成工業株式会社 下館研究所内 (56)参考文献 特開 平10−214928（ＪＰ，Ａ) 特開 平10−12676（ＪＰ，Ａ) 特開 平９−153564（ＪＰ，Ａ) 特開 平10−32300（ＪＰ，Ａ) 特開 平９−74149（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/52
Claims (7)
- 【請求項１】Ａ．絶縁性支持基板の一表面には複数の配
線が形成されており、前記配線は少なくとも半導体チッ
プ電極と接続するインナ−接続部及び半導体チップ搭載
領域部を有すものであり、 Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前
記配線が形成されている箇所であって前記インナ−接続
部と導通するアウタ−接続部が設けらる箇所に、開口が
設けられており、 Ｃ．前記配線の半導体チップ搭載領域部を含めて半導体
チップが搭載される箇所に、絶縁性のフィルム状接着材
が載置形成されており、 Ｄ．前記絶縁性支持基板の前記絶縁性フィルム状接着材
が形成される箇所には、前記絶縁性のフィルム状接着材
の平板性を維持するための少なくとも１つ以上の金属パ
タ−ンが形成されている ことを特徴とする半導体パッケ−ジ用チップ支持基板。 - 【請求項２】 絶縁性支持基板の絶縁性フィルム状接着
材が載置形成される箇所に、少なくとも１個の第一の貫
通穴が設けられている請求項１記載の半導体パッケージ
用チップ支持基板。 - 【請求項３】 絶縁性支持基板には半導体チップ封止用
の封止樹脂が被覆される封止領域が設けられ、前記封止
領域には少なくとも１個の第二の貫通穴が設けられてい
る請求項１又は２記載の半導体パッケージ用チップ支持
基板。 - 【請求項４】 金属パタ−ンが複数個形成され、相互間
の間隔が１ミリメートル以下である請求項１〜３各項記
載の半導体パッケージ用チップ支持基板。 - 【請求項５】 複数個の金属パタ−ンが、均等配置され
てなる請求項４記載の半導体パッケージ用チップ支持基
板。 - 【請求項６】 請求項１〜５各項記載の半導体パッケー
ジ用チップ支持基板と、前記支持基板のフィルム状接着
材の面に搭載された半導体チップと、前記半導体チップ
を封止する樹脂封止を備える半導体装置。 - 【請求項７】 請求項１〜５各項記載の半導体パッケー
ジ用チップ支持基板のフィルム状接着材の面に半導体チ
ップを接着する工程、半導体チップ電極を配線のインナ
−接続部とワイヤーボンディングにより接続する工程、
半導体チップを樹脂封止する工程、前記支持基板の開口
にインナ−接続部と導通するアウタ−接続部を設ける工
程を備える半導体装置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20454697A JP3143081B2 (ja) | 1996-07-31 | 1997-07-30 | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-201906 | 1996-07-31 | ||
| JP20190696 | 1996-07-31 | ||
| JP20454697A JP3143081B2 (ja) | 1996-07-31 | 1997-07-30 | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000115857A Division JP3616742B2 (ja) | 1996-07-31 | 2000-04-12 | 半導体パッケージ用チップ支持基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135247A JPH10135247A (ja) | 1998-05-22 |
| JP3143081B2 true JP3143081B2 (ja) | 2001-03-07 |
Family
ID=26513071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20454697A Expired - Fee Related JP3143081B2 (ja) | 1996-07-31 | 1997-07-30 | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143081B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3128548B2 (ja) * | 1999-03-11 | 2001-01-29 | 沖電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2002027787A1 (fr) * | 2000-09-27 | 2002-04-04 | Hitachi Chemical Co., Ltd. | Plaquette de montage de semi-conducteur, procede de fabrication associe, boitier de semi-conducteur comprenant cette plaquette et procede de fabrication de celui-ci |
| KR100386209B1 (ko) * | 2001-06-28 | 2003-06-09 | 동부전자 주식회사 | 볼 그리드 어레이 패키지용 반도체 기판 |
| US9601451B2 (en) | 2015-08-11 | 2017-03-21 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Apparatus and methods for creating environmentally protective coating for integrated circuit assemblies |
-
1997
- 1997-07-30 JP JP20454697A patent/JP3143081B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10135247A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064111A (en) | Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package | |
| US5849608A (en) | Semiconductor chip package | |
| US6140708A (en) | Chip scale package and method for manufacture thereof | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| US6284566B1 (en) | Chip scale package and method for manufacture thereof | |
| JP3143081B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| JPH08264581A (ja) | パッケージ及びその製造方法 | |
| JP3616742B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| JP3247638B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JPH0964244A (ja) | 半導体装置およびその製造方法 | |
| JP3448010B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| JP3293753B2 (ja) | 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ | |
| JP3394875B2 (ja) | 半導体装置用チップ支持基板 | |
| JP3393026B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JP3445895B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JP3661822B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP3599142B2 (ja) | 半導体パッケ−ジの製造法 | |
| JP3386967B2 (ja) | 基板の検査法 | |
| KR100498175B1 (ko) | 반도체패키지용칩지지기판,반도체패키지및반도체패키지의제조법 | |
| JP3826458B2 (ja) | ダイボンディング材を接着する方法 | |
| JP3951407B2 (ja) | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |