JP3201187B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3201187B2 JP3201187B2 JP30493394A JP30493394A JP3201187B2 JP 3201187 B2 JP3201187 B2 JP 3201187B2 JP 30493394 A JP30493394 A JP 30493394A JP 30493394 A JP30493394 A JP 30493394A JP 3201187 B2 JP3201187 B2 JP 3201187B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- block
- pin
- guide pin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Connector Housings Or Holding Contact Members (AREA)
- Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子が実装され
た回路基板を絶縁性ケース枠内に収納したパワーモジュ
ールと称される半導体装置に関し、特に、多数のリード
ピンが植設されたリードピンブロックの絶縁性ケース枠
への取付け構造に関する。
た回路基板を絶縁性ケース枠内に収納したパワーモジュ
ールと称される半導体装置に関し、特に、多数のリード
ピンが植設されたリードピンブロックの絶縁性ケース枠
への取付け構造に関する。
【０００２】
【従来の技術】従来、パワーモジュール又はインテリジ
ェントパワーモジュールと称される半導体装置（半導体
モジュール）は、図４，図５に示す如く、リードフレー
ム付きの絶縁性ケース枠１０と、この絶縁性ケース枠１
０の額縁部１２の一方面側の開口段差１４に接着剤を以
て固着して開口を閉蓋する放熱性ベース板（金属板）２
０と、この放熱性ベース板２０の内面に半田等で固着さ
れた回路基板（セラミックス基板）３０，３１と、この
回路基板３０上の厚膜配線にインナーリード先端Ａが接
続したリードフレーム４０〜４５と、絶縁性ケース枠１
０の額縁部１２に取付け固定され、回路基板３１上の厚
膜配線にインナーリード先端Ｂが接続した多数のリード
ピンＰ１〜Ｐ１６を有するインサート成形のリードピン
ブロック７０と、絶縁性ケース枠１０の内部空間に充填
され、回路基板３０，リードフレーム４０〜４５のイン
ナーリード及びリードピンＰ１〜Ｐ１６のインナーリー
ドを浸漬するゲル状樹脂（シリコーン樹脂）封止材５０
と、絶縁性ケース枠１０の他面側の開口段差１８に接着
剤を以て固着して開口を閉蓋する絶縁性蓋板６０とを有
している。回路基板３０，３１にはパワートランジス
タ，ＩＧＢＴ（伝導度変調形トランジスタ），ダイオー
ド，サイリスタ等の半導体素子（チップ）３２，３４が
実装されている。リードフレーム４０〜４５のインナー
リード先端は回路基板３０の厚膜配線（ランド部）に半
田等で固着されており、その配線と対応の半導体素子３
２，３４にボンディングワイア３２ａ，３４ａで接続さ
れている。
ェントパワーモジュールと称される半導体装置（半導体
モジュール）は、図４，図５に示す如く、リードフレー
ム付きの絶縁性ケース枠１０と、この絶縁性ケース枠１
０の額縁部１２の一方面側の開口段差１４に接着剤を以
て固着して開口を閉蓋する放熱性ベース板（金属板）２
０と、この放熱性ベース板２０の内面に半田等で固着さ
れた回路基板（セラミックス基板）３０，３１と、この
回路基板３０上の厚膜配線にインナーリード先端Ａが接
続したリードフレーム４０〜４５と、絶縁性ケース枠１
０の額縁部１２に取付け固定され、回路基板３１上の厚
膜配線にインナーリード先端Ｂが接続した多数のリード
ピンＰ１〜Ｐ１６を有するインサート成形のリードピン
ブロック７０と、絶縁性ケース枠１０の内部空間に充填
され、回路基板３０，リードフレーム４０〜４５のイン
ナーリード及びリードピンＰ１〜Ｐ１６のインナーリー
ドを浸漬するゲル状樹脂（シリコーン樹脂）封止材５０
と、絶縁性ケース枠１０の他面側の開口段差１８に接着
剤を以て固着して開口を閉蓋する絶縁性蓋板６０とを有
している。回路基板３０，３１にはパワートランジス
タ，ＩＧＢＴ（伝導度変調形トランジスタ），ダイオー
ド，サイリスタ等の半導体素子（チップ）３２，３４が
実装されている。リードフレーム４０〜４５のインナー
リード先端は回路基板３０の厚膜配線（ランド部）に半
田等で固着されており、その配線と対応の半導体素子３
２，３４にボンディングワイア３２ａ，３４ａで接続さ
れている。
【０００３】リードフレーム４０〜４５は額縁部１２に
インサート成形で固着されており、額縁部１２の端子座
板４０ａ〜４５ａに外部接続の端子ねじ（図示せず）が
螺着するようになっている。
インサート成形で固着されており、額縁部１２の端子座
板４０ａ〜４５ａに外部接続の端子ねじ（図示せず）が
螺着するようになっている。
【０００４】他方、リードピンブロック７０は絶縁性ケ
ース枠１０とは別体のインサート成形品であり、図６に
示す如く、多数のリードピンＰ１〜Ｐ１６が起立した基
台部７１と、絶縁性ケース枠１０の額縁部１２の内側の
落とし込み溝１２ａ，１２ａに落とし込んだ状態で開口
段差１８のレベルの一部を形成する蓋受け段差部７２
と、この蓋受け段差部７２の形成面とは反対側面に形成
され、額縁部１２の内側面の楔状の係合爪部１２ｂに係
合する係合爪部（図示せず）と、使用時にリードピンＰ
１〜Ｐ１６の雌型コネクタ（図示せず）のガイド穴に挿
し込まれるガイドピン部Ｇ１，Ｇ２とを有している。額
縁部１２の内側面にはリードピンブロック７０の落とし
込み深さを限定する一対のブロック受け部１２ｃ，１２
ｃが形成されている。リードピンブロック７０を絶縁性
ケース枠１０とは別体に成形するのは、樹脂部分を縮小
化して樹脂のヒケ等の影響を減らし、端子としてのリー
ドピンＰ１〜Ｐ１６のピッチや起立度の精度を向上さ
せ、良品率を高めるためである。
ース枠１０とは別体のインサート成形品であり、図６に
示す如く、多数のリードピンＰ１〜Ｐ１６が起立した基
台部７１と、絶縁性ケース枠１０の額縁部１２の内側の
落とし込み溝１２ａ，１２ａに落とし込んだ状態で開口
段差１８のレベルの一部を形成する蓋受け段差部７２
と、この蓋受け段差部７２の形成面とは反対側面に形成
され、額縁部１２の内側面の楔状の係合爪部１２ｂに係
合する係合爪部（図示せず）と、使用時にリードピンＰ
１〜Ｐ１６の雌型コネクタ（図示せず）のガイド穴に挿
し込まれるガイドピン部Ｇ１，Ｇ２とを有している。額
縁部１２の内側面にはリードピンブロック７０の落とし
込み深さを限定する一対のブロック受け部１２ｃ，１２
ｃが形成されている。リードピンブロック７０を絶縁性
ケース枠１０とは別体に成形するのは、樹脂部分を縮小
化して樹脂のヒケ等の影響を減らし、端子としてのリー
ドピンＰ１〜Ｐ１６のピッチや起立度の精度を向上さ
せ、良品率を高めるためである。
【０００５】リードピンブロック７０を絶縁性ケース枠
１０に組み付ける場合は、リードピンブロック７０を落
とし込み溝１２ａ，１２ａに合わせて挿し込み、前述し
た額縁部１２の内側面の係合爪部１２ｂとリードピンブ
ロック７０の係合爪部とを係合させると、リードピンブ
ロック７０は密着的に抜け止め状態になる。この後、図
７に示す如く、ゲル状樹脂（シリコーン樹脂）封止材５
０を充填し、絶縁性ケース枠１０の開口段差１８及びリ
ードピンブロック７０の蓋受け段差部７２に接着剤を以
て絶縁性蓋板６０を固着して閉蓋する。
１０に組み付ける場合は、リードピンブロック７０を落
とし込み溝１２ａ，１２ａに合わせて挿し込み、前述し
た額縁部１２の内側面の係合爪部１２ｂとリードピンブ
ロック７０の係合爪部とを係合させると、リードピンブ
ロック７０は密着的に抜け止め状態になる。この後、図
７に示す如く、ゲル状樹脂（シリコーン樹脂）封止材５
０を充填し、絶縁性ケース枠１０の開口段差１８及びリ
ードピンブロック７０の蓋受け段差部７２に接着剤を以
て絶縁性蓋板６０を固着して閉蓋する。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
半導体モジュールのリードピンブロック７０の取付け構
造にあっては、次のような問題点があった。
半導体モジュールのリードピンブロック７０の取付け構
造にあっては、次のような問題点があった。
【０００７】 絶縁性蓋体６０を絶縁性ケース枠１０
へ固着するための加熱時或いは半導体モジュールの使用
時におけるパワー素子の発熱によりそれらを浸漬するゲ
ル状樹脂（シリコーン樹脂）封止材５０が加熱されて温
度が上昇し、ゲル状樹脂封止材５０の熱膨張が生じる。
これにより、リードピンブロック７０の基台部７１と額
縁部１２の内側面との嵌め合い隙間Ｇを介してゲル状樹
脂封止材５０が外部に滲み出たり、絶縁性蓋板６０の浮
きが生じる場合があった。
へ固着するための加熱時或いは半導体モジュールの使用
時におけるパワー素子の発熱によりそれらを浸漬するゲ
ル状樹脂（シリコーン樹脂）封止材５０が加熱されて温
度が上昇し、ゲル状樹脂封止材５０の熱膨張が生じる。
これにより、リードピンブロック７０の基台部７１と額
縁部１２の内側面との嵌め合い隙間Ｇを介してゲル状樹
脂封止材５０が外部に滲み出たり、絶縁性蓋板６０の浮
きが生じる場合があった。
【０００８】 リードピンブロック７０のリードピン
Ｐ１〜Ｐ１６は辺長１ｍｍ以下の極細の角柱であるた
め、梱包時や輸送途中の不如意な接触等で容易に曲がり
変形し易い。またガイドピン部Ｇ１，Ｇ２は樹脂部であ
るため、これは折れ易い。
Ｐ１〜Ｐ１６は辺長１ｍｍ以下の極細の角柱であるた
め、梱包時や輸送途中の不如意な接触等で容易に曲がり
変形し易い。またガイドピン部Ｇ１，Ｇ２は樹脂部であ
るため、これは折れ易い。
【０００９】そこで上記問題点に鑑み、本発明の課題
は、半導体モジュールにおいて輸送途中等でのリードピ
ンブロックのリードピン及びガイドピンの曲がりや折れ
等を防止する保護構造を実現することにある。
は、半導体モジュールにおいて輸送途中等でのリードピ
ンブロックのリードピン及びガイドピンの曲がりや折れ
等を防止する保護構造を実現することにある。
【００１０】
【００１１】
【課題を解決するための手段】 上記課題を解決するため
に、本発明は、基台部上に列状に起立した多数のリード
ピン及びそれらリードピンの両端に起立したガイドピン
部を備えたリードピンブロックと、リードフレームが延
出すると共に、上記リードピンブロックを額縁部の内側
に挿し込み固定して成る絶縁性ケース枠と、絶縁性ケー
ス枠の一方の開口を閉蓋する放熱性ベース板と、上記放
熱性ベース板の内面に固着され、上記リードフレーム又
は上記リードピンのインナーリード先端に接続する半導
体素子が実装された回路基板と、上記絶縁性ケース枠の
内部空間に充填され、上記回路基板及び上記インナーリ
ードを浸漬するゲル状樹脂封止材と、上記絶縁性ケース
枠の他方の開口を閉蓋する絶縁性蓋板とを有する半導体
装置において、上記多数のリードピン及び上記ガイドピ
ン部に対応した挿抜自在の収納孔を備えてピンを保護す
るための鞘ブロックを有して成ることを特徴とする。こ
こで、上記リードピンブロックの上記基台部上に上記鞘
ブロックの挿入深さを限定する突部を形成することが望
ましい。また、上記鞘ブロックの挿し込み当て面のうち
ガイドピン収納孔側に段差部を形成することが望まし
い。そしてまた、上記鞘ブロックは、両端に位置する第
１及び第２のガイドピン収納孔に挟まれたリードピン収
納孔の配列途中に第３のガイドピン収納孔を有すると共
に、上記第３のガイドピン収納孔の近傍に分割用窪み部
を有して成ることが望ましい。
に、本発明は、基台部上に列状に起立した多数のリード
ピン及びそれらリードピンの両端に起立したガイドピン
部を備えたリードピンブロックと、リードフレームが延
出すると共に、上記リードピンブロックを額縁部の内側
に挿し込み固定して成る絶縁性ケース枠と、絶縁性ケー
ス枠の一方の開口を閉蓋する放熱性ベース板と、上記放
熱性ベース板の内面に固着され、上記リードフレーム又
は上記リードピンのインナーリード先端に接続する半導
体素子が実装された回路基板と、上記絶縁性ケース枠の
内部空間に充填され、上記回路基板及び上記インナーリ
ードを浸漬するゲル状樹脂封止材と、上記絶縁性ケース
枠の他方の開口を閉蓋する絶縁性蓋板とを有する半導体
装置において、上記多数のリードピン及び上記ガイドピ
ン部に対応した挿抜自在の収納孔を備えてピンを保護す
るための鞘ブロックを有して成ることを特徴とする。こ
こで、上記リードピンブロックの上記基台部上に上記鞘
ブロックの挿入深さを限定する突部を形成することが望
ましい。また、上記鞘ブロックの挿し込み当て面のうち
ガイドピン収納孔側に段差部を形成することが望まし
い。そしてまた、上記鞘ブロックは、両端に位置する第
１及び第２のガイドピン収納孔に挟まれたリードピン収
納孔の配列途中に第３のガイドピン収納孔を有すると共
に、上記第３のガイドピン収納孔の近傍に分割用窪み部
を有して成ることが望ましい。
【００１２】
【００１３】
【作用】 本発明 においては、鞘ブロックをリードピンブ
ロックの多数のリードピン及びガイドピン部に収納孔を
挿し込むことにより、多数のリードピン及びガイドピン
部が全体として鞘ブロックに覆い隠されるため、輸送途
中でのピンへの直接接触等を無くすことができ、ピンの
変形や折れを防止できる。リードピンブロックの基台部
上に突部が形成されている場合は、鞘ブロックを挿入す
るその挿し込み当て面が突部に当たり、ピンの元部に隙
間が残る。このため、鞘ブロックを容易に抜き出すこと
ができる。例えば、出荷段階等においては鞘ブロックを
挿し込む前にガイドピン部が折れてしまうことが起こり
得る。このような場合、折れたガイドピン部を接着剤で
接合して修正した後、鞘ブロックを挿し込みで保護する
必要があるが、多々接着剤がガイドピン部の接合部位か
らはみ出して付着するため、鞘ブロックの挿入の中途で
きつくなる。このような接着剤による修正を行い易くす
るため、第２の手段では、鞘ブロックの挿し込み当て面
のうちガイドピン収納孔側に段差部が形成されている。
この段差部が付着した接着剤の盛り上がりの逃げ空間と
なっているので、鞘ブロックが最後まで挿入可能とな
る。第３のガイドピン収納孔と分割用窪み部を有する鞘
ブロックを用いると、異なるピン数のリードピンブロッ
クに対応してそれぞれ使用できる。ピン数が少ないリー
ドピンブロックの保護に用いるには、分割用窪み部に沿
って折り割ることで使用可能となる。
ロックの多数のリードピン及びガイドピン部に収納孔を
挿し込むことにより、多数のリードピン及びガイドピン
部が全体として鞘ブロックに覆い隠されるため、輸送途
中でのピンへの直接接触等を無くすことができ、ピンの
変形や折れを防止できる。リードピンブロックの基台部
上に突部が形成されている場合は、鞘ブロックを挿入す
るその挿し込み当て面が突部に当たり、ピンの元部に隙
間が残る。このため、鞘ブロックを容易に抜き出すこと
ができる。例えば、出荷段階等においては鞘ブロックを
挿し込む前にガイドピン部が折れてしまうことが起こり
得る。このような場合、折れたガイドピン部を接着剤で
接合して修正した後、鞘ブロックを挿し込みで保護する
必要があるが、多々接着剤がガイドピン部の接合部位か
らはみ出して付着するため、鞘ブロックの挿入の中途で
きつくなる。このような接着剤による修正を行い易くす
るため、第２の手段では、鞘ブロックの挿し込み当て面
のうちガイドピン収納孔側に段差部が形成されている。
この段差部が付着した接着剤の盛り上がりの逃げ空間と
なっているので、鞘ブロックが最後まで挿入可能とな
る。第３のガイドピン収納孔と分割用窪み部を有する鞘
ブロックを用いると、異なるピン数のリードピンブロッ
クに対応してそれぞれ使用できる。ピン数が少ないリー
ドピンブロックの保護に用いるには、分割用窪み部に沿
って折り割ることで使用可能となる。
【００１４】
【実施例】以下、図面に基づいて本発明の実施例を詳細
に説明する。
に説明する。
【００１５】図１（ａ）は本発明の実施例に係る半導体
装置（半導体モジュール）の構造を示す断面図、図１
（ｂ）は上記実施例におけるリードピンブロックの取付
け構造を示す部分断面図、図２は上記実施例におけるリ
ードピンブロックの取付け構造及び鞘ブロックを示す分
解斜視図である。
装置（半導体モジュール）の構造を示す断面図、図１
（ｂ）は上記実施例におけるリードピンブロックの取付
け構造を示す部分断面図、図２は上記実施例におけるリ
ードピンブロックの取付け構造及び鞘ブロックを示す分
解斜視図である。
【００１６】本例の半導体装置はパワーモジュール又は
インテリジェントパワーモジュールと称される半導体モ
ジュールで、図４に示す如くと同様の平面構造を有して
いる。この半導体モジュールは、リードフレーム付きの
絶縁性ケース枠１０と、この絶縁性ケース枠１０の額縁
部１２の一方面側の開口段差１４に接着剤を以て固着し
て開口を閉蓋する放熱性ベース板（金属板）２０と、こ
の放熱性ベース板２０の内面に半田等で固着された回路
基板（セラミックス基板）３０，３１と、この回路基板
３０上の厚膜配線にインナーリード先端Ａが接続したリ
ードフレーム４１，４２〜４５と、絶縁性ケース枠１０
の額縁部１２に取付け固定され、回路基板３１上の厚膜
配線にインナーリード先端Ｂが接続した多数のリードピ
ンＰ１〜Ｐ１６を有するインサート成形のリードピンブ
ロック８０と、絶縁性ケース枠１０の内部空間に充填さ
れ、回路基板３０，リードフレーム４０〜４５のインナ
ーリード及びリードピンＰ１〜Ｐ１６のインナーリード
を浸漬するゲル状樹脂（シリコーン樹脂）封止材５０
と、絶縁性ケース枠１０の他面側の開口段差１８に接着
剤を以て固着して開口を閉蓋する絶縁性蓋板６０とを有
している。回路基板３０，３１にはパワートランジス
タ，ＩＧＢＴ（伝導度変調形トランジスタ），ダイオー
ド，サイリスタ等の半導体素子（チップ）３２，３４が
実装されており、リードフレーム４０〜４５のインナー
リード先端は回路基板３０の厚膜配線（ランド部）に半
田等で固着されており、その配線と対応の半導体素子３
２，３４にボンディングワイア３２ａ，３４ａで接続さ
れている。リードフレーム４０〜４５は額縁部１２にイ
ンサート成形で固着されており、額縁部１２の端子座板
４１ａ，４３ａ〜４５ａに外部接続の端子ねじ（図示せ
ず）が螺着するようになっている。
インテリジェントパワーモジュールと称される半導体モ
ジュールで、図４に示す如くと同様の平面構造を有して
いる。この半導体モジュールは、リードフレーム付きの
絶縁性ケース枠１０と、この絶縁性ケース枠１０の額縁
部１２の一方面側の開口段差１４に接着剤を以て固着し
て開口を閉蓋する放熱性ベース板（金属板）２０と、こ
の放熱性ベース板２０の内面に半田等で固着された回路
基板（セラミックス基板）３０，３１と、この回路基板
３０上の厚膜配線にインナーリード先端Ａが接続したリ
ードフレーム４１，４２〜４５と、絶縁性ケース枠１０
の額縁部１２に取付け固定され、回路基板３１上の厚膜
配線にインナーリード先端Ｂが接続した多数のリードピ
ンＰ１〜Ｐ１６を有するインサート成形のリードピンブ
ロック８０と、絶縁性ケース枠１０の内部空間に充填さ
れ、回路基板３０，リードフレーム４０〜４５のインナ
ーリード及びリードピンＰ１〜Ｐ１６のインナーリード
を浸漬するゲル状樹脂（シリコーン樹脂）封止材５０
と、絶縁性ケース枠１０の他面側の開口段差１８に接着
剤を以て固着して開口を閉蓋する絶縁性蓋板６０とを有
している。回路基板３０，３１にはパワートランジス
タ，ＩＧＢＴ（伝導度変調形トランジスタ），ダイオー
ド，サイリスタ等の半導体素子（チップ）３２，３４が
実装されており、リードフレーム４０〜４５のインナー
リード先端は回路基板３０の厚膜配線（ランド部）に半
田等で固着されており、その配線と対応の半導体素子３
２，３４にボンディングワイア３２ａ，３４ａで接続さ
れている。リードフレーム４０〜４５は額縁部１２にイ
ンサート成形で固着されており、額縁部１２の端子座板
４１ａ，４３ａ〜４５ａに外部接続の端子ねじ（図示せ
ず）が螺着するようになっている。
【００１７】リードピンブロック８０は絶縁性ケース枠
１０とは別体のインサート成形品であり、図２に示す如
く、多数のリードピンＰ１〜Ｐ１６が起立した基台部
（端子台部）８１と、絶縁性ケース枠１０の額縁部１２
の内側の落とし込み溝１２ａ，１２ａに落とし込んだ状
態で開口段差１８のレベルの一部を形成する蓋受け段差
部８２と、この蓋受け段差部８２の形成面とは反対側面
に形成され、額縁部１２の内側面の楔状の係合爪部１２
ｂに係合する係合爪部８１ａ（図１（ｂ）参照）と、使
用時にリードピンＰ１〜Ｐ１６の雌型コネクタ（図示せ
ず）のガイド穴に挿し込まれるガイドピン部Ｇ１，Ｇ２
と、蓋受け段差部８２に凹所８２ａから係合爪部８１ａ
の段差部位にかけて基台部８１を厚さ方向に貫通したエ
ア抜き孔８３と、基台部８１上に形成された複数の突部
８４とを有している。リードピンブロック８０を絶縁性
ケース枠１０に組み付ける場合は、リードピンブロック
８０を落とし込み溝１２ａ，１２ａに合わせて挿し込
み、額縁部１２の内側面の係合爪部１２ｂとリードピン
ブロック８０の係合爪部８１ａとを係合させると、リー
ドピンブロック８０は密着的に抜け止め状態になるが、
本例では、リードピンブロック８０と額縁部１２との隙
間Ｇがケース内部空間側で接着剤等のシール部材８５を
以て閉塞されている。そしてケース内部空間と外気とは
エア抜き孔８３を介して連通状態になっている。
１０とは別体のインサート成形品であり、図２に示す如
く、多数のリードピンＰ１〜Ｐ１６が起立した基台部
（端子台部）８１と、絶縁性ケース枠１０の額縁部１２
の内側の落とし込み溝１２ａ，１２ａに落とし込んだ状
態で開口段差１８のレベルの一部を形成する蓋受け段差
部８２と、この蓋受け段差部８２の形成面とは反対側面
に形成され、額縁部１２の内側面の楔状の係合爪部１２
ｂに係合する係合爪部８１ａ（図１（ｂ）参照）と、使
用時にリードピンＰ１〜Ｐ１６の雌型コネクタ（図示せ
ず）のガイド穴に挿し込まれるガイドピン部Ｇ１，Ｇ２
と、蓋受け段差部８２に凹所８２ａから係合爪部８１ａ
の段差部位にかけて基台部８１を厚さ方向に貫通したエ
ア抜き孔８３と、基台部８１上に形成された複数の突部
８４とを有している。リードピンブロック８０を絶縁性
ケース枠１０に組み付ける場合は、リードピンブロック
８０を落とし込み溝１２ａ，１２ａに合わせて挿し込
み、額縁部１２の内側面の係合爪部１２ｂとリードピン
ブロック８０の係合爪部８１ａとを係合させると、リー
ドピンブロック８０は密着的に抜け止め状態になるが、
本例では、リードピンブロック８０と額縁部１２との隙
間Ｇがケース内部空間側で接着剤等のシール部材８５を
以て閉塞されている。そしてケース内部空間と外気とは
エア抜き孔８３を介して連通状態になっている。
【００１８】本例ではリードピンブロック８０を額縁部
１２の落とし込み溝１２ａ，１２ａに挿し込んで組み付
けた状態において、額縁部１２との嵌め合い隙間Ｇがシ
ール部材８５を以て内部空間側で閉塞されている。この
ため、半導体素子３２，３４等の発熱によりゲル状樹脂
封止材５０の温度が上昇して熱膨張しても、この隙間Ｇ
から滲み出ることはない。ゲル状樹脂封止材５０が熱膨
張すると内部空間の残留空気の空気圧が高まるが、エア
抜き孔８３が形成されているので、内圧は上昇せず、ゲ
ル状樹脂封止材５０の自由表面レベルが上昇するに留ま
る。このため、過度な熱応力の発生を抑制でき、信頼性
が向上する。そしてまた、絶縁性蓋板６０の浮き上がり
を防止することができる。特に本例においては、エア抜
き孔８３を係合爪部８１ａの段差部位に開けてある。こ
のため、ケース側の係合爪部１２ｂの隙間を介して外部
に確実に連通している。また、スライダー金型を用いず
にリードピンブロックのインサート成形を行い、その成
形品の係合爪部８１ａの段差部位に貫通孔を開ければ、
エア抜き孔８３を有するリードピンブロック８０を製造
できる。スライダー金型の使用を無くすことができるた
め、製造コストの低廉化に寄与する。
１２の落とし込み溝１２ａ，１２ａに挿し込んで組み付
けた状態において、額縁部１２との嵌め合い隙間Ｇがシ
ール部材８５を以て内部空間側で閉塞されている。この
ため、半導体素子３２，３４等の発熱によりゲル状樹脂
封止材５０の温度が上昇して熱膨張しても、この隙間Ｇ
から滲み出ることはない。ゲル状樹脂封止材５０が熱膨
張すると内部空間の残留空気の空気圧が高まるが、エア
抜き孔８３が形成されているので、内圧は上昇せず、ゲ
ル状樹脂封止材５０の自由表面レベルが上昇するに留ま
る。このため、過度な熱応力の発生を抑制でき、信頼性
が向上する。そしてまた、絶縁性蓋板６０の浮き上がり
を防止することができる。特に本例においては、エア抜
き孔８３を係合爪部８１ａの段差部位に開けてある。こ
のため、ケース側の係合爪部１２ｂの隙間を介して外部
に確実に連通している。また、スライダー金型を用いず
にリードピンブロックのインサート成形を行い、その成
形品の係合爪部８１ａの段差部位に貫通孔を開ければ、
エア抜き孔８３を有するリードピンブロック８０を製造
できる。スライダー金型の使用を無くすことができるた
め、製造コストの低廉化に寄与する。
【００１９】図２に示す如く、樹脂製の鞘ブロック９０
は、多数のリードピンＰ１〜１６及びガイドピン部Ｇ
１，Ｇ２に対応した挿抜自在のリードピン収納貫通孔ｈ
１〜ｈ２２，ガイドピンリードピン収納貫通孔Ｈ１，Ｈ
２を備えている。そしてこの鞘ブロック９０の挿し込み
当て面９０ａのうちガイドピン収納貫通孔Ｈ１，２側に
は２段の段差部９２が形成されている。
は、多数のリードピンＰ１〜１６及びガイドピン部Ｇ
１，Ｇ２に対応した挿抜自在のリードピン収納貫通孔ｈ
１〜ｈ２２，ガイドピンリードピン収納貫通孔Ｈ１，Ｈ
２を備えている。そしてこの鞘ブロック９０の挿し込み
当て面９０ａのうちガイドピン収納貫通孔Ｈ１，２側に
は２段の段差部９２が形成されている。
【００２０】鞘ブロック９０をリードピンブロック８０
の多数のリードピンＰ１〜Ｐ１６及びガイドピン部Ｇ
１，Ｇ２に挿し込むことにより、多数のリードピン及び
ガイドピン部が全体として鞘ブロック９０に覆い隠され
る。このため、輸送途中でのピンへの直接接触等を無く
すことができ、ピンの変形や折れを防止できる。本例に
おいては、リードピンブロック８０の基台部８１上に、
アームの一辺の回路端子群の沿面距離を確保するための
突部８４が形成されている。鞘ブロック９０を挿入する
とその挿し込み当て面９０ａが突部８４に当たり、ピン
の元部に隙間が残る。このため、挿し込まれた鞘ブロッ
ク９０を容易に抜き出すことができる。ガイドピン部Ｇ
１，Ｇ２が折れてしまうことがあるが、かかる場合、折
れたガイドピン部を接着剤で接合して修正する。しか
し、多々接着剤がガイドピン部の接合部位からはみ出し
て付着するため、鞘ブロック９０の挿入の中途できつく
なり易い。そこで、本例では鞘ブロック９０の挿し込み
当て面９０ａのうちガイドピン収納孔Ｈ１，Ｈ２側に段
差部９２，９２が形成されており、接着剤の盛り上がり
の逃げ部となっている。従って、修正後も鞘ブロック９
０のスムーズな挿入が可能となっている。
の多数のリードピンＰ１〜Ｐ１６及びガイドピン部Ｇ
１，Ｇ２に挿し込むことにより、多数のリードピン及び
ガイドピン部が全体として鞘ブロック９０に覆い隠され
る。このため、輸送途中でのピンへの直接接触等を無く
すことができ、ピンの変形や折れを防止できる。本例に
おいては、リードピンブロック８０の基台部８１上に、
アームの一辺の回路端子群の沿面距離を確保するための
突部８４が形成されている。鞘ブロック９０を挿入する
とその挿し込み当て面９０ａが突部８４に当たり、ピン
の元部に隙間が残る。このため、挿し込まれた鞘ブロッ
ク９０を容易に抜き出すことができる。ガイドピン部Ｇ
１，Ｇ２が折れてしまうことがあるが、かかる場合、折
れたガイドピン部を接着剤で接合して修正する。しか
し、多々接着剤がガイドピン部の接合部位からはみ出し
て付着するため、鞘ブロック９０の挿入の中途できつく
なり易い。そこで、本例では鞘ブロック９０の挿し込み
当て面９０ａのうちガイドピン収納孔Ｈ１，Ｈ２側に段
差部９２，９２が形成されており、接着剤の盛り上がり
の逃げ部となっている。従って、修正後も鞘ブロック９
０のスムーズな挿入が可能となっている。
【００２１】図３（ａ）は上記実施例において使用する
別の鞘ブロックを示す平面図、図３（ｂ）はその正面図
である。この鞘ブロック１００は、両端に位置する第１
及び第２のガイドピン収納貫通孔Ｈ１，Ｈ２を有してお
り、それらに挟まれたリードピン収納貫通孔Ｐ１〜３６
の配列途中に第３のガイドピン収納貫通孔Ｈ３が形成さ
れている。第１のガイドピン収納貫通孔Ｈ１と第３のガ
イドピン収納貫通孔Ｈ３との間にはリードピン収納貫通
孔ｈ１〜２５が配列されている。鞘ブロック１００の表
裏面のうち第３のガイドピン収納貫通孔Ｈ３とリードピ
ン収納貫通孔ｈ２６との間には分割用窪み部１００ａ，
１００ａが形成されている。なお、１０２は挿し込み当
て面１００ｂのうちガイドピン収納貫通孔Ｈ１，Ｈ２，
Ｈ３近傍に形成された段差部である。
別の鞘ブロックを示す平面図、図３（ｂ）はその正面図
である。この鞘ブロック１００は、両端に位置する第１
及び第２のガイドピン収納貫通孔Ｈ１，Ｈ２を有してお
り、それらに挟まれたリードピン収納貫通孔Ｐ１〜３６
の配列途中に第３のガイドピン収納貫通孔Ｈ３が形成さ
れている。第１のガイドピン収納貫通孔Ｈ１と第３のガ
イドピン収納貫通孔Ｈ３との間にはリードピン収納貫通
孔ｈ１〜２５が配列されている。鞘ブロック１００の表
裏面のうち第３のガイドピン収納貫通孔Ｈ３とリードピ
ン収納貫通孔ｈ２６との間には分割用窪み部１００ａ，
１００ａが形成されている。なお、１０２は挿し込み当
て面１００ｂのうちガイドピン収納貫通孔Ｈ１，Ｈ２，
Ｈ３近傍に形成された段差部である。
【００２２】この鞘ブロック１００は異なるピン数のリ
ードピンブロックに対応してそれぞれ使用できる。３６
ピンのリードピンブロックを保護するには図３に示す状
態で使用するが、２５ピンのリードピンブロックの保護
に用いるには、分割用窪み部１００ａに沿って折り割
り、第１及び第３のガイドピン収納貫通孔Ｈ１，Ｈ３の
あるブロック側を利用する。金型コストの削減に繋が
る。
ードピンブロックに対応してそれぞれ使用できる。３６
ピンのリードピンブロックを保護するには図３に示す状
態で使用するが、２５ピンのリードピンブロックの保護
に用いるには、分割用窪み部１００ａに沿って折り割
り、第１及び第３のガイドピン収納貫通孔Ｈ１，Ｈ３の
あるブロック側を利用する。金型コストの削減に繋が
る。
【００２３】
【発明の効果】以上説明したように、本発明はリードピ
ンブロックのピンを覆い隠す鞘型保護構造に特徴を有し
ている。従って次の効果を奏する。
ンブロックのピンを覆い隠す鞘型保護構造に特徴を有し
ている。従って次の効果を奏する。
【００２４】
【００２５】
【００２６】 本発明においては、鞘ブロックをリー
ドピンブロックの多数のリードピン及びガイドピン部に
収納孔を挿し込むことにより、多数のリードピン及びガ
イドピン部が全体として鞘ブロックに覆い隠されるた
め、輸送途中でのピンへの直接接触等を無くすことがで
き、ピンの変形や折れを防止できる。
ドピンブロックの多数のリードピン及びガイドピン部に
収納孔を挿し込むことにより、多数のリードピン及びガ
イドピン部が全体として鞘ブロックに覆い隠されるた
め、輸送途中でのピンへの直接接触等を無くすことがで
き、ピンの変形や折れを防止できる。
【００２７】 リードピンブロックの基台部上に突部
が形成されている場合は、鞘ブロックを挿入するその挿
し込み当て面が突部に当たり、ピンの元部に隙間が残る
ため、鞘ブロックを容易に抜き出すことができる。
が形成されている場合は、鞘ブロックを挿入するその挿
し込み当て面が突部に当たり、ピンの元部に隙間が残る
ため、鞘ブロックを容易に抜き出すことができる。
【００２８】 鞘ブロックの挿し込み当て面のうちガ
イドピン収納孔側に段差部が形成されていると、この段
差部が折れたガイドピンの修正時に付着した接着剤の盛
り上がりの逃げ空間となっているので、鞘ブロックが最
後まで挿入可能となる。
イドピン収納孔側に段差部が形成されていると、この段
差部が折れたガイドピンの修正時に付着した接着剤の盛
り上がりの逃げ空間となっているので、鞘ブロックが最
後まで挿入可能となる。
【００２９】 第３のガイドピン収納孔と分割用窪み
部を有する鞘ブロックを用いると、異なるピン数のリー
ドピンブロックに対応してそれぞれ使用できる。ピン数
が少ないリードピンブロックの保護に用いるには、分割
用窪み部に沿って折り割ることで使用可能となる。
部を有する鞘ブロックを用いると、異なるピン数のリー
ドピンブロックに対応してそれぞれ使用できる。ピン数
が少ないリードピンブロックの保護に用いるには、分割
用窪み部に沿って折り割ることで使用可能となる。
【図１】（ａ）は本発明の実施例に係る半導体装置（半
導体モジュール）の構造を示す断面図、（ｂ）は上記実
施例におけるリードピンブロックの取付け構造を示す部
分断面図である。
導体モジュール）の構造を示す断面図、（ｂ）は上記実
施例におけるリードピンブロックの取付け構造を示す部
分断面図である。
【図２】上記実施例におけるリードピンブロックの取付
け構造及び鞘ブロックを示す分解斜視図である。
け構造及び鞘ブロックを示す分解斜視図である。
【図３】（ａ）は上記実施例において使用する別の鞘ブ
ロックを示す平面図、（ｂ）はその正面図である。
ロックを示す平面図、（ｂ）はその正面図である。
【図４】パワーモジュールと称される半導体装置の従来
例の構造を示す平面図である。
例の構造を示す平面図である。
【図５】図４のＱ−Ｑ′線に沿って切断した状態を示す
断面図である。
断面図である。
【図６】同従来例におけるリードピンブロックの取付け
構造を示す部分断面図である。
構造を示す部分断面図である。
【図７】同従来例におけるリードピンブロックの取付け
構造を示す分解斜視図である。
構造を示す分解斜視図である。
１０…絶縁性ケース枠 １２…額縁部 １２ａ…落とし込み溝 １２ｂ，８１ａ…係合爪部 １２ｃ…ブロック受け部 １４，１８…開口段差 ２０…放熱性ベース板 ３０，３１…回路基板 ３２，３４…半導体素子（チップ） ３２ａ，３４ａ…ボンディングワイア ４０〜４５…リードフレーム ４０ａ〜４０ａ…端子座板 ５０…ゲル状樹脂封止材（シリコーン樹脂） ６０…絶縁性蓋板 Ａ，Ｂ…インナーリード先端 Ｐ１〜Ｐ１６…リードピン ８０…リードピンブロック ８１…基台部（端子台部） ８２…蓋受け段差部 Ｇ１，２…ガイドピン部 ８２ａ…凹所 ８３……エア抜き孔 ８４…突部 ８５…シール部材 Ｇ…隙間 ９０，１００…鞘ブロック ９０ａ，１００ｂ…挿し込み当て面 ９２，１０２…段差部 ｈ１〜ｈ２５…リードピン収納貫通孔 Ｈ１，Ｈ２，Ｈ３…ガイドピン収納貫通孔 １００ａ…分割用窪み部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/04
Claims (4)
- 【請求項１】 基台部上に列状に起立した多数のリード
ピン及びそれらリードピンの両端に起立したガイドピン
部を備えたリードピンブロックと、リードフレームが延
出すると共に、前記リードピンブロックを額縁部の内側
に挿し込み固定して成る絶縁性ケース枠と、絶縁性ケー
ス枠の一方の開口を閉蓋する放熱性ベース板と、前記放
熱性ベース板の内面に固着され、前記リードフレーム又
は前記リードピンのインナーリード先端に接続する半導
体素子が実装された回路基板と、前記絶縁性ケース枠の
内部空間に充填され、前記回路基板及び前記インナーリ
ードを浸漬するゲル状樹脂封止材と、前記絶縁性ケース
枠の他方の開口を閉蓋する絶縁性蓋板とを有する半導体
装置において、 前記多数のリードピン及び前記ガイドピン部に対応した
挿抜自在の収納孔を備えてピンを保護するための鞘ブロ
ックを有して成ることを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、
前記リードピンブロックの前記基台部上に前記鞘ブロッ
クの挿入深さを限定する突部が形成されて成ることを特
徴とする半導体装置。 - 【請求項３】 請求項１又は請求項２に記載の半導体装
置において、前記鞘ブロックの挿し込み当て面のうちガ
イドピン収納孔側には段差部が形成されて成ることを特
徴とする半導体装置。 - 【請求項４】 請求項１乃至請求項３のいずれか一項に
記載の半導体装置において、前記鞘ブロックは、両端に
位置する第１及び第２のガイドピン収納孔に挟まれたリ
ードピン収納孔の配列途中に第３のガイドピン収納孔を
有すると共に、前記第３のガイドピン収納孔の近傍に分
割用窪み部を有して成ることを特徴とする半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30493394A JP3201187B2 (ja) | 1994-12-08 | 1994-12-08 | 半導体装置 |
| US08/566,956 US5625536A (en) | 1994-12-08 | 1995-12-04 | Semiconductor device |
| DE69522182T DE69522182T2 (de) | 1994-12-08 | 1995-12-07 | Halbleitergehäuse mit mehreren Chips |
| EP95308874A EP0716450B1 (en) | 1994-12-08 | 1995-12-07 | Semiconductor housing comprising a plurality of chips |
| EP97119007A EP0825649B1 (en) | 1994-12-08 | 1995-12-07 | Method of protecting during transportation the lead pins and guide pins of semiconductor devices |
| DE69532457T DE69532457T2 (de) | 1994-12-08 | 1995-12-07 | Schutzverfahren für Leiter- oder Führungsstifte von Halbleiteranordnungen während des Transports |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30493394A JP3201187B2 (ja) | 1994-12-08 | 1994-12-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08162571A JPH08162571A (ja) | 1996-06-21 |
| JP3201187B2 true JP3201187B2 (ja) | 2001-08-20 |
Family
ID=17939068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30493394A Expired - Lifetime JP3201187B2 (ja) | 1994-12-08 | 1994-12-08 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5625536A (ja) |
| EP (2) | EP0716450B1 (ja) |
| JP (1) | JP3201187B2 (ja) |
| DE (2) | DE69532457T2 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19601518B4 (de) | 1996-01-17 | 2016-05-12 | Wabco Gmbh | Gehäuse für eine elektrische Baugruppe |
| JP3168901B2 (ja) * | 1996-02-22 | 2001-05-21 | 株式会社日立製作所 | パワー半導体モジュール |
| US6147869A (en) * | 1997-11-24 | 2000-11-14 | International Rectifier Corp. | Adaptable planar module |
| US6078501A (en) * | 1997-12-22 | 2000-06-20 | Omnirel Llc | Power semiconductor module |
| EP0924845A3 (en) * | 1997-12-22 | 2001-05-23 | Omnirel LLC | Power semiconductor module |
| JPH11297906A (ja) * | 1998-03-23 | 1999-10-29 | Motorola Inc | 電子アセンブリおよび製造方法 |
| US6093353A (en) * | 1998-08-03 | 2000-07-25 | Lear Automotive Dearborn, Inc. | Method of forming electrical components |
| US6166464A (en) * | 1998-08-24 | 2000-12-26 | International Rectifier Corp. | Power module |
| JP3521785B2 (ja) * | 1999-02-05 | 2004-04-19 | 株式会社日立製作所 | 樹脂封止した半導体装置 |
| WO2000055917A1 (de) * | 1999-03-17 | 2000-09-21 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Leistungshalbleitermodul |
| JP3747699B2 (ja) * | 1999-08-06 | 2006-02-22 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
| JP2001144403A (ja) * | 1999-11-11 | 2001-05-25 | Yazaki Corp | 電気部品の放熱実装構造及び電気部品の実装方法 |
| US6420652B1 (en) * | 2000-05-22 | 2002-07-16 | Cinch Connectors, Inc. | Plastic bushing |
| JP4151209B2 (ja) * | 2000-08-29 | 2008-09-17 | 三菱電機株式会社 | 電力用半導体装置 |
| JP4087556B2 (ja) * | 2000-11-14 | 2008-05-21 | 三菱電機株式会社 | パワーモジュール |
| DE10232566B4 (de) * | 2001-07-23 | 2015-11-12 | Fuji Electric Co., Ltd. | Halbleiterbauteil |
| DE10139287A1 (de) * | 2001-08-09 | 2003-03-13 | Bombardier Transp Gmbh | Halbleitermodul |
| JP3569246B2 (ja) * | 2001-09-28 | 2004-09-22 | 株式会社東芝 | カード状の電子機器 |
| EP1318547B1 (de) * | 2001-12-06 | 2013-04-17 | ABB Research Ltd. | Leistungshalbleiter-Modul |
| US6560110B1 (en) * | 2002-02-22 | 2003-05-06 | Delphi Technologies, Inc. | Corrosive resistant flip chip thermal management structure |
| DE10258570B4 (de) * | 2002-12-14 | 2005-11-03 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul |
| JP2005191147A (ja) * | 2003-12-24 | 2005-07-14 | Sanyo Electric Co Ltd | 混成集積回路装置の製造方法 |
| US7149088B2 (en) * | 2004-06-18 | 2006-12-12 | International Rectifier Corporation | Half-bridge power module with insert molded heatsinks |
| JP4271112B2 (ja) * | 2004-09-21 | 2009-06-03 | 株式会社東芝 | 半導体装置 |
| WO2006095852A1 (ja) * | 2005-03-10 | 2006-09-14 | Kyocera Corporation | 電子部品モジュール及びその製造方法 |
| DE102005018116B4 (de) * | 2005-04-19 | 2009-07-02 | Infineon Technologies Ag | Leistungshalbleitermodul |
| DE102005039946A1 (de) * | 2005-08-24 | 2007-03-01 | Semikron Elektronik Gmbh & Co. Kg | Anordnung mit Leistungshalbleitermodul und mit Anschlussverbinder |
| JP5041798B2 (ja) * | 2006-12-15 | 2012-10-03 | 三菱電機株式会社 | 半導体装置 |
| KR101391925B1 (ko) * | 2007-02-28 | 2014-05-07 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형 |
| JP4934558B2 (ja) * | 2007-09-27 | 2012-05-16 | オンセミコンダクター・トレーディング・リミテッド | 回路装置 |
| JP5261635B2 (ja) * | 2007-10-31 | 2013-08-14 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
| US7773379B2 (en) * | 2007-10-23 | 2010-08-10 | Tyco Electronics Corporation | Module assembly having heat transfer plate |
| JP5183642B2 (ja) | 2007-12-20 | 2013-04-17 | アイシン・エィ・ダブリュ株式会社 | 半導体装置およびその製造方法 |
| JP4911725B2 (ja) * | 2008-02-18 | 2012-04-04 | 三菱電機株式会社 | 半導体装置 |
| DE102008012570B4 (de) * | 2008-03-04 | 2014-02-13 | Infineon Technologies Ag | Leistungshalbleitermodul-System, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung |
| JP5500718B2 (ja) * | 2010-03-05 | 2014-05-21 | 株式会社ケーヒン | 半導体装置 |
| JP5176190B2 (ja) * | 2010-03-11 | 2013-04-03 | 三菱電機株式会社 | 半導体装置 |
| JP5651505B2 (ja) * | 2011-03-10 | 2015-01-14 | 矢崎総業株式会社 | 電線引き出し部分の防水構造 |
| JP2014203978A (ja) * | 2013-04-05 | 2014-10-27 | 三菱電機株式会社 | パワーモジュール |
| US9000296B2 (en) * | 2013-06-21 | 2015-04-07 | Baker Hughes Incorporated | Electronics frame with shape memory seal elements |
| JP2015103540A (ja) * | 2013-11-21 | 2015-06-04 | 日本インター株式会社 | パワー半導体モジュール |
| JP6547354B2 (ja) | 2015-03-20 | 2019-07-24 | 富士電機株式会社 | 半導体モジュールおよび樹脂ケース |
| JP6485257B2 (ja) | 2015-07-01 | 2019-03-20 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| US12127362B2 (en) * | 2016-06-20 | 2024-10-22 | Black & Decker Inc. | Encapsulated printed circuit board and a method of encapsulating a printed circuit board |
| JP6984127B2 (ja) * | 2016-12-28 | 2021-12-17 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2019008828A1 (ja) * | 2017-07-03 | 2019-01-10 | 三菱電機株式会社 | 半導体装置 |
| JP6866913B2 (ja) * | 2019-10-24 | 2021-04-28 | 三菱電機株式会社 | 半導体装置 |
| JP7257978B2 (ja) * | 2020-01-20 | 2023-04-14 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4330683A (en) * | 1980-12-03 | 1982-05-18 | Bell Telephone Laboratories, Incorporated | Encapsulation for semiconductor device |
| JPS6139557A (ja) * | 1984-07-31 | 1986-02-25 | Hitachi Ltd | 半導体デバイスのリ−ドピンの曲り検出装置 |
| US4928824A (en) * | 1987-09-15 | 1990-05-29 | Barasch Stephen T | Hypodermic needle sheath protection shield apparatus |
| JPH02222565A (ja) * | 1989-02-23 | 1990-09-05 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0810744B2 (ja) * | 1989-08-28 | 1996-01-31 | 三菱電機株式会社 | 半導体装置 |
| US5012386A (en) * | 1989-10-27 | 1991-04-30 | Motorola, Inc. | High performance overmolded electronic package |
| US5173766A (en) * | 1990-06-25 | 1992-12-22 | Lsi Logic Corporation | Semiconductor device package and method of making such a package |
| EP0476355B1 (en) * | 1990-09-05 | 1994-08-10 | THOMAS & BETTS CORPORATION | Transportation protection and insertion device for multiconductor cables |
| EP0513410B1 (de) * | 1991-05-15 | 1993-12-15 | IXYS Semiconductor GmbH | Leistungshalbleitermodul und Verfahren zur Herstellung eines solchen Moduls |
| JP2956363B2 (ja) * | 1992-07-24 | 1999-10-04 | 富士電機株式会社 | パワー半導体装置 |
| JP2774906B2 (ja) * | 1992-09-17 | 1998-07-09 | 三菱電機株式会社 | 薄形半導体装置及びその製造方法 |
| JPH06268102A (ja) * | 1993-01-13 | 1994-09-22 | Fuji Electric Co Ltd | 樹脂封止形半導体装置 |
| EP0609528A1 (en) * | 1993-02-01 | 1994-08-10 | Motorola, Inc. | Low inductance semiconductor package |
| US5467253A (en) * | 1994-06-30 | 1995-11-14 | Motorola, Inc. | Semiconductor chip package and method of forming |
-
1994
- 1994-12-08 JP JP30493394A patent/JP3201187B2/ja not_active Expired - Lifetime
-
1995
- 1995-12-04 US US08/566,956 patent/US5625536A/en not_active Expired - Fee Related
- 1995-12-07 EP EP95308874A patent/EP0716450B1/en not_active Expired - Lifetime
- 1995-12-07 DE DE69532457T patent/DE69532457T2/de not_active Expired - Lifetime
- 1995-12-07 EP EP97119007A patent/EP0825649B1/en not_active Expired - Lifetime
- 1995-12-07 DE DE69522182T patent/DE69522182T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69532457D1 (de) | 2004-02-19 |
| EP0716450B1 (en) | 2001-08-16 |
| EP0825649A3 (en) | 1999-07-28 |
| DE69522182D1 (de) | 2001-09-20 |
| DE69532457T2 (de) | 2004-07-01 |
| US5625536A (en) | 1997-04-29 |
| EP0825649B1 (en) | 2004-01-14 |
| JPH08162571A (ja) | 1996-06-21 |
| EP0716450A1 (en) | 1996-06-12 |
| DE69522182T2 (de) | 2002-04-18 |
| EP0825649A2 (en) | 1998-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3201187B2 (ja) | 半導体装置 | |
| US5530295A (en) | Drop-in heat sink | |
| US10595393B2 (en) | Electronic unit and method of making the same | |
| JP7003289B2 (ja) | 基板収納筐体 | |
| JPH0221645A (ja) | 半導体集積回路デバイス用の端部で実装するサーフェス・マウント・パッケージ | |
| KR950030323A (ko) | 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈 | |
| EP0411015A1 (en) | Pre-formed chip carrier cavity package | |
| JPS5999753A (ja) | 電力用トランジスタモジユ−ル | |
| US4503452A (en) | Plastic encapsulated semiconductor device and method for manufacturing the same | |
| US7476966B2 (en) | Semiconductor module | |
| JPH02197139A (ja) | Ｉｃカードのための集積回路の封止方法 | |
| EP1533839B1 (en) | Semiconductor device with a gel-filled case | |
| US4012768A (en) | Semiconductor package | |
| CN113284857A (zh) | 用于半导体封装件的外壳及相关方法 | |
| KR960039449A (ko) | 반도체 패키지, 리드프레임 및 제조방법 | |
| JPS6348183B2 (ja) | ||
| US6396133B1 (en) | Semiconductor device with heat-dissipating lead-frame and process of manufacturing same | |
| JP4859144B2 (ja) | 金属箔抵抗器 | |
| EP0845801B1 (en) | Process for manufacturing a plastic package for electronic devices having an heat dissipator | |
| JPH08162569A (ja) | 半導体装置 | |
| JP3785126B2 (ja) | 半導体装置 | |
| JPH1050897A (ja) | 半導体装置 | |
| JP3284604B2 (ja) | 放熱板付樹脂封止半導体装置の製造方法 | |
| JP2771746B2 (ja) | 半導体装置 | |
| JPS6094746A (ja) | 集積回路の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |