[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2747260B2 - セラミック複合リードフレーム及びそれを用いた半導体 装置 - Google Patents

セラミック複合リードフレーム及びそれを用いた半導体 装置

Info

Publication number
JP2747260B2
JP2747260B2 JP7282933A JP28293395A JP2747260B2 JP 2747260 B2 JP2747260 B2 JP 2747260B2 JP 7282933 A JP7282933 A JP 7282933A JP 28293395 A JP28293395 A JP 28293395A JP 2747260 B2 JP2747260 B2 JP 2747260B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
island
pellet
lead frame
looping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7282933A
Other languages
English (en)
Other versions
JPH09129810A (ja
Inventor
直人 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP7282933A priority Critical patent/JP2747260B2/ja
Publication of JPH09129810A publication Critical patent/JPH09129810A/ja
Application granted granted Critical
Publication of JP2747260B2 publication Critical patent/JP2747260B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、セラミック複合リ
ードフレーム及びそれを用いた半導体装置に関し、特に
中継ボンディングを行う中継基板付セラミック複合リー
ドフレーム及びそれを用いた半導体装置に関する。
【０００２】
【従来の技術】従来の技術としては、その一例として特
開昭６１−２３７４５９号公報の第１図に開示されてい
る様に、アイランド部に絶縁被膜を形成しその上に中継
電極層を形成してボンディングワイヤ（以下、ワイヤと
記す）による結線を行っている。この絶縁層及び中継電
極層を形成するためには、マスクパターンを利用しそれ
ぞれ別工程にて製造されている。また、絶縁層と中継電
極層が共にアイランド上に形成されているので、ワイヤ
による結線は、インナリード先端部と中継電極層は同一
の高さではなく、中継電極層のみが低いボンディングが
必要となる。
【０００３】一方、従来の技術の他の例としては、図５
に示す従来の通常のボンディング方式による長尺ワイヤ
３が細長いので垂れ下ったり、封入時に樹脂により流さ
れることがあるので、図６（ａ），（ｂ）に示す様に、
２層セラミック基板９を用いてペレット１の千鳥状に配
置された外側のパッド２は層セラミック基板９の下段の
導電体６へ、内側のパッド２は上段の導電体６へ結線
し、それぞれリード７へ結線される。この２層セラミッ
ク基板９の配線は図７に示す様に、ワイヤ３が上下にＰ
1 のピッチで千鳥状に配置されている。
【０００４】
【発明が解決しようとする課題】アイランド上に形成す
る絶縁層及び中継電極層、あるいは２層セラミック基板
の製造価格が高いということである。その理由は、いず
れも、多数回の製造工程、もしくは複数の部分の組合せ
で製造するために製造価格が高くなることである。
【０００５】本発明の目的は、中継ボンディング方式が
必要とされるリードフレームの中継点の材料を低コスト
で調達もしくは製造することにより、セラミック複合リ
ードフレーム及びそれを用いた半導体装置の製造原価を
低減することにある。
【０００６】
【課題を解決するための手段】本発明のセラミック複合
リードフレームは、ペレットを搭載するアイランドと、
このアイランドの周囲に配置された複数のリードと、前
記アイランドの周縁部に前記ペレットを囲むように搭載
されたセラミック基板と、このセラミック基板の表面の
前記複数のリードと対向する位置に千鳥状に配置された
導電体とを有するセラミック複合リードフレームにおい
て、前記導電体の形状が太いボンディングワイヤに対応
する位置では千鳥状に配置され、細いボンディングワイ
ヤに対応する位置では千鳥状か平行のいずれか一方に配
置されていることを特徴とする。
【０００７】本発明の半導体装置は、ペレットを搭載す
るアイランドと、このアイランドの周縁に配置された複
数のリードと、前記アイランドの周縁部に前記ペレット
を囲むように搭載されたセラミック基板と、このセラミ
ック基板の表面の前記複数のリードと対向する位置に千
鳥状に配置された導電板とを有するセラミック複合リー
ドフレームの前記アイランドに千鳥状に配置されたパッ
ドを有するペレットを搭載し、千鳥状に配置された内側
の前記パッドから千鳥状に配置された外側の前記導電体
へ高いルーピングを形成する様に、一方、千鳥状に配置
された外側の前記パッドから内側の前記導電体へ低いル
ーピングを形成する様に結線を行い、さらに、前記導電
体から前記リードへ高いルーピングに対応するボンディ
ングワイヤは高いルーピングで、低いルーピングに対応
するボンディングワイヤは低いルーピングで結線を行っ
たことを特徴とする。
【０００８】
【作用】図７では、２層セラミック基板９により上段の
ワイヤ３同志の間隔はＰ1 であり、下段のワイヤ３同志
の間隔もＰ1 となり、上下合わせて半分のピッチとな
る。この方式では、セラミック基板は２層が必要であ
る。一方、図３では、セラミック基板５上の導電体６を
千鳥状に配置することでＰ1 の半分のピッチＰ2 が確保
できる。また、図４では、導電体６の形状をワイヤ３の
延長方向に長くして隣接するそれぞれをかみ合わせペレ
ット側に配線ワイヤ１０を使用することによりワイヤ合
計長さが短かくなり、ワイヤ３の垂れ下りや封入時の樹
脂による流れを防止できる。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００１０】図１（ａ），（ｂ）は本発明の第１の実施
の形態のセラミック複合リードフレームの要部斜視図及
びそれを用いた半導体装置の断面図である。本発明の第
１の実施の形態のセラミック複合リードフレームは、図
１（ａ），（ｂ）に示す様に、リード７とペレット１を
搭載するアイランド４とアイランド４に接着剤にて搭載
されたセラミック基板５とによって構成される。ペレッ
ト１に配置されたパッド２は、千鳥状に配置されてお
り、一方、セラミック基板５上の導電体６も千鳥状に配
置され、ペレット１のパッド２からワイヤ３を用いてセ
ラミック基板５上の導電体６へ結線される。さらに、こ
の導電体６からリード７へワイヤ３にて接続される。
【００１１】なお、ワイヤ３による結線は、ペレット１
の千鳥状に配置された内側のパッド２からセラミック基
板５の千鳥状に配置された外側の導電体６へ高いルーピ
ングを形成する様に結線を行う。一方、ペレット１の外
側のパッド２からセラミック基板５の内側の導電体６へ
低いルーピングを形成する様に結線を行う。さらに、セ
ラミック基板５の導電体６からリード７への結線は、前
述の低いルーピングに対応するワイヤ３は低いルーピン
グで、高いルーピングに対応するワイヤ３は高いルーピ
ングで結線を行なう。この結線は、図１（ｂ）に示す様
に、ペレット１の全周にわたってワイヤ３により行わ
れ、その後、封止樹脂によるパッケージ８が形成され、
第１の実施の形態のセラミック複合リードフレームを用
いた半導体装置が得られる。
【００１２】図２（ａ）〜（ｅ）は本発明の第１の実施
の形態のセラミック複合リードフレームとこれを用いた
半導体装置の製造方法を説明する工程順に示した断面図
または部分断面斜視図、図３は本発明の第１の実施の形
態のセラミック基板の導電体パターンの部分拡大平面図
である。本発明の第１の実施の形態のセラミック複合リ
ードフレームとこれを用いた半導体装置の製造方法は、
まず、図２（ａ）に示す様に、アイランド４とリード７
を有するリードフレームを形成する。次に、図２（ｂ）
に示す様に、このリードフレームのアイランド４上に表
面に千鳥状の導電体６が配置された四角の枠状のセラミ
ック基板５を接着剤により搭載し本発明の第１の実施の
形態のセラミック複合リードフレームを形成する。次
に、図２（ｃ）に示す様に、パッド２が千鳥状に配置さ
れたペレット１をアイランド４に接着剤にて搭載する。
次に、図２（ｄ）に示す様に、ワイヤ３によりペレット
１とセラミック基板５とリード７を結線する。結線の順
序としては、第１番目にペレット１とセラミック基板５
の低いルーピングワイヤ３を、第２番目にセラミック基
板５とリード７の低いルーピングワイヤ３を行う。この
順序で全ての低いルーピングワイヤ３を全周にわたって
形成する。第３番目にペレット１とセラミック基板５の
高いルーピングワイヤ３を、第４番目にセラミック基板
５とリード７の高いルーピングワイヤ３を行う。この順
序で全ての高いルーピングワイヤ３を全周にわたって形
成し結線を終了する。
【００１３】最後に、図２（ｅ）に示す様に、熱硬化性
エポキシ樹脂を用い金型にて樹脂封止を行い、リード７
の外側部分を所定の形状に成形しパッケージ８を形成
し、本発明の第１の実施の形態のセラミック複合リード
フレームを用いた半導体装置を得る。
【００１４】本実施の形態では、図３に示す様に、導電
体６を千鳥状に配置することにより、ワイヤ３の間隔Ｐ
2 を図５に示す従来の２層セラミック基板９のワイヤ３
の間隔Ｐ1 の約１／２に半減できる。
【００１５】図４は本発明の第２の実施の形態のセラミ
ック複合リードフレームのセラミック基板の導電パター
ンの部分拡大平面図である。本発明の第２の実施の形態
のセラミック複合リードフレームは、図４に示す様に、
セラミック基板５の表面上の導電体６の形状をワイヤ３
の長手方向に長くして隣接するそれぞれをかみ合わせペ
レット側に配線ワイヤ１０を用いる。セラミック基板５
をこのように構成することにより、セラミック基板５の
幅を広くし導電体６を長くすることで、細いワイヤ１０
とワイヤ３の合計長を短縮することができ、ワイヤ３の
材質費を低減することができるとともに、ボンダのワイ
ヤ結線に要するインデックスを短縮でき、製造加工費を
低減できる効果がある。
【００１６】
【発明の効果】セラミック基板の表面に形成される金め
っき等の導電体が千鳥状に配置され、結線されるために
狭ピッチの配線が可能となり、単層の中継セラミック基
板が得られるため、ペレットとリードを接続するに際し
て、ワイヤを中継するセラミック基板を単層で形成でき
るので、セラミック基板の製造コストを半減できる効果
がある。
【００１７】また、セラミック基板状の導電体の形状が
任意に設計できるので、千鳥配置を最適形状にすること
により、セラミック基板を中継とするワイヤ及び細いワ
イヤの合計線長を短かくでき、製造コストをさらに低減
できる効果がある。
【図面の簡単な説明】
【図１】（ａ），（ｂ）は本発明の第１の実施の形態の
セラミック複合リードフレームの要部斜視図及びそれを
用いた半導体装置の断面図である。
【図２】（ａ）〜（ｅ）は本発明の第１の実施の形態の
セラミック複合リードフレームとこれを用いた半導体装
置の製造方法を説明する工程順に示した断面図である。
【図３】本発明の第１の実施の形態のセラミック基板の
導電体パターンの部分拡大平面図である。
【図４】本発明の第２の実施の形態のセラミック複合リ
ードフレームのセラミック基板の導電パターンの部分拡
大平面図である。
【図５】従来の技術の一例の斜視図である。
【図６】（ａ），（ｂ）は従来の２層セラミック基板の
要部平面図及びその断面図である。
【図７】図６の導電体の部分拡大平面図である。
【符号の説明】
１ ペレット ２ パッド ３ ワイヤ ４ アイランド ５ セラミック基板 ６ 導電体 ７ リード ８ パッケージ ９ ２層セラミック基板 １０ 細いワイヤ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 ペレットを搭載するアイランドと、この
    アイランドの周囲に配置された複数のリードと、前記ア
    イランドの周縁部に前記ペレットを囲むように搭載され
    たセラミック基板と、このセラミック基板の表面の前記
    複数のリードと対向する位置に千鳥状に配置された導電
    体とを有するセラミック複合リードフレームにおいて、
    前記導電体の形状が太いボンディングワイヤに対応する
    位置では千鳥状に配置され、細いボンディングワイヤに
    対応する位置では千鳥状か平行のいずれか一方に配置さ
    れていることを特徴とするセラミック複合リードフレー
    ム。
  2. 【請求項２】 ペレットを搭載するアイランドと、この
    アイランドの周縁に配置された複数のリードと、前記ア
    イランドの周縁部に前記ペレットを囲むように搭載され
    たセラミック基板と、このセラミック基板の表面の前記
    複数のリードと対向する位置に千鳥状に配置された導電
    板とを有するセラミック複合リードフレームの前記アイ
    ランドに千鳥状に配置されたパッドを有するペレットを
    搭載し、千鳥状に配置された内側の前記パッドから千鳥
    状に配置された外側の前記導電体へ高いルーピングを形
    成する様に、一方、千鳥状に配置された外側の前記パッ
    ドから内側の前記導電体へ低いルーピングを形成する様
    に結線を行い、さらに、前記導電体から前記リードへ高
    いルーピングに対応するボンディングワイヤは高いルー
    ピングで、低いルーピングに対応するボンディングワイ
    ヤは低いルーピングで結線を行ったことを特徴とする半
    導体装置。
JP7282933A 1995-10-31 1995-10-31 セラミック複合リードフレーム及びそれを用いた半導体 装置 Expired - Lifetime JP2747260B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7282933A JP2747260B2 (ja) 1995-10-31 1995-10-31 セラミック複合リードフレーム及びそれを用いた半導体 装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7282933A JP2747260B2 (ja) 1995-10-31 1995-10-31 セラミック複合リードフレーム及びそれを用いた半導体 装置

Publications (2)

Publication Number Publication Date
JPH09129810A JPH09129810A (ja) 1997-05-16
JP2747260B2 true JP2747260B2 (ja) 1998-05-06

Family

ID=17659002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7282933A Expired - Lifetime JP2747260B2 (ja) 1995-10-31 1995-10-31 セラミック複合リードフレーム及びそれを用いた半導体 装置

Country Status (1)

Country Link
JP (1) JP2747260B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001020669A2 (en) * 1999-09-16 2001-03-22 Koninklijke Philips Electronics N.V. Use of additional bonding finger rows to improve wire bond density
WO2019202687A1 (ja) * 2018-04-18 2019-10-24 三菱電機株式会社 半導体モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57119535U (ja) * 1981-01-16 1982-07-24
JPS6192069U (ja) * 1984-11-20 1986-06-14
JPH0778926A (ja) * 1993-09-07 1995-03-20 Nec Kyushu Ltd 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JPH09129810A (ja) 1997-05-16

Similar Documents

Publication Publication Date Title
KR100604821B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그 제조방법
US4974057A (en) Semiconductor device package with circuit board and resin
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JPH06151685A (ja) Ｍｃｐ半導体装置
US6677219B2 (en) Method of forming a ball grid array package
KR100255476B1 (ko) 볼 그리드 어레이 패키지
JPH06302653A (ja) 半導体装置
JP2000101016A (ja) 半導体集積回路装置
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
KR100366114B1 (ko) 반도체장치와그의제조방법
JP2982182B2 (ja) 樹脂封止型半導体装置
JP2745628B2 (ja) 樹脂封止型半導体装置
JPH0517709B2 (ja)
JP3136274B2 (ja) 半導体装置
JP2990120B2 (ja) 半導体装置
JPH09270435A (ja) 半導体装置の製造方法
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
JP2568057B2 (ja) 集積回路装置
JPS59231826A (ja) 半導体装置
JP3405718B2 (ja) 半導体装置
JP3859045B2 (ja) 半導体チップの実装構造
JPH04124844A (ja) 半導体装置のボンディングパッド電極の構造
JPH05243306A (ja) 樹脂封止半導体装置
JPS5834953A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980106