[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2561398B2 - 二重化ディスク制御装置 - Google Patents

二重化ディスク制御装置

Info

Publication number
JP2561398B2
JP2561398B2 JP3143424A JP14342491A JP2561398B2 JP 2561398 B2 JP2561398 B2 JP 2561398B2 JP 3143424 A JP3143424 A JP 3143424A JP 14342491 A JP14342491 A JP 14342491A JP 2561398 B2 JP2561398 B2 JP 2561398B2
Authority
JP
Japan
Prior art keywords
data
control unit
unit
disk
common bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3143424A
Other languages
English (en)
Other versions
JPH04367023A (ja
Inventor
直樹 町田
篤樹 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Gunma Ltd
Original Assignee
Nippon Electric Co Ltd
NEC Gunma Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd, NEC Gunma Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3143424A priority Critical patent/JP2561398B2/ja
Priority to US07/898,661 priority patent/US5398324A/en
Publication of JPH04367023A publication Critical patent/JPH04367023A/ja
Application granted granted Critical
Publication of JP2561398B2 publication Critical patent/JP2561398B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2087—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring with a common controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は二重化ディスク制御装置
に関し、データ転送制御及びパラメータセット方法に関
する。
【０００２】
【従来の技術】従来の技術について図面を参照して説明
する。
【０００３】従来、この種の二重化ディスク制御装置
は、例えば図３に示す様に共通バス１３に接続されたデ
ィスク制御装置１４，１５と上位装置１１と主記憶部１
２を、又、ディスク制御装置１４，１５は、共通バス制
御部１とＤＭＡ制御部５，６を有している。
【０００４】次にディスク二重化時のデータ書き込み制
御について説明する。ディスク装置８および９へのデー
タの書き込みは、まず上位装置１１からディスク制御装
置１４へパラメータをセットし、それと同一のパラメー
タをディスク制御装置１５へもセットする。ディスク制
御装置１４は、そのパラメータに従い主記憶部１２から
共通バス１３を介してデータを読み込みＤＭＡ制御部５
からディスク装置８へデータを書き込む。又、ディスク
制御装置１５も同様に同一データを主記憶部１２から共
通バス１３を介しＤＭＡ制御部６からディスク装置９へ
データを書き込む。そのことにより、ディスク装置８と
９には同一データが書き込まれ、ディスク二重化を実現
している。
【０００５】次に、ディスク装置８または９が故障した
場合のデータ書き込み制御について説明する。
【０００６】例えば、ディスク装置８が故障した場合、
上位装置１１からディスク制御装置１５へパラメータを
セットする。しかしディスク制御装置１４へは、ディス
ク装置８が故障している為上位装置１１はパラメータの
セットは行なわない。ディスク制御装置１５は、そのパ
ラメータに従い、主記憶部１２から共通バス１３を介し
てデータを読み込みＤＭＡ制御部６からディスク装置９
へデータを書き込む。つまりディスク装置９だけを使用
した縮退運転をする。
【０００７】次にディスク二重化時のデータ読み込み制
御について説明する。上位装置１１はディスク制御装置
１４，１５のうち片方のディスク制御装置へだけパラメ
ータをセットする。例えば、ディスク制御装置１４へだ
けパラメータをセットしたとする。ディスク制御装置１
４はそのパラメータに従い、ディスク装置８からデータ
を読み込みＤＭＡ制御部５から共通バス１３を介して主
記憶部１２へデータを書き込む。又、ディスク装置８が
故障した場合、上位装置１１はディスク制御装置１５へ
パラメータをセットする。ディスク制御装置１５はその
パラメータに従い、ディスク装置９からデータを読み込
みＤＭＡ制御部６から共通バス１３を介して主記憶部１
２へデータを書き込む。
【０００８】
【発明が解決しようとする課題】上述した従来のディス
ク二重化制御装置では、二つのディスク装置に同一デー
タを書き込む為に主記憶部を二回アクセスする必要があ
り、その為共通バスの負荷が二倍になる。
【０００９】又、共通バスの負荷が増えることにより、
ディスク装置への転送性能が一つのディスク装置にデー
タを書き込む通常制御の場合よりも悪化する問題があ
る。
【００１０】さらに、上位装置は二つのディスク制御装
置に同一のパラメータを二回発行する必要がある為、上
位装置の負荷が増える問題もある。
【００１１】
【課題を解決するための手段】本発明の二重化ディスク
制御装置では、共通バスを制御する共通バス制御部と、
主記憶部とのデータ転送を制御するとともにディスク装
置も制御する２つのＤＭＡ制御部と、データ転送要求調
停部からのデータ転送要求に対しデータ・バッファ部に
要求データが格納してあるかを判断し、格納してある場
合はデータ・バッファ部からデータを読み出す制御を
し、格納していない場合は、共通バス制御部へバス使用
要求を出力し主記憶部から共通バスを介して読み込んだ
データをデータ・バッファ部へ書き込む制御及び要求の
あったＤＭＡ制御部へデータ転送制御をするデータ・バ
ッファ制御部と、データ・バッファ制御部により主記憶
部から共通バスを介して読み込んだデータを格納した
り、データを要求のあったＤＭＡ制御部に出力するデー
タ・バッファ部と、上位装置からのアクセス要求に対
し、一回のアクセスで二つのＤＭＡ制御部に同一パラメ
ータをセットするＩ／Ｏ制御部と、同一パラメータをセ
ットしたことにより二つのＤＭＡ制御部へ同時に起動が
かかり、起動がかかったことにより二つのＤＭＡ制御部
が同時に出力するデータ転送要求を調停しデータ・バッ
ファ制御部に出力したり、二つのＤＭＡ制御部のうち、
どちらか片方のデータ転送要求をデータ・バッファ制御
部に出力するデータ転送要求調停部とを備えている。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。
【００１３】図１は本発明の一実施例の二重化ディスク
制御装置を含む情報処理装置である。共通バス１３に二
重化ディスク制御装置１０，二重化ディスク制御装置１
０にパラメータをセットする上位装置１１，二重化ディ
スク制御装置１０と上位装置１１のデータを書き込み読
み出しを行なう主記憶部１２で構成される。
【００１４】二重化ディスク制御装置１０は、共通バス
１３を制御する共通バス制御部１，主記憶部１２とのデ
ータ転送を制御し又、ディスク装置８を制御するＤＭＡ
制御部５，同様に主記憶部１２とのデータ転送を制御し
又、ディスク装置９を制御するＤＭＡ制御部６，データ
転送要求調停部７からのデータ転送要求に対し、データ
・バッファ部３に要求データが格納してあるかを判断
し、格納してある場合はデータ・バッファ部３からデー
タを読み出す制御をし、格納していない場合は共通バス
制御部１へバス使用要求を出力し、主記憶部１２から読
み込んだデータをデータ・バッファ部３へ書き込む制御
及び要求のあったＤＭＡ制御部５か６へのデータ転送制
御を行なうデータ・バッファ制御部２，データ・バッフ
ァ制御部２により主記憶部１２から共通バス１３を介し
て読み込んだデータを格納したり、要求のあったＤＭＡ
制御部５か６にデータを出力するデータ・バッファ部
３，上位装置１１からのアクセス要求に対し、一回のア
クセスでＤＭＡ制御装置５と６に同一パラメータをセッ
トするＩ／Ｏ制御部４，同一パラメータをセットしたこ
とによりＤＭＡ制御部５と６へ同時に起動がかかり、同
時に起動がかかったことによりＤＭＡ制御部５と６が同
時に出力するデータ転送要求を調停し、データ・バッフ
ァ制御部２に出力する、又は、ＤＭＡ制御部５か６のう
ち、どちらか片方のデータ転送要求をデータ・バッファ
制御部２に出力するデータ転送要求調停部７で構成され
る。
【００１５】次に動作について説明する。二つのディス
ク装置８，９に同一データを書き込む二重化ディスク制
御を実施する時の動作は、図２のフローチャートに示す
様に、まず、上位装置１１がディスク制御装置１０へパ
ラメータをセットする。Ｉ／Ｏ制御部４は、ＤＭＡ制御
部５と６に上位装置１１がセットしたのと同一パラメー
タをセットする。ＤＭＡ制御部５と６はそのパラメータ
にしたがい、データ転送要求をデータ転送要求調停部７
に出力する。データ転送要求調停部７は調停した結果の
データ転送要求（ＤＭＡ制御部５が選択されたとす
る。）をデータ・バッファ制御部２へ出力するデータ・
バッファ制御部２は、そのデータ転送要求の主記憶部１
２への転送アドレス（以後、転送アドレス）とデータ・
バッファ制御部２内に格納しているデータ・バッファ部
３へのデータ転送完了アドレスの次のデータ転送開始ア
ドレスとを比較する。比較した結果、転送アドレス≧転
送開始アドレスの場合（パラメータをセットした後の一
番最初のデータ転送要求は必ずこの状態になる。）共通
バス制御部１にバス使用要求を出力する。共通バス制御
部１は共通バス１３を獲得する。ＤＭＡ制御部５は、主
記憶部１２から要求したアドレスのデータを共通バス１
３を介して入力する。それと同時にデータ・バッファ部
３にもデータを格納する。データ転送が完了した時点
で、データ・バッファ制御部２内のデータ転送完了アド
レスを更新する。ＤＭＡ制御部５は、入力したデータを
ディスク装置８へ書き込む。次にデータ転送要求調停部
７はＤＭＡ制御部６のデータ転送要求をデータ・バッフ
ァ制御部２へ出力する。データ・バッファ制御部２は、
そのデータ転送要求の主記憶部１２への転送アドレスと
格納しているデータ・バッファ部３へのデータ転送完了
アドレスと比較する。比較した結果、転送アドレス＜転
送完了アドレスの場合、要求のあった主記憶部１２と同
一アドレスの同一データを格納している、データ・バッ
ファ部３から読み出し、そのデータをＤＭＡ制御部６は
入力しディスク装置９へ書き込む。この転送においてＴ
Ｃ（転送終了）信号が入力された場合、次の動作は行な
わず転送終了となる。本動作を行なうことにより、共通
バス３の負荷を増やすことなく、又、上位装置１１から
一回のアクセスで二つのディスク装置８と９に同一デー
タを書き込むことが出来る。
【００１６】次にディスク装置８または９が故障した場
合のデータ書き込み制御について説明する。例えばディ
スク装置８が故障した場合、上位装置１１はＤＭＡ制御
部６だけにパラメータをセット出来る様にＩ／Ｏ制御部
４内のフラグを変更し、パラメータをセットする。Ｉ／
Ｏ制御部４はＤＭＡ制御部６へ上位装置１１がセットし
たのと同一パラメータをセットする。ＤＭＡ制御部６は
そのパラメータにしたがい、データ転送要求をデータ転
送要求調停部７に出力する。データ転送要求調停部７は
ＤＭＡ制御部６のデータ転送要求をデータ・バッファ制
御部２に出力する。データ・バッファ制御部２は、その
データ転送要求のアドレスとデータ・バッファ制御部２
内に格納しているデータ・バッファ部３へのデータ転送
完了アドレスの次のデータ転送開始アドレスとを比較す
る。比較した結果、転送アドレス＝転送開始アドレスに
なる為（データ転送要求を出力するのが、ＤＭＡ制御部
６しかない為）、共通バス制御部１にバス使用要求を出
力する。共通バス制御部１は共通バス１３を獲得する。
ＤＭＡ制御部６は主記憶部１２から要求したアドレスの
データを共通バス１３を介して入力する。それと同時に
データ・バッファ部３にもデータを格納する。データ転
送が完了した時点で、データ・バッファ制御部２内のデ
ータ転送完了アドレスを更新する。ＤＭＡ制御部６は入
力したデータをディスク装置９へ書き込む。この転送に
おいてＴＣ（転送終了）信号が入力された場合、次の動
作は行なわず転送終了となる。つまり、片側のディスク
装置９だけにデータを書き込む縮退運転になる。
【００１７】次にディスク装置８か９からのデータ読み
込み制御について説明する。データ読み込み制御につい
ては、片側のディスク装置８か９を使用して行なう。例
えば、ディスク装置８からデータを読み込む場合、上位
装置１１はＤＭＡ制御部５だけにパラメータをセット出
来る様に、Ｉ／Ｏ制御部４内のフラグを変更し、パラメ
ータをセットする。ＤＭＡ制御部５はそのパラメータに
従がい、ディスク装置８からデータを読み込み、データ
転送要求調停部７にデータ転送要求を出力する。データ
転送要求調停部７は、そのデータ転送要求をデータ・バ
ッファ制御部２へ出力する。データ・バッファ制御部２
はそのデータ転送要求を共通バス制御部１へ出力する。
共通バス制御部１は、共通バス１３を獲得する。ＤＭＡ
制御部５は、共通バス１３にデータを出力し主記憶部１
２に書き込む。この転送においてＴＣ（転送完了）信号
が入力された場合、次の動作は行なわず、転送終了とな
る。
【００１８】
【発明の効果】以上説明したように本発明は、二重化デ
ィスク制御装置内に、データ転送要求調停部からのデー
タ転送要求に対しデータ・バッファ部に要求データが格
納してあるかを判断し、格納してある場合はデータ・バ
ッファ部からデータを読み出す制御をし、格納していな
い場合は、共通バス制御部へバス使用要求を出力し主記
憶部から共通バスを介して読み込んだデータをデータ・
バッファ部へ書き込む制御及び要求のあったＤＭＡ制御
部へデータ転送制御を行なうデータ・バッファ制御部と
データ・バッファ制御部により主記憶部から共通バスを
介して読み込んだデータを書き込むことにより主記憶部
と同一データを格納したり、データを要求のあったＤＭ
Ａ制御部に出力するデータ・バッファ部と、上位装置か
らのアクセス要求に対し、一回のアクセスで二つのＤＭ
Ａ制御部に同一パラメータをセットするＩ／Ｏ制御部と
同時にセットしたことにより二つのＤＭＡ制御部へ同時
に起動がかかり、起動がかかったことにより二つのＤＭ
Ａ制御部が同時に出力するデータ転送要求を調停し、調
停したデータ転送要求をデータ・バッファ制御部に出力
したり、二つのＤＭＡ制御部のうち、どちらか片方のデ
ータ転送要求をデータ・バッファ制御部に出力するデー
タ転送要求調停部を設けたことにより、二つのディスク
装置に同一データを書き込む場合でも、主記憶部を１回
アクセスするだけで実現出来る。そのことにより一つの
ディスク装置にデータ書き込む通常制御の場合と共通バ
スの負荷は同じになる。又、データ転送性能も同じにな
るという効果がある。
【００１９】さらに、上位装置は二つのディスク制御装
置に同一パラメータを一回で発行出来る為、上位装置の
負荷は変らないという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図。
【図２】本実施例の動作を示したフローチャート。
【図３】従来の二重化ディスク制御装置。
【符号の説明】
１ 共通バス制御部 ２ データ・バッファ制御部 ３ データ・バッファ部 ４ Ｉ／Ｏ制御部 ５および６ ＤＭＡ制御部 ７ データ転送要求調停部 ８および９ ディスク装置 １０ 二重化ディスク制御装置 １１ 上位装置 １２ 主記憶部 １３ 共通バス １４および１５ ディスク制御装置

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 二台のディスク装置に同一データを書き
    込んで二重化する二重化ディスク制御装置において、前
    記二重化ディスク制御装置内に、共通バスを制御する共
    通バス制御部と二つのＤＭＡ制御部からのデータ転送要
    求を調停するデータ転送要求調停部と前記データ転送要
    求調停部からのデータ転送要求に対しデータ・バッファ
    部に要求データが格納してあるかを判断し、格納してあ
    る場合は前記データ・バッファ部からデータを読み出
    し、要求のあった前記ＤＭＡ制御部へ出力し、格納して
    いない場合は、主記憶部から前記共通バスを介しデータ
    を読み込み、要求のあった前記ＤＭＡ制御部へ出力する
    と共に、前記データ・バッファ部へ格納することを制御
    するデータ・バッファ制御部を備えたことを特徴とする
    二重化ディスク制御装置。
  2. 【請求項２】 上位装置からのアクセス要求に対し、二
    つの前記ＤＭＡ制御部に同一パラメータをセットする場
    合にあって、１回のアクセスで二つの前記ＤＭＡ制御部
    に同時にパラメータをセット出来る、Ｉ／Ｏ制御部を有
    することを特徴とする請求項１記載の二重化ディスク制
    御装置。
JP3143424A 1991-06-14 1991-06-14 二重化ディスク制御装置 Expired - Lifetime JP2561398B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3143424A JP2561398B2 (ja) 1991-06-14 1991-06-14 二重化ディスク制御装置
US07/898,661 US5398324A (en) 1991-06-14 1992-06-15 Sytem for efficiently storing same data in duplex storage by using single storage controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3143424A JP2561398B2 (ja) 1991-06-14 1991-06-14 二重化ディスク制御装置

Publications (2)

Publication Number Publication Date
JPH04367023A JPH04367023A (ja) 1992-12-18
JP2561398B2 true JP2561398B2 (ja) 1996-12-04

Family

ID=15338419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3143424A Expired - Lifetime JP2561398B2 (ja) 1991-06-14 1991-06-14 二重化ディスク制御装置

Country Status (2)

Country Link
US (1) US5398324A (ja)
JP (1) JP2561398B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487626B2 (en) * 1992-09-29 2002-11-26 Intel Corporaiton Method and apparatus of bus interface for a processor
US5535414A (en) * 1992-11-13 1996-07-09 International Business Machines Corporation Secondary data transfer mechanism between coprocessor and memory in multi-processor computer system
JP3448689B2 (ja) * 1993-02-22 2003-09-22 株式会社日立製作所 Ｉｏ制御方法および情報処理装置
JPH06250931A (ja) * 1993-02-26 1994-09-09 Mitsubishi Electric Corp 情報処理装置
US5644787A (en) * 1993-08-03 1997-07-01 Seiko Epson Corporation Apparatus for controlling data transfer between external interfaces through buffer memory using table data having transfer start address transfer count and unit selection parameter
FR2713795B1 (fr) * 1993-12-10 1996-01-26 Socetec Sa Méthode et dispositif pour mémoriser des données transactionnelles.
JPH07210500A (ja) * 1994-01-25 1995-08-11 Fujitsu Ltd データ転送制御装置
US5917723A (en) * 1995-05-22 1999-06-29 Lsi Logic Corporation Method and apparatus for transferring data between two devices with reduced microprocessor overhead
US5588110A (en) * 1995-05-23 1996-12-24 Symbios Logic Inc. Method for transferring data between two devices that insures data recovery in the event of a fault
US5787265A (en) * 1995-09-28 1998-07-28 Emc Corporation Bus arbitration system having a pair of logic networks to control data transfer between a memory and a pair of buses
US6055583A (en) * 1997-03-27 2000-04-25 Mitsubishi Semiconductor America, Inc. DMA controller with semaphore communication protocol
US6108724A (en) * 1997-05-29 2000-08-22 Gateway 2000, Inc. Fast IDE drive to drive transfers
US6412027B1 (en) * 1998-02-11 2002-06-25 Globespanvirata, Inc. Direct memory access controller having on-board arbitration circuitry
GB9821768D0 (en) 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Data transfer
GB9821766D0 (en) 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Data transfer
GB9821792D0 (en) 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Data transfer
GB9821763D0 (en) 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Data transfer
GB9821800D0 (en) * 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Data transfer
GB9821770D0 (en) 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Data transfer
GB9821789D0 (en) 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Jitter handling
GB2427486B (en) * 2005-06-23 2010-09-29 Giga Byte Tech Co Ltd Interface system for SATA having fast data access function and method thereof
US9645738B2 (en) * 2012-08-09 2017-05-09 Spectra Logic Corporation Direct memory access of remote data

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4428044A (en) * 1979-09-20 1984-01-24 Bell Telephone Laboratories, Incorporated Peripheral unit controller
JPS5789128A (en) * 1980-11-25 1982-06-03 Hitachi Ltd Controlling system for information interchange
US5241661A (en) * 1987-03-27 1993-08-31 International Business Machines Corporation DMA access arbitration device in which CPU can arbitrate on behalf of attachment having no arbiter
US4896266A (en) * 1987-06-03 1990-01-23 Bull Hn Information Systems Inc. Bus activity sequence controller
US5185877A (en) * 1987-09-04 1993-02-09 Digital Equipment Corporation Protocol for transfer of DMA data
JP2504512B2 (ja) * 1988-03-09 1996-06-05 富士通株式会社 Ｄｍａコントロ―ラ

Also Published As

Publication number Publication date
US5398324A (en) 1995-03-14
JPH04367023A (ja) 1992-12-18

Similar Documents

Publication Publication Date Title
JP2561398B2 (ja) 二重化ディスク制御装置
JPH07281840A (ja) ２重化ディスク記録装置
JPH01140326A (ja) 磁気ディスク装置
JPH11184761A (ja) リードモディファイライト制御システム
JP2701739B2 (ja) プロセッサの系切替え方式
JPH09212311A (ja) ディスクアレイ装置
JP2892429B2 (ja) 入出力制御装置
JPH11175261A (ja) ディスクの制御方法
JPH05181613A (ja) 情報処理装置
JP4209108B2 (ja) 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ
JPH05165579A (ja) ミラードディスク制御装置
JPS63292351A (ja) メモリコピ−装置
JPH0520244A (ja) 情報処理装置
JPH04346123A (ja) データ転送装置
JPH10293656A (ja) ディスク記憶システム及び同システムに適用する２重化方法
JP3012402B2 (ja) 情報処理システム
JPH02122345A (ja) 記憶制御装置
JPS6367669A (ja) 記憶制御装置の制御方式
JPS5819970A (ja) メモリアクセス制御方式
JPH0567022A (ja) 高速データアクセス方式
JP2001084216A (ja) データプリフェッチシステム、プリフェッチ方法、記録媒体
JPH0644012A (ja) 擬似磁気ディスク装置を用いたデータ転送方式
JPH04359312A (ja) 電子ディスクサブシステム
JPS63249237A (ja) デユアルポ−ト式メモリ制御方法
JPS61127025A (ja) 光デイスク制御装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960806

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 15