JPH07210500A - データ転送制御装置 - Google Patents

Abstract

(57)【要約】 【目的】ローカルバスのユニットからシステムバスのユ
ニットへのＤＭＡ転送において、ローカルバス上のデー
タ転送が先に終了してもユニット間のデータの一貫性を
保証する。 【構成】システムバス１８とローカルバス３４間のＤＭ
Ａデータ転送をバッファメモリ３０を備えたバスコント
ローラで行う。バスコントローラの割込制御手段３２で
ローカルバス３４の入出力終了割込信号を検出した際
に、応答抑止手段４８で割込信号を保持して処理ユニッ
ト１０への出力を抑止する。抑止状態でデータ転送監視
手段４６から主記憶ユニット１２に対するデータ転送の
終了を判断した場合、抑止状態を解除して入出力終了の
割込通知を処理ユニット１０に行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、システムバスに接続し
た主記憶ユニットとローカルバスに入出力制御装置を介
して接続された入出力装置間でダイレクトアクセス（Ｄ
ＭＡ）方式によりデータ転送を行うデータ転送制御装置
に関し、特にシステムバスとローカルバスの間に転送バ
ッファを設けてダイレクトメモリアクセス方式によりデ
ータを転送するデータ転送制御装置に関する。

【０００２】

【従来の技術】従来、複数のプロセッサで主記憶ユニッ
トを共用メモリとして使用するような場合、プロセッサ
及び主記憶ユニットを高速転送可能なシステムバスに接
続し、一方、磁気ディスク装置等の入出力装置は専用の
ローカルバスに接続し、システムバスとローカルバスの
間をバッファメモリを備えたバスコントローラで結合
し、ダイレクトメモリアクセス方式によりデータ転送を
行うようにしている。

【０００３】バスコントローラは、プロセッサからの入
出力要求を受け付けると、プロセッサとの間の結合を切
り離す突き放しが行われ、主記憶ユニットと指定された
入出力装置を配下にもつ入出力制御装置間で、ハードウ
ェアによって必要なデータ転送を行う。例えば、磁気デ
ィスクユニットから主記憶ユニットへの書込データの転
送を例にとると、まずプロセッサからの入出力要求に伴
って受領したコマンドパラメータに従って入出力制御装
置にシークコマンドを発行して突き放す。磁気ディスク
ユニットからシーク完了応答が得られると再結合により
リードコマンドを発行し、バスコントローラに対し転送
起動（ＤＭＡ起動）を要求し、レディ応答を受けてリー
ドデータの転送を開始する。

【０００４】バスコントローラは、磁気ディスク装置か
らの転送データをバッファメモリに一旦格納した後に、
システムバスの主記憶ユニットに対するライトデータの
転送を開始する。磁気ディスクユニットからのデータ転
送が終了すると、入出力制御装置からバスコントローラ
に対し入出力終了割込信号が送出される。バスコントロ
ーラの割込制御部は、この入出力終了割込信号を検出す
ると、入出力要求を行ったプロセッサに対し同じく入出
力終了割込信号を送出する。

【０００５】バスコントローラから入出力割込信号を受
けたプロセッサは、要求した入出力制御の終了を認識
し、主記憶ユニットに書込まれた転送データのステータ
ス情報をチェックするため、主記憶ユニット対しステー
タスチェックのコマンドシーケンスを開始する。ステー
タスチェックでエラーが無ければ正常終了とし、転送さ
れたデータの処理を行う。もしエラーがあれば入出力要
求を再度を行うリトライ処理に進む。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のバスコントローラのダイレクトメモリアクセ
スによりシステムバスとローカルバスのユニット間でデ
ータ転送を行うようにした装置にあっては、各バスのバ
ス幅やバス転送速度の違い及びバスの使用状態などのた
め、ライトデータの主記憶ユニットへのデータ転送に時
間がかかった場合、ローカルバス側の転送が終了してい
ても、主記憶ユニットヘのライトデータの転送が完了し
ていないため、入出力装置と主記憶ユニットとのデータ
の一貫性が保証できない状態を起す恐れがあった。

【０００７】即ち、ローカルバス側のデータ転送が終了
すると、バスコントローラからの入出力終了割込信号を
受けたプロセッサは、主記憶ユニットのステータスチェ
ックを行うためにシステムバスを獲得する。しかし、こ
のときバスコントローラのバッファメモリから主記憶ユ
ニットに対しハードウェアで行っているライトデータの
データ転送が終了していない場合があり、プロセッサに
よるシステムバスの獲得でデータ転送が途中で中断され
てしまう。

【０００８】従って、ローカルバス上でデータを高速に
転送しても、システムバス側の転送に時間がかかると、
主記憶ユニットとのデータの一貫性を保証することがで
きず、データ矛盾が生じるといった問題があった。本発
明の目的は、ローカルバスのユニットからシステムバス
のユニットへのデータ転送において、ローカルバス上の
データ転送が先に終了してもユニット間のデータの一貫
性を保証できるようにしたデータ転送制御装置を提供す
ることを目的とする。

【０００９】

【問題を解決するための手段】図１は本発明の原理説明
図である。まず本発明は、システムバス１８に処理ユニ
ット１０と主記憶ユニット１２を接続し、一方、ローカ
ルバス３４に入出力制御装置４２を介して磁気ディスク
ユニットなどの入出力装置４４を接続し、システムバス
１８とローカルバス３４の間をダイレクトメモリアクセ
ス制御を行うバスコントローラとして機能するデータ転
送制御手段２８で結合する。

【００１０】データ転送制御手段２８は、処理ユニット
１０から入出力指令を受けると、その後は処理ユニット
１０に依存することなくシステムバス１８に接続した主
記憶ユニット１２とローカルバス３４に接続した入出力
制御装置４２を経由して入出力装置４４との間で、直接
的にデータを転送する。データ転送制御手段２８には、
転送されるデータを一時的に格納するバッファメモリ３
０が設けられる。またデータ転送制御手段２８に対して
は、処理ユニット１０からの切り離し後の再結合のため
割込制御手段３２が設けられる。

【００１１】割込制御手段３２は、入出力装置４４のデ
ータ転送終了に伴い入出力制御装置４２から出力された
入出力終了割込信号を検出した際に、処理ユニット１０
にデータ転送の終了を通知し、更に処理ユニット１０か
らの割込確認信号（割込アクノリッジ信号）を入出力制
御装置４２に伝える。このようなデータ転送制御装置に
つき本発明にあっては、データ転送監視手段４６と応答
抑止手段４８を割込制御手段３２に対し設ける。データ
転送制御手段４６は、バッファメモリ３０から主記憶ユ
ニット１２に対するデータ転送の終了を判断する。

【００１２】応答抑止手段４８は、割込制御手段３２で
ローカルバス３４の入出力終了割込信号を検出した際
に、この割込信号の処理ユニット１０への出力を抑止
し、データ転送監視手段４６でデータ転送の終了の判断
結果が得られた場合に、抑止状態にある入出力終了割込
信号を処理ユニット１０に出力する。ここで、データ転
送監視手段４６は、システムバス１８の信号状態からデ
ータ転送の終了の有無を判断する。具体的には、システ
ムバス１８に設けているバスグラント信号線の信号状態
を検出してデータ転送の終了の有無を判断する。

【００１３】また別の形態としてデータ転送監視手段４
６を、入出力終了割込信号が検出されてから予め定めた
一定時間後にデータ転送終了と判断するタイマ手段とし
てもよい。このタイマ手段には、入出力割込終了信号が
検出されてから主記憶ユニット１２へのデータ転送が終
了するのに必要な予め予測された時間を設定する。また
本発明の変形として、応答抑止手段４８は、割込制御手
段３２で処理ユニット１０からの割込確認信号（割込ア
クノリッジ信号）を検出した際に、この割込確認信号の
入出力制御装置（４２）への出力を抑止し、データ転送
監視手段４６でデータ転送の終了の判断結果が得られた
場合に、抑止状態にある割込確認信号を入出力制御装置
４２に出力する。

【００１４】この場合にも、データ転送監視手段４６
は、システムバス１８の信号状態、例えばバスグラント
信号線の信号状態を検出してデータ転送の終了の有無を
判断する。またデータ転送監視手段４６として、割込確
認信号が検出されてから予め定めた一定時間後にデータ
転送終了と判断するタイマ手段を用いてもよく、タイマ
手段には、割込確認信号が検出されてからデータ転送が
終了するのに必要な予め予測された抑止時間を設定す
る。

【００１５】

【作用】このような本発明のデータ転送制御装置によれ
ば次の作用が得られる。まず、バスコントローラ内のバ
ッファメモリにデータを溜め込みながら、ローカルバス
からシステムバスの主記憶ユニットにライトデータを転
送する場合、ローカルバスのデータ転送終了に伴う入出
力終了割込みを割込制御部で抑止し、システムバスを監
視することによりライトバッファ上のデータがすべてメ
インメモリに転送されるのを確認した後、プロセッサに
割込みを通知することにより、主記憶ユニットに対する
データの整合性を保証し、高速なデータ転送が可能とな
る。

【００１６】また、バスコントローラ内のバッファメモ
リにデータを溜め込みながら、ローカルバスからシステ
ムバスの主記憶ユニットにライトデータを転送する場
合、ローカルバスのデータ転送終了に伴う入出力終了割
込みについてはそのまま割込制御部でプロセッサに通知
するが、続いてプロセッサから送出される割込アクノリ
ッジを割込制御部で抑止する。

【００１７】この抑止状態でシステムバスを監視し、ラ
イトバッファ上のデータがすべてメインメモリに転送さ
れるのを確認した後、割込アクノリッジを入出力制御装
置に通知し、主記憶ユニットに対するデータの整合性を
保証し、高速なデータ転送が可能となる。バッファメモ
リから主記憶ユニットに対するデータ転送終了の確認
は、システムバスのバスグラント信号がデータ転送の終
了でネゲートされることから、このバスグラント信号の
変化を捕えて判断する。

【００１８】またバッファメモリのデータが全て主記憶
ユニットに転送される最大時間を待ってデータ転送終了
と判断することもできる。

【００１９】

【実施例】図２は本発明のデータ転送制御装置が適用さ
れる計算機の実施例構成図である。図２において、処理
ユニットとして機能するプロセッサ１０はシステムバス
１８に接続される。システムバス１８には複数のプロセ
ッサ１０が接続された場合の共用メモリとして使用され
る主記憶ユニット１２が接続される。主記憶ユニット１
２はメモリコントローラ１４とメモリ部１６で構成され
る。またシステムバス１８はコントロールバス２０，ア
ドレスバス２２およびデータバス２４を含む。

【００２０】一方、システムバス１８とは別に入出力バ
スとして機能するローカルバス３４が設けられる。ロー
カルバス３４には複数の入出力制御装置４２−１，４２
−２，４２−３が接続される。この実施例にあっては、
入出力制御装置４２−１の配下に入出力装置として磁気
ディスク装置４４を接続した場合を例にとっている。他
の入出力制御装置４２−２，４２−３については、磁気
ディスク装置でもよいし、他の適宜の入出力装置が必要
に応じて接続される。ローカルバス３４はコントロール
バス３６，アドレスバス３８およびデータバス４０を含
んでいる。

【００２１】システムバス１８とローカルバス３４の間
には、両バス間でダイレクトメモリアクセス方式により
データ伝送を行うバスコントローラ２６が設けられる。
バスコントローラ２６にはダイレクトメモリアクセス制
御によりバス間でデータ転送を行う転送制御部２８と、
転送データを一時的に蓄えるためのバッファメモリ３０
が設けられている。

【００２２】更に、割込制御部３２が設けられる。割込
制御部３２に対しては、入出力制御装置４２−１との間
に割込制御線６２と割込確認応答線６４が設けられる。
また割込制御部３２とプロセッサ１０との間にも、割込
制御線６６と割込応答確認線６８が設けられる。バスコ
ントローラ２６によるダイレクトアクセスメモリ制御
は、次のように行われる。まずプロセッサ１０がバスコ
ントローラ２６の転送制御部２８に対し、例えば入出力
制御装置４２−１の配下のディスク装置４４を指定した
入出力要求を発行したとする。この入出力要求に伴うコ
マンドパラメータをプロセッサ１０から転送制御部２８
が受領すると、システムバス１８による結合を切り離
す。

【００２３】続いて転送制御部２８は、ローカルバス３
４を介してプロセッサ１０から受領したコマンドパラメ
ータを入出力制御装置４２−１に伝送して結合を切り離
す。入出力制御装置４２−１はバスコントローラ２６経
由で受領したコマンドパラメータに基づき、ディスク装
置４４に対するシークコマンドを発行する。入出力制御
装置４２−１は、シーク完了通知を受けると割込制御線
６２による割込制御部３２に対するシーク完了割込通知
を発行し、これを受けて転送制御部２８でローカルバス
３４による再結合が行われ、同時にダイレクトメモリア
クセス転送が起動される。例えばディスク装置４４がリ
ード動作であれば、入出力制御装置４２−１より送出さ
れてくるリードデータをバッファメモリ３０に溜め込ん
だ後にシステムバス１８を介して主記憶ユニット１２に
ライトデータとして転送書込みする。

【００２４】入出力制御装置４２−１からのローカルバ
ス３４を使用したデータ転送が終了すると、割込制御線
６２を使用してバスコントローラ２６の割込制御部３２
に入出力終了割込信号が送出される。従来システムにあ
っては、この入出力終了割込信号はそのまま割込制御線
６６によりプロセッサ１０に送出されたが、本発明にあ
っては、割込制御部３２に新たに設けた応答抑止部４８
によりプロセッサ１０に対する割込通知の抑止処理が行
われている。

【００２５】割込通知の抑止中にあっては、割込制御部
３２に新たに設けたデータ転送監視部４６がバスコント
ローラ２６のバッファメモリ３０から主記憶ユニット１
２のメモリ部１６に対するデータ転送の終了を監視して
おり、データ終了を判断すると応答抑止部４８による抑
止を解除し、プロセッサ１０に対し入出力終了の割込通
知を行うようになる。

【００２６】バスコントローラ２６の割込制御部３２よ
り入出力終了の割込通知を受けたプロセッサ１０は、割
込確認応答線６８を使用して割込アクノリッジ信号を割
込制御部３２に出力し、割込制御部３２は入出力制御装
置４２−１に対し割込アクノリッジ信号を送出する。こ
の割込アクノリッジ信号を入出力制御装置４２−１が受
けると、一連の入出力制御が正常終了したものとして処
理を終了する。

【００２７】一方、プロセッサ１０はバスコントローラ
２６に対し割込アクノリッジ信号を送出した後、主記憶
ユニット１２のメモリ部１６に転送されたライトデータ
に含まれるステータス情報をチェックするため、システ
ムバス１８を獲得し、メモリ部１６のステータスデータ
を読み出して判別するためのステータスチェックのシー
ケンスを実行する。

【００２８】このステータスチェックのシーケンスで転
送されたライトデータに異常がなければ、ライトデータ
に基づく次の処理に移行する。一方、ステータスチェッ
クで異常があれば、リトライ処理のために、同じ入出力
要求を再度、バスコントローラ２６に対し発行すること
になる。バスコントローラ２６の割込制御部３２に、本
発明により新たに設けられたデータ転送監視部４６は、
別の実施例にあっては、バッファメモリ３０から主記憶
ユニット１２へのデータ転送の終了に必要な最大時間を
監視するタイマ手段によっても実現できる。

【００２９】また応答抑止部４８は入出力制御装置４２
−１からの入出力終了割込信号の通知を抑止する以外
に、別の実施例としてプロセッサ１０から入出力制御装
置４２−１側に発行される割込アクノリッジ信号を抑止
するようにしてもよい。この割込アクノリッジ信号の抑
止は、同時にプロセッサ１０におけるデータ転送終了後
の主記憶ユニット１２に対するステータスチェックの処
理への移行も抑止することになる。

【００３０】図３は図２の割込制御部３２に設けたデー
タ転送監視部４６および応答抑止部４８の第１実施例を
示した実施例構成図である。図３において、バスコント
ローラの割込制御部３２には入出力終了割込検出回路５
０，バスグラント信号監視回路５２および割込抑止回路
５４が設けられる。入出力終了割込検出回路５０は入出
力制御装置からの割込制御線６２の入出力終了割込信号
Ｅ８を監視しており、この信号Ｅ８がイネーブルされる
と、割込抑止回路５４に対し抑止制御のための検出出力
を生ずる。

【００３１】バスグラント信号監視回路５２は、システ
ムバス１８に設けられているコントロールバス２０の中
のバスグラント信号線の信号状態を監視している。シス
テムバス１８が任意のユニットにより占有されている場
合、コントロールバス２０のバスグラント信号線はイネ
ーブル状態となっており、データ転送が終了すると、ハ
ードウェアによりネゲートされてディセーブル状態にな
る。

【００３２】バスグラント信号監視回路５２はバスグラ
ント信号Ｅ６がディセーブル状態にあるとき、入出力終
了割込検出回路５０の検出出力に基づくプロセッサ１０
への割込通知を抑止しており、データ転送終了によりバ
スグラント信号Ｅ６がディセーブル状態となったことを
検出すると、割込抑止回路５４による抑止を解除し、割
込制御線６６を使用して処理ユニット１０に対し割込通
知信号Ｅ９を出力する。

【００３３】図４のタイミングチャートは、図３に示す
バスコントローラ２６の割込制御部３２によるデータ転
送制御の各部の信号波形を示している。すなわち図４に
あっては、コントロールバス２０に設けている各制御線
のアドレスストローブ信号Ｅ１、レディ信号Ｅ２、リト
ライ信号Ｅ３、バスコントローラ側のバスリクエスト信
号Ｅ４、プロセッサ側のバスリクエスト信号Ｅ５、バス
コントローラ側のバスグラント信号Ｅ６、プロセッサ側
のバスグラント信号Ｅ７、更に割込制御線および割込確
認応答線による入出力終了割込通知信号Ｅ９、および割
込アクノリッジ信号Ｅ１０を示している。併せてデータ
転送の状態も示す。

【００３４】図４において、時刻ｔ１〜ｔ２が入出力制
御装置から主記憶装置に対するライトデータのＤＭＡデ
ータ転送の処理時間となる。このＤＭＡデータ転送にあ
っては、まずバスコントローラ２６側のバスリクエスト
信号Ｅ４がイネーブルとなり、続いてバスコントローラ
側のバスグラント信号Ｅ６がイネーブルとなる。続いて
アドレスストローブ信号Ｅ４がイネーブルとなり、これ
に伴ってアドレスデータが転送される。

【００３５】データ転送が終了するとレディ信号Ｅ２が
イネーブルとなり、この間に亘ってステータス情報のデ
ータ転送が行われる。ステータス情報のデータ転送が済
むと、入出力終了割込信号Ｅ８がイネーブルとなる。本
発明にあっては、入出力終了割込信号Ｅ８がイネーブル
となっても、このときのバスコントローラ側バスグラン
ト信号Ｅ６を監視しており、バスグラント信号Ｅ６がイ
ネーブル状態にある間はバッファメモリ３０から主記憶
ユニット１２に対するデータ転送が継続していることか
ら、入出力終了割込信号Ｅ８をプロセッサ１０に通知せ
ず、抑止状態とする。

【００３６】このような入出力終了割込信号Ｅ８の抑止
状態で、システムバス１８を使用したデータ転送が終了
すると、バスコントローラ２６側のバスグラント信号Ｅ
６が時刻ｔ２に示すようにディセーブル状態に変化す
る。このバスグラント信号Ｅ６の変化を検出すると、そ
れまで抑止状態にあった割込通知の送出を解除し、入出
力終了割込通知信号Ｅ９がイネーブル状態となる。

【００３７】イネーブル状態となった入出力終了割込通
知信号Ｅ９はプロセッサ１０に取り込まれ、続いてプロ
セッサ１０は割込アクノリッジ信号Ｅ１０をイネーブル
とし、バスコントローラ２６を経由して入出力制御装置
４２−２に通知される。続いてプロセッサ側の処理によ
りリトライ信号Ｅ３がイネーブル状態となり、続いて時
刻ｔ３〜ｔ４において、プロセッサ１０による主記憶ユ
ニット１２に対するステータスチェックの処理が行われ
る。

【００３８】このステータスチェックは、まず時刻ｔ３
でプロセッサ側のバスリクエスト信号Ｅ５をイネーブル
状態としてシステムバス１８を獲得する。このときバス
コントローラ側のバスグラント信号Ｅ６はディセーブル
状態となってデータ転送が終了しており、バスリクエス
ト信号Ｅ５によりシステムバス１８を獲得しても、デー
タ転送が中断されて主記憶ユニット１２に対するライト
データが破壊されて一貫性が損われてしまうことはな
い。

【００３９】バスリクエスト信号Ｅ４に続いてプロセッ
サ１０は、自己のバスグラント信号Ｅ７をイネーブル状
態とし、続いてアドレスストローブ信号Ｅ１をイネーブ
ルとしてアドレスを主記憶ユニット１２に転送し、主記
憶ユニットのライトデータの転送で得られたステータス
情報をプロセッサ１０にリードする。このステータス情
報のリードに伴うデータ転送が済むとレディ信号Ｅ２が
イネーブル状態となり、主記憶ユニット１２のリード動
作におけるステータス情報の転送が行われ、時刻ｔ４で
一連のステータスチェックのためのプロセッサ１０によ
る処理が終了する。続いてプロセッサ１０は主記憶ユニ
ット１２から読み出した入出力制御に伴って得られたラ
イトデータのステータスチェックを実行し、処理終了で
プロセッサ側のバスグラント信号Ｅ７をディセーブル状
態として、システムバス１８を開放する。

【００４０】図５は図３の割込制御部３２の第１実施例
について、図２に示したプロセッサ１０，主記憶ユニッ
ト１２，バスコントローラ２６，入出力制御装置４２−
１およびディスク装置４４の間のやり取りを、時間の経
過と共に示している。図５において、まずプロセッサ１
０は入出力要求に伴ってスタートＩ／Ｏコマンド１００
を発行する。このスタートＩ／Ｏコマンド１００は、バ
スコントローラ２６を経由して入出力制御装置４２−１
に伝えられ、スタンバイ状態にあればレディ応答１０２
を返す。

【００４１】続いてプロセッサ１０はレディ応答１０２
に基づきコマンドパラメータ１０４を、バスコントロー
ラ２６を経由して入出力制御装置４２−１に送り、コマ
ンド正常受領でチャネルエンド１０６が返され、これに
よりプロセッサ１０，バスコントローラ２６および入出
力制御装置４２−１間における入出力要求に伴う各種コ
マンドの引き渡しが終了し、システムバス１８との結合
およびローカルバス３４との結合が切り離される。

【００４２】次に入出力制御装置４２−１は、ディスク
装置４４に対し例えばリードコマンド１０８を発行し、
コマンド受領に伴うデバイスエンド１１０を返した後
に、ディスク装置４４はシーク動作を開始する。シーク
動作が完了すると、ディスク装置４４はシーク完了１１
２を返し、これを受けて入出力制御装置４２−１はバス
コントローラ２６にＤＭＡ起動１１３を要求し、更に、
ＤＭＡ起動１１４を主記憶ユニット１２に要求し、主記
憶ユニット１２に結合するためのシステムバス１８の獲
得が行われる。

【００４３】続いてディスク装置４４からのリード動作
に伴い、主記憶ユニット１２に対するライトデータの転
送が開始される。このライトデータはバスコントローラ
２６でバッファメモリ３０に格納され、格納容量が一定
量に達すると、主記憶ユニット１２に対するＤＭＡライ
ト１１６を行う。ディスク装置４４のリード動作が終了
するとデバイスエンド１１７が発行され、ディスク装置
４４が切り離される。続いて入出力制御装置４２−１か
らのデータ転送が終了したとすると、バスコントローラ
２６に対し入出力終了割込１１８が発行される。

【００４４】この状態でバスコントローラ２６の割込制
御部３２にあっては、プロセッサ１０に対する割込通知
を抑止すると共に、システムバス１８のバスグラント信
号線の信号状態の監視を開始する。バスコントローラ２
６に設けているバッファメモリ３０に溜まっているライ
トデータの転送が全て終了すると、バスグラント信号線
がディセーブル状態となり、これにより抑止解除が行わ
れ、プロセッサ１０に対しバスコントローラ２６より入
出力終了割込通知１２０が行われる。

【００４５】入出力終了割込通知１２０を受けたプロセ
ッサ１０は、割込アクノリッジ１２２をバスコントロー
ラ２６を経由して入出力制御装置４２−１に返し、入出
力制御装置４２−１が終了動作を行う。続いて、プロセ
ッサ１０は主記憶ユニット１２に対するステータスチェ
ック１２４のための処理を開始するようになる。図６は
図２のバスコントローラ２６における割込制御部３２に
設けたデータ転送監視部４６と応答抑止部４８の第２実
施例を示す。この第２実施例にあっては、図３の第１実
施例に設けていたバスグラント信号監視回路５２の代わ
りにタイマ回路５６を設けたことを特徴とする。

【００４６】タイマ回路５６は入出力終了割込検出回路
５０の検出出力で起動し、入出力割込終了通知が発生し
てからバッファメモリ３０に残っているデータが全て主
記憶ユニット１２に転送されるまでの最大時間Ｔ１をカ
ウントし、この設定時間Ｔ１後にタイマ信号Ｅ１２をイ
ネーブル状態とし、割込抑止回路５４より割込通知信号
Ｅ９をプロセッサ１０に対し送出させる。

【００４７】図７は図６の割込制御部３２の第２実施例
におけるデータ転送処理を示したタイミングチャートで
ある。図７のタイミングチャートにあっては、図４に示
した第１実施例のタイミングチャートに対し新たにタイ
マ信号Ｅ１２が加えられている。タイマ信号Ｅ１２は時
刻ｔ１〜ｔ２のＤＭＡデータ転送において、ステータス
情報の転送終了に伴う入出力終了割込信号Ｅ８の送出に
同期してイネーブルとなり、この時点から、予め定めた
データ転送に必要な設定時間Ｔ１後にディセーブル状態
となる。

【００４８】このタイマ信号Ｅ１２がイネーブル状態と
なっているＴ１時間の間に、システムバス１８における
バスコントローラ側のバスグラント信号Ｅ６は、時刻ｔ
２の時点でディセーブル状態に戻っており、この時点で
バッファメモリ３０から主記憶ユニット１２に対するデ
ータ転送が終了している。したがって、時刻ｔ２以後に
タイマ信号Ｅ１２はイネーブル状態に戻ることで割込通
知の抑止を解除し、入出力終了割込通知信号Ｅ９をプロ
セッサ１０に出力することができる。

【００４９】図８は図６の割込制御部３２の第２実施例
におけるデータ転送のタイムチャートを示す。図８のタ
イムチャートにあっては、入出力制御装置４２からの入
出力終了割込１１８を受けた際に、バスコントローラ２
６でタイマ監視を開始し、設定時間Ｔ１後にプロセッサ
１０に対し入出力終了割込通知１２０を上げている。こ
の間に、バスコントローラ２６のバッファメモリから主
記憶ユニット１２に対するデータ転送は完了しており、
データの一貫性は保持できる。

【００５０】図９は図２に示したバスコントローラ２６
に設けた割込制御部３２の第３実施例を示す。この第３
実施例は、入出力装置側からの入出力終了割込通知に対
するプロセッサ１０からの割込アクノリッジを抑止する
ようにしたことを特徴とする。図９において、第３実施
例の割込制御部３２にはバスグラント信号監視回路５
２，割込アクノリッジ信号検出回路５８および割込アク
ノリッジ抑止回路６０が設けられる。割込アクノリッジ
信号検出回路５８は、割込制御部３２からの入出力要求
割込終了通知に基づくプロセッサ１０からの割込確認応
答信号線６８に対する割込アクノリッジ信号Ｅ１０を検
出して、割込アクノリッジ抑止回路６０に出力する。

【００５１】バスグラント信号監視回路５２はシステム
バス１８のコントローラバス２０におけるバスグラント
信号Ｅ６を入力し、データ転送中におけるイネーブル状
態で割込アクノリッジ抑止回路６０に抑止出力を生じ、
データ転送終了でディセーブル状態になると、抑止解除
出力を行う。このため、割込アクノリッジ抑止回路６０
は割込アクノリッジ信号検出回路５８より割込アクノリ
ッジ信号Ｅ１０の検出出力を受けたとき、バスグラント
信号監視回路５２によるバスグラント信号Ｅ８がイネー
ブル状態にあると、割込確認応答線６４による入出力制
御装置４２−１への割込アクノリッジ通知を抑止する。

【００５２】この状態でバスグラント信号監視回路５２
よりバスグラント信号Ｅ６がデータ転送終了でディセー
ブル状態となったときの抑止解除出力が得られると、割
込確認応答線６４に対し割込アクノリッジ通知信号Ｅ１
１を出力する。同時に割込アクノリッジ抑止回路６０は
プロセッサ１０に対する割込制御線６６を使用して、入
出力制御装置４２−１側への割込アクノリッジ通知信号
の出力を示す割込通知信号を送出する。この割込アクノ
リッジの通知を示す割込通知信号をプロセッサ１０が受
けると、それまで抑止していたデータ転送終了後の主記
憶ユニット１２に対するステータスチェックのための処
理を再開するようになる。

【００５３】図１０は図９の第３実施例におけるシステ
ムバス１８に対するデータ転送の際の信号波形を示して
いる。図１０を図４の第１実施例と対比すると、入出力
終了割込通知信号Ｅ９がなくなり、その代わり割込アク
ノリッジ通知信号Ｅ１１が新たに加わっている。図１０
において、時刻ｔ１〜ｔ２が、バスコントローラ２６の
バッファメモリ３０を経由した主記憶ユニット１２に対
するＤＭＡデータ転送を示す。また時刻ｔ３〜ｔ４が、
データ転送終了後のプロセッサ１０による主記憶ユニッ
ト１２に対するステータスチェックを示している。

【００５４】時刻ｔ１からのＤＭＡデータ転送における
入出力終了割込信号Ｅ８が得られると、これはそのまま
プロセッサ１０に割込通知され、プロセッサ１０より割
込アクノリッジ信号Ｅ１０が送出される。このときバス
コントローラ側のバスグラント信号Ｅ６はデータ転送状
態を示すイネーブル状態にあることから、割込アクノリ
ッジの入出力制御装置４２−１への通知は抑止される。
同時に、プロセッサ１０において次の主記憶ユニット１
２に対するステータスチェックの処理も抑止される。

【００５５】割込アクノリッジ通知の抑止状態におい
て、データ転送が終了して、時刻ｔ２でバスコントロー
ラ側のバスグラント信号Ｅ６がディセーブル状態になる
と、割込アクノリッジの抑止が解除され、割込アクノリ
ッジ通知信号Ｅ１１が入出力制御装置４２−１に送出さ
れる。同時に、プロセッサ１０に対し割込アクノリッジ
通知信号Ｅ１１が出力されたことの割込通知が行われ、
次の時刻ｔ２〜ｔ４におけるステータスチェックのため
の処理を再開するようになる。

【００５６】このように第３実施例にあっても、バスグ
ラント信号Ｅ６がディセーブル状態となってデータ転送
の終了が確認されるまで、割込アクノリッジの通知およ
びプロセッサ１０における次の主記憶ユニット１０に対
するステータスチェックの処理を保持しているため、プ
ロセッサが入出力割込終了通知を受けてデータ転送中の
システムバス１８を獲得することで、データの一貫性が
失われてしまうことを確実に防止できる。

【００５７】図１１のタイムチャートは図９の第３実施
例における各ユニット間のやり取りを示している。図１
１において、入出力制御装置４２−１からの入出力終了
割込１１８がバスコントローラ２６を経由してプロセッ
サ１０に通知されると、プロセッサ１０は割込アクノリ
ッジ１１２をバスコントローラ２６に送出する。この状
態でバスコントローラ２６のバッファメモリから主記憶
ユニット１２に対しデータ転送中であった場合には、バ
スグラント信号がイネーブル状態にあることから、バス
コントローラ２６において入出力制御装置４２に対する
入出力割込アクノリッジの送出を抑止している。同時に
プロセッサ１０側にあっては、入出力終了割込の通知に
伴う次の主記憶ユニット１２に対するステータスチェッ
クへの移行を抑止している。

【００５８】この抑止中にデータ転送が終了してバスグ
ラント信号がディセーブル状態となると、バスコントロ
ーラ２６において抑止解除が行われ、入出力制御装置４
２−１に対し入出力割込アクノリッジ１２６が発行され
て正常終了となり、同時にプロセッサ１０に対しアクノ
リッジ出力報告１２８が行われ、抑止されていた次のス
テータスチェック１２４への処理を再開する。

【００５９】図１２は図２のバスコントローラ２６の割
込制御部３２に設けているデータ転送監視部４６および
応答抑止部４８の第４実施例を示す。この第４実施例
は、図９の第３実施例に設けているバスグラント信号監
視回路５２の代わりにタイマ回路６２を設けたことを特
徴とする。タイマ回路６２以外の割込アクノリッジ信号
検出回路５８および割込アクノリッジ抑止回路６０の構
成は、図９の第３実施例と同じである。

【００６０】タイマ回路６２は割込アクノリッジ信号検
出回路５８によるプロセッサ１０からの割込アクノリッ
ジ信号Ｅ１０を検出して起動し、設定時間Ｔ２後に割込
アクノリッジ抑止回路６０に対し抑止解除信号Ｅ１３を
出力する。タイマ回路６２の設定時間Ｔ２としては、プ
ロセッサ１０から割込アクノリッジを受けてから、バス
コントローラ２６のバッファメモリ３０に残っているデ
ータを全て主記憶ユニット１２に転送するに必要な最大
時間に基づいて決められる。

【００６１】図１３のタイミングチャートは、図１２の
第４実施例におけるシステムバス１８側の各部の信号波
形を示している。図１３のタイミングチャートを図１０
の第３実施例と対比すると、図１０の割込アクノリッジ
通知信号Ｅ１１の代わりにタイマ信号Ｅ１３が示されて
いる。タイマ信号Ｅ１３は割込アクノリッジ信号Ｅ１０
の送出に同期して、設定時間Ｔ２に亘りイネーブル状態
となる。

【００６２】割込アクノリッジ信号Ｅ１０が得られたと
き、バスコントローラ側のバスグラント信号Ｅ６はデー
タ転送状態を示すイネーブル状態にあることから、割込
アクノリッジの通知およびプロセッサ１０における次の
ステータスチェックへの移行が抑止される。時刻ｔ２で
データ転送が終了すると、バスコントローラ側のバスグ
ラント信号Ｅ６がディセーブル状態となり、その後にタ
イマ信号Ｅ１３がタイムアップによりディセーブル状態
となることで抑止解除が行われ、割込アクノリッジ通知
信号Ｅ１１の送出が行われる。同時にプロセッサ側への
割込通知で抑止解除が行われ、時刻ｔ３〜ｔ４における
主記憶ユニット１２に対するステータスチェックの処理
を行うことになる。

【００６３】図１４のタイムチャートは図１２の第４実
施例における各ユニット間のやり取りを示している。図
１４において、入出力制御装置４２−１からの入出力終
了割込１１８は、バスコントローラ２６を経由してその
ままプロセッサ１０に通知され、プロセッサ１０は割込
アクノリッジ１１２をバスコントローラ２６に発行す
る。

【００６４】この割込アクノリッジ１１２を受けて、バ
スコントローラ２６はタイマを起動し、設定時間Ｔ２の
経過時点でデータ転送終了と見做し、入出力制御装置４
２−１に対し入出力割込アクノリッジ１３０を通知する
と同時に、プロセッサ１０に対しアクノリッジ出力報告
１３２を行う。タイマ監視による設定時間Ｔ２は割込ア
クノリッジ１２２が発行されてから、バッファメモリか
らの主記憶ユニット１２へのデータ転送に必要な十分な
時間を考慮して定められていることから、タイムアップ
となった時点で必ずデータ転送は終了している。したが
って、アクノリッジ出力報告１３２をプロセッサ１０に
与えて次のステータスチェック１２４を実行しても、既
にバスコントローラ２６のバッファメモリから主記憶ユ
ニット１２に対するデータ転送は完了しているため、プ
ロセッサ１０によるシステムバス１８の獲得を行っても
ライトデータは破壊されず、データの一貫性を保障する
ことができる。

【００６５】尚、上記の実施例にあっては、バスコント
ローラ２６とプロセッサ１０の間、および入出力制御装
置４２−１とバスコントローラ２６との間に、割込専用
の制御線を設けて、ＤＭＡ転送制御に伴う割込通知と割
込確認通知のやり取りを行っているが、もしシステムバ
ス１８およびローカルバス３４のコントロールバスの制
御線に余裕がある場合には、これらの制御線を使用した
ＤＭＡ制御のための割込通知と割込確認応答のやり取り
を行うようにしてもよい。

【００６６】また本発明のシステム構成は、システムバ
ス側に共有装置をもちローカルバス側に入出力装置をも
つものであれば、適宜のシステム構成につきそのまま適
用することができる。

【００６７】

【発明の効果】以上説明してきたように、入出力装置を
接続したローカルバス側のデータ転送が先に終了し、バ
スコントローラのバッファメモリからシステムバスの主
記憶ユニットに対するデータ転送が遅れるような場合に
も、システムバスにおけるハードウェア的に行われるデ
ータ転送の終了を確認した後に、処理ユニットによる新
たなシステムバスの獲得が行われるため、主記憶ユニッ
トに対するデータ転送が途中で中断されてデータの一貫
性が損われてしまうことを確実に防止し、信頼性の高い
高速のデータ転送を実現することができる。

【００６８】同様に、プロセッサに対する入出力終了割
込に伴う割込確認応答を抑止し、同時に処理ユニットに
よる次の主記憶ユニットに対する処理をシステムバスに
おける実際のデータ転送終了を確認するまで抑止するこ
とで、入出力装置と主記憶ユニットにおけるデータの一
貫性を保障した高速データ転送を行うことができる。

【図面の簡単な説明】

【図１】本発明の原理説明図

【図２】本発明の実施例を示した実施例構成図

【図３】図２の割込制御部の第１実施例を示した実施例
構成図

【図４】図２の第１実施例におけるバス制御の信号波形
を示したタイミングチャート

【図５】図２の第１実施例における処理動作を示したタ
イムチャート

【図６】図２の割込制御部の第２実施例を示した実施例
構成図

【図７】図２の第２実施例におけるバス制御の信号波形
を示したタイミングチャート

【図８】図２の第２実施例における処理動作を示したタ
イムチャート

【図９】図２の割込制御部の第３実施例を示した実施例
構成図

【図１０】図２の第３実施例におけるバス制御の信号波
形を示したタイミングチャート

【図１１】図２の第３実施例における処理動作を示した
タイムチャート

【図１２】図２の割込制御部の第４実施例を示した実施
例構成図

【図１３】図２の第４実施例におけるバス制御の信号波
形を示したタイミングチャート

【図１４】図２の第４実施例における処理動作を示した
タイムチャート

【符号の説明】

１０：プロセッサ（処理ユニット） １２：主記憶ユニット １４：メモリコントローラ １６：メモリ部 １８：システムバス ２０，３６：コントロールバス ２２，３８：アドレスバス ２４，４０：データバス ２６：バスコントローラ ２８：転送制御部（データ転送制御手段） ３０：バッファメモリ ３２：割込み制御部 ３４：ローカルバス（入出力バス） ４２，４２−１〜４２−３：入出力制御装置 ４４：ディスク装置（入出力装置） ４６：データ転送監視部（データ転送監視手段） ４８：応答抑止部（応答抑止手段） ５０：入出力終了割込検出回路（Ｉ／Ｏ終了検出回路） ５２：バスグラント信号監視回路 ５４：割込抑止回路 ５６，６２：タイマ回路 ５８：割込アクノリッジ信号検出回路 ６０：割込アクノリッジ抑止回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】システムバス（１８）と、 前記システムバス（１８）に接続された処理ユニット
   （１０）と、 前記システムバス（１８）に接続された主記憶ユニット
   （１２）と、 ローカルバス（３４）と、 前記ローカルバス（３４）に接続された入出力制御装置
   （４２）と、 前記入出力装置配下に接続された入出力装置（４４）
   と、 前記システムバス（１８）とローカルバス（３４）の間
   に接続され、前記処理ユニット（１０）から入出力要求
   を受けた後は前記処理ユニット（１０）に依存すること
   なく前記システムバス（１８）に接続した主記憶ユニッ
   ト（１２）と前記ローカルバス（３４）に接続した入出
   力制御装置（４２）を経由して前記入出力装置（４４）
   との間でデータを転送するデータ転送制御手段（２８）
   と、 前記データ転送制御手段（２８）により転送されるデー
   タを一時的に格納するバッファメモリ（３０）と、 前記入出力装置（４４）のデータ転送終了に伴い前記入
   出力制御装置（４２）から送出された入出力終了割込信
   号を検出した際に、前記処理ユニット（１０）にデータ
   転送の終了を通知し、更に前記処理ユニット（１０）か
   らの割込確認信号を前記入出力制御装置（４２）に伝え
   る割込制御手段（３２）と、を備えたデータ転送制御装
   置に於いて、 前記バッファメモリ（３０）から前記主記憶ユニット
   （１２）に対するデータ転送の終了を判断するデータ転
   送監視手段（４６）と、 前記割込制御手段（３２）で前記ローカルバス（３４）
   の入出力終了割込信号を検出した際に、該割込信号の前
   記処理ユニット（１０）への出力を抑止し、前記データ
   転送監視手段（４６）でデータ転送の終了の判断結果が
   得られた場合に、抑止状態にある前記入出力終了割込信
   号を前記処理ユニット（１０）に出力する応答抑止手段
   （４８）と、を設けたことを特徴とするデータ転送制御
   装置。
2. 【請求項２】請求項１記載のデータ転送制御装置に於い
   て、 前記データ転送監視手段（４６）は、前記システムバス
   （１８）の信号状態からデータ転送の終了の有無を判断
   することを特徴とするデータ転送制御装置。
3. 【請求項３】請求項１記載のデータ転送制御装置に於い
   て、 前記データ転送監視手段（４６）は、前記入出力終了割
   込信号が検出されてから予め定めた一定時間後にデータ
   転送終了と判断するタイマ手段であることを特徴とする
   データ転送制御装置。
4. 【請求項４】システムバス（１８）と、 前記システムバス（１８）に接続された処理ユニット
   （１０）と、 前記システムバス（１８）に接続された主記憶ユニット
   （１２）と、 ローカルバス（３４）と、 前記ローカルバス（３４）に接続された入出力制御装置
   （４２）と、 前記入出力装置配下に接続された入出力装置（４４）
   と、 前記システムバス（１８）とローカルバス（３４）の間
   に接続され、前記処理ユニット（１０）から入出力要求
   を受けた後は前記処理ユニット（１０）に依存すること
   なく前記システムバス（１８）に接続した主記憶ユニッ
   ト（１２）と前記ローカルバス（３４）に接続した入出
   力制御装置（４２）を経由して前記入出力装置（４４）
   との間でデータを転送するデータ転送制御手段（２８）
   と、 前記データ転送制御手段（２８）により転送されるデー
   タを一時的に格納するバッファメモリ（３０）と、 前記入出力装置（４４）のデータ転送終了に伴い前記入
   出力制御装置（４２）から送出された入出力終了割込信
   号を検出した際に、前記処理ユニット（１０）にデータ
   転送の終了を通知し、更に前記処理ユニット（１０）か
   らの割込確認信号を前記入出力制御装置（４２）に伝え
   る割込制御手段（３２）と、を備えたデータ転送制御装
   置に於いて、 前記バッファメモリ（３０）から前記主記憶ユニット
   （１２）に対するデータ転送の終了を判断するデータ転
   送監視手段（４６）と、 前記割込制御手段（３２）で前記処理ユニット（１０）
   からの割込確認信号を検出した際に、該割込確認信号の
   前記入出力制御装置（４２）への出力を抑止し、前記デ
   ータ転送監視手段（４６）でデータ転送の終了の判断結
   果が得られた場合に、抑止状態にある前記割込確認信号
   を前記入出力制御装置（４２）に出力する応答抑止手段
   （４８）と、を設けたことを特徴とするデータ転送制御
   装置。
5. 【請求項５】請求項４記載のデータ転送制御装置に於い
   て、 前記データ転送監視手段（４６）は、前記システムバス
   （１８）の信号状態からデータ転送の終了の有無を判断
   することを特徴とするデータ転送制御装置。
6. 【請求項６】請求項５記載のデータ転送制御装置に於い
   て、 前記データ転送監視手段（４６）は、前記割込確認信号
   が検出されてから予め定めた一定時間後にデータ転送終
   了と判断するタイマ手段であることを特徴とするデータ
   転送制御装置。