JP2017510829A

JP2017510829A - ゲート駆動回路及び駆動方法

Info

Publication number: JP2017510829A
Application number: JP2016542182A
Authority: JP
Inventors: 向陽徐
Original assignee: Shenzhen China Star Optoelectronics Technology Co Ltd
Current assignee: TCL China Star Optoelectronics Technology Co Ltd
Priority date: 2013-12-31
Filing date: 2014-01-24
Publication date: 2017-04-13
Anticipated expiration: 2034-01-24
Also published as: WO2015100828A1; EA201691315A1; JP6231692B2; CN103761949B; KR20160087893A; GB2536160A; US20150206495A1; GB2536160B; EA032171B1; US10032424B2; CN103761949A; KR101906943B1; GB201610389D0

Abstract

本発明は、ゲート駆動回路及び駆動方法を提供する。当該回路は、多段のＧＯＡ回路を備える。当該多段のＧＯＡ回路の第Ｎ段のＧＯＡ回路は、エネルギー蓄積ユニットと、充電ユニットと、駆動ユニットと、第１リセットユニットと、第２リセットユニットとを備える。充電ユニットは、第Ｎ−１行のゲートラインの信号によって、エネルギー蓄積ユニットを予め充電することで、電圧を発生する。駆動ユニットは、電圧及びクロックパルス信号に基づいて、第Ｎ行のゲートラインの信号をプルアップ電圧にプルアップする。第１リセットユニットは、第Ｎ+１行のゲートラインの信号と第１リセット電圧又は第３リセット電圧とに基づいて、第Ｎ行のゲートラインの信号を第１リセット電圧又は第３リセット電圧にリセットする。第２リセットユニットは、第Ｎ+３行のゲートラインの信号及び第２リセット電圧に基づいて、第Ｎ行のゲートラインを第２リセット電圧にリセットする。本発明による回路は、２つのリセットユニットによって、画素セルの四段階駆動を実現し、画素電極に対するフィードスルー電圧の影響を効果的に解決し、映像品質を向上することができる。

Description

本発明は、液晶ディスプレイの技術分野に関し、特にゲート駆動回路及び駆動方法に関する。

近年、表示装置の薄型化の傾向を伴って、液晶ディスプレイ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ、ＬＣＤ）は、携帯電話、ノートパソコン、及びカラーテレビなどの様々な電子製品分野に広く用いられている。

ＧＯＡ（ＧａｔｅＤｒｉｖｅｒｏｎＡｒｒａｙ）技術は、ゲート駆動回路（ＧａｔｅＤｒｉｖｅｒＩＣｓ）を直接アレイ基板に作製し、外部のシリコンウェハーによる作製を代替する技術である。当該技術には、ゲート駆動回路が直接パネルの周辺に設けられたことで、作製ステップが少なくなり、製品コストが低減された。さらに、ＴＦＴ−ＬＣＤパネルの集積度が向上され、パネルがさらに薄型化されている。

パネルが駆動されている場合、容量結合により表示電極（「画素電極」ともいう）の電圧を変動させるフィードスルー（ｆｅｅｄｔｈｒｏｕｇｈ）電圧が発生する。最も大きく影響するのは、ゲート駆動電圧の変化であり、つまり、寄生キャパシタＣｇｄにより発生されたフィードスルー電圧である。共通電圧を補償する方法は、フィードスルー電圧の影響を低減できるが、液晶キャパシタＣｌｃが固定パラメータを有しないため、映像品質を共通電圧の調節により改善する目的を達成することは難しい。

従来の二段階駆動ＧＯＡ回路は、本質的に４Ｔ１Ｃ回路（４つのＴＦＴスイッチと１つのキャパシタとを備える）である。図１は従来の二段階駆動の４ＴＩＣのＧＯＡ回路原理図を示し、ここで、ＴＦＴ１は、駆動トランジスタであり、主にゲートラインの高電位出力を制御することに用いられる。ＴＦＴ２及びＴＦＴ３は、リセットトランジスタであり、主にゲートラインの電位をプルダウンし且つ同時に保持キャパシタＣｂの電荷を放出させることで、ＴＦＴ１をオフ状態にすることに用いられる。ＴＦＴ４は、入力トランジスタ（予め充電用トランジスタ）であり、その主な作用は保持キャパシタＣｂを予め充電してＴＦＴ１をオン状態にするものである。キャパシタＣｂは、電荷を蓄積し、ＴＦＴ１のゲート電位を保持することに主に用いられる。ＴＦＴ１の入力信号は上の行のゲートラインの出力信号Ｇａｔｅ［Ｎ−１］であり、ＴＦＴ１の出力信号は現在の行のゲートラインの出力信号Ｇａｔｅ［Ｎ］であり、リセット信号は下の行のゲートラインの出力信号Ｇａｔｅ［Ｎ＋１］である。ＴＦＴ1の入力端の信号は、クロック信号Ｖｃｋである。図２は、具体的な駆動タイミングを示す。

上述のＧＯＡ回路をＧＯＡユニットとして以下のステップを行うことで、二段階駆動が完成する。つまり、１つ前のＧＯＡユニットの出力信号を当該ＧＯＡユニットのトリガ信号とし、１つ後のＧＯＡユニットの出力信号を当該ＧＯＡユニットのリセット信号とする。クロック信号は、２つ（Ｖｃｌｋ＿A、Ｖｃｌｋ＿B）であり、それぞれが奇数行のＧＯＡユニット及び偶数行のＧＯＡユニットに用いられる。ゲートラインの出力電位Ｖｓｓは、ゲートラインの出力パルスの高さ又は幅を决定する。

しかし、上述した回路は、映像効果に対するフィードスルー電圧の影響を解決することができない。したがって、当該技術分野において目指している課題の１つは、上述の欠点を解決するために、映像品質の表示効果に対するフィードスルー電圧の影響を効果的に低減するような駆動技術案を提供することである。

本発明が解決しようとする技術的課題の１つは、映像表示品質に対するフィードスルー電圧の影響を効果的に低減するゲート駆動回路を提供することである。さらに、ゲート駆動回路の駆動方法を提供する。

１）、本発明は、前記課題を解決するために、ゲート駆動回路を提供する。当該回路は、多段のＧＯＡ回路を備える。当該多段のＧＯＡ回路の第Ｎ段のＧＯＡ回路は、エネルギー蓄積ユニットと、充電ユニットと、駆動ユニットと、第１リセットユニットと、第２リセットユニットとを備える。前記充電ユニットは、第Ｎ−１行のゲートラインと前記エネルギー蓄積ユニットの間に電気接続されて、第Ｎ−１行のゲートラインの信号によって、エネルギー蓄積ユニットを予め充電することで、電圧を発生させる。前記駆動ユニットは、クロック出力線及び第Ｎ行のゲートラインに電気接続されて、前記電圧及びクロックパルス信号に基づいて、前記第Ｎ行のゲートラインの信号をプルアップ電圧にプルアップする。前記第１リセットユニットは、前記エネルギー蓄積ユニットと第１リセット電圧又は第３リセット電圧との間に電気接続されて、第Ｎ+１行のゲートラインの信号と第１リセット電圧又は第３リセット電圧とに基づいて、前記第Ｎ行のゲートラインの信号を第１リセット電圧又は第３リセット電圧にリセットする。前記第２リセットユニットは、第Ｎ行のゲートラインと第２リセット電圧との間に電気接続されて、第Ｎ+３行のゲートラインの信号及び第２リセット電圧に基づいて、前記第Ｎ行のゲートラインを第２リセット電圧にリセットする。

２）、本発明の第１）項による好ましい実施形態において、前記第Ｎ段のＧＯＡ回路と接続しているゲートラインが負極性である場合、前記第１リセットユニットは、第Ｎ+１行のゲートラインの信号及び第１リセット電圧に基づいて、前記第Ｎ行のゲートラインの信号を第１リセット電圧にリセットし、前記第１リセット電圧と前記第２リセット電圧との間には、負の電圧差が存在する。

３）、本発明の第１）項又は第２）項による好ましい実施形態において、前記第Ｎ段のＧＯＡ回路と接続しているゲートラインが正極性である場合、前記第１リセットユニットは、第Ｎ+１行のゲートラインの信号及び第３リセット電圧に基づいて、前記第Ｎ行のゲートラインの信号を第３リセット電圧にリセットし、前記第３リセット電圧と前記第２リセット電圧との間には、正の電圧差が存在する。

４）、本発明の第１）項〜第３）項のいずれか１項による好ましい実施形態において、前記第２リセットユニットは、トランジスタであり、ゲートと、第１ソース・ドレインと、第２ソース・ドレインとを備え、当該ゲートは、前記第Ｎ＋３行のゲートラインに電気接続され、当該第１ソース・ドレイン及び当該第２ソース・ドレインは、前記第Ｎ行のゲートライン及び第２リセット電圧にそれぞれ電気接続される。

５）、本発明の第１）項〜第４）項のいずれか１項による好ましい実施形態において、前記第１リセットユニットは、第１トランジスタと、第２トランジスタとを備え、前記第１トランジスタ及び前記第２トランジスタは、それぞれがゲートと、第１ソース・ドレインと、第２ソース・ドレインとを備え、前記第１トランジスタのゲート及び前記第２トランジスタのゲートは、互いに電気接続され、前記第Ｎ+１行のゲートラインに接続され、前記第１トランジスタの第１ソース・ドレインは、前記エネルギー蓄積ユニットの第１端に電気接続され、前記第２トランジスタの第１ソース・ドレインは、前記エネルギー蓄積ユニットの第２端に電気接続され、前記第１トランジスタの第２ソース・ドレイン及び前記第２トランジスタの第２ソース・ドレインは、互いに電気接続され、前記第１リセット電圧又は第３リセット電圧に電気接続される。

６）、本発明の第１）項〜第５）項のいずれか１項による好ましい実施形態において、前記充電ユニットは、トランジスタであり、ゲートと、第１ソース・ドレインと、第２ソース・ドレインとを備え、前記充電ユニットは、ゲート及び第１ソース・ドレインが前記第Ｎ−1行のゲートラインに電気接続され、第２ソース・ドレインが前記エネルギー蓄積ユニットの第１端に電気接続される。

７）、本発明の第１）〜第６）項のいずれか１項による好ましい実施形態において、前記駆動ユニットは、トランジスタであり、ゲートと、第１ソース・ドレインと、第２ソース・ドレインとを備え、前記駆動ユニットは、第１ソース・ドレインが前記クロック出力線に電気接続され、ゲートがエネルギー蓄積ユニットの第１端に電気接続され、第２ソース・ドレインが第Ｎ行のゲートライン及び前記エネルギー蓄積ユニットの第２端に電気接続される。

８）、本発明は、上述したいずれか１項のゲート駆動回路において用いられる駆動方法を提供する。駆動方法は、充電ユニットが、第Ｎ−１行のゲートラインの信号を受信してエネルギー蓄積ユニットを予め充電することで、電圧を発生するステップと、駆動ユニットが、クロックパルス信号を受信して、前記電圧及び前記クロックパルス信号に基づいて、前記第Ｎ行のゲートラインの信号をプルアップ電圧にプルアップする、ステップと、第１リセットユニットが、第Ｎ+１行のゲートラインの信号と第１リセット電圧又は第３リセット電圧とを受信して、第Ｎ+１行のゲートラインの信号と第１リセット電圧又は第３リセット電圧とに基づいて、前記第Ｎ行のゲートラインの信号を第１リセット電圧又は第３リセット電圧にリセットする、ステップと、第２リセットユニットが、第Ｎ+３のゲートラインの信号及び第２リセット電圧とを受信して、第Ｎ+３行のゲートラインの信号及び第２リセット電圧に基づいて、前記第Ｎ行のゲートラインの信号を第２リセット電圧にリセットする、ステップと、を備える。

９）、本発明の第８）項による好ましい実施形態において、前記第Ｎ段のＧＯＡ回路と接続しているゲートラインが負極性である場合、前記第１リセットユニットが、第１リセット電圧を受信して、第Ｎ+１行のゲートラインの信号及び第１リセット電圧に基づいて、前記第Ｎ行のゲートラインの信号を第１リセット電圧にリセットし、前記第１リセット電圧と前記第２リセット電圧との間には、負の電圧差が存在する。

１０）、本発明の第８）項又は第９）項による好ましい実施形態において、前記第Ｎ段のＧＯＡ回路と接続しているゲートラインが正極性である場合、前記第１リセットユニットが、第３リセット電圧を受信して、第Ｎ+１行のゲートラインの信号及び第３リセット電圧に基づいて、前記第Ｎ行のゲートラインの信号を第３リセット電圧にリセットし、前記第３リセット電圧と前記第２リセット電圧との間には、正の電圧差が存在する。

従来の技術と比べると、本発明による１つ又は複数の実施例は、以下の利点を有することができる。

本発明は、四段階駆動ＧＯＡ回路を提供する。当該回路は、２つのリセット信号によって、負極性のゲートラインに対してゲート出力信号をリセット信号Ｖｓｓ１及びリセット信号Ｖｓｓ２にプルダウンし、正極性のゲートラインに対してゲート出力信号をリセット信号Ｖｓｓ３及びリセット信号Ｖｓｓ２にプルダウンし、これにより、画素セルの四段階駆動を実現する。また、当該駆動回路は、二段階駆動回路により解決できない画素電極に対するフィードスルー電圧の影響を効果的に解決し、さらに映像品質を向上することができる。

本発明の他の特徴及び利点は、後述の明細書に記載され、明細書における記載内容によって理解でき、又は本発明を実施することによって更に把握できる。本発明の目的及び他の利点は、明細書、添付の図面、及び請求の範囲で特に指摘した構造によって実現及び達成され得る。

添付の図面は、本発明をさらに理解するために提供され、本明細書の一部を構成する。図面は、本発明の実施例とともに本発明を説明するが、本発明を制限するものではない。
図１は、先行技術の二段階駆動ＧＯＡ回路の模式図である。図２は、先行技術の二段階駆動ＧＯＡ回路出力のタイミングチャートである。図３は、本発明の一実施例による四段階駆動ＧＯＡ回路の模式図である。図４は、本発明による四段階駆動ＧＯＡ回路の出力のタイミングチャートである。図５は、四段階駆動のゲート駆動電圧の波形模式図である。図６は、四段階駆動の正極性表示電極の波形模式図である。図７は、四段階駆動の負極性表示電極の波形模式図である。

以下、本発明の目的、技術案及び利点がより明らかにするために、図面を参照しながら、本発明について詳しく説明する。

なお、本実施例による駆動回路は、四段階駆動回路である。当該駆動電路は、共通電圧を変化させない状態で、フィードスルー電圧を補償することができる。本実施例よる四段階駆動回路は、蓄積キャパシタＣｓによるフィードスルー電圧を介して、寄生キャパシタＣｇｄにより発生されたフィードスルー電圧を補償する。

図３は、本発明の一実施例による四段階駆動ＧＯＡ回路の模式図である。説明を容易にするために、多段のＧＯＡ回路の第Ｎ段のＧＯＡ回路を図面に示す。図３に示すように、当該第Ｎ段のＧＯＡ回路は、エネルギー蓄積ユニットＣｂと、充電ユニット３１と、駆動ユニット３２と、第１リセットユニット３３と、第２リセットユニット３４とを含む。充電ユニット３１は、第Ｎ−１行のゲートラインとエネルギー蓄積ユニットＣｂとの間に電気接続されて、第Ｎ−１行のゲートラインがエネルギー蓄積ユニットＣｂを予め充電することで、電圧を発生させる。駆動ユニット３２は、クロック出力線及び第Ｎ行のゲートラインに電気接続されて、電圧及びクロックパルス信号に基づいて、第Ｎ行のゲートラインの信号をプルアップ電圧にプルアップする。第１リセットユニット３３は、エネルギー蓄積ユニットＣｂと第１リセット電圧Ｖｓｓ1又は第３リセット電圧Ｖｓｓ３との間に電気接続されて、第Ｎ+１行のゲートラインの信号と第１リセット電圧Ｖｓｓ1又は第３リセット電圧Ｖｓｓ３とに基づいて、第Ｎ行のゲートラインの信号を第１リセット電圧Ｖｓｓ１又は第３リセット電圧Ｖｓｓ３にリセットする。第２リセットユニット３４は、第Ｎ行のゲートラインと第２リセット電圧Ｖｓｓ２との間に電気接続されて、第Ｎ+３行のゲートラインの信号及び第２リセット電圧Ｖｓｓ２に基づいて、第Ｎ行のゲートラインを第２リセット電圧Ｖｓｓ２にリセットする。

なお、第Ｎ段のＧＯＡ回路と接続しているゲートラインが負極性である場合、第１リセットユニット３３は、第Ｎ+１行のゲートラインの信号及び第１リセット電圧Ｖｓｓ1に基づいて、第Ｎ行のゲートラインの信号を第１リセット電圧Ｖｓｓ1にリセットする。当該第１リセット電圧Ｖｓｓ1と第２リセット電圧Ｖｓｓ２との間には、負の電圧差（図５に示すＶ_{e (-)}）が存在する。一方、第Ｎ段のＧＯＡ回路と接続しているゲートラインが正極性である場合、第１リセットユニット３３は、第Ｎ+１行のゲートラインの信号及び第３リセット電圧Ｖｓｓ３に基づいて、第Ｎ行のゲートラインの信号を第３リセット電圧Ｖｓｓ３にリセットする。当該第３リセット電圧Ｖｓｓ３と第２リセット電圧Ｖｓｓ２との間には、正の電圧差（図５に示すＶ_{e (＋)}）が存在する。

図３に示すように、当該ＧＯＡ回路は、実質的に５T４Ｃ回路であり、トランジスタＴＦＴ1（駆動ユニット３２として）、トランジスタＴＦＴ２とＴＦＴ３（共に第１リセットユニット３３を構成する）、トランジスタＴＦＴ４（充電ユニット３１として）、トランジスタＴＦＴ５（第２リセットユニット３４として）、及び保持キャパシタＣｂ（エネルギー蓄積ユニットとして）を備える。また、図３は、ＴＦＴ１のゲートとＴＦＴ１のドレインとの間の寄生キャパシタＣｇｄをさらに示す。

当該回路の入力信号は、クロック信号（正極性のクロック信号又は負極性のクロック信号）Ｖｃｋ、第Ｎ-１行のゲートラインの出力Ｏｕｔｐｕｔ［Ｎ−１］、第Ｎ＋１行のゲートラインの出力Ｏｕｔｐｕｔ［Ｎ＋１］、第Ｎ＋３行のゲートラインの出力Ｏｕｔｐｕｔ［Ｎ＋３］、第１リセット電圧Ｖｓｓ1又は第３リセット電圧Ｖｓｓ３、及び第２リセット電圧Ｖｓｓ２を備える。

駆動トランジスタＴＦＴ１は、ゲート、第１ソース・ドレイン、及び第２ソース・ドレインを備える。第１ソース・ドレインは、クロック出力線Ｖｃｋに電気接続され、ゲートは、キャパシタＣｂの第１端に電気接続され、第２ソース・ドレインは、第Ｎ行のゲートライン及びキャパシタＣｂの第２端に電気接続される。主に、ゲートラインの高電位出力を制御することに用いられる。

ＴＦＴ２、ＴＦＴ３及びＴＦＴ５は、リセットトランジスタであり、主にゲートラインの電位をプルダウンし且つ同時に保持キャパシタＣｂの電荷を放出させることで、ＴＦＴ１をオフ状態にすることに用いられる。

ＴＦＴ２のゲート及びＴＦＴ３のゲートは、互いに電気接続され、第Ｎ+１行のゲートラインに接続される。ＴＦＴ２の第１ソース・ドレインは、キャパシタＣｂの第１端に電気接続される。ＴＦＴ３の第１ソース・ドレインは、キャパシタＣｂの第２端に電気接続される。ＴＦＴ２の第２ソース・ドレイン及びＴＦＴ３の第２ソース・ドレインは、互いに電気接続され、第１リセット電圧Ｖｓｓ１又は第３リセット電圧Ｖｓｓ３に電気接続される。画素電圧の四段階駆動が正負極性の行のゲートラインの電位の異なる変化により実現されるため、負極性の行のゲートラインの出力に対して、ＴＦＴ２はゲートラインの入力を電圧Ｖｓｓ１にリセットし、正極性の行のゲートラインの出力に対して、ＴＦＴ２はゲートラインの入力を電圧Ｖｓｓ３にリセットする。

ＴＦＴ５は、ゲート出力を電圧Ｖｓｓ２にリセットし、出力信号ｇａｔｅ［Ｎ＋３］により制御を行う。ＴＦＴ５は、ゲート、第１ソース・ドレイン、及び第２ソース・ドレインを備える。当該ゲートは、第Ｎ＋３行のゲートラインに電気接続され、当該第１ソース・ドレイン及び第２ソース・ドレインは、それぞれが第Ｎ行のゲートライン及び第２リセット電圧Ｖｓｓ２に電気接続される。

ＴＦＴ４は、入力トランジスタ（予め充電用トランジスタ）であり、その主な作用は保持キャパシタＣｂを予め充電してＴＦＴ１をオン状態にすることである。ＴＦＴ４は、ゲート、第１ソース・ドレイン、及び第２ソース・ドレインを備える。ゲート及び第１ソース・ドレインは、第Ｎ−1行のゲートラインに電気接続され、第２ソース・ドレインは、キャパシタＣｂの第１端に電気接続される。

図４は、具体的な駆動タイミングを示す。同じ周期及び反対極性を有する２つの時系列（Ｃｌｋ A、Ｃｌｋ B）が用いられる。２つの時系列は、それぞれが奇数行のゲートラインに対応するＧＯＡ回路及び偶数行のゲートラインに対応するＧＯＡ回路で用いられる。

奇数行のゲートラインＧａｔｅ１（負極性）に対応するＧＯＡ回路を例として、どのように四段階駆動を実現するかについて説明する。

まず、ＴＦＴ４は、上の行のゲートラインの駆動電圧を受信して、保持キャパシタＣｂを予め充電して、ＴＦＴ１をオン状態にする。

ＴＦＴ１は、ゲートラインの高電位Ｖｇｈを出力する。ＴＦＴ２及びＴＦＴ３は、下の行のゲートラインの駆動電圧を受信して、ゲートラインの電位をプルダウンし且つ同時に保持キャパシタＣｂの電荷を放出させることで、ＴＦＴ１をオフ状態にすることに用いられる。

奇数行のゲートラインの出力であるため、ＴＦＴ２は、ゲートラインの入力を電位Ｖｓｓ１にリセットする（プルダウンする）。最後に、ＴＦＴ５は、ゲートの出力を電位Ｖｓｓ２にリセットするように、第Ｎ＋３行のゲートラインによって駆動される。これにより、図４に示すＧａｔｅ１の駆動が完成する。

本発明をさらに理解するために、以下、タイミング波形について具体的に説明する。図５は、四段階駆動のゲート駆動電圧の波形図である。当該四段階駆動のゲート駆動電圧の波形図に示すように、当該四段階駆動のゲート駆動電圧の波形において、正負両極性の電圧は、全部で４種類である。オン電圧Ｖｇｈとオフ電圧Ｖｓｓ２との間の電圧差はＶｇであり、電圧Ｖｓｓ３はオフ電圧Ｖｓｓ２より高く（両方の間に電圧差Ｖ_ｅ（+）が存在する）、電圧Ｖｓｓ１はオフ電圧Ｖｓｓ２よりさらに低い（両方の間に電圧差Ｖ_ｅ（-）が存在する）。

正極性のゲート及び負極性のゲートを駆動する配線電圧は異なる。図６は、正極性の表示電極の電圧波形図を示す。６１は第Ｎ−１行のゲートラインの駆動電圧を表し、６２は共通電圧を表し、６４は第Ｎ行のゲートラインの駆動電圧を表す。

図６に示すように、表示電極の電圧６３は、ソース電極の駆動により充電された後、３回の電圧変化が行われる（図６に点線円で示すように）。まず、現在の第Ｎ行のゲートラインの駆動配線電圧がオフにされたとき、寄生キャパシタCgdによるフィードスルー電圧６３１で、電圧変化が行われる。次に、上の行（第Ｎ−１行）のゲートラインの駆動配線電圧を引き戻すとき、蓄積キャパシタＣｓによるフィードスルー電圧６３２で、電圧変化が行われる。フィードスルー電圧６３２は、表示電極の電圧６３を正極性の電圧範囲にプルアップする最重要電圧である。最後に、現在の第Ｎ行のゲートラインの駆動配線電圧をプルダウンするとき、寄生キャパシタCgdの発生したフィードスルー電圧６３３で、電圧変化が行われる。フィードスルー電圧６３３は、寄生キャパシタCgdによって発生され、かつ電圧変動の幅が小さいため、影響が比較的小さい。

図７は、負極性の表示電極の電圧波形図を示す。７１は第Ｎ−１行のゲートラインの駆動電圧を表し、７２は共通電圧を表し、７４は第Ｎ行のゲートラインの駆動電圧を表す。

図７に示すように、表示電極の電圧７３は、ソース電極の駆動により充電された後、３回の電圧変化が行われる。まず、現在の第Ｎ行のゲートラインの駆動配線電圧がオフにされたとき、寄生キャパシタＣｇｄの発生したフィードスルー電圧７３１の影響で、電圧変化が行われる。駆動配線電圧がオフにされたため、表示電極の電圧７３は、プルダウンされる。次に、上の行（第Ｎ−１行）のゲートラインの駆動配線電圧をプルダウンするとき、蓄積キャパシタＣｓによるフィードスルー電圧７３２で、電圧変化が行われる。フィードスルー電圧７３２は、電圧を負極性電圧に調節する主な要素であるため、その影響が重要であり、全体の電圧を必要な電位に調節しなければならない。最後に、現在の第Ｎ行のゲートラインの駆動配線電圧を引き戻すとき、寄生キャパシタＣｇｄによるフィードスルー電圧７３３の影響で、電圧変化が行われる。引き戻された電圧の幅が比較的小さいため、全体に対する影響が比較的小さくなる。

寄生キャパシタCgdによるフィードスルー電圧の影響のため、正極性及び負極性の電圧範囲を分ければ、正極性の電圧範囲に対して、プルアップ電圧が大きくなる。そのプルアップ電圧は、上の行のゲートラインの駆動配線電圧がプルアップするときの蓄積キャパシタＣｓによるフィードスルー電圧によって、形成される。必要な電圧が比較的大きいので、上の行のゲートラインの駆動配線の引き戻すときの電圧も比較的大きくなる。また、負極性の表示電圧範囲の形成に対しては、上の行のゲートラインの駆動配線電圧の変化も用いて完成する。正極性の表示電極の電圧とは異なり、負極性の表示電極の電圧には、負極性の表示電極の電圧範囲を形成するように、プルダウンを行うフィードスルー電圧が必要となる。その必要なプルダウン電圧は、正極性のプルアップ電圧よりも小さい。ゲート駆動配線電圧に対して上述の四段階駆動を行うことで、画素電極に対するフィードスルー電圧の影響を低減することができる。

以上により、本発明による５Ｔ１Ｃの四段階駆動ＧＯＡ回路は、２つのリセット信号によって、奇数行のゲート出力信号をリセット信号Ｖｓｓ１及びリセット信号Ｖｓｓ２にそれぞれプルダウンし、偶数行のゲート出力信号をリセット信号Ｖｓｓ３及びリセット信号Ｖｓｓ２にそれぞれプルダウンし、これにより、画素セルの四段階駆動を実現する。さらに、当該駆動回路は、二段階駆動回路により解決できない画素電極に対するフィードスルー電圧の影響を効果的に解決し、さらに映像品質を向上することができる。

上述したのは、本発明に係る具体的な実施形態に過ぎず、本発明の保護範囲はこれに限定しておらず、当業者が本発明に記載する技術範囲内に容易に理解できる変換や変更も、本発明の保護範囲に含まれるべきである。そのため、本発明の保護範囲は、特許請求の範囲の保護範囲に準ずるべきである。

Claims

多段のＧＯＡ回路を備え、
前記多段のＧＯＡ回路の第Ｎ段のＧＯＡ回路は、エネルギー蓄積ユニットと、充電ユニットと、駆動ユニットと、第１リセットユニットと、第２リセットユニットとを備え、
前記充電ユニットは、第Ｎ−１行のゲートラインと前記エネルギー蓄積ユニットとの間に電気接続されて、第Ｎ−１行のゲートラインの信号によって、前記エネルギー蓄積ユニットを予め充電することで、電圧を発生させ、
前記駆動ユニットは、クロック出力線及び第Ｎ行のゲートラインに電気接続されて、前記電圧及びクロックパルス信号に基づいて、前記第Ｎ行のゲートラインの信号をプルアップ電圧にプルアップし、
前記第１リセットユニットは、前記エネルギー蓄積ユニットと第１リセット電圧又は第３リセット電圧との間に電気接続されて、第Ｎ+１行のゲートラインの信号と第１リセット電圧又は第３リセット電圧とに基づいて、前記第Ｎ行のゲートラインの信号を第１リセット電圧又は第３リセット電圧にリセットし、
前記第２リセットユニットは、第Ｎ行のゲートラインと第２リセット電圧との間に電気接続されて、第Ｎ+３行のゲートラインの信号及び第２リセット電圧に基づいて、前記第Ｎ行のゲートラインを第２リセット電圧にリセットする、ゲート駆動回路。
前記第Ｎ段のＧＯＡ回路と接続しているゲートラインが負極性である場合、前記第１リセットユニットは、第Ｎ+１行のゲートラインの信号及び第１リセット電圧に基づいて、前記第Ｎ行のゲートラインの信号を第１リセット電圧にリセットし、
前記第１リセット電圧と前記第２リセット電圧との間には、負の電圧差が存在する、ことを特徴とする請求項１に記載のゲート駆動回路。
前記第Ｎ段のＧＯＡ回路と接続しているゲートラインが正極性である場合、前記第１リセットユニットは、第Ｎ+１行のゲートラインの信号及び第３リセット電圧に基づいて、前記第Ｎ行のゲートラインの信号を第３リセット電圧にリセットし、
前記第３リセット電圧と前記第２リセット電圧との間には、正の電圧差が存在する、ことを特徴とする請求項１に記載のゲート駆動回路。
前記第２リセットユニットは、トランジスタであり、ゲートと、第１ソース・ドレインと、第２ソース・ドレインとを備え、
当該ゲートは、前記第Ｎ＋３行のゲートラインに電気接続され、
当該第１ソース・ドレイン及び当該第２ソース・ドレインは、それぞれが前記第Ｎ行のゲートライン及び第２リセット電圧に電気接続される、ことを特徴とする請求項１に記載のゲート駆動回路。
前記第２リセットユニットは、トランジスタであり、ゲートと、第１ソース・ドレインと、第２ソース・ドレインとを備え、
当該ゲートは、前記第Ｎ＋３行のゲートラインに電気接続され、
当該第１ソース・ドレイン及び当該第２ソース・ドレインは、それぞれが前記第Ｎ行のゲートライン及び第２リセット電圧に電気接続される、ことを特徴とする請求項２に記載のゲート駆動回路。
前記第２リセットユニットは、トランジスタであり、ゲートと、第１ソース・ドレインと、第２ソース・ドレインとを備え、
当該ゲートは、前記第Ｎ＋３行のゲートラインに電気接続され、
当該第１ソース・ドレイン及び当該第２ソース・ドレインは、それぞれが前記第Ｎ行のゲートライン及び第２リセット電圧に電気接続される、ことを特徴とする請求項３に記載のゲート駆動回路。
前記第１リセットユニットは、第１トランジスタと、第２トランジスタとを備え、
前記第１トランジスタ及び前記第２トランジスタは、それぞれがゲートと、第１ソース・ドレインと、第２ソース・ドレインとを備え、
前記第１トランジスタのゲート及び前記第２トランジスタのゲートは、互いに電気接続され、前記第Ｎ+１行のゲートラインに接続され、
前記第１トランジスタの第１ソース・ドレインは、前記エネルギー蓄積ユニットの第１端に電気接続され、
前記第２トランジスタの第１ソース・ドレインは、前記エネルギー蓄積ユニットの第２端に電気接続され、
前記第１トランジスタの第２ソース・ドレイン及び前記第２トランジスタの第２ソース・ドレインは、互いに電気接続され、前記第１リセット電圧又は第３リセット電圧に電気接続される、ことを特徴とする請求項４に記載のゲート駆動回路。
前記充電ユニットは、トランジスタであり、ゲートと、第１ソース・ドレインと、第２ソース・ドレインとを備え、
前記充電ユニットのゲート及び第１ソース・ドレインは、前記第Ｎ−1行のゲートラインに電気接続され、
前記充電ユニットの第２ソース・ドレインは、前記エネルギー蓄積ユニットの第１端に電気接続される、ことを特徴とする請求項７に記載のゲート駆動回路。
前記駆動ユニットは、トランジスタであり、ゲートと、第１ソース・ドレインと、第２ソース・ドレインとを備え、
前記駆動ユニットの第１ソース・ドレインは、前記クロック出力線に電気接続され、
前記駆動ユニットのゲートは、エネルギー蓄積ユニットの第１端に電気接続され、
前記駆動ユニットの第２ソース・ドレインは、第Ｎ行のゲートライン及び前記エネルギー蓄積ユニットの第２端に電気接続される、ことを特徴とする請求項８に記載のゲート駆動回路。
ゲート駆動回路において用いられる駆動方法であって、
前記ゲート駆動回路は、多段のＧＯＡ回路を備え、前記多段のＧＯＡ回路の第Ｎ段のＧＯＡ回路が、エネルギー蓄積ユニットと、充電ユニットと、駆動ユニットと、第１リセットユニットと、第２リセットユニットとを備え、前記充電ユニットが、第Ｎ−１行のゲートラインと前記エネルギー蓄積ユニットとの間に電気接続されて、第Ｎ−１行のゲートラインの信号によって、前記エネルギー蓄積ユニットを予め充電することで、電圧を発生させ、前記駆動ユニットが、クロック出力線及び第Ｎ行のゲートラインに電気接続されて、前記電圧及びクロックパルス信号に基づいて、前記第Ｎ行のゲートラインの信号をプルアップ電圧にプルアップし、前記第１リセットユニットが、前記エネルギー蓄積ユニットと第１リセット電圧又は第３リセット電圧との間に電気接続されて、第Ｎ+１行のゲートラインの信号と第１リセット電圧又は第３リセット電圧とに基づいて、前記第Ｎ行のゲートラインの信号を第１リセット電圧又は第３リセット電圧にリセットし、前記第２リセットユニットが、第Ｎ行のゲートラインと第２リセット電圧との間に電気接続されて、第Ｎ+３行のゲートラインの信号及び第２リセット電圧に基づいて、前記第Ｎ行のゲートラインを第２リセット電圧にリセットし、
前記駆動方法は、
充電ユニットが、第Ｎ−１行のゲートラインの信号を受信してエネルギー蓄積ユニットを予め充電することで、電圧を発生する、ステップと
駆動ユニットが、クロックパルス信号を受信して、前記電圧及び前記クロックパルス信号に基づいて、前記第Ｎ行のゲートラインの信号をプルアップ電圧にプルアップする、ステップと、
第１リセットユニットが、第Ｎ+１行のゲートラインの信号と第１リセット電圧又は第３リセット電圧とを受信して、第Ｎ+１行のゲートラインの信号と第１リセット電圧又は第３リセット電圧とに基づいて、前記第Ｎ行のゲートラインの信号を第１リセット電圧又は第３リセット電圧にリセットする、ステップと、
第２リセットユニットが、第Ｎ+３のゲートラインの信号及び第２リセット電圧を受信して、第Ｎ+３行のゲートラインの信号及び第２リセット電圧に基づいて、前記第Ｎ行のゲートラインの信号を第２リセット電圧にリセットする、ステップと、を備える、駆動方法。
前記第Ｎ段のＧＯＡ回路と接続しているゲートラインが負極性である場合には、
前記第１リセットユニットが、第１リセット電圧を受信して、第Ｎ+１行のゲートラインの信号及び第１リセット電圧に基づいて、前記第Ｎ行のゲートラインの信号を第１リセット電圧にリセットし、
前記第１リセット電圧と前記第２リセット電圧との間に、負の電圧差が存在する、ことを特徴とする請求項１０に記載の駆動方法。
前記第Ｎ段のＧＯＡ回路と接続しているゲートラインが正極性である場合には、
前記第１リセットユニットが、第３リセット電圧を受信して、第Ｎ+１行のゲートラインの信号及び第３リセット電圧に基づいて、前記第Ｎ行のゲートラインの信号を第３リセット電圧にリセットし、
前記第３リセット電圧と前記第２リセット電圧との間に、正の電圧差が存在する、ことを特徴とする請求項１０に記載の駆動方法。