CN202887675U - 一种多阶栅极信号电路、驱动电路和显示装置 - Google Patents
一种多阶栅极信号电路、驱动电路和显示装置 Download PDFInfo
- Publication number
- CN202887675U CN202887675U CN 201220500838 CN201220500838U CN202887675U CN 202887675 U CN202887675 U CN 202887675U CN 201220500838 CN201220500838 CN 201220500838 CN 201220500838 U CN201220500838 U CN 201220500838U CN 202887675 U CN202887675 U CN 202887675U
- Authority
- CN
- China
- Prior art keywords
- resistance
- grid
- switching tube
- connects
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型公开了一种多阶栅极信号电路，包括：第一开关管、第二开关管、第三开关管、第四开关管、第一电阻、第二电阻、第三电阻、第四电阻和输出节点；本实用新型还公开了一种驱动电路和显示装置。通过本实用新型可以将多阶栅极信号电路集成在Panel端，节省了多阶栅极信号电路占用的PCB面接。
Description
技术领域
本实用新型涉及驱动电路技术领域，特别是指一种多阶栅极信号(MLG)电路、驱动电路和显示装置。
背景技术
多阶栅极信号(MLG，Multi-Level Gate)电路是显示装置(例如，薄膜场效应晶体管液晶显示器(TFT-LCD，Thin Film Transistor-Liquid Crystal Display))驱动电路的重要部分，主要用以缓解图像闪烁(Flicker)和残像等一系列问题。目前，MLG电路主要是通过集成电路(IC，Integrated Circuit)或者运算放大器来生成，其原理如图1所示，利用运算放大器的虚短和虚断的特性，在栅极控制信号(OE2信号)为低电平时，将经过电阻分压后的AVDD电压叠加到第一电压输入信号(Von1信号)上，形成MLG电路的高电平；在OE2信号为高电平时，使MLG电路输出为Von1信号，形成MLG电路的低电平，达到MLG电路输出电压削角的目的。
图1所示的MLG电路只能集成在PCB上，占据了一定的PCB面积，而某些型号的MLG电路甚至占据了约1/10的PCB面积。由于PCB的成本很大程度上是由PCB面积来决定的，因此现有的MLG电路只能集成在PCB的方式增加了显示装置的成本。同时，由于PCB需求日益轻薄化，因此留出宝贵的PCB面积以解决诸如信号完整性、低电磁干扰(EMI，Electro Magnetic Interference)性的问题也是十分必要的。
实用新型内容
有鉴于此，本实用新型的主要目的在于提供一种MLG电路、驱动电路和显示装置，将MLG电路集成在Panel端，以解决MLG电路集成在PCB时，占用PCB面积过大导致的显示装置成本增加的问题。
为达到上述目的，本实用新型的技术方案是这样实现的：
本实用新型提供了一种多阶栅极信号电路，包括：第一开关管、第二开关管、第三开关管、第四开关管、第一电阻、第二电阻、第三电阻、第四电阻和输出节点，其中：
第一开关管的栅极连接栅极控制信号输入节点；源极连接第二开关管的源极以及参考电压端；漏极连接第一电阻、第二开关管的栅极、第三电阻与第四电阻相连的节点和第四开关管的栅极；
第二开关管的栅极连接第一开关管的漏极、第三电阻与第四电阻相连的节点和第四开关管的栅极；漏极连接第二电阻和第三开关管的栅极；源极连接第一开关管的源极以及参考电压端；
第三开关管的栅极连接第二电阻和第二开关管的漏极；源极连接第四开关管的源极、并连接到输出节点；漏极连接第二电阻与第三电阻相连的节点和第二电压输入信号输入节点；
第四开关管的栅极连接第三电阻与第四电阻相连的节点和第二开关管的栅极；源极连接第三开关管的源极、并连接到输出节点；漏极连接第四电阻、第一电阻和第一电压输入信号输入节点。
优选地，第一电阻的一端连接第一开关管的漏极、第二开关管的栅极、第三电阻与第四电阻相连的节点和第四开关管的栅极；另一端连接第一电压输入信号输入节点、第四电阻和第四开关管的漏极；
第二电阻的一端连接第二开关管的漏极和第三开关管的栅极；另一端连接第二电压输入信号输入节点、第三电阻和第三开关管的漏极；
第三电阻的一端连接第二电压输入信号输入节点、第二电阻和第三开关管的漏极；另一端连接第一开关管的漏极、第一电阻、第二开关管的栅极、第四电阻和第四开关管的栅极；
第四电阻的一端连接第一开关管的漏极、第一电阻、第二开关管的栅极、第三电阻和第四开关管的栅极；另一端连接第一电压输入信号输入节点、第一电阻和第四开关管的漏极。
优选地，该电路还包括电容；所述电容的一端连接第一电压输入信号输入节点、第一电阻、第四电阻和第四开关管的漏极，另一端连接参考电压端。
优选地，所述参考电压端为：开关管关断电压输入节点或接地电压节点。
本实用新型还提供了一种驱动电路，包括所述的多阶栅极信号电路。
本实用新型还提供了一种显示装置，包括所述的驱动电路。
本实用新型的MLG电路中：第一开关管的栅极连接栅极控制信号输入节点；源极连接第二开关管的源极以及参考电压端；漏极连接第一电阻、第二开关管的栅极、第三电阻与第四电阻相连的节点和第四开关管的栅极；第二开关管的栅极连接第一开关管的漏极、第三电阻与第四电阻相连的节点和第四开关管的栅极；漏极连接第二电阻和第三开关管的栅极；源极连接第一开关管的源极以及参考电压端；第三开关管的栅极连接第二电阻和第二开关管的漏极；源极连接第四开关管的源极、并连接到输出节点；漏极连接第二电阻与第三电阻相连的节点和第二电压输入信号输入节点；第四开关管的栅极连接第三电阻与第四电阻相连的节点和第二开关管的栅极；源极连接第三开关管的源极、并连接到输出节点；漏极连接第四电阻、第一电阻和第一电压输入信号输入节点。
上述的MLG电路可以直接集成在Panel端，根据PCB输入进来的信号(VON1信号、VON2信号，OE2信号以及VOFF信号)来控制上述四个开关管的开关，使MLG电路输出不同电压，达到MLG电路输出电压削角的目的、以及消除Flicker和残像的功能。如此，解决了MLG电路集成在PCB时、占用PCB面积过大导致的显示装置成本增加的问题。同时，节省出的PCB面积可以用于解决诸如信号完整性、低EMI性等问题。
附图说明
图1为现有MLG电路示意图；
图2为本实用新型实施例一的MLG电路示意图；
图3为本实用新型MLG电路工作时序图；
图4为本实用新型实施例二的MLG电路示意图。
具体实施方式
为了解决MLG电路集成在PCB时、占用PCB面积过大导致的显示装置成本增加的问题，本实用新型将MLG电路集成在Panel端，其原理如下：在Panel端集成四个开关管，根据PCB输入进来的第一电压输入信号(VON1)(高电平，正电压)、第二电压输入信号(VON2)(低电平，但是也为正电压，能开启开关管)、OE2(栅极控制信号)以及VOFF(开关管关断电压)信号或者GND(接地电压)，来控制四个开关管的开关，使MLG电路输出不同电压，达到消除Flicker和残像的功能。本实用新型中，同时为了达到MLG电路输出电压削角的目的，以及降低制作工艺的难度、保证产品可靠性，选择采用四个开关管。
本实用新型实施例中，开关管可以是薄膜场效应晶体管液晶显示器(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxidSemiconductor)，其中，TFT分为n型和p型。本实用新型后续实施例中将开关管以n型TFT为例进行说明。
为了方便描述，将四个TFT分别称为第一TFT、第二TFT、第三TFT和第四TFT。
本实用新型提供的集成在Panel端的MLG电路包括：第一TFT、第二TFT、第三TFT、第四TFT、第一电阻、第二电阻、第三电阻、第四电阻和输出节点，其中：
第一TFT的栅极连接OE2输入节点；源极连接第二TFT的源极以及参考电压端(VOFF输入节点或者GND节点)；漏极连接第一电阻、第二TFT的栅极、第三电阻与第四电阻相连的节点和第四TFT的栅极；
第二TFT的栅极连接第一TFT的漏极、第三电阻与第四电阻相连的节点和第四TFT的栅极；漏极连接第二电阻和第三TFT的栅极；源极连接第一TFT的源极以及参考电压端(VOFF输入节点或者GND节点)；
第三TFT的栅极连接第二电阻和第二TFT的漏极；源极连接第四TFT的源极、并连接到输出节点；漏极连接第二电阻与第三电阻相连的节点和Von2输入节点；
第四TFT的栅极连接第三电阻与第四电阻相连的节点和第二TFT的栅极；源极连接第三TFT的源极、并连接到输出节点；漏极连接第四电阻、第一电阻和Von1输入节点。
其中，第一电阻的一端连接第一TFT的漏极、第二TFT的栅极、第三电阻与第四电阻相连的节点和第四TFT的栅极；另一端连接Von1输入节点、第四电阻和第四TFT的漏极；
第二电阻的一端连接第二TFT的漏极和第三TFT的栅极；另一端连接Von2输入节点、第三电阻和第三TFT的漏极；
第三电阻的一端连接Von2输入节点、第二电阻和第三TFT的漏极；另一端连接第一TFT的漏极、第一电阻、第二TFT的栅极、第四电阻和第四TFT的栅极；
第四电阻的一端连接第一TFT的漏极、第一电阻、第二TFT的栅极、第三电阻和第四TFT的栅极；另一端连接Von1输入节点、第一电阻和第四TFT的漏极。
为了对输入的Von1信号进行滤波，MLG电路还可以包括一个电容，该电容的一端连接Von1输入节点、第一电阻、第四电阻和第四TFT的漏极，另一端连接参考电压端(GND节点)；且电容靠近Von1输入节点。
下面通过具体的实施例来说明上述MLG电路。
实施例一
如图2所示，第一TFT、第二TFT、第三TFT和第四TFT分别用Q1、Q2、Q3、Q4表示，R1、R2、R3、R4分别为第一电阻、第二电阻、第三电阻和第四电阻。
该MLG电路的连接关系如下：
Q1的栅极连接OE2输入节点；源极连接VOFF输入节点和Q2的源极；漏极连接R1、Q2的栅极、R3与R4相连的节点和Q4的栅极；
Q2的栅极连接Q1的漏极、R3与R4相连的节点和Q4的栅极；漏极连接R2和Q3的栅极；源极连接Q1的源极和VOFF输入节点；
Q3的栅极连接R2和Q2的漏极；源极连接Q4的源极、并连接到输出节点；漏极连接R2与R3相连的节点以及Von2输入节点；
Q4的栅极连接R3与R4相连的节点和Q2的栅极；源极连接Q3的源极、并连接到输出节点；漏极连接R4、R1、电容和Von1输入节点。
其中，R1的一端连接Q1的漏极、Q2的栅极、R3与R4相连的节点和Q4的栅极；另一端连接Von1输入节点、电容、R4和Q4的漏极。
R2的一端连接Q2的漏极和Q3的栅极；另一端连接Von2输入节点、R3和Q3的漏极。
R3的一端连接Von2输入节点、R2和Q3的漏极；另一端连接Q1的漏极、R1、Q2的栅极、R4和Q4的栅极。
R4的一端连接Q1的漏极、R1、Q2的栅极、R3和Q4的栅极；另一端连接Von1输入节点、电容、R1和Q4的漏极。
电容的一端连接Von1输入节点、R1、R4和Q4的漏极；另一端接地。
优选地，电容靠近Von1输入节点侧，用于对输入的Von1信号进行滤波，以稳定Von1的电压，特别是在只输出Von2时。
图2所示的MLG的工作原理如下：
当OE2信号为高电平时，Q1的栅极(G，Gate)为高电平，Q1导通；Q2和Q4的栅极为低电平，Q2截止，Q4截止；Q2的漏极与R2的节点为高电平，Q3的栅极为高电平，Q3导通，则MLG输出Von2信号，形成MLG的低电平；
当OE2信号为低电平时，Q1的栅极为低电平，Q1截止；由于Von1的输入，Q2和Q4的栅极为高电平，Q2导通，Q4导通，Q2的漏极为低电平，Q3的栅极为低电平，Q3截止，此时，MLG电路输出Von1信号，形成MLG的高电平。
通过上述的过程可看出，本实用新型的MLG电路通过OE2的高低电平，来控制4个TFT的开关，以达到MLG电路输出电压不同的效果，实现输出电压削角的目的。
如图3所示为MLG电路工作时序图，PCB向MLG电路输入方波形式的OE2信号，当OE2信号为低电平时，MLG电路输出Von1信号，为高电平；当OE2信号为高电平时，MLG电路输出Von2信号，为低电平。MLG电路通过输出高、低电平的Von1信号和Von2信号来驱动栅极线，如图所示，在一个OE2的变化周期内，先输出高电平的Von1信号，再输出低电平的Von2信号，达到了输出电压削角的目的。
实施例二
如图4所示，其中：第一TFT、第二TFT、第三TFT和第四TFT分别用Q1、Q2、Q3、Q4表示，R1、R2、R3、R4分别为第一电阻、第二电阻、第三电阻和第四电阻。
该MLG电路与图2所示的MLG电路基本相同，唯一不同的地方在于：本实施例所示的MLG电路无VOFF信号输入，此种情况下：Q1的源极连接Q2的源极、并连接GND节点(即接地)；Q2的源极连接Q1的源极、并连接GND节点。本实施例无VOFF信号接地与图2所示MLG电路中有VOFF信号接地相比，当通过VOFF信号接地时，可以避免VOFF节点连接的晶体管产生漏电流。
具体的，本实施例的MLG电路的工作原理与图2所示的MLG电路的工作原理相同。
从该实施例可以看出，在无VOFF信号输入时，通过接地的方式使TFT的关断电压为0V，如此也可以实现通过OE2信号的高低电平，来控制四个TFT的开关，使MLG短路输出电压不同的效果，达到输出电压削角的目的。同时，为了尽可能的减小漏极电流，以降低功耗和维持Panel性能，还需要增加TFT(包括四个TFT)的沟道长度和宽度。
本实用新型还提供了一种包括上述MLG电路的驱动电路，以及包括该驱动电路的显示装置，能够达到消除Flicker和残像的功能。
其中，上述的显示装置可以为：液晶面板、电子纸、有机发光二极管(OLED，Organic Light-Emitting Diode)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述，仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。
Claims (6)
1.一种多阶栅极信号电路，其特征在于，包括：第一开关管、第二开关管、第三开关管、第四开关管、第一电阻、第二电阻、第三电阻、第四电阻和输出节点，其中：
第一开关管的栅极连接栅极控制信号输入节点；源极连接第二开关管的源极以及参考电压端；漏极连接第一电阻、第二开关管的栅极、第三电阻与第四电阻相连的节点和第四开关管的栅极；
第二开关管的栅极连接第一开关管的漏极、第三电阻与第四电阻相连的节点和第四开关管的栅极；漏极连接第二电阻和第三开关管的栅极；源极连接第一开关管的源极以及参考电压端；
第三开关管的栅极连接第二电阻和第二开关管的漏极；源极连接第四开关管的源极、并连接到输出节点；漏极连接第二电阻与第三电阻相连的节点和第二电压输入信号输入节点；
第四开关管的栅极连接第三电阻与第四电阻相连的节点和第二开关管的栅极；源极连接第三开关管的源极、并连接到输出节点；漏极连接第四电阻、第一电阻和第一电压输入信号输入节点。
2.根据权利要求1所述的多阶栅极信号电路，其特征在于，
第一电阻的一端连接第一开关管的漏极、第二开关管的栅极、第三电阻与第四电阻相连的节点和第四开关管的栅极；另一端连接第一电压输入信号输入节点、第四电阻和第四开关管的漏极；
第二电阻的一端连接第二开关管的漏极和第三开关管的栅极；另一端连接第二电压输入信号输入节点、第三电阻和第三开关管的漏极；
第三电阻的一端连接第二电压输入信号输入节点、第二电阻和第三开关管的漏极；另一端连接第一开关管的漏极、第一电阻、第二开关管的栅极、第四电阻和第四开关管的栅极；
第四电阻的一端连接第一开关管的漏极、第一电阻、第二开关管的栅极、第三电阻和第四开关管的栅极；另一端连接第一电压输入信号输入节点、第一电阻和第四开关管的漏极。
3.根据权利要求1或2所述的多阶栅极信号电路，其特征在于，该电路还包括电容；所述电容的一端连接第一电压输入信号输入节点、第一电阻、第四电阻和第四开关管的漏极，另一端连接参考电压端。
4.根据权利要求1所述的多阶栅极信号电路，其特征在于，所述参考电压端为：开关管关断电压输入节点或接地电压节点。
5.一种驱动电路，其特征在于，包括权利要求1至4任一所述的多阶栅极信号电路。
6.一种显示装置，其特征在于，包括权利要求5所述的驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220500838 CN202887675U (zh) | 2012-09-28 | 2012-09-28 | 一种多阶栅极信号电路、驱动电路和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220500838 CN202887675U (zh) | 2012-09-28 | 2012-09-28 | 一种多阶栅极信号电路、驱动电路和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202887675U true CN202887675U (zh) | 2013-04-17 |
Family
ID=48079077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220500838 Expired - Lifetime CN202887675U (zh) | 2012-09-28 | 2012-09-28 | 一种多阶栅极信号电路、驱动电路和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202887675U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103761949A (zh) * | 2013-12-31 | 2014-04-30 | 深圳市华星光电技术有限公司 | 栅极驱动电路以及驱动方法 |
-
2012
- 2012-09-28 CN CN 201220500838 patent/CN202887675U/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103761949A (zh) * | 2013-12-31 | 2014-04-30 | 深圳市华星光电技术有限公司 | 栅极驱动电路以及驱动方法 |
| CN103761949B (zh) * | 2013-12-31 | 2016-02-24 | 深圳市华星光电技术有限公司 | 栅极驱动电路以及驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102831860B (zh) | 移位寄存器及其驱动方法、栅极驱动器及显示装置 | |
| CN102708795B (zh) | 阵列基板行驱动单元、阵列基板行驱动电路以及显示装置 | |
| CN103135846B (zh) | 触控显示电路结构及其驱动方法、阵列基板和显示装置 | |
| CN103971640A (zh) | 一种像素驱动电路及其驱动方法和显示装置 | |
| CN104809978A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| CN104036731B (zh) | 像素电路和显示装置 | |
| CN105632446A (zh) | Goa单元及其驱动方法、goa电路、显示装置 | |
| CN103761938B (zh) | 移位寄存器单元、移位寄存器、阵列基板和显示装置 | |
| CN103646636A (zh) | 移位寄存器、栅极驱动电路及显示装置 | |
| CN202838909U (zh) | 移位寄存器、栅极驱动电路和显示装置 | |
| CN103310734A (zh) | 一种amoled像素电路及其驱动方法、显示装置 | |
| CN103869516B (zh) | 显示面板放电电路及显示装置 | |
| CN203982748U (zh) | 像素电路和显示装置 | |
| CN104167171A (zh) | 一种像素电路和显示装置 | |
| CN105047155A (zh) | 液晶显示装置及其goa扫描电路 | |
| CN105185333A (zh) | 一种液晶显示装置的栅极驱动电路 | |
| CN202771772U (zh) | 移位寄存器、栅极驱动器及显示装置 | |
| CN105575329A (zh) | 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置 | |
| CN105895041A (zh) | 公共电极驱动模块以及液晶显示面板 | |
| CN104123922B (zh) | 栅极驱动电路、使用其的驱动系统及显示装置 | |
| CN105161063A (zh) | 一种液晶显示装置的栅极驱动电路 | |
| CN201780436U (zh) | 显示装置 | |
| CN104167170A (zh) | 像素电路及其驱动方法和显示装置 | |
| CN202736453U (zh) | 移位寄存器、栅极驱动器及显示装置 | |
| CN203311812U (zh) | 一种触摸显示驱动电路和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20150626 Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20150626 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150626 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd. Patentee after: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd. Address before: 100176 Beijing city in Western Daxing District economic and Technological Development Zone, Road No. 8 Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20130417 |