JP2016144163A - 電圧制御型発振回路 - Google Patents

Abstract

【課題】周波数制御電圧の変化に伴うカットオフ周波数のばらつきを少なく、高次周波数での負性抵抗も浅くして1つの回路でより幅広い周波数範囲に設定する電圧制御型発振回路を提供する。
【解決手段】入出力端子間に振動子が接続される反転増幅器２と、反転増幅器２に流れる電流を制御する電流制御回路１と、振動子に直列に接続される可変容量素子３、４と、可変容量素子３、４の容量値を変化させるためにこれら素子の一端に周波数制御電圧を供給する周波数電圧制御端子とを有する。電流制御回路１は発振周波数を高くする周波数制御電圧の変化に基づいて反転増幅器２に流れる電流を減らすことを特徴とする。水晶振動子を外付けする水晶接続端子ＸＴ１、ＸＴ２は可変容量素子３、４のカソード側に接続される。
【選択図】 図１

Description

本発明は、１つの回路でより幅広い周波数範囲に設定することが可能な電圧制御型発振回路に関するものである。

従来の電圧制御水晶発振器（ＶＣＸＯ：Voltage Controlled Xtal Oscillator）は、例えば、図９に示すように、直流カット容量１０３、１０４の一方の端子が反転増幅器１０１の入力端子と出力端子に各々接続され、他方の端子が水晶振動子１０２の両側の端子にそれぞれ接続されている。バリキャップダイオードなどの電圧可変容量素子１０７、１０８のそれぞれ一方の端子は、直流カット容量１０３、１０４の他方の端子と水晶振動子１０２の両側の各端子にそれぞれ接続されている。電圧可変容量素子１０７、１０８の他方の端子は、接地電位（ＧＮＤ）に接続されている。反転増幅器１０１は、その入出力端子間に帰還抵抗１０９を並列接続している。
周波数制御電圧は、周波数電圧制御端子１００からバイアス抵抗１０６を介して、水晶振動子１０２の一方の端子と直流カット容量１０４の他方の端子との接続部と電圧可変容量素子１０８の一方の端子間に入力され、また、バイアス抵抗１０５を介して、水晶振動子１０２の他方の端子と直流カット容量１０３の他方の端子との接続部と電圧可変容量素子１０７の一方の端子間に入力される。

電圧制御水晶発振器を構成する水晶発振回路は、水晶振動子が負荷容量との間で共振ループを形成し、反転増幅器が前記共振ループでの損失を補うことによって発振の継続が行われるものである。図９の発振回路における共振ループは、水晶振動子１０２と直流カット容量１０３、１０４と電圧可変容量素子１０７、１０８を結んだループであり、これら容量の直列接続に寄生容量を加えたものがこの発振回路における負荷容量となる。

特許文献１には従来と比べて広い周波数帯で使用可能な電圧制御発振回路が開示されている。即ち、インバータ、帰還抵抗、圧電振動子が、互いに並列に接続され、上記圧電振動子の少なくとも一方の端子と接地間に可変容量素子を備え、コントロール電圧を変化させることにより上記可変容量素子の容量値を調整し、発振する周波数の制御を行う電圧制御発振回路であって、前記帰還抵抗の抵抗値がコントロール電圧の変化に基づいて調整可能に構成されていることを特徴としている。

特開２００９−１４１５１２号公報

従来の電圧制御型発振器において、3rdオーバートーン用の発振器は、発振回路のカットオフ周波数を水晶振動子の1st共振周波数と3rd共振周波数の間に設定する必要があり、また、5th共振周波数での負性抵抗も浅くする必要がある。さらに、電圧制御型の発振回路では、印加電圧（即ち、周波数制御電圧（ＶＣ））により、可変容量素子の容量値が変化するため、当該印加電圧の大きさに従ってカットオフ周波数も変化しその変化範囲が大きくなる。可変容量素子の容量値の変化範囲が大きくなればなるほどその影響は大きい。このカットオフ周波数の変化範囲を踏まえ、発振回路の製造ばらつき等を考慮すると、3rdオーバートーン用の電圧制御型発振器としての使用可能な周波数範囲は非常に狭くなる。

図５は、一般的な水晶振動子のインピーダンス特性を説明する特性図である。縦軸がインピーダンス、横軸が周波数である。3rdオーバートーン用の発振器は、カットオフ周波数を基本波共振点（1st共振周波数）と3rd共振周波数の間に設定する必要がある。また、5th共振周波数で負性抵抗は水晶振動子のインピーダンスより小さい値をとる必要がある。
図９に例示される従来技術の発振回路では、２つの課題がある。第一の課題は、印加電圧（周波数制御電圧）を高くするにつれて“カットオフ周波数”も高くなること、第二の課題は、印加電圧を高くするにつれて“より高次の周波数（例えば、5ｔｈ共振周波数）での負性抵抗”も深くなること、である（負性抵抗が深いとその共振周波数での発振も生じてしまう恐れがある）。
前述した特許文献１に開示された先行技術では、図９に例示される従来技術の発振回路の帰還抵抗１０９と周波数電圧制御端子１００との間に制御回路を接続して周波数制御電圧の変化に基づいて帰還抵抗の抵抗値を調整可能に構成している。このように帰還抵抗の抵抗値を調整すると、この第一の課題は緩和できる。すなわち、周波数制御電圧の変化はカットオフ周波数に影響を及ぼすが、その変化幅を従来技術より小さくすることが出来る。

しかしながら、帰還抵抗を制御しただけでは、周波数制御電圧が高いときの高次周波数での負性抵抗は深いままであり、第二の課題は残されたままである。
特許文献１に記載された先行技術は、帰還抵抗を変化させることで、カットオフ周波数の変化範囲を狭くしているが、負性抵抗に対する配慮がなされておらず印加電圧が大きくなることによって5th共振周波数の負性抵抗が深くなってしまうという問題があった。
本発明は、このような事情によりなされたものであり、周波数制御電圧の変化に伴うカットオフ周波数のばらつきを少なくすると共に5th共振周波数の負性抵抗も浅くすることにより、1つの回路でより幅広い周波数範囲に設定することが可能な電圧制御型発振回路を提供する。

本発明の電圧制御型発振回路は、入出力端子間に振動子が接続される反転増幅器と、前記反転増幅器に流れる電流を制御する電流制御回路と、前記振動子に直列に接続される可変容量素子と、前記可変容量素子の容量値を変化させるために前記可変容量素子の一端に周波数制御電圧を供給する周波数電圧制御端子とを具備し、前記電流制御回路は、発振周波数を高くする前記周波数制御電圧の変化に基づいて前記反転増幅器に流れる電流を減らすことを特徴としている。前記電流制御回路は、前記反転増幅器に接続され、ソースが電源に接続された第１のＰＭＯＳトランジスタと、ソースが前記第１のＰＭＯＳトランジスタのドレインに接続された第２のＰＭＯＳトランジスタとからなるようにしても良い。前記電流制御回路は、前記反転増幅器に接続され、ソースが電源に接続されたＰＭＯＳトランジスタと、ドレインが前記ＰＭＯＳトランジスタのドレインに接続されたＮＭＯＳトランジスタとからなるようにしても良い。

本発明の電圧制御型発振回路は、周波数制御電圧の変化に伴うカットオフ周波数のばらつきと共に5th共振周波数の負性抵抗も浅くできるために、1つの回路でより幅広い周波数範囲に設定することが出来る。

実施例１に係る電圧制御型発振回路の回路図。 図１に係る電圧制御型発振回路の発振部電流変化を従来技術と比較する特性図。 図１に係る電圧制御型発振回路の負性抵抗の周波数特性を従来技術と比較する特性図。 図１に係る電圧制御型発振回路の負性抵抗の周波数特性を先行技術と比較する特性図。 水晶振動子のインピーダンス特性を説明する特性図。 実施例２に係る電圧制御型発振回路の回路図。 実施例３に係る電圧制御型発振回路の回路図。 図７に係る電圧制御型発振回路の発振部電流変化を従来技術と比較する特性図。 従来技術に係る電圧制御型発振回路の回路図。

以下、実施例を参照して発明の実施の形態を説明する。

図１乃至図５を参照して実施例１を説明する。
図１に記載された電圧制御型発振回路は、入出力端子間に水晶振動子（図示しない）が接続される反転増幅器２と、反転増幅器２に流れる電流（Ｉ）を制御する電流制御回路１と、前記水晶振動子に直列に接続される可変容量素子３、４と、可変容量素子３、４の容量値を変化させるために可変容量素子３、４の一端に周波数制御電圧を供給する周波数電圧制御端子５とを備えている。電流制御回路１は、発振周波数を高くする周波数制御電圧の変化に基づいて反転増幅器２に流れる電流を減らすことを特徴としている。

電流制御回路１は、ソースが電源電圧（ＶＤＤ）に接続された第３のＰＭＯＳトランジスタＰ３と、ソースが第３のＰＭＯＳトランジスタＰ３のドレインに接続された第４のＰＭＯＳトランジスタＰ４とから構成され、周波数電圧制御端子５が第４のＰＭＯＳトランジスタＰ４のゲートに接続されて周波数制御電圧が入力する。また、第３のＰＭＯＳトランジスタＰ３のゲートは、第１及び第２のＰＭＯＳトランジスタＰ１、Ｐ２のゲートと同電位になるよう共通接続され、第４のＰＭＯＳトランジスタＰ４のドレインは、第２のＰＭＯＳトランジスタＰ２のドレインとバイポーラトランジスタＢ１のコレクタの中点に接続される。電流制御回路１に流れる電流（Ｉ２）は、入力する周波数制御電圧ＶＣ（印加電圧）の変化に伴って変化する。この実施例では、周波数制御電圧の増大に従って電流（Ｉ２）は減少し、その結果、発振部電流（Ｉ）が減少する（Ｉ＝Ｉ１＋Ｉ２））（図２参照）。従来発振部電流は印加電圧によって変化しない。

反転増幅器２は、第１のＰＭＯＳトランジスタＰ１、第２のＰＭＯＳトランジスタＰ２及びバイポーラトランジスタＢ１から構成されている。第１のＰＭＯＳトランジスタＰ１は、ソースが電源電圧（ＶＤＤ）に接続され、ドレインが接地（ＧＮＤ）されて電流源を構成する。第２のＰＭＯＳトランジスタＰ２は、ゲートが第１のＰＭＯＳトランジスタＰ１のゲートに接続され、ドレインがバイポーラトランジスタＢ１のコレクタに接続され、ソースが電源電圧（ＶＤＤ）に接続されている。バイポーラトランジスタＢ１のエミッタは接地（ＧＮＤ）されている。第１のＰＭＯＳトランジスタＰ１のゲートとドレインとが短絡しているので、第１及び第２のＰＭＯＳトランジスタＰ１、Ｐ２はカレントミラー回路を構成している。そのため第２のＰＭＯＳトランジスタＰ２は、定電流源（電流Ｉ１）として動作する。

可変容量素子３は、一端が接地され、他端が容量Ｃ１を介してバイポーラトランジスタＢ１のベースに接続されている。可変容量素子４は、一端が接地され、他端が容量Ｃ２及び抵抗Ｒ２を介してバイポーラトランジスタＢ１のコレクタに接続されている。
周波数電圧制御端子５は、可変容量素子３、４の容量値を変化させるために当該可変容量素子の一端に周波数制御電圧を供給するものであり、バイアス抵抗Ｒ３、Ｒ４を介してそれぞれのカソードに接続されている。
電圧制御型発振回路が形成されるシリコンなどの半導体基板には、水晶振動子を外付けする水晶接続端子ＸＴ１、ＸＴ２が形成される。端子ＸＴ１、ＸＴ２は、可変容量素子３、４のカソード側に接続されている。

図３乃至図５を参照して、図９に例示する従来技術及び特許文献１に開示された先行技術（同文献の図１参照）と比較した本発明の効果を説明する。
図３は、前記従来技術と本発明を比較する負性抵抗の周波数特性を表わす特性図である。縦軸が発振回路の負性抵抗、横軸が周波数である。曲線ａは、本発明（実施例１）の印加電圧（周波数制御電圧）が低い場合（可変容量素子の容量値が最大）の負性抵抗の周波数特性、曲線ｂは、本発明（実施例１）の印加電圧が高い場合（可変容量素子の容量値が最小）の負性抵抗の周波数特性、曲線ｃは、従来技術の印加電圧が低い場合（可変容量素子の容量値が最大）の負性抵抗の周波数特性、曲線ｄは、従来技術の印加電圧が高い場合（可変容量素子の容量値が最小）の負性抵抗の周波数特性である。変化範囲Ａ１は、本発明（実施例１）のカットオフ周波数の印加電圧による変化範囲、Ａ２は、本発明（実施例１）の印加電圧が高いときの５th共振周波数での負性抵抗の大きさ、変化範囲Ｂ１は、従来技術のカットオフ周波数の印加電圧による変化範囲、Ｂ２は、従来技術の印加電圧が高いときの５th共振周波数での負性抵抗の大きさ（深さ）をそれぞれ表している。周波数制御電圧が低い場合の両者の負性抵抗の周波数特性が変わらないのは、実施例１における第２のＰＭＯＳトランジスタＰ２と第３のＰＭＯＳトランジスタＰ３を合わせたトランジスタサイズを、従来技術における反転増幅器１０１を構成するトランジスタのサイズと同じに設計し、第２のＰＭＯＳトランジスタＰ２と第３のＰＭＯＳトランジスタＰ３が十分にオンしている時の電流の合計と、上記反転増幅器１０１を流れる電流とを同じに設定しているからである。図３においては、実施例１と従来技術における周波数制御電圧が高い場合（可変容量素子の容量値が最小）の差の説明を明確に表現するため上述のように設定した。

図３に示すように、実施例１の電圧制御型発振回路でも従来技術の電圧制御型発振回路でも印加する周波数制御電圧が低い場合（可変容量素子の容量値が最大）は、両者の負性抵抗の周波数特性は変わらないので、曲線ａ（実施例１）及び曲線ｃ（従来技術）はほぼ重なっている。
しかしながら、印加する周波数制御電圧が高くなると、可変容量素子３、４の容量値が小さくなり、曲線ｂ（実施例１）及び曲線ｄ（従来技術）に示す通り、カットオフ周波数は高い周波数へ変化し、高次周波数域での負性抵抗が深くなるよう変化する。実施例１においても印加する周波数制御電圧が高い時に可変容量素子の容量値が小さくなるが、電流制限回路の存在により、同時に発振部電流も小さくなるため、従来技術に比べてカットオフ周波数の変化は抑えられ、５th共振周波数での負性抵抗も深くならない（Ａ１＜Ｂ１、Ａ２＜Ｂ２）。

図４は、前記先行技術と本発明を比較する負性抵抗の周波数特性を表わす特性図である。縦軸が発振回路の負性抵抗、横軸が周波数である。曲線ａは、本発明（実施例１）の印加電圧が低い場合（可変容量素子の容量値が最大）の負性抵抗の周波数特性、曲線ｂは、本発明(実施例１)の印加電圧が高い場合（可変容量素子の容量値が最小）の負性抵抗の周波数特性、曲線ｅは、先行技術の印加電圧が低い場合（可変容量素子の容量値が最大）の負性抵抗の周波数特性、曲線ｆは、先行技術の印加電圧が高い場合（可変容量素子の容量値が最小）の負性抵抗の周波数特性である。先行技術及び本発明（実施例１）における各々の発振回路において、カットオフ周波数は印加電圧の増大とともに高い方向に変化する。変化範囲Ａ１は、本発明（実施例１）のカットオフ周波数の印加電圧による変化範囲、Ａ２は、本発明（実施例１）の印加電圧が高いときの５th共振周波数での負性抵抗の大きさ、変化範囲Ｃ１は、先行技術のカットオフ周波数の印加電圧による変化範囲、Ｃ２は、先行技術の印加電圧が高いときの５th共振周波数での負性抵抗の大きさ（深さ）をそれぞれ表している。
従来技術との比較時の説明同様、図４において周波数制御電圧が低い場合の両者の負性抵抗の周波数特性が変わらないのは、実施例１における第２のＰＭＯＳトランジスタＰ２と第３のＰＭＯＳトランジスタＰ３を合わせたトランジスタサイズを、先行技術におけるインバータ１１を構成するトランジスタのサイズと同じに設計し、第２のＰＭＯＳトランジスタＰ２と第３のＰＭＯＳトランジスタＰ３が十分にオンしている時の電流の合計と、上記インバータ１１を流れる電流とを同じにした場合を想定しているからである。

前述した先行技術（特許文献１参照）においてもカットオフ周波数の変化範囲は従来技術より改善されるが、5th共振周波数における負性抵抗は改善されない（図４参照）。本発明におけるカットオフ周波数の変化範囲Ａ１と先行技術のカットオフ周波数の変化範囲Ｃ１の関係はＡ１＝Ｃ１であり、本発明における5th共振周波数での負性抵抗の深さＡ２と先行技術の5th共振周波数での負性抵抗の深さＣ２との関係は、Ａ２＜Ｃ２である。
以上、この実施例では周波数制御電圧の変化に伴うカットオフ周波数のばらつきと共に5th共振周波数の負性抵抗も浅くできるために、1つの回路でより幅広い周波数範囲に設定することが可能になる。

次に、図６を参照して実施例２を説明する。
この実施例では、水晶接続端子の接続位置が実施例１とは相違しており、他に格別の違いは無い。実施例１の水晶接続端子ＸＴ１、ＸＴ２は、可変容量素子３、４のカソード側に接続されているが、水晶接続端子ＸＴ３は容量Ｃ１の抵抗Ｒ１と接続される側あるいは、バイポーラトランジスタＢ１のベースと接続される側に接続される。水晶接続端子ＸＴ４は、一端がバイポーラトランジスタＢ１のコレクタに接続された抵抗Ｒ２の他端に接続され、抵抗Ｒ２及び容量Ｃ２の中点に接続される。
以上の構成により、この実施例の電圧制御型発振回路は、周波数制御電圧の変化に伴うカットオフ周波数のばらつきと共に5th共振周波数の負性抵抗も浅くすることができるので1つの回路でより幅広い周波数範囲に設定することが可能になる。

次に、図７及び図８を参照して実施例３を説明する。
この実施例は、電流制御回路の構成、水晶接続端子の接続位置及び可変容量素子の構造が実施例１とは相違しており、他に格別の違いは無い。この実施例における電流制御回路６は、ソースが電源電圧（ＶＤＤ）に接続された第３のＰＭＯＳトランジスタＰ３と、ドレインが第３のＰＭＯＳトランジスタＰ３のドレインに接続されたＮＭＯＳトランジスタＮ１とから構成され、周波数電圧制御端子５がＮＭＯＳトランジスタＮ１のゲートに接続されて周波数制御電圧が入力する。この実施例では、周波数制御電圧が高くなるに従って電流（Ｉ２）は増加し、その結果、周波数制御電圧のが高くなるに従って発振部電流（Ｉ）が増加する（図８参照）。

可変容量素子７は、カソードが電源電圧（ＶＤＤ）に接続され、アノードが容量Ｃ１を介してバイポーラトランジスタＢ１のベースに接続されている。可変容量素子８は、アノードが電源電圧（ＶＤＤ）に接続され、カソードが容量Ｃ２及び抵抗Ｒ２を介してバイポーラトランジスタＢ１のコレクタに接続されている。
水晶接続端子ＸＴ５及びＸＴ６は、それぞれ可変容量素子７、８のアノードに接続される。
周波数制御電圧が大きくなると、可変容量素子７、８の容量値が増加し、これによりカットオフ周波数も変化するが、同時にＮＭＯＳトランジスタＮ１がオンし、バイポーラトランジスタＢ１の電流も増加する。そして、この電流の増加によりカットオフ周波数の変化が抑制されるとともに、高次周波数での負性抵抗の増加が抑制される。 以上、この実施例では周波数制御電圧の変化に伴うカットオフ周波数のばらつきと共に5th共振周波数の負性抵抗も浅くできるために、1つの回路でより幅広い周波数範囲に設定することが可能になる。
これら実施例では3rdオーバートーン用の発振器を用いて説明したが、基本波（1st）発振器に適用することも出来る。その場合、カットオフ周波数は、基本波共振点以下に設定する。印加電圧により3rd共振周波数での負性抵抗が深くなりすぎるのを抑えることが可能になる。

１、６・・・電流制御回路
２・・・反転増幅器
３、４、７、８・・・可変容量素子
５・・・周波数電圧制御端子

Claims (3)

1. 入出力端子間に振動子が接続される反転増幅器と、前記反転増幅器に流れる電流を制御する電流制御回路と、前記振動子に直列に接続される可変容量素子と、前記可変容量素子の容量値を変化させるために前記可変容量素子の一端に周波数制御電圧を供給する周波数電圧制御端子とを具備し、前記電流制御回路は、発振周波数を高くする前記周波数制御電圧の変化に基づいて前記反転増幅器に流れる電流を減らすことを特徴とする電圧制御型発振回路。
2. 前記電流制御回路は、前記反転増幅器に接続され、ソースが電源に接続された第１のＰＭＯＳトランジスタと、ソースが前記第１のＰＭＯＳトランジスタのドレインに接続された第２のＰＭＯＳトランジスタとからなることを特徴とする請求項１に記載の電圧制御型発振回路。
3. 前記電流制御回路は、前記反転増幅器に接続され、ソースが電源に接続されたＰＭＯＳトランジスタと、ドレインが前記ＰＭＯＳトランジスタのドレインに接続されたＮＭＯＳトランジスタとからなることを特徴とする請求項１に記載の電圧制御型発振回路。
   
   
   
   
   

Images