JP2010278658A - 電圧制御発振器 - Google Patents

Abstract

【課題】変調感度が高すぎず、かつ、制御周波数範囲の広い電圧制御発振器を提供する。
【解決手段】構造、容量変化特性が異なる複数種類の可変容量素子が並列に接続され、制御電圧により、複数種類の可変容量素子の容量値を同時に制御するようにした共振部と、共振部による発振を維持するための増幅部とを備える。可変容量素子として、バラクタダイオードとＭＯＳバラクタを用いることができる。
【選択図】図１

Description

本発明は、電圧制御発振器に関する。特に、ＬＣ回路の共振現象を利用した電圧制御発振器に関する。

インダクタのＬと、制御電圧によって容量値が変わる可変容量素子Ｃとを用いたＬＣ共振部を有する電圧制御発振器が知られている。その電圧制御発振器では、ＬＣ共振部による発振を維持するための増幅部がさらに設けられ、そのＬＣ共振部に用いられる可変容量素子は、バラクタダイオードを用いたものと、ＭＯＳバラクタを用いたものがある。

また、バラクタダイオードの他にＭＯＳＦＥＴを可変容量として用いた電圧制御発振器が特許文献１に記載されている。特許文献１の電圧制御発振器では、ＬＣ共振器回路部が、インダクタンス部と容量部と制御電圧端子とを有し、容量部は、直列接続されたバラクタダイオードとＭＯＳＦＥＴを備え、制御電圧端子がバラクタダイオードのカソードとＭＯＳＦＥＴのゲートに接続され、制御電圧端子に印加される制御電圧により、容量を従来より大きく変化させることができると特許文献１には記載されている。

特開２００８−１１８５５０号公報

以下の分析は本発明により与えられる。電圧制御発振器の共振部は、電圧制御端子に与える電圧により制御可能な制御周波数範囲が広いことが好ましい。また、制御電圧の全範囲（例えば、電圧制御発振器に供給される高電位電源電圧と低電位電源電圧の範囲内）において、周波数の変化が直線的であることが理想である。その周波数の変化率（変調感度）が一部の領域で高すぎることは好ましくない。可変容量素子としてバラクタダイオードを用いた場合には、周波数の変化はＭＯＳバラクタに比べて直線的であるが、制御周波数範囲が狭い。一方、ＭＯＳバラクタを用いた場合には、制御周波数範囲は広く取れるが、直線性が得られず、一部の領域で変調感度が高すぎる場合がある。

本発明の１つの側面による電圧制御発振器は、構造、容量変化特性が異なる複数種類の可変容量素子が並列に接続され、制御電圧により、前記複数種類の可変容量素子の容量値を同時に制御するようにした共振部と、前記共振部による発振を維持するための増幅部と、を含む。

本発明によれば、複数種類の可変容量素子を並列に接続し、それら複数種類の可変容量素子の容量値を同時に制御するようにした共振部を備えるので、各可変容量素子の長所を生かし、欠点を抑制した電圧制御発振器が得られる。

特に並列に接続する可変容量素子として、ＭＯＳバラクタとバラクタダイオードを用いた場合には、制御周波数範囲が広く、かつ、変調感度が高すぎる領域の存在しない電圧制御発振器が得られる。

本発明の実施例１による電圧制御発振器のブロック図である。 実施例１の変形例１による電圧制御発振器のブロック図である。 実施例１の変形性２による電圧制御発振器のブロック図である。 ＭＯＳバラクタの印加電圧対容量値の変化特性である。 バラクタダイオードの印加電圧対容量値の変化特性である。 比較例１の電圧制御発振器のブロック図である。 比較例２の電圧制御発振器のブロック図である。 実施例１と比較例１及び比較例２の制御電圧対発振周波数特性を比較した図である。 実施例１と特許文献１に記載の従来技術による電圧制御発振器の制御電圧対発振周波数特性を比較した図である。 実施例１と比較例１及び比較例２の制御電圧対変調感度特性を比較した図である。 実施例１と特許文献１に記載の従来技術による電圧制御発振器の制御電圧対変調感度特性を比較した図である。 本発明の実施例２による電圧制御発振器のブロック図である。 本発明の実施例３による電圧制御発振器のブロック図である。

最初に本発明の概要について、必要に応じて図面を参照して説明する。なお、概要の説明において引用する図面及び図面の符号は実施形態の一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。

本発明の一実施形態の電圧制御発振器１は、例えば、図１〜図３、図１２、図１３に示すように、構造、容量変化特性が異なる複数種類の可変容量素子（バラクタダイオードＤ１〜Ｄ４とＭＯＳバラクタＣ１、Ｃ２）が並列に接続され、（電圧制御端子ＶＣから与えられる）制御電圧により、複数種類の可変容量素子（Ｃ１、Ｃ２、Ｄ１〜Ｄ４）の容量値を同時に制御するようにした共振部と、共振部による発振を維持するための増幅部（Ｍ１〜Ｍ４、ＣＣ）と、を含む。複数種類の可変容量素子を並列に接続し、制御電圧により複数種類の可変容量素子を同時に制御するので、各可変容量素子の長所を生かし、欠点を抑制した電圧制御発振器が得られる。

また、一実施形態の電圧制御発振器１は、複数種類の可変容量素子が、ＭＯＳバラクタと、バラクタダイオードである。ＭＯＳバラクタは、制御電圧がＭＯＳトランジスタの閾値付近であると容量値が大きく変化するが、制御電圧が閾値から離れると印加電圧に対する容量値の変化率は著しく鈍くなる。特に、用途によっては、閾値付近での変調感度が高すぎる場合がある。一方、バラクタダイオードは、ＭＯＳバラクタに比べて広い電圧範囲で直線に近い印加電圧対容量値の変化特性を有する。ただし、容量変化率が小さいので、制御周波数範囲が狭くなる。上記構成により、ＭＯＳバラクタとバラクタダイオードを並列に接続し、ＭＯＳバラクタとバラクタダイオードの容量値を同時に制御するようにしたので、制御周波数範囲が広く、かつ、変調感度が高すぎる領域の存在しない電圧制御発振器が得られる。

また、一実施形態の電圧制御発振器１は、例えば図１〜３のように、インダクタＬ１と、インダクタＬ１の両端と共通ノードＣＮとの間にそれぞれ接続された第１、第２のＭＯＳバラクタ（Ｃ１、Ｃ２）と、インダクタＬ１の両端と電源（ＧＮＤ、ＶＤＤ）との間にそれぞれ逆バイアスになるように接続された第１、第２のバラクタダイオード（Ｄ１、Ｄ２）と、共通ノードＣＮと電圧制御端子ＶＣとの間に接続された第１の抵抗Ｒ１と、インダクタＬ１の両端と電圧制御端子ＶＣとの間に接続された第２、第３の抵抗（Ｒ２、Ｒ３）と、を含む。

また、一実施形態の電圧制御発振器１は、例えば図３のように、上記電源（ＶＤＤ、ＧＮＤ）を高電位電源ＶＤＤ、低電位電源ＧＮＤのうち一方の電源としたときに、高電位電源ＶＤＤ、低電位電源ＧＮＤのうち他方の電源とインダクタＬ１の両端との間にそれぞれ逆バイアスになるように接続された第３、第４のバラクタダイオード（Ｄ３、Ｄ４）をさらに含む。

また、図１〜図３に示すように、第１及び第２のＭＯＳバラクタ（Ｃ１、Ｃ２）のゲート端子が共通ノードＣＮに接続されている。

さらに、例えば、図１〜図３に示すように、インダクタの両端が増幅部の入出力端子に接続されている。図１〜図３では、増幅部は、電流源ＣＣから電流を供給されるＭＯＳトランジスタＭ１、Ｍ３で構成されるインバータとＭＯＳトランジスタＭ２、Ｍ４で構成されるインバータが互いに入力と出力が接続されている構成を取っているが、これらのインバータの入出力端子が増幅器の入出力端子となり、インダクタＬ１の両端に接続される。

また、図１２、図１３に示すように、電源ＶＤＤと第１ノードＮ１との間に接続された第１のインダクタＬ１と、電源ＶＤＤと第２ノードＮ２との間に接続された第２のインダクタンスＬ２と、電圧制御端子ＶＣに抵抗Ｒ１を介して接続された第３ノードＮ３と第１ノードＮ１との間に逆バイアスになるように接続された第１のバラクタダイオードＤ１と、第３ノードＮ３と第２ノードＮ２との間に逆バイアスになるように接続された第２のバラクタダイオードＤ２と、一端がそれぞれ第３ノードＮ３に接続させた第１及び第２のＭＯＳバラクタ（Ｃ１、Ｃ２）と、第１のＭＯＳバラクタＣ１の他端と第１ノードＮ１との間に接続された第１の固定容量Ｃ３と、第２のＭＯＳバラクタＣ２の他端と第２ノードＮ２との間に接続された第２の固定容量Ｃ４と、を含む。

また、図１２、図１３に示すように、第１及び第２のＭＯＳバラクタの他端にそれぞれ固定バイアスＶＢＩＡＳが与えられている。ＭＯＳバラクタが電圧制御端子ＶＣから与える電圧により容量値を容易に変えられるように、固定バイアスを与える。たとえば、固定バイアス値は、ＶＤＤとＧＮＤの１／２の電圧である。

図１２、図１３のように第１及び第２のＭＯＳバラクタ（Ｃ１、Ｃ２）のゲート端子が第３ノードＮ３に接続される。

また、図１２、図１３に示すように、第１ノードＮ１及び第２ノードＮ２がそれぞれ（トランジスタＭ１、Ｍ２で構成される）増幅部の入出力端子（Ｍ１、Ｍ２のドレイン、ゲート）に接続されている。

さらに、図１２に示すように、インダクタ（Ｌ１、Ｌ２）が接続される電源が高電位電源ＶＤＤであり、第１のバラクタダイオードＤ１のアノードが第３ノードＮ３に、カソードが第１ノードＮ１に接続され、第２のバラクタダイオードＤ２のアノードが第３ノードＮ３に、カソードが第２ノードＮ２に接続されている。

または、図１３に示すように、インダクタ（Ｌ１、Ｌ２）が接続される電源が低電位電源ＧＮＤであり、第１のバラクタダイオードＤ１のアノードが第１ノードＮ１に、カソードが第３ノードＮ３に接続され、第２のバラクタダイオードＤ２のアノードが第２ノードＮ２に、カソードが第３ノードＮ３に接続されている。以下、実施例について、図面を参照して詳しく説明する。

図１は、実施例１の電圧制御発振器１のブロック図である。図１の電圧制御発振器１は、増幅部と、共振部により構成される。増幅部は、ＰＭＯＳトランジスタＭ３とＮＭＯＳトランジスタＭ１で構成されるＣＭＯＳインバータと、ＰＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ２で構成されるＣＭＯＳインバータを備えている。ＰＭＯＳトランジスタＭ３とＭ４のソースは、高電位電源ＶＤＤに接続された電流源回路ＣＣに接続されている。また、ＮＭＯＳトランジスタＭ１とＭ２のソースは、低電位電源ＧＮＤに接続されている。この２つのインバータは互いに入力端子が相手方のインバータの出力端子に接続されている。この２つのインバータの入力端子及び出力端子は、それぞれ増幅部の入出力端子として共振部に接続されている。

共振部は、インダクタＬ１と第１、第２のＭＯＳバラクタＣ１、Ｃ２、第１、第２のバラクタダイオードＤ１、Ｄ２、第１乃至第３の抵抗Ｒ１〜Ｒ３を備えている。インダクタＬ１の両端は、増幅部の入出力端子に接続される。また、このインダクタＬ１の両端には、それぞれ、第１のバラクタダイオードＤ１のカソードと第２のバラクタダイオードＤ２のカソードが接続されている。第１のバラクタダイオードＤ１及び第２のバラクタダイオードＤ２のアノードはそれぞれ低電位電源端子ＧＮＤに接続されている。また、インダクタＬ１の両端には、それぞれ第１のＭＯＳバラクタＣ１と第２のＭＯＳバラクタＣ２のソースドレイン端子が接続されている。第１のＭＯＳバラクタＣ１と第２のＭＯＳバラクタＣ２のゲート端子は共通ノードＣＮに接続され、共通ノードＣＮは第１の抵抗Ｒ１を介してチューニング端子である電圧制御端子ＶＣに接続される。また、第１、第２のバラクタダイオードＤ１、Ｄ２のカソードは、それぞれ第２、第３の抵抗Ｒ２、Ｒ３を介して電圧制御端子ＶＣに接続されている。

上記構成により、共振部は、インダクタＬ１に対して、第１、第２のＭＯＳバラクタＣ１、Ｃ２と第１、第２のバラクタダイオードＤ１、Ｄ２が並列に接続された共振回路として機能する。また、電圧制御端子ＶＣが第１乃至第３の抵抗Ｒ１〜Ｒ３を介して第１、第２のＭＯＳバラクタＣ１、Ｃ２のゲート端子、及び第１、第２のバラクタダイオードのカソードに接続されているので、電圧制御端子ＶＣの電圧が変化すると、第１、第２のＭＯＳバラクタＣ１、Ｃ２と第１、第２のバラクタダイオードＤ１、Ｄ２の容量が共に変化することになる。なお、図１において、第１、第２のＭＯＳバラクタＣ１、Ｃ２は、ドレインとソースが短絡接続されており、ゲート端子とソースドレイン端子の２端子の可変容量素子として機能する。

図２は、実施例１の変形例１による電圧制御発振器のブロック図である。図１では、第１、第２のバラクタダイオードを低電位電源ＧＮＤとインダクタＬ１の両端との間に接続していたが、図２の変形例１では、第１、第２のバラクタダイオードを高電位電源ＶＤＤとインダクタＬ１の両端との間に接続している点が異なっている。バラクタダイオードの向きは、図１と同様に、逆バイアスになるように接続している。すなわち、アノードをインダクタＬ１の両端に接続し、カソードを高電位電源ＶＤＤに接続している。他は、図１の実施例１と同一である。

図３は、実施例１の変形例２による電圧制御発振器のブロック図である。図３では、第１、第２のバラクタダイオードに加えて、第３、第４のバラクタダイオードを設け、インダクタＬ１の両端と、高電位電源ＶＤＤとの間、及び低電位電源ＧＮＤとの間の両方にバラクタダイオードを接続している。バラクタダイオードの接続の向きは、いずれも逆バイアスになる向きである。

なお、図１乃至図３のような発振回路は、共振部に電気的刺激が加わると、共振周波数の交流信号が発生する。しかしその共振現象も共振部の寄生抵抗により減衰、停止してしまうため、正帰還で構成された増幅部によって作られる負性抵抗によってその損失が補填され、定常的な交流信号が得られるようになる。電圧制御発振器とは発振周波数を印加電圧によってコントロールする回路であるが、共振周波数ｆ＝１／（２π√ＬＣ）のＣの値、つまりバラクタの容量値を変化させることでそれを可能としている。上記図１乃至図３のいずれも増幅部は、ＭＯＳトランジスタで構成しているが、バイポーラトランジスタによっても構成することができる。増幅部は、発振部による発振を維持するような回路であれば、どのような回路であってもよい。

ここで、図４と図５を用いて、可変容量素子であるＭＯＳバラクタとバラクタダイオードの印加電圧対容量値の変化特性の違いについて説明する。

図４は、ＭＯＳバラクタの印加電圧対容量値の変化特性である。ＭＯＳバラクタの容量値制御はゲート端子とソースドレイン端子の相対電位により行い、ゲート印加、ソースドレイン印加でもほぼ同特性で使用可能である。実施例ではゲート端子印加として構成しているが、ソースドレイン印加としてもよい。ＭＯＳバラクタでは、通常ソースとドレインとを短絡接続し、その短絡したソースドレイン端子とゲート端子間の容量を可変容量として用いており、容量変化のための電圧印加の向きは、ＭＯＳトランジスタとしてのしきい値電圧を基準としてプラス方向とマイナス方向の２方向である。

図４から理解できるように、容量値はＭＯＳトランジスタのしきい値付近（０Ｖ付近）は印加電圧を変化させると容量値は急峻に変化する。しかし、印加電圧がＭＯＳトランジスタの閾値を離れていくに従って、容量変化特性は、著しく鈍くなる。図４でも、印加電圧が−１Ｖ以下、又は１Ｖ以上であると印加電圧を変化させてもほとんど容量値は変化していないことが読み取れる。

図５は、バラクタダイオードの印加電圧対容量値の変化特性である。バラクタダイオードの容量値制御は、アノード端子とカソード端子に逆バイアスを印加し、ＰＮ接合の逆バイアスで生じる空乏層の厚さを制御することにより行う。容量値制御のための電圧印加は、逆バイアスであればアノード端子、カソード端子のどちらでもいい。なお、ＰＮ接合の逆バイアス状態で生じる空乏層を制御して用いるため、容量印加の向きは逆方向のみである。カソード印加の場合はアノードに低電位電源（０Ｖ、グランドＧＮＤ）に接続して基準とするためカソード電圧を高電位電源から低電位電源（０Ｖ）に低下させるにしたがって、容量が増加する。すなわち、印加電圧に対し容量値は負の傾きになる。これに対して、アノード印加の場合は、カソードを高電位電源に接続して基準とするため、アノード電圧を０Ｖから高電位電源の電圧に上昇させるに従って容量値が増加する。すなわち、印加電圧に対し容量値は正の傾きになる。

図５から理解できるように、印加電圧に対する容量値の変化は比較的リニアであり、印加電圧を変化させれば、それにつれて容量値は変化する。ただし、規格化してＭＯＳバラクタの容量変化率と比較すると、特にＭＯＳバラクタのしきい値付近でＭＯＳバラクタよりバラクタダイオードの方が容量変化率が小さい。すなわち、ＭＯＳバラクタは、特にＭＯＳバラクタのしきい値付近で大きな容量変化率が得られるが、変調感度が高すぎる場合があり、しきい値から離れると容量変化率は急速に低下する。一方、バラクタダイオードは、ＭＯＳバラクタに比べて広い範囲で直線的な容量変化率が得られるが、容量変化率が低いため、制御周波数範囲が得られない。そのように、ＭＯＳバラクタとバラクタダイオードは互いに異なる印加電圧容量特性を有している。

実施例１では、ＭＯＳバラクタとバラクタダイオードを並列に接続し、ＭＯＳバラクタとバラクタダイオードの容量値を同時に制御している。上記のように、ＭＯＳバラクタとバラクタダイオードは、異なる印加電圧容量特性を有しているが、実施例１によれば、両者の長所を活かし短所を補い合うことができる。

すなわち、ＭＯＳバラクタを使用したときに生じる、基準電圧から離れた領域での周波数変化の鈍化を、バラクタダイオードにより補うことで制御電圧の全範囲で周波数変化のリニアリティを高めることができる。

また、ＭＯＳバラクタのみの場合の容量変化ではしきい値付近において、変調感度が高すぎてしまうが、バラクタダイオードを併用することでそれを緩和させることができる。さらに緩和の度合いも、ＭＯＳバラクタとバラクタダイオードの容量比を変えることでコントロール可能である。

さらに、ＭＯＳバラクタのみの場合の容量変化では最大発振周波数と最低発振周波数の範囲が大きすぎ、後段の分周器の全範囲正常動作確保が難しくなる場合があるが、バラクタダイオードを併用することで、それを抑えることができる。

図８は、実施例１の制御電圧対発振周波数特性を比較例１及び比較例２と比較した図である。比較例１の電圧制御発振器１０１の構成を図６に、比較例２の電圧制御発振器１０２の構成を図７に示す。図６の電圧制御発振器１０１は、図１の電圧制御発振器に対して、バラクタダイオードＤ１とＤ２及びバラクタダイオードＤ1、Ｄ２のカソードと電圧制御端子ＶＣとの間に設けた抵抗Ｒ２、Ｒ３を備えておらず、可変容量素子としてＭＯＳバラクタＣ１、Ｃ２のみを備えた電圧制御発振器である。

また、図７の電圧制御発振器１０２は、図６の電圧制御発振器１０１にインダクタＬ１と低電位電源ＧＮＤとの間に固定容量Ｃ３、Ｃ４を付加し、ＭＯＳバラクタＣ１、Ｃ２のしきい値付近における変調感度を鈍らせた電圧制御発振器である。

図８において、比較例１は、制御電圧ＶＴが１．２Ｖ付近での変調感度が高すぎる。比較例２では、固定容量を付加しているので、全体的に変調感度が鈍っている。また、比較例１、比較例２とも、制御電圧が０．４Ｖ以下、又は２．２Ｖ以上で制御電圧を変えてもほとんど発振周波数が変化していない。それに対して、実施例１では、制御電圧が１．２Ｖ付近での変調感度が緩和されており、かつ、０Ｖ〜３Ｖの全流域で、制御電圧につれて発振周波数が変化している。

次に図９は、特許文献１に記載されている電圧制御発振器と実施例１による電圧制御発振器１の制御電圧対発振周波数特性を比較した図である。特許文献１に記載されている電圧制御発振器は、すでに説明したように、バラクタダイオードとＭＯＳＦＥＴとを直列に接続し、ＭＯＳＦＥＴを可変容量として用いるものであるが、特許文献１の段落００１８に記載されているようにバラクタダイオードの容量を全容量に対して無視できるような小さな容量としているので、基本的には、図６に示す比較例１と同様な特性となる。したがって、比較例１と同様に、特定の制御電圧で変調感度が高すぎ、かつ、特定の制御電圧から離れると制御電圧を変えてもほとんど発振周波数が変わらない領域が存在する。

図１０は、実施例１と比較例１及び比較例２の制御電圧対変調感度特性を比較した図である。実施例１によれば、比較例１のような変調感度が高すぎる領域が存在せず、比較例１、比較例２より中程度の変調感度が得られる領域が広くなっている。電圧制御発振器に求められる変調感度は、要求される位相ノイズによって異なる。例えばＧＰＳ受信用ＩＣなどにおいては、変調感度を１５０〜６００ＭＨｚ程度に抑えたい場合がある。この様な場合、図１０により、所望の変調感度が得られる制御可能電圧範囲を求めると、比較例１では０．４〜２．０Ｖ、比較例２では０．７〜２．１Ｖ、実施例１では０〜２．４Ｖとなる。すなわち、実施例１によれば、比較例１、２より広い領域で所望の変調感度が得られる。

図１１は、実施例１と特許文献１に記載の従来技術による電圧制御発振器の制御電圧対変調感度特性を比較した図である。術来技術は、基本的に図１０に示す比較例１と同様な特性を有しており、実施例１によれば、この従来技術と比較しても良好な制御電圧対変調感度特性が得られる。

図１２は、実施例２による電圧制御発振器１のブロック図である。図１２に示す電圧制御発振器１は、電源電圧が低い条件やバイポーラ回路においてよく用いられる電圧制御発振器である。図１２では、共振部の電圧が高電位電源電圧に近いため、実施例１の電圧制御発振器とは、構成が少し異なる。図１２の電圧制御発振器１は、増幅部と、共振部により構成される。増幅部は、ＮＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ２を含み、ＮＭＯＳトランジスタＭ１のドレインとＮＭＯＳトランジスタＭ２のゲートは第１ノードＮ１に接続される。また、ＮＭＯＳトランジスタＭ２のドレインとＮＭＯＳトランジスタＭ１のゲートは第２ノードＮ２に接続される。第１、第２ノードＮ１、Ｎ２は、増幅部の入出力端子になり、共振部に接続される。なお、ＮＭＯＳトランジスタＭ１とＭ２のソースは共に低電位電源ＧＮＤに接続される。なお、ＮＭＯＳトランジスタＭ１、Ｍ２は、それぞれ、コレクタを第１ノードＮ１、ベースを第２ノードＮ２、エミッタを低電位電源ＧＮＤに接続したＮＰＮバイポーラトランジスタと、コレクタを第２ノードＮ２、ベースを第１ノードＮ１、エミッタを低電位電源ＧＮＤに接続したＮＰＮバイポーラトランジスタと、に置き換えることもできる。

共振部は、第１及び第２のインダクタＬ１、Ｌ２と、第１、第２のＭＯＳバラクタＣ１、Ｃ２と、第１、第２のバラクタダイオードＤ１、Ｄ２と、抵抗Ｒ１と、第１、第２の固定容量Ｃ３、Ｃ４と、を備えている。インダクタＬ１は高電位電源ＶＤＤと第１ノードＮ１との間に接続され、インダクタＬ２は高電位電源ＶＤＤと第２ノードＮ２との間に接続される。また、第１ノードＮ１、第２ノードＮ２には、それぞれ、第１、第２のバラクタダイオードＤ１、Ｄ２のカソードが接続される。第１、第２のバラクタダイオードＤ１、Ｄ２のアノードは、第３ノードＮ３に接続され、第３ノードＮ３は抵抗Ｒ１を介して電圧制御端子ＶＣに接続される。さらに、第３ノードＮ３には、第１、第２のＭＯＳダイオードＣ１、Ｃ２のゲート端子が接続される。また、第１、第２のＭＯＳダイオードＣ１、Ｃ２のソースドレイン端子には、固定バイアス電圧ＶＢＩＡＳが与えられる。さらに、第１、第２のＭＯＳダイオードＣ１、Ｃ２のソースドレイン端子と第１、第２ノードＮ１、Ｎ２との間には、第１、第２の固定容量Ｃ３、Ｃ４が接続される。この固定容量Ｃ３、Ｃ４は、直流電圧を遮断するために設けられ、固定容量Ｃ３、Ｃ４とＭＯＳバラクタＣ１、Ｃ２との接続点には、ＭＯＳバラクタの制御電圧の基準電位となる固定バイアス電圧ＶＢＩＡＳが外部から与えられる。ＶＢＩＡＳの電圧としては、高電位電源ＶＤＤと低電位電源（ＧＮＤ）との１／２の電圧が望ましい。

上記構成によっても、ＭＯＳバラクタとバラクタダイオードが並列に接続され、電圧制御端子ＶＣから与えられる電圧により、ＭＯＳバラクタとバラクタダイオードを同時制御するので、実施例１と同様に好ましい特性の電圧制御発振器が得られる。

図１３は、実施例３による電圧制御発振器１のブロック図である。実施例２は、共振部の電圧が高電位電源ＶＤＤに近い場合に適した電圧制御発振器であったが、実施例３は、共振部の電圧が低電位電源（グランド）ＧＮＤに近い場合に適した電圧制御発振器の構成である。実施例２では、増幅部はソースが低電位電源に接続されたＮＭＯＳトランジスタで構成されていたのに対して、図１３の実施例３では、ソースが高電位電源ＶＤＤに接続されたＰＭＯＳトランジスタで構成されている点が異なっている。また、第１及び第２のインダクタＬ１、Ｌ２は、それぞれ、第１、第２ノードＮ１、Ｎ２と低電位電源ＶＳＳとの間に接続される。また、第１、第２のバラクタダイオードＤ１、Ｄ２の接続の方向が第１、第２ノードＮ１、Ｎ２がアノードに、第３ノードＮ３がカソードに接続されていることが違うほかは、実施例２の図１２と同一である。実施例３によっても、実施例１と同様に好ましい特性の電圧制御発振器が得られる。また、実施例３において、増幅部のＰＭＯＳトランジスタをＰＮＰバイポーラトランジスタに置き換えることもできる。

なお、ＭＯＳバラクタには、ＮＭＯＳのトランジスタ構造をバラクタに用いたＮＭＯＳバラクタとＰＭＯＳのトランジスタ構造をバラクタに用いたＰＭＯＳバラクタが考えられるが、必要に応じてどちらの構造もＭＯＳバラクタとして用いることができる。また、並列に接続するバラクタダイオードとＭＯＳバラクタは接続の向きにより印加電圧対容量の変化特性が逆になる場合があるが、印加電圧を変化させたときにバラクタダイオード容量が増える方向に変化するときは、ＭＯＳバラクタも容量が増える向きに接続することが望ましい。

以上、実施例について説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

１、１０１、１０２：電圧制御発振器
Ｃ１、Ｃ２：ＭＯＳバラクタ
Ｃ３、Ｃ４：固定容量
ＣＣ：電流源回路
Ｄ１、Ｄ２、Ｄ３、Ｄ４：バラクタダイオード
ＧＮＤ：低電位電源
Ｌ１、Ｌ２、Ｌ３：インダクタ
Ｍ１、Ｍ２：ＮＭＯＳトランジスタ
Ｍ３、Ｍ４：ＰＭＯＳトランジスタ
Ｒ１、Ｒ２、Ｒ３：抵抗
ＶＢＩＡＳ：バイアス電圧
ＶＣ：電圧制御端子（チューニング端子）
ＶＤＤ：高電位電源
ＣＮ：共通ノード
Ｎ１：第１ノード
Ｎ２：第２ノード
Ｎ３：第３ノード

Claims (12)

1. 構造、容量変化特性が異なる複数種類の可変容量素子が並列に接続され、制御電圧により、前記複数種類の可変容量素子の容量値を同時に制御するようにした共振部と、
   前記共振部による発振を維持するための増幅部と、
   を含むことを特徴とする電圧制御発振器。
2. 前記複数種類の可変容量素子が、ＭＯＳバラクタと、バラクタダイオードであることを特徴とする請求項１記載の電圧制御発振器。
3. インダクタと
   前記インダクタの両端と共通ノードとの間にそれぞれ接続された第１、第２のＭＯＳバラクタと、
   前記インダクタの両端と電源との間にそれぞれ逆バイアスになるように接続された第１、第２のバラクタダイオードと、
   前記共通ノードと電圧制御端子との間に接続された第１の抵抗と、
   前記インダクタの両端と前記電圧制御端子との間に接続された第２、第３の抵抗と、
   を含むことを特徴とする請求項２記載の電圧制御発振器。
4. 前記電源を高電位電源、低電位電源のうち一方の電源としたときに、
   前記高電位電源、低電位電源のうち他方の電源と前記インダクタの両端との間にそれぞれ逆バイアスになるように接続された第３、第４のバラクタダイオードをさらに含むことを特徴とする請求項３記載の電圧制御発振器。
5. 前記第１及び第２のＭＯＳバラクタのゲート端子が前記共通ノードに接続されていることを特徴とする請求項３又は４記載の電圧制御発振器。
6. 前記インダクタの両端が前記増幅部の入出力端子に接続されていることを特徴とする請求項３乃至５いずれか１項記載の電圧制御発振器。
7. 電源と第１ノードとの間に接続された第１のインダクタンスと、
   前記電源と第２ノードとの間に接続された第２のインダクタンスと、
   電圧制御端子に抵抗を介して接続された第３ノードと前記第１ノードとの間に逆バイアスになるように接続された第１のバラクタダイオードと、
   前記第３ノードと前記第２ノードとの間に逆バイアスになるように接続された第２のバラクタダイオードと、
   一端がそれぞれ前記第３ノードに接続させた第１及び第２のＭＯＳバラクタと、
   前記第１のＭＯＳバラクタの他端と前記第１ノードとの間に接続された第１の固定容量と、
   前記第２のＭＯＳバラクタの他端と前記第２ノードとの間に接続された第２の固定容量と、
   を含むことを特徴とする請求項２記載の電圧制御発振器。
8. 前記第１及び第２のＭＯＳバラクタの他端にそれぞれ固定バイアスが与えられていることを特徴とする請求項７記載の電圧制御発振器。
9. 前記第１及び第２のＭＯＳバラクタのゲート端子が前記第３ノードに接続されていることを特徴とする請求項７又は８記載の電圧制御発振器。
10. 前記第１ノード及び第２ノードがそれぞれ前記増幅部の入出力端子に接続されていることを特徴とする請求項７乃至９いずれか１項記載の電圧制御発振器。
11. 前記電源が高電位電源であり、前記第１のバラクタダイオードのアノードが前記第３ノードに、カソードが前記第１ノードに接続され、前記第２のバラクタダイオードのアノードが前記第３ノードに、カソードが前記第２ノードに接続されていることを特徴とする請求項７乃至１０いずれか１項記載の電圧制御発振器。
12. 前記電源が低電位電源であり、前記第１のバラクタダイオードのアノードが前記第１ノードに、カソードが前記第３ノードに接続され、前記第２のバラクタダイオードのアノードが前記第２ノードに、カソードが前記第３ノードに接続されていることを特徴とする請求項７乃至１０いずれか１項記載の電圧制御発振器。

Images